AT32F403ZGT6

AT32F403系列 数据手册 基于ARM® 32位的Cortex® -M4F微控制器+FPU，带256 K字节至1024 K 字节内部闪存、USB、CAN、18个定时器、3个ADC、16个通信接口 功能  内核：带有FPU的ARM® 32位的Cortex® -M4F CPU  多达112个快速I/O端口 − 37/51/80/112个多功能双向的I/O口，所有I/O 口可以映像到16个外部中断；几乎所有端口 均可容忍5V输入信号 − 最高200 MHz工作频率，带存储器保护单元 (MPU)，内建单周期乘法和硬件除法 − 内建浮点运算(FPU)  多达18个定时器 − 具有DSP指令集 − 多达8个16位定时器+2个32位定时器，每个定 时器有多达4个用于输入捕获/输出比较/PWM 或脉冲计数的通道和增量编码器输入  存储器 − 从256 K字节至1024 K字节的内部闪存程序/ 数据存储器 − SPIM接口：额外提供高达16 M字节外部SPI 闪存程序数据存储器接口 − 多达3个16位带死区控制和紧急刹车，用于电 机控制的PWM高级控制定时器 − 2个看门狗定时器(独立的和窗口型的) − 高达96+128 K字节的SRAM − 系统时间定时器：24位自减型计数器 − 带4个片选外部存储器控制器(XMC)。支持 CF卡、SRAM、PSRAM、NOR和NAND存 储器 − 2个16位基本定时器用于驱动DAC  多达16个通信接口 − 多达3个I2C接口(支持SMBus/PMBus) − 并行LCD接口，兼容8080/6800模式 − 多达5个USART接口(支持ISO7816，LIN， IrDA接口和调制解调控制)  时钟、复位和电源管理 − 2.6至3.6伏供电和I/O引脚 − 上电/断电复位(POR/PDR)、可编程电压监测 器(PVD) − 多达4个SPI接口(50 M位/秒)，4个均可复用为 I2S接口 − CAN接口(2.0B主动) − 4至25 MHz晶体振荡器 − USB2.0全速接口 − 内嵌经出厂调校的8 MHz RC振荡器(25 °C 1 %精度, 全温度2.5 %精度) − 多达2个SDIO接口  CRC计算单元，96位的芯片唯一代码 − 内嵌带校准的40 kHz RC振荡器  封装 − LQFP144 20 x 20 mm − LQFP100 14 x 14 mm − LQFP64 10 x 10 mm − LQFP48 7 x 7 mm − QFN48 6 x 6 mm − 带校准功能的32 kHz晶体振荡器  低功耗 − 睡眠、停机、和待机模式  3个12位A/D转换器，0.5 μs转换时间(多达21 个输入通道) − 转换范围：0至3.6 V 表 1. 选型列表 − 三组采样和保持功能 内部闪存存储器 − 温度传感器 256 K字节  2个12位D/A转换器  DMA：12通道DMA控制器 512 K字节 − 支持的外设：定时器、ADC、DAC、 SDIO、I2S、SPI、I2C、和USART 1024 K字节  调试模式 型号 AT32F403CCT6, AT32F403CCU6, AT32F403RCT6, AT32F403VCT6, AT32F403ZCT6 AT32F403CET6, AT32F403CEU6, AT32F403RET6, AT32F403VET6, AT32F403ZET6 AT32F403CGT6, AT32F403CGU6, AT32F403RGT6, AT32F403VGT6, AT32F403ZGT6 − 串行线调试(SWD)和JTAG接口 − Cortex® -M4F内嵌跟踪模块(ETMTM) 2020.2.18 第 1页 版本 1.06 www.arterytek.com AT32F403系列 数据手册 目录 1 介绍 .........................................................................................................................11 2 规格说明 ................................................................................................................ 12 2.1 器件一览 ................................................................................................................. 13 2.2 概述 ........................................................................................................................ 15 2.2.1 ARM® Cortex® -M4F，配有 DSP 指令和 FPU .............................................................15 2.2.2 存储器保护单元(MPU) ................................................................................................17 2.2.3 闪存存储器 .................................................................................................................17 2.2.4 循环冗余校验(CRC)计算单元 .....................................................................................17 2.2.5 内置 SRAM .................................................................................................................17 2.2.6 外部存储器控制器(XMC) ............................................................................................17 2.2.7 LCD 并行接口 .............................................................................................................17 2.2.8 嵌套的向量式中断控制器(NVIC) ................................................................................18 2.2.9 外部中断/事件控制器(EXTI) .......................................................................................18 2.2.10 时钟和启动 .................................................................................................................18 2.2.11 启动模式 .....................................................................................................................20 2.2.12 供电方案 .....................................................................................................................20 2.2.13 供电监控器 .................................................................................................................20 2.2.14 电压调压器(LDO)........................................................................................................20 2.2.15 低功耗模式 .................................................................................................................21 2.2.16 直接存储器访问控制器(DMA) .....................................................................................21 2.2.17 实时时钟(RTC)和后备寄存器 .....................................................................................21 2.2.18 定时器和看门狗 ..........................................................................................................22 2.2.19 内部集成电路总线(I2C) ...............................................................................................24 2.2.20 通用同步/异步收发器(USART) ...................................................................................24 2.2.21 串行外设接口(SPI)......................................................................................................24 2.2.22 内部集成音频接口(I2S) ...............................................................................................24 2.2.23 安全数字输入/输出接口(SDIO) ...................................................................................24 2.2.24 控制器区域网络(CAN) ................................................................................................24 2020.2.18 第 2页 版本 1.06 AT32F403系列 数据手册 2.2.25 通用串行总线(USB) ....................................................................................................25 2.2.26 通用输入输出口(GPIO) ...............................................................................................25 2.2.27 模拟/数字转换器(ADC) ...............................................................................................25 2.2.28 数字/模拟信号转换器(DAC) ........................................................................................25 2.2.29 温度传感器 .................................................................................................................26 2.2.30 串行线 JTAG 调试口(SWJ-DP)...................................................................................26 2.2.31 内嵌跟踪模块(ETMTM) ................................................................................................26 3 引脚定义 ................................................................................................................ 27 4 存储器映像 ............................................................................................................. 39 5 电气特性 ................................................................................................................ 40 5.1 2020.2.18 测试条件 ................................................................................................................. 40 5.1.1 最小和最大数值 ..........................................................................................................40 5.1.2 典型数值 .....................................................................................................................40 5.1.3 典型曲线 .....................................................................................................................40 5.1.4 负载电容 .....................................................................................................................40 5.1.5 引脚输入电压 ..............................................................................................................40 5.1.6 供电方案 .....................................................................................................................41 5.1.7 电流消耗测量 ..............................................................................................................41 5.2 绝对最大额定值 ...................................................................................................... 42 5.3 工作条件 ................................................................................................................. 43 5.3.1 通用工作条件 ..............................................................................................................43 5.3.2 上电和掉电时的工作条件............................................................................................43 5.3.3 内嵌复位和电源控制模块特性 ....................................................................................44 5.3.4 内置的参照电压 ..........................................................................................................45 5.3.5 供电电流特性 ..............................................................................................................45 5.3.6 外部时钟源特性 ..........................................................................................................53 5.3.7 内部时钟源特性 ..........................................................................................................57 5.3.8 低功耗模式唤醒时间 ...................................................................................................58 5.3.9 PLL 特性 .....................................................................................................................59 第 3页 版本 1.06 AT32F403系列 数据手册 5.3.10 存储器特性 .................................................................................................................59 5.3.11 XMC 特性 ...................................................................................................................60 5.3.12 EMC 特性 ...................................................................................................................77 5.3.13 绝对最大值(电气敏感性) .............................................................................................78 5.3.14 I/O 端口特性 ...............................................................................................................79 5.3.15 NRST 引脚特性 ..........................................................................................................81 5.3.16 TMR 定时器特性 .........................................................................................................81 5.3.17 通信接口 .....................................................................................................................82 5.3.18 CAN(控制器局域网络)接口 .........................................................................................90 5.3.19 12 位 ADC 特性 ..........................................................................................................90 5.3.20 DAC 电气参数.............................................................................................................94 5.3.21 温度传感器特性 ..........................................................................................................95 6 封装特性 ................................................................................................................ 96 6.1 LQFP144 封装数据 ................................................................................................. 96 6.2 LQFP100 封装数据 ................................................................................................. 98 6.3 LQFP64 封装数据 ................................................................................................. 100 6.4 LQFP48 封装数据 ................................................................................................. 102 6.5 QFN48 封装数据................................................................................................... 104 6.6 热特性 .................................................................................................................. 106 7 订货代码 .............................................................................................................. 107 8 版本历史 .............................................................................................................. 108 2020.2.18 第 4页 版本 1.06 AT32F403系列 数据手册 表目录 表 1. 选型列表 ..................................................................................................................................... 1 表 2. AT32F403 系列器件功能和配置 ................................................................................................ 13 表 3. 启动加载程序(Bootloader)的型号支持和管脚配置.................................................................... 20 表 4. 定时器功能比较 ........................................................................................................................ 22 表 5. AT32F403 系列引脚定义 ........................................................................................................... 31 表 6. XMC 引脚定义 ........................................................................................................................... 37 表 7. 电压特性 ................................................................................................................................... 42 表 8. 电流特性 ................................................................................................................................... 42 表 9. 温度特性 ................................................................................................................................... 42 表 10. 通用工作条件 .......................................................................................................................... 43 表 11. 上电和掉电时的工作条件 ........................................................................................................ 43 表 12. 内嵌复位和电源控制模块特性 ................................................................................................ 44 表 13. 内置的参照电压 ...................................................................................................................... 45 表 14. 运行模式下的典型电流消耗 .................................................................................................... 46 表 15. 睡眠模式下的典型电流消耗 .................................................................................................... 47 表 16. 运行模式下的最大电流消耗 .................................................................................................... 48 表 17. 睡眠模式下的最大电流消耗 .................................................................................................... 49 表 18. 停机和待机模式下的典型和最大电流消耗 .............................................................................. 49 表 19. 内置外设的电流消耗 ............................................................................................................... 51 表 20. 高速外部用户时钟特性 ........................................................................................................... 53 表 21. 低速外部用户时钟特性 ........................................................................................................... 54 表 22. HSE 4~25 MHz 振荡器特性 .................................................................................................... 55 表 23. LSE 振荡器特性(fLSE = 32.768 kHz) ........................................................................................ 56 表 24. HSI 振荡器特性 ....................................................................................................................... 57 表 25. LSI 振荡器特性 ........................................................................................................................ 57 表 26. 低功耗模式的唤醒时间 ........................................................................................................... 58 表 27. PLL 特性 .................................................................................................................................. 59 表 28. 内部闪存存储器特性 ............................................................................................................... 59 表 29. 内部闪存存储器寿命和数据保存期限...................................................................................... 59 表 30. 异步非总线复用的 SRAM/PSRAM/NOR 读操作时序 ............................................................. 60 2020.2.18 第 5页 版本 1.06 AT32F403系列 数据手册 表 31. 异步非总线复用的 SRAM/PSRAM/NOR 写操作时序 ............................................................. 61 表 32. 异步总线复用的 PSRAM/NOR 读操作时序 ............................................................................ 62 表 33. 异步总线复用的 PSRAM/NOR 写操作时序 ............................................................................ 63 表 34. 同步总线复用 NOR/PSRAM 读时序 ....................................................................................... 65 表 35. 同步总线复用 PSRAM 写时序 ................................................................................................ 66 表 36. 同步非总线复用 NOR/PSRAM 读时序.................................................................................... 67 表 37. 同步非总线复用 PSRAM 写时序............................................................................................. 68 表 38. PC 卡/CF 卡读写周期参数 ....................................................................................................... 73 表 39. NAND 闪存读写周期的时序特性 ............................................................................................. 76 表 40. EMS 特性................................................................................................................................. 77 表 41. ESD 绝对最大值 ...................................................................................................................... 78 表 42. 电气敏感性 .............................................................................................................................. 78 表 43. I/O 静态特性 ............................................................................................................................ 79 表 44. 输出电压特性 .......................................................................................................................... 80 表 45. 输入交流特性 .......................................................................................................................... 80 表 46. NRST 引脚特性 ....................................................................................................................... 81 表 47. TMRx 特性 ............................................................................................................................... 81 表 48. I2C 接口特性 ............................................................................................................................ 82 表 49. SCL 频率(fPCLK1 = 36 MHz，VDD = 3.3 V) ................................................................................ 83 表 50. SPI 和 SPIM 特性 .................................................................................................................... 84 表 51. I2S 特性 .................................................................................................................................... 86 表 52. SD/MMC 接口特性 .................................................................................................................. 88 表 53. USB 启动时间 .......................................................................................................................... 89 表 54. USB 直流特性 .......................................................................................................................... 89 表 55. USB 全速电气特性 .................................................................................................................. 89 表 56. ADC 特性 ................................................................................................................................. 90 表 57. fADC = 14 MHz 时的最大 RAIN ................................................................................................... 91 表 58. fADC = 28 MHz 时的最大 RAIN ................................................................................................... 91 表 59. ADC 精度(VDDA = 3.0~3.6 V, VREF+ = VDDA, TA = 25 °C) .......................................................... 92 表 60. ADC 精度(VDDA = 2.6~3.6 V, TA = -40~85 °C) ......................................................................... 92 表 61. DAC 特性 ................................................................................................................................. 94 表 62. 温度传感器特性 ...................................................................................................................... 95 2020.2.18 第 6页 版本 1.06 AT32F403系列 数据手册 表 63. LQFP144 – 20 x 20 mm 144 脚低剖面方形扁平封装数据 ...................................................... 97 表 64. LQFP100 – 14 x 14 mm 100 脚低剖面方形扁平封装数据 ...................................................... 99 表 65. LQFP64 – 10 x 10 mm 64 脚低剖面方形扁平封装数据 ........................................................ 101 表 66. LQFP48 – 7 x 7 mm 48 脚低剖面方形扁平封装数据 ............................................................ 103 表 67. QFN48 – 6 x 6 mm 48 脚封装数据 ........................................................................................ 105 表 68. 封装的热特性 ........................................................................................................................ 106 表 69. AT32F403 系列订货代码信息图示 ......................................................................................... 107 表 70. 文档版本历史 ........................................................................................................................ 108 2020.2.18 第 7页 版本 1.06 AT32F403系列 数据手册 图目录 图 1. AT32F403 系列功能框图 ........................................................................................................... 16 图 2. 时钟树 ....................................................................................................................................... 19 图 3. AT32F403 系列 LQFP144 引脚分布.......................................................................................... 27 图 4. AT32F403 系列 LQFP100 引脚分布.......................................................................................... 28 图 5. AT32F403 系列 LQFP64 引脚分布............................................................................................ 29 图 6. AT32F403 系列 LQFP48 引脚分布............................................................................................ 30 图 7. AT32F403 系列 QFN48 引脚分布 ............................................................................................. 30 图 8. 存储器图 ................................................................................................................................... 39 图 9. 引脚的负载条件 ........................................................................................................................ 40 图 10. 引脚输入电压 .......................................................................................................................... 40 图 11. 供电方案.................................................................................................................................. 41 图 12. 电流消耗测量方案 ................................................................................................................... 41 图 13. 上电复位和掉电复位的波形图 ................................................................................................ 44 图 14. 停机模式下的典型电流消耗在不同的 VDD 时与温度的对比..................................................... 50 图 15. 待机模式下的典型电流消耗在不同的 VDD 时与温度的对比..................................................... 50 图 16. 外部高速时钟源的交流时序图 ................................................................................................ 53 图 17. 外部低速时钟源的交流时序图 ................................................................................................ 54 图 18. 使用 8 MHz 晶体的典型应用 ................................................................................................... 55 图 19. 使用 32.768 kHz 晶体的典型应用 ........................................................................................... 56 图 20. HSI 振荡器精度与温度的对比.................................................................................................. 57 图 21. 异步非总线复用的 SRAM/PSRAM/NOR 读操作波形 ............................................................. 60 图 22. 异步非总线复用的 SRAM/PSRAM/NOR 写操作波形 ............................................................. 61 图 23. 异步总线复用 PSRAM/NOR 读操作波形 ................................................................................ 62 图 24. 异步总线复用 PSRAM/NOR 写操作波形 ................................................................................ 63 图 25. 同步总线复用 NOR/PSRAM 读时序 ....................................................................................... 65 图 26. 同步总线复用 PSRAM 写时序 ................................................................................................ 66 图 27. 同步非总线复用 NOR/PSRAM 读时序.................................................................................... 67 图 28. 同步非总线复用 PSRAM 写时序............................................................................................. 68 图 29. 通用存储空间读操作的 PC 卡/CF 卡控制器波形 .................................................................... 70 图 30. 通用存储空间写操作的 PC 卡/CF 卡控制器波形 .................................................................... 70 2020.2.18 第 8页 版本 1.06 AT32F403系列 数据手册 图 31. 属性存储空间读操作的 PC 卡/CF 卡控制器波形 .................................................................... 71 图 32. 属性存储空间写操作的 PC 卡/CF 卡控制器波形 .................................................................... 71 图 33. I/O 空间读操作的 PC 卡/CF 卡控制器波形 .............................................................................. 72 图 34. I/O 空间写操作的 PC 卡/CF 卡控制器波形 .............................................................................. 72 图 35. NAND 控制器读操作波形 ........................................................................................................ 75 图 36. NAND 控制器写操作波形 ........................................................................................................ 75 图 37. NAND 控制器在通用存储空间的读操作波形 ........................................................................... 75 图 38. NAND 控制器在通用存储空间的写操作波形 ........................................................................... 76 图 40. 建议的 NRST 引脚保护........................................................................................................... 81 图 41. I2C 总线交流波形和测量电路 ................................................................................................... 83 图 42. SPI 时序图 – 从模式和 CPHA = 0 .......................................................................................... 85 图 43. SPI 时序图 – 从模式和 CPHA = 1 .......................................................................................... 85 图 44. SPI 时序图 – 主模式 .............................................................................................................. 85 图 45. I2S 从模式时序图(Philips 协议) ................................................................................................ 86 图 46. I2S 主模式时序图(Philips 协议) ................................................................................................ 87 图 47. SDIO 高速模式 ........................................................................................................................ 88 图 48. SD 默认模式 ............................................................................................................................ 88 图 49. USB 时序：数据信号上升和下降时间定义 .............................................................................. 89 图 50. ADC 精度特性.......................................................................................................................... 92 图 51. 使用 ADC 典型的连接图 ......................................................................................................... 93 图 52. 供电电源和参考电源去藕线路(VREF+未与 VDDA 相连) .............................................................. 93 图 53. 供电电源和参考电源去藕线路(VREF+与 VDDA 相连) ................................................................. 93 图 54. VSENSE 对温度理想曲线图 ........................................................................................................ 95 图 55. LQFP144 – 20 x 20 mm 144 脚低剖面方形扁平封装图 .......................................................... 96 图 56. LQFP144 封装标记例子(封装俯视图)...................................................................................... 97 图 57. LQFP100 – 14 x 14 mm 100 脚低剖面方形扁平封装图 .......................................................... 98 图 58. LQFP100 封装标记例子(封装俯视图)...................................................................................... 99 图 59. LQFP64 – 10 x 10 mm 64 脚低剖面方形扁平封装图 ............................................................ 100 图 60. LQFP64 封装标记例子(封装俯视图) ...................................................................................... 101 图 61. LQFP48 – 7 x 7 mm 48 脚低剖面方形扁平封装图 ................................................................ 102 图 62. LQFP48 封装标记例子(封装俯视图) ...................................................................................... 103 2020.2.18 第 9页 版本 1.06 AT32F403系列 数据手册 图 63. QFN48 – 6 x 6 mm 48 脚封装图 ........................................................................................... 104 图 64. QFN48 封装标记例子(封装俯视图)........................................................................................ 105 2020.2.18 第 10 页 版本 1.06 AT32F403系列 数据手册 1 介绍 本文给出了AT32F403系列产品的订购信息和器件的机械特性。 AT32F403系列数据手册，必须结合AT32F403系列参考手册一起阅读。有关内部闪存存储器的编 程、擦除和保护等信息，也可在AT32F403系列参考手册中取得。 有关Cortex® -M4核心的相关信息，请参考Cortex-M4技术参考手册，可以在ARM公司的网站下载： http://infocenter.arm.com 2020.2.18 第 11 页 版本 1.06 AT32F403系列 数据手册 2 规格说明 AT32F403系列使用高性能的ARM® Cortex® -M4F 32位的RISC内核，工作频率为200 MHz， Cortex® -M4F内核带有单精度浮点运算单元(FPU)，支持所有ARM® 单精度数据处理指令和数据类 型。它还具有一组DSP指令和提高应用安全性的一个存储器保护单元(MPU)。 AT32F403系列内置高速存储器(高达1024 K字节的内存和96+128 K字节的SRAM)，并可使用外部存 储器(高达16 M字节的SPI闪存)，丰富的增强I/O端口和联接到两条APB总线的外设。 器件包含3个12位的ADC、8个通用16位定时器、2个通用32位定时器和多达3个PWM定时器，还包 含标准和先进的通信接口：多达3个I2C接口、4个SPI接口(复用为I2S接口)、2个SDIO接口、5个 USART接口、1个USB接口和1个CAN接口。 AT32F403系列工作于-40 °C至+85 °C的温度范围，供电电压2.6 V至3.6 V，省电模式保证低功耗应 用的要求。 这些丰富的外设配置，使得AT32F403系列微控制器适合于多种应用场合：  消费类产品 − 云台稳定器 − LED/灯光控制 − 智能家居应用 − 电容式指纹辨识 − 2D微型打印机  − 无人机 物联网应用 − 物联网传感器节点/网关  − RF无线模块 工业自动化 − 人机界面 − 可编程逻辑控制器 − 机器人控制 − 3D打印机  − 充电桩/BMS 电机控制 − BLDC/PMSM电机控制 − 变频器 − 伺服电机控制 2020.2.18 第 12 页 版本 1.06 AT32F403系列 数据手册 器件一览 2.1 AT32F403系列产品提供包括从48脚至144脚的5种不同封装形式；根据不同的封装形式，其成员之间 是完全地脚对脚兼容，软件和功能上也兼容，仅器件中的外设配置不尽相同。下面给出了该系列产品 中所有外设的基本介绍。 表 2. AT32F403 系列器件功能和配置 型号 AT32F403xxU6 CC CE CG AT32F403xxT6 CC CE CG RC RE 内部闪存(1)(2) 频率 (MHz) 定时器 通信接口 VC VE VG ZC ZE ZG 200 ZW (K 字节) 256 256 256 256 256 256 256 256 256 256 256 256 256 256 256 NZW (K 字节) 0 256 768 0 256 768 0 256 768 0 256 768 0 256 768 加总 (K 字节) 256 512 1024 256 512 1024 256 512 1024 256 512 1024 256 512 1024 SRAM (K 字节) 模拟模块 RG 96 + 128(2) 高级 2 2 2 2 3 32 位通用 2 2 2 2 2 16 位通用 8 8 8 8 8 基本 2 2 2 2 2 SysTick 1 1 1 1 1 IWDG 1 1 1 1 1 WWDG 1 1 1 1 1 RTC 1 1 1 1 1 I2 C 3 3 3 3 3 SPI/I2S 3/3(3) 3/3(3) 3/3 4/4 4/4 USART+UART 3+0 3+0 3+2 3+2 3+2 SDIO 1(4) 1(4) 2 2 2 USB Device 1 1 1 1 1 CAN 1 1 1 1 1 16 21 12 位 ADC 转换器/ 通道数 12 位 DAC 转换器/ 通道数 3 10 10 16 2 2 2 2 2 2 GPIO 37 37 51 80 112 XMC - - - 1(5) 1 SPIM(6) 1 Ch / 多达 16 MB 工作温度 -40 °C 至+85 °C QFN48 LQFP48 LQFP64 LQFP100 LQFP144 6 x 6 mm 7 x 7 mm 10 x 10 mm 14 x 14 mm 20 x 20 mm ZW = 零等待(zero wait-state)，可达SYSCLK 200 MHz NZW = 非零等待(non-zero wait-state) 内部闪存存储器支持片上SRAM扩充为224 K字节，以AT32F403ZGT6为例，Flash/SRAM可以设置为以下两种配置： - ZW: 256 K字节, NZW: 768 K字节, RAM: 96 K字节; - ZW: 128 K字节, NZW: 896 K字节, RAM: 224 K字节. LQFP48和QFN48封装仅I2S1有MCK引脚。 LQFP48和QFN48封装仅有SDIO2，最高支持4位(D0~D3)模式。 封装形式 (1) (2) (3) (4) 2020.2.18 第 13 页 版本 1.06 AT32F403系列 数据手册 (5) LQFP100封装XMC仅支持存储块1和存储块2。存储块1仅能使用NE1片选支持复用信号的NOR/PSRAM存储器；存储块2仅能 使用NCE2片选支持16位或8位NAND闪存存储器。LQFP100封装没有Port G，因此中断线无法使用。 (6) SPIM = 外部SPI Flash memory扩展(程序执行/数据储存/程序与数据可加密)。 2020.2.18 第 14 页 版本 1.06 AT32F403系列 数据手册 2.2 概述 2.2.1 ARM® Cortex® -M4F，配有 DSP 指令和 FPU 带有FPU内核的ARM Cortex® -M4F是最新一代的嵌入式ARM处理器，它为实现MCU的需要提供了低 成本的平台、缩减的引脚数目、降低的系统功耗，同时提供卓越的计算性能和先进的中断系统响应。 带有FPU内核的ARM Cortex® -M4F处理器是一款32位的RISC处理器，具有优异的代码效率，采用通 常8位和16位器件的存储器空间即可发挥ARM® 内核的高性能。 该处理器支持一组DSP指令，能够实现有效的信号处理和复杂的算法执行。 它的单精度FPU(浮点单元)通过使用元语言开发工具，可加速开发，防止饱和。 AT32F403系列与所有的ARM工具和软件兼容。 图1是该系列产品的功能框图。 注： 2020.2.18 配有FPU的Cortex® -M4F内核与Cortex® -M3内核二进制兼容。 第 15 页 版本 1.06 AT32F403系列 数据手册 图 1. AT32F403 系列功能框图 HSE 4~25 MHz ETM XMC AHB 总线矩阵 (最高频率200 MHz) SWJTAG ARM Cortex-M4F (最高频率 200 MHz) NVIC DMA1 7通道 DMA2 5通道 APB1 桥接器 HSI 8 MHz PLL 最高200 MHz SDIO1 / SDIO2 RCC Flash 控制器 Flash SRAM 控制器 SRAM @VDD POR/PDR PVD LDO 1.2V APB2 桥接器 TMR2 FCLK HCLK PCLK1 PCLK2 AFIO @VDD TMR3 PWR EXTI / WKUP TMR4 IWDG GPIOA TMR5 LSI 40KHz GPIOB TMR12 GPIOC @VBA T TMR13 TMR14 USART3 UART4 UART5 TMR6 TMR7 WWDG TMR1 TMR8 TMR15 SPI1 / I2S1 USART1 TMR9 I2C2 TMR10 I2C3 TMR11 温度感测器 SRAM 768B CAN DAC2 GPIOG I2C1 USB 2.0 FS Device DAC1 APB2 总线 (最高频率100 MHz) USART2 GPIOF LSE 32KHz APB1 总线 (最高频率100 MHz) SPI4 / I2S4 GPIOE BKP SPI2 / I2S2 SPI3 / I2S3 GPIOD RTC DAC 控制器 ADCIF1 ADC1 ADCIF2 ADC2 ADCIF3 ADC3 @VDDA @VDDA (1) 工作温度：-40 °C至+85 °C. 结温达105 °C。 2020.2.18 第 16 页 版本 1.06 AT32F403系列 数据手册 2.2.2 存储器保护单元(MPU) 存储器保护单元(MPU)用于管理CPU 对存储器的访问，防止一个任务意外损坏另一个激活任务所使 用的存储器或资源。此存储区被组织为最多8个保护区，还可依次再被分为最多8个子区。保护区大 小可为32字节至可寻址存储器的整个4 G字节。 若应用中有一些关键的或认证的代码必须受到保护，以免被其它任务的错误行为影响，则MPU尤其 有用。它通常由RTOS(实时操作系统)管理。若程序访问的存储器位置被MPU禁止，则RTOS可检测 到它并采取行动。在RTOS环境中，内核可基于执行的进程，动态更新MPU区的设置。 MPU是可选的，若应用不需要则可绕过。 2.2.3 闪存存储器 内置高达1024 K字节的内部闪存存储器，用于存放程序和数据。 额外提供外部SPI闪存程序数据存储器接口SPIM (SPI Memory)，可访问最大容量高达16 M字节作为 扩充的闪存存储器区块3 (Bank 3)使用。另外增加密文保护功能可透过选择字节存取决定数据是否加 密，可由寄存器控制加密范围。 2.2.4 循环冗余校验(CRC)计算单元 CRC(循环冗余校验)计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC 码。在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。在EN/IEC60335-1标 准的范围内，它提供了一种检测闪存存储器错误的手段，CRC计算单元可以用于实时地计算软件的 签名，并与在链接和生成该软件时产生的签名对比。 2.2.5 内置 SRAM 多达224 K字节的内置SRAM，CPU能以零等待周期访问(读/写)。 2.2.6 外部存储器控制器(XMC) AT32F403系列集成了XMC模块。它具有4个片选输出，支持PC卡/CF卡、SRAM、PSRAM、NOR 和NAND。 功能介绍： 2.2.7  三个XMC中断源，经过逻辑或连到NVIC单元；  写入FIFO；  代码可以在除NAND闪存和PC卡外的片外存储器运行； LCD 并行接口 XMC可以配置成与多数图形LCD控制器的无缝连接，它支持Intel 8080和Motorola 6800的模式，并能 够灵活地与特定的LCD接口连接。使用这个LCD并行接口可以很方便地构建简易的图形应用环境，或 使用专用加速控制器的高性能方案。 2020.2.18 第 17 页 版本 1.06 AT32F403系列 数据手册 2.2.8 嵌套的向量式中断控制器(NVIC) AT32F403系列产品内置嵌套的向量式中断控制器，可管理16个优先级，处理带FPU的Cortex® -M4F 内核的最多68个可屏蔽中断通道及16个中断线。  紧耦合的NVIC能够达到低延迟的中断响应处理  中断向量入口地址直接进入内核  紧耦合的NVIC接口  允许中断的早期处理  处理晚到的较高优先级中断  支持中断尾部链接功能  自动保存处理器状态  中断返回时自动恢复，无需额外指令开销 该模块以最小的中断延迟提供灵活的中断管理功能。 2.2.9 外部中断/事件控制器(EXTI) 外部中断/事件控制器包含19个边沿检测器，用于产生中断/事件请求。每个中断线都可以独立地配置 它的触发事件(上升沿或下降沿或双边沿)，并能够单独地被屏蔽；有一个挂起寄存器维持所有中断请 求的状态。EXTI可以检测到脉冲宽度小于内部APB2的时钟周期。多达112个通用I/O口连接到16个外 部中断线。 2.2.10 时钟和启动 系统时钟的选择是在启动时进行，复位时内部8 MHz的RC振荡器被选为默认的CPU时钟，随后可以 选择外部的、具失效监控的4~25 MHz时钟；当检测到外部时钟失效时，它将被隔离，系统将自动地 切换到内部的RC振荡器，如果使能了中断，软件可以接收到相应的中断。同样，在需要时可以采取 对PLL时钟完全的中断管理(如当一个间接使用的外部振荡器失效时)。 多个预分频器用于配置AHB的频率、APB(APB1和APB2)区域。AHB的最高频率是200 MHz，APB的 最高频率为100 MHz。参考图2的时钟驱动框图。 2020.2.18 第 18 页 版本 1.06 AT32F403系列 数据手册 图 2. 时钟树 USB Prescaler /1, 1.5, 2 2.5, 3, 3.5, 4 HSI RC 8 MHz /2 SYSCLKSEL PLLMUL …,*16, *2,*3,*4 PLL HSI PLLCLK HSE USBCLK to USB interface I2S[1,2,3,4]CLK I2S[1,2,3,4] Peripheral clock enable Peripheral clock enable Peripheral clock enable Max 200MHz Clock enable /8 HSI PLLSRC 48 MHz SYSCLK max 200 MHz AHB Prescaler /1, 2..512 SDIO[1,2]CLK SDIO[1,2] XMCCLK HCLK to AHB bus, core, memory, and DMA to Cortex Systick FCLK Cortex free running clock APB1 max 100MHz Prescaler /1，2，4，8，16 Peripheral clock enable if (APB1 prescaler=1) x 1 else x 2 OSC_OUT HSE OSC 4-25 MHz APB2 Prescaler /1，2，4，8，16 /2 /128 OSC32_IN OSC32_OUT LSE LSE OSC 32.768kHz RTC RTCSEL LSI Clock Output to Independent Watchdog (IWDG) IWDGCLK /2 PLLCLK /4 PLLCLK ADC Prescaler 2，4，6，8， 12，16 TMRxCLK Peripheral clock enable to APB2 peripherals to TMR1,8,9,10,11,15 TMRxCLK Peripheral clock enable to ADC1, 2, or 3 ADCCLK Max 28MHz Legend： HSE = High Speed External clock HSI = High Speed Internal clock LSI = Low Speed Internal clock LSE = Low Speed External clock HSI HSE SYSCLK USB48M ADCCLK CLKOUT to APB1 peripherals Peripheral clock enable PCLK2 max 100MHz if (APB2 prescaler=1) x 1 else x 2 RTCCLK LSI RC 40 kHz PCLK1 to TMR2,3,4,5,6,7,12,13,14 CFD PLLHSEPSC OSC_IN XMC CLKOUT (1) 当使用USB功能时，CPU的频率必须是48 MHz, 72 MHz, 96 MHz, 120 MHz, 144 MHz, 168 MHz或192 MHz。 2020.2.18 第 19 页 版本 1.06 AT32F403系列 数据手册 2.2.11 启动模式 在启动时，通过对启动引脚设置可以选择三种启动模式中的一种：  从程序内部闪存存储器启动。对于AT32F403xG，用户可以选择从任意一个内部闪存储块启动。 默认选择区块1 (Bank 1)，也可以设置选择字节从而选择区块2 (Bank 2)。  从系统存储器启动。  从内部SRAM启动。 启动加载程序(Bootloader)存放于系统存储器中，可以通过USART1，USART2，或USB对闪存重新 编程。因USB和SPIM复用管脚，通过USB无法对闪存存储器区块3 (Bank 3)编程。表3提供启动加载 程序(Bootloader)对AT32F403的型号支持和管脚配置。 表 3. 启动加载程序(Bootloader)的型号支持和管脚配置 外设 适用型号 USART1 全部型号 对应管脚 PA9: USART1_TX PA10: USART1_RX AT32F403ZGT6 和 AT32F403VGT6 USART2 AT32F403ZGT6 和 AT32F403VGT6 以外其他型号 USB 全部型号 PD5: USART2_TX (重映射) PD6: USART2_RX (重映射) PA2: USART2_TX(1) PA3: USART2_RX(1) PA11: USB_DM PA12: USB_DP (1) 注意使用管脚非5V耐压。 2.2.12 供电方案  VDD = 2.6～3.6 V：VDD引脚为I/O引脚和内部调压器供电。  VDDA = 2.6～3.6 V：为A/D转换器和D/A转换器提供供电。VDDA和VSSA必须分别连接到VDD和 VSS。  VBAT = 2.6～3.6 V：VBAT必须连接到VDD。 关于如何连接电源引脚的详细信息，参见图11供电方案。 2.2.13 供电监控器 本产品内部集成了上电复位(POR)/掉电复位(PDR)电路，该电路始终处于工作状态，保证系统在供电 超过2.6 V时工作；当VDD低于设定的阀值(VPOR/PDR)时，置器件于复位状态，而不必使用外部复位电 路。 器件中还有一个可编程电压监测器(PVD)，它监视VDD供电并与阀值VPVD比较，当VDD低于或高于阀 值VPVD时产生中断，中断处理程序可以发出警告信息或将微控制器转入安全模式。PVD功能需要通 过程序开启。关于VPOR/PDR和VPVD的值参考表12。 2.2.14 电压调压器(LDO) 调压器有两个操作模式：主模式(MR)和关断模式  主模式(MR)用于正常的运行操作和CPU的停机模式  关断模式用于CPU的待机模式：调压器的输出为高阻状态，内核电路的供电切断，调压器处于 零消耗状态。(但寄存器和SRAM的内容将丢失。) 该调压器在复位后始终处于工作状态，在待机模式下关闭处于高阻输出。 2020.2.18 第 20 页 版本 1.06 AT32F403系列 数据手册 2.2.15 低功耗模式 AT32F403系列产品支持三种低功耗模式，可以在要求低功耗、短启动时间和多种唤醒事件之间达到 最佳的平衡。  睡眠模式 在睡眠模式，只有CPU停止，所有外设处于工作状态并可在发生中断/事件时唤醒CPU。  停机模式 在保持SRAM和寄存器内容不丢失的情况下，停机模式可以达到最低的电能消耗。在停机模式 下，停止所有内部1.2 V部分的供电，PLL, HSI的RC振荡器和HSE晶体振荡器被关闭，调压器被 置于主模式。 可以通过任一配置成EXTI的信号把微控制器从停机模式中唤醒，EXTI信号可以是16个外部I/O口 之一、PVD的输出、RTC闹钟或USB的唤醒信号。  待机模式 在待机模式下可以达到最低的电能消耗。内部的电压调压器被关闭，因此所有内部1.2 V部分的 供电被切断。PLL, HSI的RC振荡器和HSE晶体振荡器也被关闭。进入待机模式后，SRAM和寄 存器的内容将消失，但后备寄存器的内容仍然保留，待机电路仍工作。 从待机模式退出的条件是：NRST上的外部复位信号、IWDG复位、WKUP引脚上的一个上升边 沿或RTC的闹钟到时。 注： 在进入停机或待机模式时，RTC、IWDG和对应的时钟不会被停止。 2.2.16 直接存储器访问控制器(DMA) 灵活的12路通用DMA(DMA1上有7个通道，DMA2上有5个通道)可以管理存储器到存储器、设备到存 储器和存储器到设备的数据传输。2个DMA控制器支持环形缓冲区的管理，避免了控制器传输到达缓 冲区结尾时所产生的中断。 每个通道都有专门的硬件DMA请求逻辑，同时可以由软件触发每个通道。传输的长度、传输的源地 址和目标地址都可以通过软件单独设置。 DMA可以用于主要的外设：SPI, I2C, USART，通用、基本和高级控制定时器TMRx, DAC, I2S, SDIO 和ADC。 2.2.17 实时时钟(RTC)和后备寄存器 RTC和后备寄存器通过VDD供电。后备寄存器(42个16位的寄存器)保存84个字节的用户应用数据。 RTC和后备寄存器不会被系统或电源复位源复位；当从待机模式唤醒时，也不会被复位。 实时时钟具有一组连续运行的计数器，可以通过适当的软件提供日历时钟功能，还具有闹钟中断和阶 段性中断功能。RTC的驱动时钟可以是一个使用外部晶体的32.768 kHz的振荡器、内部低功耗RC振 荡器或高速的外部时钟经128分频。内部低功耗RC振荡器的典型频率为40 kHz。为补偿天然晶体的 偏差，RTC时钟可以经64分频输出到侵入检测引脚TAMPER上对RTC的时钟进行校准。RTC具有一 个32位的可编程计数器，使用比较寄存器可以进行长时间的测量。有一个20位的预分频器用于时基 时钟，默认情况下时钟为32.768 kHz时，它将产生一个1秒长的时间基准。 2020.2.18 第 21 页 版本 1.06 AT32F403系列 数据手册 2.2.18 定时器和看门狗 AT32F403系列产品包含最多3个高级控制定时器、10个普通定时器和2个基本定时器，以及2个看门 狗定时器和1个系统嘀嗒定时器。 下表比较了高级控制定时器、普通定时器和基本定时器的功能： 表 4. 定时器功能比较 定时器 计数器分辩率 计数器类型 16 位 向上，向下，向上/下 TMR2, TMR5 32 位 向上，向下，向上/下 TMR3, TMR4 16 位 向上，向下，向上/下 TMR9, TMR12 16 位 向上 16 位 向上 16 位 向上 TMR1, TMR8, TMR15 TMR10, TMR11, TMR13, TMR14 TMR6, TMR7 预分频系数 1~65536 之间 的任意整数 1~65536 之间 的任意整数 1~65536 之间 的任意整数 1~65536 之间 的任意整数 1~65536 之间 的任意整数 1~65536 之间 的任意整数 产生 DMA 请求 捕获/比较通道 互补输出 可以 4 有 可以 4 没有 可以 4 没有 不可以 2 没有 不可以 1 没有 可以 0 没有 高级控制定时器(TMR1, TMR8和TMR15) 三个高级控制定时器(TMR1, TMR8和TMR15)可以被看成是分配到6个通道的三相PWM发生器，它具 有带死区插入的互补PWM输出，还可以被当成完整的通用定时器。四个独立的通道可以用于：  输入捕获  输出比较  产生PWM(边缘或中心对齐模式)  单脉冲输出 配置为16位标准定时器时，它与TMRx定时器具有相同的功能。配置为16位PWM发生器时，它具有 全调制能力(0~100%)。 在调试模式下，计数器可以被冻结，同时PWM输出被禁止，从而切断由这些输出所控制的开关。 很多功能都与标准的TMR定时器相同，内部结构也相同，因此高级控制定时器可以通过定时器链接 功能与TMR定时器协同操作，提供同步或事件链接功能。 通用定时器(TMRx) AT32F403系列产品中，内置了多达10个可同步运行的定时器。  TMR2, TMR3, TMR4和TMR5 AT32F403系列内置了多达4个通用定时器(TMR2, TMR3, TMR4和TMR5)。TMR2和TMR5是基 于一个32位动加载递加/递减计数器和一个16位的预分频器。而TMR3和TMR4是基于一个16位 动加载递加/递减计数器和一个16位的预分频器。这些定时器都提供4个独立的通道，每个通道都 可用于输入捕获、输出比较、PWM和单脉冲模式输出，在最大的封装配置中可提供最多16个输 入捕获、输出比较或PWM通道。 2020.2.18 第 22 页 版本 1.06 AT32F403系列 数据手册 它们还能通过定时器链接功能与高级控制定时器共同工作，提供同步或事件链接功能。在调试模 式下，计数器可以被冻结。任一标准定时器都能用于产生PWM输出。每个定时器都有独立的 DMA请求机制。 这些定时器还能够处理增量编码器的信号，也能处理1至3个霍尔传感器的数字输出。  TMR9和TMR12 TMR9和TMR12都有一个16位的自动加载递加计数器、一个16位的预分频器和2个独立的通道， 每个通道都可用于输入捕获、输出比较、PWM和单脉冲模式输出，它们可以与全功能通用定时 器(TMR2，TMR3，TMR4和TMR5)同步。它们也可以用作简单的定时器。  TMR10, TMR11, TMR13和TMR14 这些定时器都有一个16位的自动加载递加计数器、一个16位的预分频器和1个独立的通道，每个 通道都可用于输入捕获、输出比较、PWM和单脉冲模式输出，它们可以与全功能通用定时器 (TMR2，TMR3，TMR4和TMR5)同步。它们也可以用作简单的定时器。 基本定时器(TMR6和TMR7) 这2个定时器主要是用于产生DAC触发信号，也可当成通用的16位时基计数器。 独立看门狗(IWDG) 独立的看门狗是基于一个12位的递减计数器和一个8位的预分频器，它由一个内部独立的40 kHz的 RC振荡器提供时钟；因为这个RC振荡器独立于主时钟，所以它可运行于停机和待机模式。它可以被 当成看门狗用于在发生问题时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过 选择字节可以配置成是软件或硬件启动看门狗。在调试模式下，计数器可以被冻结。 窗口看门狗(WWDG) 窗口看门狗内有一个7位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生问 题时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。 系统时基定时器(SysTick) 这个定时器是专用于实时操作系统，也可当成一个标准的递减计数器。它具有下述特性： 2020.2.18  24位的递减计数器  自动重加载功能  当计数器为0时能产生一个可屏蔽系统中断  可编程时钟源 第 23 页 版本 1.06 AT32F403系列 数据手册 2.2.19 内部集成电路总线(I2C) 多达3个I2C总线接口，能够工作于多主模式或从模式，支持标准和快速模式。 I2C接口支持7位或10位寻址，7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。 它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。 2.2.20 通用同步/异步收发器(USART) AT32F403系列产品中，内置了3个通用同步/异步收发器(USART1, USART2和USART3)，和2个通 用异步收发器(UART4和UART5)。 这5个接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信 模式和LIN主/从功能。 3个USART和2个UART接口通信速率均可达6.25兆位/秒。 USART1, USART2和USART3接口具有硬件的CTS和RTS信号管理、兼容ISO7816的智能卡模式和 类SPI通信模式，除了UART5之外所有其他接口都可以使用DMA操作。 2.2.21 串行外设接口(SPI) 多达4个SPI接口，在从或主模式下，全双工和半双工的通信速率可达50兆位/秒。3位的预分频器可 产生8种主模式频率，可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡和MMC模 式。 所有的SPI接口都可以使用DMA操作。 2.2.22 内部集成音频接口(I2S) 多达4个标准的I2S接口(与SPI复用)可以工作于主或从模式，这4个接口可以配置为16位或32位传输， 亦可配置为输入或输出通道，支持音频采样频率从8 kHz到192 kHz。当任一个I2S接口配置为主模 式，它的主时钟可以以256倍采样频率输出给外部的DAC或CODEC(解码器)。 2.2.23 安全数字输入/输出接口(SDIO) 多达2个SD/SDIO/MMC主机接口，可以支持MMC卡系统规范4.2版中的3个不同的数据总线模式：1 位(默认)、4位和8位。在8位模式下，该接口可以使数据传输速率达到50 MHz，该接口兼容SD存储 卡规范2.0版。 SDIO存储卡规范2.0版支持两种数据总线模式：1位(默认)和4位。 目前的芯片版本只能一次支持一个SD/SDIO/MMC4.2版的卡，但可以同时支持多个MMC4.1版或之前 版本的卡。 除了SD/SDIO/MMC，这个接口完全与CE-ATA数字协议版本1.1兼容。 2.2.24 控制器区域网络(CAN) CAN接口兼容规范2.0A和2.0B(主动)，位速率高达1兆位/秒。它可以接收和发送11位标识符的标准 帧，也可以接收和发送29位标识符的扩展帧。具有3个发送邮箱和2个接收FIFO，3级14个可调节的 滤波器。 2020.2.18 第 24 页 版本 1.06 AT32F403系列 数据手册 2.2.25 通用串行总线(USB) AT32F403系列产品，内嵌一个兼容全速USB的设备控制器，遵循全速USB设备(12兆位/秒)标准，端 点可由软件配置，具有待机/唤醒功能。USB专用的48 MHz时钟由内部主PLL直接产生。 2.2.26 通用输入输出口(GPIO) 每个GPIO引脚都可以由软件配置成输出(推挽或开漏)、输入(带或不带上拉或下拉)或复用的外设功能 端口。多数GPIO引脚都与数字或模拟的复用外设共享。 在需要的情况下，I/O引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入I/O寄存器。 2.2.27 模拟/数字转换器(ADC) AT32F403系列产品，内嵌3个12位的模拟/数字转换器(ADC)，共享多达21个外部通道，可以实现单 次或扫描转换。在扫描模式下，自动进行在选定的一组模拟输入上的转换。 ADC接口上的其它逻辑功能包括：  同步的采样和保持  交叉的采样和保持  单次采样 ADC可以使用DMA操作。 模拟看门狗功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阀值 时，将产生中断。 由标准定时器(TMRx)和高级控制定时器(TMR1, TMR8和TMR15)产生的事件，可以分别内部级联到 ADC的开始触发和注入触发，应用程序能使A/D转换与时钟同步。 2.2.28 数字/模拟信号转换器(DAC) 两个12位带缓冲的DAC通道可以用于转换2路数字信号成为2路模拟电压信号并输出。这项功能内部 是通过集成的电阻串和反向的放大器实现。 这个双数字接口支持下述功能：  两个DAC转换器：各有一个输出通道  8位或12位单调输出  12位模式下的左右数据对齐  同步更新功能  产生噪声波  产生三角波  双DAC通道独立或同步转换  每个信道都可使用DMA功能  外部触发进行转换  输入参考电压VREF+ AT32F403系列产品中有8个触发DAC转换的输入。DAC通道可以由定时器的更新输出触发，更新输 出也可连接到不同的DMA通道。 2020.2.18 第 25 页 版本 1.06 AT32F403系列 数据手册 2.2.29 温度传感器 温度传感器产生一个随温度线性变化的电压，转换范围在2.6 V ≤ VDDA ≤ 3.6 V之间。温度传感器在内 部被连接到ADC1_IN16的输入通道上，用于将传感器的输出转换到数字数值。 2.2.30 串行线 JTAG 调试口(SWJ-DP) 内嵌ARM的SWJ-DP接口，这是一个由JTAG和串行线调试端口结合而成，可以实现要连接到目标的 串行线调试接口或JTAG接口。 JTAG的TMS和TCK信号分别与SWDIO和SWCLK共享引脚，TMS脚上的一个特殊的信号序列用于在 JTAG-DP和SW-DP间切换。 2.2.31 内嵌跟踪模块(ETMTM) 使用ARM® 的内嵌跟踪模块(ETMTM)，AT32F403系列通过很少的ETMTM引脚连接到外部跟踪端口分 析(TPA)设备，从CPU核心中以高速输出压缩的数据流，为开发人员提供了清晰的指令运行与数据流 动的信息。TPA设备可以通过USB、以太网或其它高速通道连接到调试主机，实时的指令和数据流 向能够被调试主机上的调试软件记录下来，并按需要的格式显示出来。TPA硬件可以从开发工具供 应商处购得，并能与第三方的调试软件兼容。 2020.2.18 第 26 页 版本 1.06 AT32F403系列 数据手册 引脚定义 3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 LQFP144 108 107 106 105 104 103 102 101 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 VDD_2 VSS_2 NC PA13 PA12 PA11 PA10 PA9 PA8 PC9 PC8 PC7 PC6 VDD_9 VSS_9 PG8 PG7 PG6 PG5 PG4 PG3 PG2 PD15 PD14 VDD_8 VSS_8 PD13 PD12 PD11 PD10 PD9 PD8 PB15 PB14 PB13 PB12 PA3 VSS_4 VDD_4 PA4 PA5 PA6 PA7 PC4 PC5 PB0 PB1 PB2 PF11 PF12 VSS_6 VDD_6 PF13 PF14 PF15 PG0 PG1 PE7 PE8 PE9 VSS_7 VDD_7 PE10 PE11 PE12 PE13 PE14 PE15 PB10 PB11 VSS_1 VDD_1 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 PE2 PE3 PE4 PE5 PE6 VBAT PC13/TAMPER-RTC PC14/OSC32_IN PC15/OSC32_OUT PF0 PF1 PF2 PF3 PF4 PF5 VSS_5 VDD_5 PF6 PF7 PF8 PF9 PF10 OSC_IN OSC_OUT NRST PC0 PC1 PC2 PC3 VSSA VREFVREF+ VDDA PA0/WKUP PA1 PA2 144 143 142 141 140 139 138 137 136 135 134 133 132 131 130 129 128 127 126 125 124 123 122 121 120 119 118 117 116 115 114 113 112 111 110 109 VDD_3 VSS_3 PE1 PE0 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PG15 VDD_11 VSS_11 PG14 PG13 PG12 PG11 PG10 PG9 PD7 PD6 VDD_10 VSS_10 PD5 PD4 PD3 PD2 PD1 PD0 PC12 PC11 PC10 PA15 PA14 图 3. AT32F403 系列 LQFP144 引脚分布 2020.2.18 第 27 页 版本 1.06 AT32F403系列 数据手册 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 LQFP100 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 VDD_2 VSS_2 NC PA13 PA12 PA11 PA10 PA9 PA8 PC9 PC8 PC7 PC6 PD15 PD14 PD13 PD12 PD11 PD10 PD9 PD8 PB15 PB14 PB13 PB12 PA3 VSS_4 VDD_4 PA4 PA5 PA6 PA7 PC4 PC5 PB0 PB1 PB2 PE7 PE8 PE9 PE10 PE11 PE12 PE13 PE14 PE15 PB10 PB11 VSS_1 VDD_1 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 PE2 PE3 PE4 PE5 PE6 VBAT PC13/TAMPER-RTC PC14/OSC32_IN PC15/OSC32_OUT VSS_5 VDD_5 OSC_IN OSC_OUT NRST PC0 PC1 PC2 PC3 VSSA VREFVREF+ VDDA PA0/WKUP PA1 PA2 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 VDD_3 VSS_3 PE1 PE0 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PD7 PD6 PD5 PD4 PD3 PD2 PD1 PD0 PC12 PC11 PC10 PA15 PA14 图 4. AT32F403 系列 LQFP100 引脚分布 2020.2.18 第 28 页 版本 1.06 AT32F403系列 数据手册 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 VDD_3 VSS_3 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PD2 PC12 PC11 PC10 PA15 PA14 图 5. AT32F403 系列 LQFP64 引脚分布 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 LQFP64 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 VDD_2 VSS_2 PA13 PA12 PA11 PA10 PA9 PA8 PC9 PC8 PC7 PC6 PB15 PB14 PB13 PB12 PA3 VSS_4 VDD_4 PA4 PA5 PA6 PA7 PC4 PC5 PB0 PB1 PB2 PB10 PB11 VSS_1 VDD_1 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 VBAT PC13/TAMPER-RTC PC14/OSC32_IN PC15/OSC32_OUT PD0/OSC_IN PD1/OSC_OUT NRST PC0 PC1 PC2 PC3 VSSA VDDA PA0/WKUP PA1 PA2 2020.2.18 第 29 页 版本 1.06 AT32F403系列 数据手册 48 47 46 45 44 43 42 41 40 39 38 37 VDD_3 VSS_3 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PA15 PA14 图 6. AT32F403 系列 LQFP48 引脚分布 36 35 34 33 32 31 30 29 28 27 26 25 LQFP48 13 14 15 16 17 18 19 20 21 22 23 24 1 2 3 4 5 6 7 8 9 10 11 12 VDD_2 VSS_2 PA13 PA12 PA11 PA10 PA9 PA8 PB15 PB14 PB13 PB12 PA3 PA4 PA5 PA6 PA7 PB0 PB1 PB2 PB10 PB11 VSS_1 VDD_1 VBAT PC13/TAMPER-RTC PC14/OSC32_IN PC15/OSC32_OUT PD0/OSC_IN PD1/OSC_OUT NRST VSSA VDDA PA0/WKUP PA1 PA2 48 47 46 45 44 43 42 41 40 39 38 37 VDD_3 VSS_3 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PA15 PA14 图 7. AT32F403 系列 QFN48 引脚分布 EPAD 2020.2.18 QFN48 49 36 35 34 33 32 31 30 29 28 27 26 25 13 14 15 16 17 18 19 20 21 22 23 24 1 2 3 4 5 6 7 8 9 10 11 12 VDD_2 VSS_2 PA13 PA12 PA11 PA10 PA9 PA8 PB15 PB14 PB13 PB12 PA3 PA4 PA5 PA6 PA7 PB0 PB1 PB2 PB10 PB11 VSS_1 VDD_1 VBAT PC13/TAMPER-RTC PC14/OSC32_IN PC15/OSC32_OUT PD0/OSC_IN PD1/OSC_OUT NRST VSSA VDDA PA0/WKUP PA1 PA2 第 30 页 版本 1.06 AT32F403系列 数据手册 下表为AT32F403系列引脚定义，”-”表示对应封装下没有该引脚。复用功能按照优先级从高到低排 列，基本原则模拟信号高于数字信号，输出数字信号高于输入数字信号。 表 5. AT32F403 系列引脚定义 LQFP64 LQFP100 LQFP144 引脚名称 种类(1) IO电平(2) 复用功能 LQFP48 / QFN48 引脚号 主功能(3) - - 1 1 PE2 I/O FT PE2 TRACECK / XMC_A23 / SPI4_SCK / I2S4_CK - - - 2 2 PE3 I/O FT PE3 TRACED0 / XMC_A19 - - - 3 3 PE4 I/O FT PE4 TRACED1 / XMC_A20 / SPI4_NSS / I2S4_WS - - - 4 4 PE5 I/O FT PE5 TRACED2 / XMC_A21 / SPI4_MISO TMR9_CH1 - - 5 5 PE6 I/O FT PE6 TRACED3 / XMC_A22 / SPI4_MOSI / I2S4_SD TMR9_CH2 1 1 6 6 VBAT(9) S - VBAT - - 7 PC13(4) - PC13(5) TAMPER-RTC - I/O - PC14(5) OSC32_IN - 2 2 7 I/O 默认功能 重映射 3 3 8 8 PC14(4) 4 4 9 9 PC15(4) I/O - PC15(5) OSC32_OUT - - - - 10 PF0 I/O FT PF0 XMC_A0 / TMR15_CH1 - - - - 11 PF1 I/O FT PF1 XMC_A1 / TMR15_CH1N - - - - 12 PF2 I/O FT PF2 XMC_A2 / TMR15_CH2 - - - - 13 PF3 I/O FT PF3 XMC_A3 / TMR15_CH2N - - - - 14 PF4 I/O FT PF4 XMC_A4 / TMR15_CH3 - - - - 15 PF5 I/O FT PF5 XMC_A5 / TMR15_CH3N - - - 10 16 VSS_5 S - VSS_5 - - - - 11 17 VDD_5 S - VDD_5 - - - - - 18 PF6 I/O - PF6 ADC3_IN4 / XMC_NIORD / TMR15_CH4 TMR10_CH1 - - - 19 PF7 I/O - PF7 ADC3_IN5 / XMC_NREG / TMR15_ETR TMR11_CH1 - - - 20 PF8 I/O - PF8 ADC3_IN6 / XMC_NIOWR / TMR15_BKIN TMR13_CH1 - - - 21 PF9 I/O - PF9 ADC3_IN7 / XMC_CD TMR14_CH1 - - - 22 PF10 I/O - PF10 ADC3_IN8 / XMC_INTR - - - 12 23 OSC_IN I - OSC_IN - - - - 13 24 OSC_OUT O - OSC_OUT - - 5 5 - - PD0(6) I/O - OSC_IN(6) - PD0(6) 6 6 - - PD1(6) I/O - OSC_OUT(6) - PD1(6) 7 7 14 25 NRST I/O - NRST - - - 8 15 26 PC0 I/O - PC0 ADC123_IN10 / SDIO2_D0 - - 9 16 27 PC1 I/O - PC1 ADC123_IN11 / SDIO2_D1 - - 10 17 28 PC2 I/O - PC2 ADC123_IN12 / SDIO2_D2 - - 11 18 29 PC3 I/O - PC3 ADC123_IN13 / SDIO2_D3 - 2020.2.18 第 31 页 版本 1.06 AT32F403系列 数据手册 LQFP64 LQFP100 LQFP144 引脚名称 种类(1) IO电平(2) 复用功能 LQFP48 / QFN48 引脚号 主功能(3) 8 12 19 30 VSSA S - VSSA - - - - 20 31 VREF- S - VREF- - - - - 21 32 VREF+ S - VREF+ - - 9 13 22 33 VDDA S - VDDA - - I/O - PA0 ADC123_IN0 / TMR2_CH1 / TMR5_CH1 / WKUP / USART2_CTS(7) / TMR2_ETR / TMR8_ETR - 默认功能 重映射 10 14 23 34 PA0WKUP 11 15 24 35 PA1 I/O - PA1 ADC123_IN1 / TMR2_CH2(7) / TMR5_CH2 / USART2_RTS(7) - 12 16 25 36 PA2 I/O - PA2 ADC123_IN2 / TMR2_CH3(7) / TMR5_CH3 / TMR9_CH1 / USART2_TX(7) SDIO2_CK 13 17 26 37 PA3 I/O - PA3 ADC123_IN3 / TMR2_CH4(7) / TMR5_CH4 / TMR9_CH2 / USART2_RX(7) SDIO2_CMD - 18 27 38 VSS_4 S - VSS_4 - - - 19 28 39 VDD_4 S - VDD_4 - - SDIO2_D0 14 20 29 40 PA4 I/O - PA4 DAC_OUT1 / ADC12_IN4 / USART2_CK(7) / SPI1_NSS(7) / I2S1_WS / SDIO2_D4 15 21 30 41 PA5 I/O - PA5 DAC_OUT2 / ADC12_IN5 / SPI1_SCK(7) / I2S1_CK / SDIO2_D5 SDIO2_D1 PA6 ADC12_IN6 / TMR3_CH1(7) / TMR13_CH1 / SPI1_MISO(7) / SDIO2_D6 / TMR8_BKIN SDIO2_D2 / TMR1_BKIN TMR1_CH1N / SDIO2_D3 16 22 31 42 PA6 I/O - 17 23 32 43 PA7 I/O - PA7 ADC12_IN7 / TMR3_CH2(7) / TMR8_CH1N / TMR14_CH1 / SPI1_MOSI(7) / I2S1_SD / SDIO2_D7 - 24 33 44 PC4 I/O - PC4 ADC12_IN14 / SDIO2_CK - - 25 34 45 PC5 I/O - PC5 ADC12_IN15 / SDIO2_CMD - 18 26 35 46 PB0 I/O - PB0 ADC12_IN8 / TMR3_CH3 / TMR8_CH2N / I2S1_MCK TMR1_CH2N 19 27 36 47 PB1 I/O - PB1 ADC12_IN9 / TMR3_CH4(7) / TMR8_CH3N / SPIM_SCK TMR1_CH3N 20 28 37 48 PB2 I/O FT PB2/BOOT1 - - - - - 49 PF11 I/O FT PF11 XMC_NIOS16 - - - - 50 PF12 I/O FT PF12 XMC_A6 - - - - 51 VSS_6 S - VSS_6 - - - - - 52 VDD_6 S - VDD_6 - - - - - 53 PF13 I/O FT PF13 XMC_A7 TMR15_CH4 - - - 54 PF14 I/O FT PF14 XMC_A8 TMR15_ETR 2020.2.18 第 32 页 版本 1.06 AT32F403系列 数据手册 LQFP64 LQFP100 LQFP144 引脚名称 种类(1) IO电平(2) 复用功能 LQFP48 / QFN48 引脚号 主功能(3) - - - 55 PF15 I/O FT PF15 XMC_A9 TMR15_BKIN - - - 56 PG0 I/O FT PG0 XMC_A10 SPI1_MISO - - - 57 PG1 I/O FT PG1 XMC_A11 SPI1_MOSI / I2S1_SD - - 38 58 PE7 I/O FT PE7 XMC_D4 TMR1_ETR - - 39 59 PE8 I/O FT PE8 XMC_D5 TMR1_CH1N - - 40 60 PE9 I/O FT PE9 XMC_D6 TMR1_CH1 - - - 61 VSS_7 S - VSS_7 - - - - - 62 VDD_7 S - VDD_7 - - - - 41 63 PE10 I/O FT PE10 XMC_D7 TMR1_CH2N - - 42 64 PE11 I/O FT PE11 XMC_D8 TMR1_CH2 / SPI4_SCK / I2S4_CK - - 43 65 PE12 I/O FT PE12 XMC_D9 TMR1_CH3N / SPI4_NSS / I2S4_WS - - 44 66 PE13 I/O FT PE13 XMC_D10 TMR1_CH3 / SPI4_MISO - - 45 67 PE14 I/O FT PE14 XMC_D11 TMR1_CH4 / SPI4_MOSI / I2S4_SD - - 46 68 PE15 I/O FT PE15 XMC_D12 TMR1_BKIN 21 29 47 69 PB10 I/O FT 默认功能 重映射 PB10 USART3_TX(7) / I2C2_SCL TMR2_CH3 USART3_RX(7) / I2C2_SDA TMR2_CH4 22 30 48 70 PB11 I/O FT PB11 23 31 49 71 VSS_1 S - VSS_1 - - 24 32 50 72 VDD_1 S - VDD_1 - - 25 33 51 73 PB12 I/O FT PB12 USART3_CK(7) / I2C2_SMBA / SPI2_NSS / I2S2_WS / TMR1_BKIN(7) - 26 34 52 74 PB13 I/O FT PB13 TMR1_CH1N / SPI2_SCK / I2S2_CK / USART3_CTS(7) - 27 35 53 75 PB14 I/O FT PB14 TMR1_CH2N / TMR12_CH1 / USART3_RTS(7) / SPI2_MISO - 28 36 54 76 PB15 I/O FT PB15 TMR1_CH3N(7) / TMR12_CH2 / SPI2_MOSI / I2S2_SD - - - 55 77 PD8 I/O FT PD8 XMC_D13 USART3_TX - - 56 78 PD9 I/O FT PD9 XMC_D14 USART3_RX - - 57 79 PD10 I/O FT PD10 XMC_D15 USART3_CK - - 58 80 PD11 I/O FT PD11 XMC_A16 USART3_CTS - - 59 81 PD12 I/O FT PD12 XMC_A17 TMR4_CH1 / USART3_RTS - - 60 82 PD13 I/O FT PD13 XMC_A18 TMR4_CH2 - - - 83 VSS_8 S - VSS_8 - - - - - 84 VDD_8 S - VDD_8 - - 2020.2.18 第 33 页 版本 1.06 AT32F403系列 数据手册 LQFP64 LQFP100 LQFP144 引脚名称 种类(1) IO电平(2) 复用功能 LQFP48 / QFN48 引脚号 主功能(3) - - 61 85 PD14 I/O FT PD14 XMC_D0 TMR4_CH3 - - 62 86 PD15 I/O FT PD15 XMC_D1 TMR4_CH4 - - - 87 PG2 I/O FT PG2 XMC_A12 TMR15_CH1 - - - 88 PG3 I/O FT PG3 XMC_A13 TMR15_CH1N - - - 89 PG4 I/O FT PG4 XMC_A14 TMR15_CH2 - - - 90 PG5 I/O FT PG5 XMC_A15 TMR15_CH2N - - - 91 PG6 I/O FT PG6 XMC_INT2 TMR15_CH3 - - - 92 PG7 I/O FT PG7 XMC_INT3 TMR15_CH3N - - - 93 PG8 I/O FT PG8 - - - - - 94 VSS_9 S - VSS_9 - - - - - 95 VDD_9 S - VDD_9 - - - 37 63 96 PC6 I/O FT PC6 TMR8_CH1 / I2S2_MCK / SDIO1_D6 TMR3_CH1 - 38 64 97 PC7 I/O FT PC7 TMR8_CH2 / I2S3_MCK / SDIO1_D7 TMR3_CH2 - 39 65 98 PC8 I/O FT PC8 TMR8_CH3 / SDIO1_D0 / I2S4_MCK TMR3_CH3 - 40 66 99 PC9 I/O FT PC9 TMR8_CH4 / SDIO1_D1 / I2C3_SDA TMR3_CH4 29 41 67 100 PA8 I/O FT PA8 TMR1_CH1(7) / CLKOUT / USART1_CK / I2C3_SCL / SPIM_NSS - 30 42 68 101 PA9 I/O FT PA9 TMR1_CH2(7) / USART1_TX(7) / I2C3_SMBA - 31 43 69 102 PA10 I/O FT PA10 TMR1_CH3(7) / USART1_RX(7) - 默认功能 重映射 (8) 32 44 70 103 PA11 I/O - (7) PA11 USB_DM / TMR1_CH4 / SPIM_IO0(8) / USART1_CTS / CAN_RX(7) - - 33 45 71 104 PA12 I/O - PA12 USB_DP(8) / CAN_TX(7) / USART1_RTS / SPIM_IO1(8) / TMR1_ETR(7) 34 46 72 105 PA13 I/O FT JTMSSWDIO - PA13 - - 73 106 35 47 74 107 VSS_2 S - VSS_2 - - 36 48 75 108 VDD_2 S - VDD_2 - - 37 49 76 109 PA14 I/O FT JTCKSWCLK - PA14 未连接 38 50 77 110 PA15 I/O FT JTDI SPI3_NSS / I2S3_WS PA15 / TMR2_CH1 / SPI1_NSS / I2S1_WS / TMR2_ETR - 51 78 111 PC10 I/O FT PC10 UART4_TX / SDIO1_D2 USART3_TX - 52 79 112 PC11 I/O FT PC11 UART4_RX / SDIO1_D3 USART3_RX 2020.2.18 第 34 页 版本 1.06 AT32F403系列 数据手册 LQFP64 LQFP100 LQFP144 引脚名称 种类(1) IO电平(2) 复用功能 LQFP48 / QFN48 引脚号 主功能(3) - 53 80 113 PC12 I/O FT PC12 UART5_TX / SDIO1_CK USART3_CK - - 81 114 PD0 I/O FT PD0 XMC_D2 CAN_RX - - 82 115 PD1 I/O FT PD1 XMC_D3 CAN_TX - 54 83 116 PD2 I/O FT PD2 SDIO1_CMD / UART5_RX / TMR3_ETR - - - 84 117 PD3 I/O FT PD3 XMC_CLK USART2_CTS - - 85 118 PD4 I/O FT PD4 XMC_NOE USART2_RTS - - 86 119 PD5 I/O FT PD5 XMC_NWE USART2_TX - - - 120 VSS_10 S - VSS_10 - - - - - 121 VDD_10 S - VDD_10 - - - - 87 122 PD6 I/O FT PD6 XMC_NWAIT USART2_RX - - 88 123 PD7 I/O FT PD7 XMC_NCE2 / XMC_NE1 USART2_CK - - - 124 PG9 I/O FT PG9 XMC_NCE3 / XMC_NE2 - - - - 125 PG10 I/O FT PG10 XMC_NCE4_1 / XMC_NE3 - - - - 126 PG11 I/O FT PG11 XMC_NCE4_2 - - - - 127 PG12 I/O FT PG12 XMC_NE4 - - - - 128 PG13 I/O FT PG13 XMC_A24 - - - - 129 PG14 I/O FT PG14 XMC_A25 - - - - 130 VSS_11 S - VSS_11 - - - - - 131 VDD_11 S - VDD_11 - - - - - 132 PG15 I/O FT PG15 - - 默认功能 重映射 39 55 89 133 PB3 I/O FT JTDO SPI3_SCK / I2S3_CK PB3 / TRACESWO / TMR2_CH2 / SPI1_SCK / I2S1_CK 40 56 90 134 PB4 I/O FT NJTRST SPI3_MISO PB4 / TMR3_CH1 / SPI1_MISO / I2C3_SDA 41 57 91 135 PB5 I/O - PB5 I2C1_SMBA / SPI3_MOSI / I2S3_SD TMR3_CH2 / SPI1_MOSI / I2S1_SD 42 58 92 136 PB6 I/O FT PB6 TMR4_CH1(7) / I2C1_SCL(7) / SPIM_IO3 USART1_TX 43 59 93 137 PB7 I/O FT PB7 TMR4_CH2(7) / I2C1_SDA(7) / XMC_NADV / SPIM_IO2 USART1_RX 44 60 94 138 BOOT0 I - BOOT0 - - 45 61 95 139 PB8 I/O FT PB8 TMR4_CH3(7) / TMR10_CH1 / SDIO1_D4 CAN_RX / I2C1_SCL 46 62 96 140 PB9 I/O FT PB9 TMR4_CH4(7) / TMR11_CH1 / SDIO1_D5 CAN_TX / I2C1_SDA - - 97 141 PE0 I/O FT PE0 XMC_NBL0 / TMR4_ETR - - - 98 142 PE1 I/O FT PE1 XMC_NBL1 - 2020.2.18 第 35 页 版本 1.06 AT32F403系列 数据手册 LQFP64 LQFP100 LQFP144 引脚名称 种类(1) IO电平(2) 复用功能 LQFP48 / QFN48 引脚号 主功能(3) 47 63 99 143 VSS_3 S - VSS_3 - - 48 64 100 144 VDD_3 S - VDD_3 - - -/49 - - - EPAD S - VSS - - 默认功能 重映射 (1) I = 输入，O = 输出，S = 电源。 (2) FT = 5V容忍。 (3) 有些功能仅在部分型号芯片中支持。 (4) PC13, PC14和PC15引脚通过电源开关进行供电，而这个电源开关只能够吸收有限的电流(3 mA)。因此这三个引脚作为输出 引脚时有以下限制：作为输出脚时只能工作在适中电流推动/吸入能力模式下，最大驱动负载为30 pF，并且不能作为电流源 (如驱动LED)。 (5) 这些引脚在备份区域第一次上电时处于主功能状态下，之后即使复位，这些引脚的状态由备份区域寄存器控制(这些寄存器不 会被主复位系统所复位)。关于如何控制这些IO口的具体信息，请参考AT32F403系列参考手册的电池备份区域和BKP寄存器 的相关章节。 (6) LQFP48 / QFN48和LQFP64封装的引脚5和引脚6在芯片复位后默认配置为OSC_IN和OSC_OUT功能脚。软件可以重新设 置这两个引脚为PD0和PD1功能。但对于LQFP100封装和LQFP144封装，由于PD0和PD1为固有的功能引脚，因此没有必 要再由软件进行重映像设置。更多详细信息请参考AT32F403系列参考手册的复用功能I/O章节和调试设置章节。 (7) 此类复用功能能够由软件配置到其他引脚上(如果相应的封装型号有此引脚)，详细信息请参考AT32F403系列参考手册的复用 功能I/O章节和调试设置章节。 (8) SPIM和USB接口因复用PA11和PA12管脚，两种功能无法同时使用。 (9) VBAT必须连接到VDD，不支持VBAT独立供电功能。 2020.2.18 第 36 页 版本 1.06 AT32F403系列 数据手册 表 6. XMC 引脚定义 XMC 引脚名称 2020.2.18 CF CF / IDE NOR / PSRAM / SRAM NOR / PSRAM Mux NAND 16 位 LQFP100(1) PE2 - - A23 A23 - Yes PE3 - - A19 A19 - Yes PE4 - - A20 A20 - Yes PE5 - - A21 A21 - Yes PE6 - - A22 A22 - Yes PF0 A0 A0 A0 - - - PF1 A1 A1 A1 - - - PF2 A2 A2 A2 - - - PF3 A3 - A3 - - - PF4 A4 - A4 - - - PF5 A5 - A5 - - - PF6 NIORD NIORD - - - - PF7 NREG NREG - - - - PF8 NIOWR NIOWR - - - - PF9 CD CD - - - - PF10 INTR INTR - - - - PF11 NIOS16 NIOS16 - - - - PF12 A6 - A6 - - - PF13 A7 - A7 - - - PF14 A8 - A8 - - - PF15 A9 - A9 - - - PG0 A10 - A10 - - - PG1 - - A11 - - - PE7 D4 D4 D4 DA4 D4 Yes PE8 D5 D5 D5 DA5 D5 Yes PE9 D6 D6 D6 DA6 D6 Yes PE10 D7 D7 D7 DA7 D7 Yes PE11 D8 D8 D8 DA8 D8 Yes PE12 D9 D9 D9 DA9 D9 Yes PE13 D10 D10 D10 DA10 D10 Yes PE14 D11 D11 D11 DA11 D11 Yes PE15 D12 D12 D12 DA12 D12 Yes PD8 D13 D13 D13 DA13 D13 Yes PD9 D14 D14 D14 DA14 D14 Yes 第 37 页 版本 1.06 AT32F403系列 数据手册 XMC 引脚名称 CF CF / IDE NOR / PSRAM / SRAM NOR / PSRAM Mux NAND 16 位 LQFP100(1) PD10 D15 D15 D15 DA15 D15 Yes PD11 - - A16 A16 CLE Yes PD12 - - A17 A17 ALE Yes PD13 - - A18 A18 - Yes PD14 D0 D0 D0 DA0 D0 Yes PD15 D1 D1 D1 DA1 D1 Yes PG2 - - A12 - - - PG3 - - A13 - - - PG4 - - A14 - - - PG5 - - A15 - - - PG6 - - - - INT2 - PG7 - - - - INT3 - PD0 D2 D2 D2 DA2 D2 Yes PD1 D3 D3 D3 DA3 D3 Yes PD3 - - CLK CLK - Yes PD4 NOE NOE NOE NOE NOE Yes PD5 NWE NWE NWE NWE NWE Yes PD6 NWAIT NWAIT NWAIT NWAIT NWAIT Yes PD7 - - NE1 NE1 NCE2 Yes PG9 - - NE2 NE2 NCE3 - PG10 NCE4_1 NCE4_1 NE3 NE3 - - PG11 NCE4_2 NCE4_2 - - - - PG12 - - NE4 NE4 - - PG13 - - A24 A24 - - PG14 - - A25 A25 - - PB7 - - NADV NADV - Yes PE0 - - NBL0 NBL0 - Yes PE1 - - NBL1 NBL1 - Yes (1) 在100脚封装的器件上没有ports F和G的管脚。 2020.2.18 第 38 页 版本 1.06 AT32F403系列 数据手册 4 存储器映像 图 8. 存储器图 0xFFFF_FFFF Cortex-M4F的 内部外设 0xE000_0000 0xDFFF_FFFF 0x5FFF_FFFF 保留 0x4247_0000 0x4246_FFFF 保留 外设的位绑定映射区 0x4200_0000 0x41FF_FFFF 0x4002_3800 0x4002_37FF 0x4000_0000 保留 外部存储器寄存器 (XMC Registers) 外设 0xA000_1000 0xA000_0FFF 0xA000_0000 0x9FFF_FFFF 0x3FFF_FFFF 保留 0x2270_0000 0x226F_FFFF 外部存储器 (XMC) SRAM的位绑定映射区 0x2200_0000 0x21FF_FFFF 0x2003_8000 0x2003_7FFF 0x2000_0000 0x1FFF_FFFF 0x1FFF_F830 0x1FFF_F82F 0x1FFF_F800 0x1FFF_F7FF 保留 SRAM 0x6000_0000 0x5FFF_FFFF 保留 外设 选择字节 0x4000_0000 0x3FFF_FFFF 系统存储器 0x1FFF_B000 0x1FFF_AFFF SRAM 保留 0x2000_0000 0x1FFF_FFFF 0x0940_0000 0x093F_FFFF 代码 外部SPI闪存存储器 区块3 (Bank 3) 0x0840_0000 0x083F_FFFF 0x0810_0000 0x080F_FFFF 0x0808_0000 0x0807_FFFF 0x0800_0000 0x07FF_FFFF 0x0004_0000 0x0003_FFFF 0x0000_0000 2020.2.18 0x0000_0000 保留 内部闪存存储器 区块2 (Bank 2) 内部闪存存储器 区块1 (Bank 1) 保留 根据BOOT引脚设置 对齐闪存或系统存储器 第 39 页 版本 1.06 AT32F403系列 数据手册 5 电气特性 5.1 测试条件 除非特别说明，所有电压的都以VSS为基准。 5.1.1 最小和最大数值 除 非 特 别 说 明 ， 在 生 产 线 上 在 环 境 温 度 TA = 25 °C和 TA = Tamax下 执 行 的 测 试(Tamax与选定 的温度范围匹配)，所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。 在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据，不会在生产线 上进行测试。 5.1.2 典型数值 除非特别说明，典型数据是基于TA = 25 °C和VDD = 3.3 V。这些数据仅用于设计指导而未经测试。 5.1.3 典型曲线 除非特别说明，典型曲线仅用于设计指导而未经测试。 5.1.4 负载电容 测量引脚参数时的负载条件示于图9中。 图 9. 引脚的负载条件 MCU pin C = 50 pF 5.1.5 引脚输入电压 引脚上输入电压的测量方式示于图10中。 图 10. 引脚输入电压 MCU pin VIN 2020.2.18 第 40 页 版本 1.06 AT32F403系列 数据手册 5.1.6 供电方案 图 11. 供电方案 VDD VBAT 1 µF Backup circuitry (OSC32K,RTC,Wake-up logic Backup registers) Power switch GPIO IN Level shifter OUT IO Logic Kernel logic (CPU, Digital ＆ Memories) VDD VDD_1/2/…/11 Regulator 11 x 100 nF + 1 x 4.7 µF VSS_1/2/…/11 VDD VDDA VREF 100 nF + 1 µF VREF+ 100 nF + 1 µF ADC/ DAC RCs,PLL, ... VREF- VSSA 注： 上图中的4.7μF电容必须连接到VDD3。 5.1.7 电流消耗测量 图 12. 电流消耗测量方案 VBAT IDD VDD VDDA 2020.2.18 第 41 页 版本 1.06 AT32F403系列 数据手册 5.2 绝对最大额定值 加在器件上的载荷如果超过「绝对最大额定值」列表(表7, 表8, 表9)中给出的值，可能会导致器件永久 性地损坏。这里只是给出能承受的最大载荷，并不意味在此条件下器件的功能性操作无误。器件长 期工作在最大值条件下会影响器件的可靠性。 表 7. 电压特性 符号 VDD-VSS VIN |ΔVDDx| 描述 外部主供电电压(包含VDDA和VDD) 在5V容忍的引脚上的输入电压 (1) (2) 在其它引脚上的输入电压 不同供电引脚之间的电压差 最小值 最大值 -0.3 4.0 VSS-0.3 6.0 VSS-0.3 4.0 - 50 (2) 不同接地引脚之间的电压差 (1) 所有的电源(VDD, VDDA)和地(VSS, VSSA)引脚必须始终连接到外部允许范围内的供电系统上。 (2) 包含VREF-脚。 |VSSx-VSS| 50 单位 V mV 表 8. 电流特性 描述 符号 IVDD (1) 外部主供电电压(包含VDDA和VDD最小值 ) IVSS 经过VSS地线的总电流(流出电流) IIO 最大值 单位 150 (1) 150 任意I/O和控制引脚上的输出灌电流 25 任意I/O和控制引脚上的输出电流 -25 mA (1) 所有的电源(VDD, VDDA)和地(VSS, VSSA)引脚必须始终连接到外部允许范围内的供电系统上。 表 9. 温度特性 符号 TSTG TJ 2020.2.18 储存温度范围 描述 数值 最小值 -60 ~ +150 最大结温度 105 第 42 页 单位 °C 版本 1.06 AT32F403系列 数据手册 5.3 工作条件 5.3.1 通用工作条件 表 10. 通用工作条件 符号 参数 条件 最小值 最大值 未使用闪存存储器区块3 0 200 使用闪存存储器区块3 0 120 fHCLK 内部AHB时钟频率 fPCLK1 内部APB1时钟频率 - 0 100 fPCLK2 内部APB2时钟频率 - 0 100 - VDD VDDA(1) VBAT PD TA 标准工作电压 单位 MHz 2.6 3.6 V 模拟部分工作电压 必须与VDD(1)相同 2.6 3.6 V 备份部分工作电压 必须与VDD连接 2.6 3.6 V LQFP144 - 413 LQFP100 - 380 LQFP64 - 358 LQFP48 - 314 QFN48 - 733 -40 85 功率耗散：TA = 85 °C 环境温度 - mW °C (1) 建议使用相同的电源为VDD和VDDA供电，在上电和正常操作期间，VDD和VDDA之间最多允许有300 mV的差别。 5.3.2 上电和掉电时的工作条件 下表中给出的参数是依据表10列出的环境温度下测试得出。 表 11. 上电和掉电时的工作条件 符号 tVDD 2020.2.18 参数 条件 VDD上升速率 - VDD下降速率 第 43 页 最小值 最大值 单位 0 180 ms/V 20 ∞ μs/V 版本 1.06 AT32F403系列 数据手册 5.3.3 内嵌复位和电源控制模块特性 下表中给出的参数是依据表10列出的环境温度下和VDD供电电压下测试得出。 表 12. 内嵌复位和电源控制模块特性 符号 参数 条件 VPVDhyst(2) 可编程的电压检测器的电平选择 2.19 2.28 2.37 V 001(下降沿)(1) 2.09 2.18 2.27 V PLS[2:0] = 010(上升沿) 2.28 2.38 2.48 V PLS[2:0] = 010(下降沿) 2.18 2.28 2.38 V PLS[2:0] = 011(上升沿) 2.38 2.48 2.58 V PLS[2:0] = 011(下降沿) 2.28 2.38 2.48 V PLS[2:0] = 100(上升沿) 2.47 2.58 2.69 V PLS[2:0] = 100(下降沿) 2.37 2.48 2.59 V PLS[2:0] = 101(上升沿) 2.57 2.68 2.79 V PLS[2:0] = 101(下降沿) 2.47 2.58 2.69 V PLS[2:0] = 110(上升沿) 2.66 2.78 2.9 V PLS[2:0] = 110(下降沿) 2.56 2.68 2.8 V PLS[2:0] = 111(上升沿) 2.76 2.88 3 V PLS[2:0] = 111(下降沿) 2.66 2.78 2.9 V - 100 - mV 下降沿 1.85(3) 2.0 2.2 V 上升沿 2.03 2.16 2.35 V - - 160 - mV - - 20 - ms PVD迟滞 VPOR/PDR 上电/掉电复位阀值 VPDRhyst(2) PDR迟滞 TRSTTEMPO(2) 单位 PLS[2:0] = 001(上升沿)(1) PLS[2:0] = VPVD 最小值 典型值 最大值 - 复位持续时间：VDD高于VPOR且持续 时间超过TRSTTEMPO后CPU开始运行 (1) PLS[2:0] = 001电平可能因低于VPOR/PDR无法使用。 (2) 由设计保证，不在生产中测试。 (3) 产品的特性由设计保证至最小的数值VPOR/PDR。 图 13. 上电复位和掉电复位的波形图 VDD POR VPDRhyst PDR TRSTTEMPO t Reset 2020.2.18 第 44 页 版本 1.06 AT32F403系列 数据手册 5.3.4 内置的参照电压 下表中给出的参数是依据表10列出的环境温度下和VDD供电电压下测试得出。 表 13. 内置的参照电压 符号 参数 VREFINT TS_vrefint TCoeff (1) (2) 内置参照电压 条件 最小值 典型值 最大值 单位 - 1.16 1.20 1.24 V μs ppm/°C 当读出内部参照电压时，ADC的采样时间 - - 5.1 17.1(2) 温度系数 - - - 120 (1) 最短的采样时间是通过应用中的多次循环得到。 (2) 由设计保证，不在生产中测试。 5.3.5 供电电流特性 电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O引脚的负载、 产品的软件配置、工作频率、I/O脚的翻转速率、以及执行的代码等。 电流消耗的测量方法说明，详见图12。 典型的电流消耗 微控制器处于下述条件下：  所有的I/O引脚都处于模拟输入模式。  所有的外设都处于关闭状态，除非特别说明。  指令预取功能开启(提示：这个参数必须在设置时钟和总线分频之前设置)。  环境温度和VDD供电电压符合表10。  当开启外设时: − 若fHCLK > 100 MHz, fPCLK1 = fHCLK/2，fPCLK2 = fHCLK/2，fADCCLK = fPCLK2/4； − 若fHCLK ≤ 100 MHz, fPCLK1 = fHCLK，fPCLK2 = fHCLK，fADCCLK = fPCLK2/4。 2020.2.18 第 45 页 版本 1.06 AT32F403系列 数据手册 表 14. 运行模式下的典型电流消耗 典型值(1) 符号 参数 条件 fHCLK 使能所有外设 关闭所有外设 200 MHz 76.1 38.6 144 MHz 55.5 28.3 100 MHz 45.4 20.6 72 MHz 33.7 15.8 48 MHz 23.1 11.1 36 MHz 17.7 8.80 24 MHz 12.4 6.51 16 MHz 8.94 4.99 8 MHz 4.96 3.00 4 MHz 3.30 2.31 2 MHz 2.47 1.94 1 MHz 2.06 1.81 500 kHz 1.85 1.71 运行模式下的 125 kHz 1.70 1.66 供应电流 200 MHz 76.0 38.5 144 MHz 55.3 28.1 100 MHz 45.3 20.4 72 MHz 33.5 15.6 48 MHz 22.9 10.9 36 MHz 17.5 8.57 24 MHz 12.2 6.27 16 MHz 8.70 4.73 8 MHz 4.71 2.75 4 MHz 3.05 2.07 2 MHz 2.21 1.73 1 MHz 1.80 1.56 500 kHz 1.59 1.47 125 kHz 1.44 1.41 (3) 外部时钟 IDD 单位 大值 (2) 运行于高速内部RC振荡器(HSI) mA mA (1) 典型值是在TA = 25 °C, VDD = 3.3 V时测试得到。 (2) 每个ADC的模拟部分要增加额外的0.4 mA电流消耗。在应用环境中，这部分电流只有在开启ADC(设置 ADCx_CTRL2寄存器的ADON位)时才会增加。 (3) 外部时钟为8 MHz，当fHCLK > 8 MHz时启用PLL。 2020.2.18 第 46 页 版本 1.06 AT32F403系列 数据手册 表 15. 睡眠模式下的典型电流消耗 典型值(1) 符号 参数 条件 fHCLK 使能所有外设 关闭所有外设 200 MHz 64.0 15.6 144 MHz 46.7 11.8 100 MHz 33.0 8.74 72 MHz 24.7 7.24 48 MHz 17.1 5.46 36 MHz 13.3 4.58 24 MHz 9.46 3.71 16 MHz 6.95 3.13 8 MHz 3.97 2.08 4 MHz 2.81 1.86 2 MHz 2.23 1.76 1 MHz 1.94 1.70 500 kHz 1.79 1.67 睡眠模式下的 125 kHz 1.68 1.65 供应电流 200 MHz 63.9 15.3 144 MHz 46.6 11.5 100 MHz 32.8 8.51 72 MHz 24.5 6.99 48 MHz 16.9 5.21 36 MHz 13.0 4.33 24 MHz 9.22 3.45 16 MHz 6.70 2.87 8 MHz 3.72 1.82 4 MHz 2.55 1.60 2 MHz 1.97 1.50 1 MHz 1.68 1.44 500 kHz 1.53 1.42 125 kHz 1.42 1.40 (3) 外部时钟 IDD 单位 大值 (2) 运行于高速内部RC振荡器(HSI) mA mA (1) 典型值是在TA = 25 °C, VDD = 3.3 V时测试得到。 (2) 每个ADC的模拟部分要增加额外的0.4 mA电流消耗。在应用环境中，这部分电流只有在开启ADC(设置 ADCx_CTRL2寄存器的ADON位)时才会增加。 (3) 外部时钟为8 MHz，当fHCLK > 8 MHz时启用PLL。 2020.2.18 第 47 页 版本 1.06 AT32F403系列 数据手册 最大电流消耗 微控制器处于下述条件下：  所有的I/O引脚都处于模拟输入模式。  所有的外设都处于关闭状态，除非特别说明。  指令预取功能开启(提示：这个参数必须在设置时钟和总线分频之前设置)。  当开启外设时: − 若fHCLK > 100 MHz, fPCLK1 = fHCLK/2，fPCLK2 = fHCLK/2； − 若fHCLK ≤ 100 MHz, fPCLK1 = fHCLK，fPCLK2 = fHCLK。 表16和表17给出的参数是在环境温度和VDD供电电压符合表10的条件测试得到。 表 16. 运行模式下的最大电流消耗 符号 参数 最大值(1) 条件 fHCLK 单位 TA = 85 °C (2) 外部时钟 使能所有外设 IDD 运行模式下的供应电流 (2) 外部时钟 关闭所有外设 200 MHz 83.5 144 MHz 62.5 100 MHz 52.4 72 MHz 40.4 48 MHz 29.9 36 MHz 24.3 24 MHz 18.9 16 MHz 15.4 8 MHz 11.3 200 MHz 45.2 144 MHz 34.8 100 MHz 27.1 72 MHz 22.2 48 MHz 17.5 36 MHz 15.2 24 MHz 12.8 16 MHz 11.5 8 MHz 9.26 mA mA (1) 由综合评估得出，不在生产中测试。 (2) 外部时钟为8 MHz，当fHCLK > 8 MHz时启用PLL。 2020.2.18 第 48 页 版本 1.06 AT32F403系列 数据手册 表 17. 睡眠模式下的最大电流消耗 符号 参数 最大值(1) 条件 fHCLK 单位 TA = 85 °C (2) 外部时钟 使能所有外设 IDD 睡眠模式下的供应电流 (2) 外部时钟 关闭所有外设 200 MHz 71.3 144 MHz 53.7 100 MHz 39.9 72 MHz 31.4 48 MHz 23.7 36 MHz 19.8 24 MHz 16.0 16 MHz 13.4 8 MHz 10.4 200 MHz 22.0 144 MHz 18.1 100 MHz 15.2 72 MHz 13.5 48 MHz 11.8 36 MHz 10.9 24 MHz 10.0 16 MHz 9.72 8 MHz 8.38 mA mA (1) 由综合评估得出，不在生产中测试。 (2) 外部时钟为8 MHz，当fHCLK > 8 MHz时启用PLL。 表 18. 停机和待机模式下的典型和最大电流消耗 典型值(1) 符号 参数 停机模式下 的供应电流 IDD 条件 最大值 VDD/VBAT = VDD/VBAT = TA = 2.6 V 3.3 V 85 °C 940 1000 9000 单位 调压器处于运行模式，低速和高速内 部 RC 振荡器和高速振荡器处于关闭 μA 状态(没有独立看门狗) 待机模式下 低速振荡器和RTC处于关闭状态 7.7 10.4 17.5(2) 的供应电流 低速振荡器和RTC处于开启状态 8.4 11.9 18.7(2) μA (1) 典型值是在TA = 25 °C下测试得到。 (2) 由综合评估得出，不在生产中测试。 2020.2.18 第 49 页 版本 1.06 AT32F403系列 数据手册 图 14. 停机模式下的典型电流消耗在不同的 VDD 时与温度的对比 图 15. 待机模式下的典型电流消耗在不同的 VDD 时与温度的对比 2020.2.18 第 50 页 版本 1.06 AT32F403系列 数据手册 内置外设电流消耗 内置外设的电流消耗列于表19，微控制器的工作条件如下：  所有的I/O引脚都处于模拟输入模式。  所有的外设都处于关闭状态，除非特别说明。  给出的数值是通过测量电流消耗计算得出 − 关闭所有外设的时钟  − 只开启一个外设的时钟 环境温度和VDD供电电压条件列于表10。 表 19. 内置外设的电流消耗 内置外设 AHB (最高至200 MHz) 典型值 DMA1 8.60 DMA2 9.17 XMC 26.9 CRC 1.55 SDIO1 19.2 SDIO2 19.4 TMR2 5.92 TMR3 4.54 TMR4 4.40 TMR5 6.06 TMR6 0.78 TMR7 0.80 TMR12 3.28 TMR13 2.81 TMR14 2.84 SPI2/I2S2 2.53 2 APB1 (最高至100 MHz) 2020.2.18 SPI3/I S3 2.52 SPI4/I2S4 2.61 USART2 2.70 USART3 2.73 UART4 2.70 UART5 2.54 I2C1 2.42 I2C2 2.43 I2C3 2.44 USB 6.56 CAN 4.82 DAC(1) 2.55 WWDG 0.44 PWR 0.54 BKP 31.9 第 51 页 单位 μA/MHz 版本 1.06 AT32F403系列 数据手册 内置外设 APB2 (最高至100 MHz) 典型值 AFIO 0.92 GPIOA 0.99 GPIOB 0.97 GPIOC 0.99 GPIOD 0.94 GPIOE 1.02 GPIOF 1.02 GPIOG 1.02 SPI1/I2S1 2.65 USART1 2.52 TMR1 5.28 TMR8 5.36 TMR9 3.40 TMR10 2.90 TMR11 2.80 TMR15 5.18 ADC1(2) 6.43 ADC2(2) 5.91 ADC3(2) 5.95 单位 μA/MHz (1) 当DAC_OUT1或DAC_OUT2开启时，会增加0.8 mA的电流消耗。 (2) 当设置ADCx_CTRL2寄存器的ADON位时，每个ADC的模拟部分要增加0.4 mA的电流消耗。 2020.2.18 第 52 页 版本 1.06 AT32F403系列 数据手册 5.3.6 外部时钟源特性 来自外部振荡源产生的高速外部用户时钟 下表中给出的特性参数是使用一个高速的外部时钟源测得，环境温度和供电电压符合表10的条件。 表 20. 高速外部用户时钟特性 符号 参数 条件 最小值 典型值 最大值 单位 1 8 25 MHz fHSE_ext 用户外部时钟频率(1) VHSEH OSC_IN输入引脚高电平电压 0.7VDD - VDD VHSEL OSC_IN输入引脚低电平电压 VSS - 0.3VDD 5 - - tw(HSE) tw(HSE) tr(HSE) tf(HSE) Cin(HSE) - OSC_IN高或低的时间(1) ns OSC_IN上升或下降的时间(1) OSC_IN输入容抗(1) DuCy(HSE) 占空比 IL V - - 20 - - 5 - pF - 45 - 55 % - - ±1 μA VSS ≤ VIN ≤ VDD OSC_IN输入漏电流 (1) 由设计保证，不在生产中测试。 图 16. 外部高速时钟源的交流时序图 VHSEH VHSEL 90% 10% tr(HSE) tf(HSE) tW(HSE) tW(HSE) t THSE External clock source 2020.2.18 fHSE_ext OSC_IN 第 53 页 IL 版本 1.06 AT32F403系列 数据手册 来自外部振荡源产生的低速外部用户时钟 下表中给出的特性参数是使用一个低速的外部时钟源测得，环境温度和供电电压符合表10的条件。 表 21. 低速外部用户时钟特性 符号 参数 条件 最小值 典型值 最大值 单位 - 32.768 1000 kHz fLSE_ext 用户外部时钟频率(1) VLSEH OSC32_IN输入引脚高电平电压 0.7VDD - VDD VLSEL OSC32_IN输入引脚低电平电压 VSS - 0.3VDD 450 - - tw(LSE) tw(LSE) tr(LSE) tf(LSE) Cin(LSE) - OSC32_IN高或低的时间(1) ns OSC32_IN上升或下降的时间(1) OSC32_IN输入容抗(1) DuCy(LSE) 占空比 IL V - - 50 - - 5 - pF - 30 - 70 % - - +60/-1 μA VSS ≤ VIN ≤ VDD OSC32_IN输入漏电流 (1) 由设计保证，不在生产中测试。 图 17. 外部低速时钟源的交流时序图 VLSEH VLSEL 90% 10% tr(LSE) tf(LSE) tW(LSE) tW(LSE) t TLSE External clock source 2020.2.18 fLSE_ext OSC32_IN 第 54 页 IL 版本 1.06 AT32F403系列 数据手册 使用一个晶体/陶瓷谐振器产生的高速外部时钟 高速外部时钟(HSE)可以使用一个4~25 MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的 信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器 和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振 器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。 表 22. HSE 4~25 MHz 振荡器特性(1)(2) 符号 参数 fOSC_IN tSU(HSE) (3) 振荡器频率 启动时间 条件 最小值 典型值 最大值 单位 - 4 8 25 MHz - 2 - ms VDD是稳定的 (1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。 (2) 由综合评估得出，不在生产中测试。 (3) tSU(HSE)是启动时间，是从软件使能HSE开始测量，直至得到稳定的8 MHz振荡这段时间。这个数值是在一个标 准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。 对于CL1和CL2，建议使用高质量的、为高频应用而设计的(典型值为)5 pF~25 pF之间的瓷介电容器， 并挑选符合要求的晶体或谐振器。通常CL1和CL2具有相同参数。晶体制造商通常以CL1和CL2的串行组 合给出负载电容的参数。在选择CL1和CL2时，PCB和MCU引脚的容抗应该考虑在内(可以粗略地把引 脚与PCB板的电容按10 pF估计)。 图 18. 使用 8 MHz 晶体的典型应用 CL1 OSC_IN 8 MHZ resonator fHSE RF Bias Controlled gain OSC_OUT CL2 2020.2.18 第 55 页 版本 1.06 AT32F403系列 数据手册 使用一个晶体/陶瓷谐振器产生的低速外部时钟 低速外部时钟(LSE)可以使用一个32.768 kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的 信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器 和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振 器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。(注：这里提到的晶体谐振器就是我 们通常说的无源晶振) 表 23. LSE 振荡器特性(fLSE = 32.768 kHz)(1) 符号 tSU(LSE) 参数 启动时间 条件 VDD是稳定的 最小值 典型值 最大值 TA = -40 °C - 150 - TA = 25 °C - 200 - TA = 85 °C - 250 - 单位 ms (1) 由综合评估得出，不在生产中测试。 对于CL1和CL2，建议使用高质量的5 pF~15 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振 器。通常CL1和CL2具有相同参数。晶体制造商通常以CL1和CL2的串行组合给出负载电容的参数。 负载电容CL由下式计算：CL = CL1 x CL2 / (CL1 + CL2) + Cstray，其中Cstray是引脚的电容和PCB板或 PCB相关的电容，它的典型值是介于2 pF至7 pF之间。 图 19. 使用 32.768 kHz 晶体的典型应用 Resonator with Integrated capacitors CL1 OSC32_IN 32.768 kHZ resonator fLSE RF Bias Controlled gain OSC32_OUT CL2 2020.2.18 第 56 页 版本 1.06 AT32F403系列 数据手册 5.3.7 内部时钟源特性 下表中给出的特性参数是使用环境温度和供电电压符合表10的条件测量得到。 高速内部(HSI) RC振荡器 表 24. HSI 振荡器特性(1) 符号 fHSI 参数 条件 最小值 典型值 最大值 单位 - - 8 - MHz - 45 - 55 % - - 1(2) % TA = -40 ~ 85 °C -2.5 - 2.5 % TA = 0 ~ 70 °C -1.5 - 1.5 % -1 - 1 % 频率 DuCy(HSI) 占空比 使用者以寄存器RCC_CTRL 校准 ACCHSI HSI振荡器的精度 出厂校准(3) TA = 25 °C tSU(HSI)(3) HSI振荡器启动时间 - - - 5 μs IDD(HSI)(3) HSI振荡器功耗 - - 100 120 μA (1) VDD = 3.3 V，TA = -40~85 °C，除非特别说明。 (2) 由设计保证，不在生产中测试。 (3) 由综合评估得出，不在生产中测试。 图 20. HSI 振荡器精度与温度的对比 低速内部(LSI) RC振荡器 表 25. LSI 振荡器特性(1) 符号 fLSI(2) 参数 条件 最小值 典型值 最大值 单位 - 30 40 60 kHz 频率 (1) VDD = 3.3 V，TA = -40~85 °C，除非特别说明。 (2) 由综合评估得出，不在生产中测试。 2020.2.18 第 57 页 版本 1.06 AT32F403系列 数据手册 5.3.8 低功耗模式唤醒时间 下表列出的唤醒时间是在一个8 MHz的HSI RC振荡器的唤醒阶段测量得到。唤醒时使用的时钟源当 前依据当前的操作模式而定：  停机或待机模式：时钟源是RC振荡器  睡眠模式：时钟源是进入睡眠模式时所使用的时钟所有的时间是使用环境温度和供电电压符合表 10的条件测量得到。 表 26. 低功耗模式的唤醒时间 符号 参数 典型值 单位 tWUSLEEP(1) 从睡眠模式唤醒 3.3 μs tWUSTOP(1) 从停机模式唤醒 280 μs tWUSTDBY(1) 从待机模式唤醒 150 ms (1) 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。 2020.2.18 第 58 页 版本 1.06 AT32F403系列 数据手册 5.3.9 PLL 特性 下表列出的参数是使用环境温度和供电电压符合表10的条件测量得到。 表 27. PLL 特性 符号 fPLL_IN fPLL_OUT 参数 最小值 典型值 最大值(1) 单位 PLL输入时钟(2) 2 8 16 MHz PLL输入时钟占空比 40 - 60 % PLL倍频输出时钟 16 - 200 MHz tLOCK PLL锁相时间 - - 200 μs Jitter Cycle-to-cycle jitter - - 300 ps (1) 由综合评估得出，不在生产中测试。 (2) 需要注意使用正确的倍频系数，从而根据PLL输入时钟频率使得fPLL_OUT处于允许范围内。 5.3.10 存储器特性 除非特别说明，表28中给出的特性参数是基于TA = 25 °C和VDD = 3.3 V的条件测量得到。 表 28. 内部闪存存储器特性 典型值 符号 参数 条件 单位 fHCLK 200 144 72 48 8 MHz TPROG 编程时间 - 30 μs tERASE 页(2K 字节)擦除时间 - 40 ms AT32F403xC 5 AT32F403xE 10 AT32F403xG 20 tME IDD 整片擦除时间 编程电流 s 写模式 42.4 32.6 18.3 14.8 6.9 擦除模式 52.5 40.4 24.4 19.2 9.9 mA 表 29. 内部闪存存储器寿命和数据保存期限 符号 参数 NEND 寿命(擦写次数) tRET 数据保存期限 条件 最小值(1) 典型值 最大值 单位 TA = -40 ~ 85 °C 100 - - 千次 TA = 85 °C 20 - - 年 (1) 由设计保证，不在生产中测试。 2020.2.18 第 59 页 版本 1.06 AT32F403系列 数据手册 5.3.11 XMC 特性 异步波形和时序 图21至图24显示了异步的波形，表31至表33给出了相应的时序。 这些表格中的结果是按照下述XMC 配置得到：  地址建立时间(AddressSetupTime) = 0  地址保持时间(AddressHoldTime) = 1  数据建立时间(DataSetupTime) = 1 图 21. 异步非总线复用的 SRAM/PSRAM/NOR 读操作波形 Tw(NE) XMC_NE tv(NOE_NE) Tw(NOE) th(NOE_NE) XMC_NOE XMC_NWE tv(A_NE) th(A_NOE) XMC_A[25:0] tv(BL_NE) th(BL_NOE) XMC_NBL[1:0] th(Data_NE) th(Data_NOE) XMC_D[15:0] Data tv(NADV_NE) tw(NADV) XMC_NADV (1) (1) 只适于模式2/B、C和D。在模式1，不使用XMC_NADV。 表 30. 异步非总线复用的 SRAM/PSRAM/NOR 读操作时序(1)(2) 符号 2020.2.18 参数 最小值 最大值 单位 5tHCLK - 1.5 5tHCLK + 2 ns 0.5 1.5 ns 5tHCLK - 1.5 5tHCLK + 1.5 ns -1.5 - ns - 7 ns 2.5 - ns - 0 ns 2.5 - ns tw(NE) XMC_NE低时间 tv(NOE_NE) XMC_Nex低至XMC_NOE低 tw(NOE) XMC_NOE低时间 th(NE_NOE) XMC_NOE高至XMC_NE高保持时间 tv(A_NE) XMC_Nex低至XMC_A有效 th(A_NOE) XMC_NOE高之后的地址保持时间 tv(BL_NE) XMC_Nex低至XMC_BL有效 th(BL_NOE) XMC_NOE高之后的XMC_BL保持时间 tsu(Data_NE) 数据至XMC_Nex高的建立时间 2tHCLK + 25 - ns tsu(Data_NOE) 数据至XMC_NOEx高的建立时间 2tHCLK + 25 - ns th(Data_NOE) XMC_NOE高之后的数据保持时间 0 - ns 第 60 页 版本 1.06 AT32F403系列 数据手册 符号 参数 最小值 最大值 单位 th(Data_NE) XMC_Nex高之后的数据保持时间 0 - ns tv(NADV_NE) XMC_Nex低至XMC_NADV低 - 5 ns tw(NADV) XMC_NADV低时间 - tHCLK + 1.5 ns (1) CL = 15 pF (2) 由综合评估得出，不在生产中测试。 图 22. 异步非总线复用的 SRAM/PSRAM/NOR 写操作波形 Tw(NE) XMC_NEx XMC_NOE tv(NWE_NE) tw(NWE) th(NE_NWE) XMC_NWE th(A_NWE) tv(A_NE) XMC_A[25:0] Address th(BL_NWE) tv(BL_NE) XMC_NBL[1:0] NBL tv(Data_NE) XMC_D[15:0] th(Data_NWE) Data tv(NADV_NE) tw(NADV) XMC_NADV (1) (1) 只适于模式2/B、C和D。在模式1，不使用XMC_NADV。 表 31. 异步非总线复用的 SRAM/PSRAM/NOR 写操作时序(1)(2) 符号 参数 最小值 最大值 单位 tw(NE) XMC_NE低时间 3tHCLK - 1 3tHCLK + 2 ns tv(NWE_NE) XMC_Nex低至XMC_NWE低 tHCLK - 0.5 tHCLK + 1.5 ns tw(NWE) XMC_NWE低时间 tHCLK - 0.5 tHCLK + 1.5 ns th(NE_NWE) XMC_NWE高至XMC_NE高保持时间 tHCLK - ns tv(A_NE) XMC_Nex低至XMC_A有效 - 7.5 ns th(A_NWE) XMC_NWE高之后的地址保持时间 tHCLK + 2 - ns tv(BL_NE) XMC_Nex低至XMC_BL有效 - 1.5 ns th(BL_NWE) XMC_NWE高之后的XMC_BL保持时间 tHCLK - 0.5 - ns tv(Data_NE) XMC_Nex低至数据有效 - tHCLK + 7 ns th(Data_NWE) XMC_NWE高之后的数据保持时间 tHCLK + 3 - ns tv(NADV_NE) XMC_Nex低至XMC_NADV低 - 5.5 ns tw(NADV) XMC_NADV低时间 - tHCLK + 1.5 ns (1) CL = 15 pF (2) 由综合评估得出，不在生产中测试。 2020.2.18 第 61 页 版本 1.06 AT32F403系列 数据手册 图 23. 异步总线复用 PSRAM/NOR 读操作波形 tw(NE) XMC_NE th(NE_NOE) tv(NOE_NE) XMC_NOE tw(NOE) XMC_NWE th(A_NOE) tv(A_NE) XMC_A[25:16] Address th(BL_NOE) tv(BL_NE) XMC_NBL[1:0] NBL th(Data_NE) tsu(Data_NE) tv(A_NE) XMC_AD[15:0] tsu(Data_NOE) Address th(Data_NOE) Data tv(NADV_NE) th(AD_NADV) tw(NADV) XMC_NADV 表 32. 异步总线复用的 PSRAM/NOR 读操作时序(1)(2) 符号 参数 最小值 最大值 单位 7tHCLK - 2 7tHCLK + 2 ns 3tHCLK - 0.5 3tHCLK + 1.5 ns 4tHCLK - 1 4tHCLK + 2 ns tw(NE) XMC_NE低时间 tv(NOE_NE) XMC_Nex低至XMC_NOE低 tw(NOE) XMC_NOE低时间 th(NE_NOE) XMC_NOE高至XMC_NE高保持时间 -1 - ns tv(A_NE) XMC_Nex低至XMC_A有效 - 0 ns tv(NADV_NE) XMC_Nex低至XMC_NADV低 3 5 ns tw(NADV) XMC_NADV低时间 tHCLK - 1.5 tHCLK + 1.5 ns th(AD_NADV) XMC_NADV高之后XMC_AD(地址)有效保持时间 tHCLK + 3 - ns th(A_NOE) XMC_NOE高之后的地址保持时间 tHCLK + 3 - ns th(BL_NOE) XMC_NOE高之后的XMC_BL保持时间 0 - ns tv(BL_NE) XMC_Nex低至XMC_BL有效 - 0 ns tsu(Data_NE) 数据至XMC_Nex高的建立时间 2tHCLK + 24 - ns tsu(Data_NOE) 数据至XMC_NOEx高的建立时间 2tHCLK + 25 - ns th(Data_NE) XMC_Nex高之后的数据保持时间 0 - ns th(Data_NOE) XMC_NOE高之后的数据保持时间 0 - ns (1) CL = 15 pF (2) 由综合评估得出，不在生产中测试。 2020.2.18 第 62 页 版本 1.06 AT32F403系列 数据手册 图 24. 异步总线复用 PSRAM/NOR 写操作波形 tw(NE) XMC_NEx tv(NOE_NE) XMC_NOE tv(NEW_NE) th(NE_NWE) tw(NWE) XMC_NWE th(A_NWE) tv(A_NE) XMC_A[25:16] Address th(BL_NWE) tv(BL_NE) XMC_NBL[1:0] NBL tv(A_NE) XMC_AD[15:0] tv(Data_NADV) Address tv(NADV_NE) th(Data_NWE) Data th(AD_NADV) tw(NADV) XMC_NADV 表 33. 异步总线复用的 PSRAM/NOR 写操作时序(1)(2) 符号 参数 最小值 最大值 单位 5tHCLK - 1 5tHCLK + 2 ns 2tHCLK 2tHCLK + 1 ns tw(NE) XMC_NE低时间 tv(NWE_NE) XMC_Nex低至XMC_NWE低 tw(NWE) XMC_NWE低时间 2tHCLK - 1 2tHCLK + 2 ns th(NE_NWE) XMC_NWE高至XMC_NE高保持时间 tHCLK - 1 - ns tv(A_NE) XMC_Nex低至XMC_A有效 - 7 ns tv(NADV_NE) XMC_Nex低至XMC_NADV低 3 5 ns tw(NADV) XMC_NADV低时间 tHCLK - 1 tHCLK + 1 ns th(AD_NADV) XMC_NADV高之后XMC_AD(地址)有效保持时间 tHCLK - 3 - ns th(A_NWE) XMC_NWE高之后的地址保持时间 4tHCLK + 2.5 - ns tv(BL_NE) XMC_Nex低至XMC_BL有效 - 1.6 ns th(BL_NWE) XMC_NWE高之后的XMC_BL保持时间 tHCLK - 1.5 - ns tv(Data_NADV) XMC_NADV高至数据保持时间 - tHCLK + 1.5 ns th(Data_NWE) XMC_NWE高之后的数据保持时间 tHCLK - 5 - ns (1) CL = 15 pF (2) 由综合评估得出，不在生产中测试。 2020.2.18 第 63 页 版本 1.06 AT32F403系列 数据手册 同步波形和时序 图25至图28显示了同步的波形，表34至表37给出了相应的时序。 这些表格中的结果是按照下述XMC配 置得到：  BurstAccessMode = XMC_BurstAccessMode_Enable，使能突发传输模式  MemoryType = XMC_MemoryType_CRAM，存储器类型为CRAM  WriteBurst = XMC_WriteBurst_Enable，使能突发写操作  CLKPrescale = 1，(1个存储器周期 = 2个HCLK周期)(译注：CLKPrescale是XMC_BK1TMGx寄存 器中的CLKPSC位，参见AT32F403系列参考手册)  使用NOR闪存时，DataLatency = 1；使用PSRAM时，DataLatency = 0(注：DataLatency是 XMC_BK1TMGx寄存器中的DATLAT位，参见AT32F403系列参考手册) 2020.2.18 第 64 页 版本 1.06 AT32F403系列 数据手册 图 25. 同步总线复用 NOR/PSRAM 读时序 BUSTURN = 0 tw(CLK) tw(CLK) XMC_CLK Data latency = 0 td(CLKL-NExL) td(CLKL-NExH) XMC_NEx td(CLKL-NADVL) td(CLKL-NADVH) XMC_NADV td(CLKL-AIV) td(CLKL-AV) XMC_A[25:16] td(CLKL-NOEL) td(CLKL-NOEH) XMC_NOE td(CLKL-ADIV) th(CLKH-ADV) td(CLKL-ADV) XMC_AD[15:0] tsu(ADV-CLKH) AD[15:0] tsu(ADV-CLKH) th(CLKH-ADV) D1 tsu(NWAITV-CLKH) D2 th(CLKH-NWAITV) XMC_NWAIT tsu(NWAITV-CLKH) (WAITCFG = 1b,WAITPOL + 0b) th(CLKH-NWAITV) XMC_NWAIT (WAITCFG = 0b,WAITPOL + 0b) tsu(NWAITV-CLKH) th(CLKH-NWAITV) 表 34. 同步总线复用 NOR/PSRAM 读时序(1)(2) 符号 参数 最小值 最大值 单位 20 - ns tw(CLK) XMC_CLK周期 td(CLKL-NexL) XMC_CLK低至XMC_Nex低(x = 0…2) - 1.5 ns td(CLKH-NexH) XMC_CLK高至XMC_Nex高(x = 0…2) tHCLK + 2 - ns td(CLKL-NADVL) XMC_CLK低至XMC_NADV低 - 4 ns td(CLKL-NADVH) XMC_CLK低至XMC_NADV高 5 - ns td(CLKL-AV) XMC_CLK低至XMC_Ax有效(x = 16…25) - 0 ns td(CLKH-AIV) XMC_CLK高至XMC_Ax无效(x = 16…25) tHCLK + 2 - ns td(CLKL-NOEL) XMC_CLK低至XMC_NOE低 tHCLK + 1 ns td(CLKH-NOEH) XMC_CLK高至XMC_NOE高 tHCLK + 0.5 - ns td(CLKL-ADV) XMC_CLK低至XMC_AD[15:0]有效 - 12 ns td(CLKL-ADIV) XMC_CLK低至XMC_AD[15:0]无效 0 - ns tsu(ADV-CLKH) XMC_CLK高之前XMC_AD[15:0]有效数据 6 - ns th(CLKH-ADV) XMC_CLK高之后XMC_AD[15:0]有效数据 tHCLK - 10 - ns tsu(NWAITV-CLKH) XMC_CLK高之前XMC_NWAIT有效 8 - ns th(CLKH-NWAITV) XMC_CLK高之后XMC_NWAIT有效 6 - ns (1) CL = 15 pF (2) 由综合评估得出，不在生产中测试。 2020.2.18 第 65 页 版本 1.06 AT32F403系列 数据手册 图 26. 同步总线复用 PSRAM 写时序 BUSTURN = 0 tw(CLK) tw(CLK) XMC_CLK Data latency = 1 td(CLKL-NExL) td(CLKL-NExH) XMC_NEx td(CLKL-NADVL) td(CLKL-NADVH) XMC_NADV td(CLKL-AIV) td(CLKL-AV) XMC_A[25:16] td(CLKL-NWEL) td(CLKL-NWEH) XMC_NWE td(CLKL-Data) td(CLKL-ADIV) td(CLKL-ADV) XMC_AD[15:0] td(CLKL-Data) AD[15:0] D1 D2 XMC_NWAIT (WAITCFG = 0b,WAITPOL + 0b) tsu(NWAITV-CLKH) th(CLKH-NWAITV) td(CLKL-NBLH) XMC_NBL 表 35. 同步总线复用 PSRAM 写时序(1)(2) 符号 参数 最小值 最大值 单位 20 - ns tw(CLK) XMC_CLK周期 td(CLKL-NexL) XMC_CLK低至XMC_Nex低(x = 0…2) - 2 ns td(CLKH-NexH) XMC_CLK高至XMC_Nex高(x = 0…2) tHCLK + 2 - ns td(CLKL-NADVL) XMC_CLK低至XMC_NADV低 - 4 ns td(CLKL-NADVH) XMC_CLK低至XMC_NADV高 5 - ns td(CLKL-AV) XMC_CLK低至XMC_Ax有效(x = 16…25) - 0 ns td(CLKH-AIV) XMC_CLK高至XMC_Ax无效(x = 16…25) tHCLK + 2 - ns td(CLKL-NWEL) XMC_CLK低至XMC_NWE低 - 1 ns td(CLKH-NWEH) XMC_CLK高至XMC_NWE高 tHCLK + 1 - ns td(CLKL-ADV) XMC_CLK低至XMC_AD[15:0]有效 - 12 ns td(CLKL-ADIV) XMC_CLK低至XMC_AD[15:0]无效 3 - ns td(CLKL-Data) XMC_CLK低之后XMC_AD[15:0]有效 - 6 ns tsu(NWAITV-CLKH) XMC_CLK高之前XMC_NWAIT有效 7 - ns th(CLKH-NWAITV) XMC_CLK高之后XMC_NWAIT有效 2 - ns td(CLKL-NBLH) XMC_CLK低至XMC_NBL高 1 - ns (1) CL = 15 pF (2) 由综合评估得出，不在生产中测试。 2020.2.18 第 66 页 版本 1.06 AT32F403系列 数据手册 图 27. 同步非总线复用 NOR/PSRAM 读时序 BUSTURN = 0 tw(CLK) tw(CLK) XMC_CLK td(CLKL-NExL) td(CLKL-NExH) Data latency = 1 XMC_NEx td(CLKL-NADVL) td(CLKL-NADVH) XMC_NADV td(CLKL-AIV) td(CLKL-AV) XMC_A[25:16] td(CLKL-NOEH) td(CLKL-NOEL) XMC_NOE th(CLKH-ADV) tsu(ADV-CLKH) XMC_AD[15:0] tsu(ADV-CLKH) th(CLKH-ADV) D1 tsu(NWAITV-CLKH) D2 th(CLKH-NWAITV) XMC_NWAIT tsu(NWAITV-CLKH) (WAITCFG = 1b,WAITPOL + 0b) th(CLKH-NWAITV) XMC_NWAIT (WAITCFG = 0b,WAITPOL + 0b) tsu(NWAITV-CLKH) th(CLKH-NWAITV) 表 36. 同步非总线复用 NOR/PSRAM 读时序(1)(2) 符号 参数 最小值 最大值 单位 20 - ns tw(CLK) XMC_CLK周期 td(CLKL-NexL) XMC_CLK低至XMC_Nex低(x = 0…2) - 1.5 ns td(CLKH-NexH) XMC_CLK高至XMC_Nex高(x = 0…2) tHCLK + 2 - ns td(CLKL-NADVL) XMC_CLK低至XMC_NADV低 - 4 ns td(CLKL-NADVH) XMC_CLK低至XMC_NADV高 5 - ns td(CLKL-AV) XMC_CLK低至XMC_Ax有效(x = 0…25) - 0 ns td(CLKH-AIV) XMC_CLK高至XMC_Ax无效(x = 0…25) tHCLK + 4 - ns td(CLKL-NOEL) XMC_CLK低至XMC_NOE低 - tHCLK + 1.5 ns td(CLKH-NOEH) XMC_CLK高至XMC_NOE高 tHCLK + 1.5 - ns tsu(DV-CLKH) XMC_CLK高之前XMC_D[15:0]有效数据 6.5 - ns th(CLKH-DV) XMC_CLK高之后XMC_D[15:0]有效数据 7 - ns tsu(NWAITV-CLKH) XMC_CLK高之前XMC_NWAIT有效 7 - ns th(CLKH-NWAITV) XMC_CLK高之后XMC_NWAIT有效 2 - ns (1) CL = 15 pF (2) 由综合评估得出，不在生产中测试。 2020.2.18 第 67 页 版本 1.06 AT32F403系列 数据手册 图 28. 同步非总线复用 PSRAM 写时序 BUSTURN = 0 tw(CLK) tw(CLK) XMC_CLK Data latency =1 td(CLKL-NExL) td(CLKL-NExH) XMC_NEx td(CLKL-NADVL) td(CLKL-NADVH) XMC_NADV td(CLKL-AIV) td(CLKL-AV) XMC_A[25:0] td(CLKL-NWEH) td(CLKL-AV) XMC_NWE td(CLKL-Data) XMC_D[15:0] td(CLKL-Data) D1 tsu(NWAITV-CLKH) D2 th(CLKH-NWAITV) XMC_NWAIT td(CLKL-NBLH) (WAITCFG = 0b,WAITPOL + 0b) XMC_NBL 表 37. 同步非总线复用 PSRAM 写时序(1)(2) 符号 参数 最小值 最大值 单位 20 - ns tw(CLK) XMC_CLK周期 td(CLKL-NexL) XMC_CLK低至XMC_Nex低(x = 0…2) - 2 ns td(CLKH-NexH) XMC_CLK高至XMC_Nex高(x = 0…2) tHCLK + 2 - ns td(CLKL-NADVL) XMC_CLK低至XMC_NADV低 - 4 ns td(CLKL-NADVH) XMC_CLK低至XMC_NADV高 5 - ns td(CLKL-AV) XMC_CLK低至XMC_Ax有效(x = 0…25) - 0 ns td(CLKH-AIV) XMC_CLK高至XMC_Ax无效(x = 0…25) tHCLK + 2 - ns td(CLKL-NWEL) XMC_CLK低至XMC_NWE低 - 1 ns td(CLKH-NWEH) XMC_CLK高至XMC_NWE高 tHCLK + 1 - ns td(CLKL-Data) XMC_CLK低之后XMC_D[15:0]有效数据 - 6 ns tsu(NWAITV-CLKH) XMC_CLK高之前XMC_NWAIT有效 7 - ns th(CLKH-NWAITV) XMC_CLK高之后XMC_NWAIT有效 2 - ns td(CLKL-NBLH) XMC_CLK低至XMC_NBL高 1 - ns (1) CL = 15 pF (2) 由综合评估得出，不在生产中测试。 2020.2.18 第 68 页 版本 1.06 AT32F403系列 数据手册 PC卡/CF卡控制器波形和时序 图29至 图34显示了同步的波形，表38给出了相应的时序。这些表格中的结果是按照下述XMC配置得 到： 注：  COM.XMC_SetupTime = 0x04；(注：XMC_BKxTMGMEM的STP，x = 2…4)  COM.XMC_WaitSetupTime = 0x07；(注：XMC_BKxTMGMEM的OP，x = 2…4)  COM.XMC_HoldSetupTime = 0x04；(注：XMC_BKxTMGMEM的HLD，x = 2…4)  COM.XMC_HiZSetupTime = 0x00；(注：XMC_BKxTMGMEM的WRSTP，x = 2…4)  ATT.XMC_SetupTime = 0x04；(注：XMC_BKxTMGATT的STP，x = 2…4)  ATT.XMC_WaitSetupTime = 0x07；(注：XMC_BKxTMGATT的OP，x = 2…4)  ATT.XMC_HoldSetupTime = 0x04；(注：XMC_BKxTMGATT的HLD，x = 2…4)  ATT.XMC_HiZSetupTime = 0x00；(注：XMC_BKxTMGATT的WRSTP，x = 2…4)  IO.XMC_SetupTime = 0x04；(注：XMC_BKxTMGIO的STP，x = 4)  IO.XMC_WaitSetupTime = 0x07；(注：XMC_BKxTMGIO的OP，x = 4)  IO.XMC_HoldSetupTime = 0x04；(注：XMC_BKxTMGIO的HLD，x = 4)  IO.XMC_HiZSetupTime = 0x00；(注：XMC_BKxTMGIO的WRSTP，x = 4)  DLYCRSetupTime = 0；(注：XMC_BKxCTRL的DLYCR)  DLYARSetupTime = 0；(注：XMC_BKxCTRL的DLYAR) 关于以上寄存器(XMC_BKXTMGMEMx、XMC_BKxTMGATT、XMC_BKxTMGIO和XMC_BKxCTRL) 的说明，详见AT32F403系列参考手册。 2020.2.18 第 69 页 版本 1.06 AT32F403系列 数据手册 图 29. 通用存储空间读操作的 PC 卡/CF 卡控制器波形 XMC_NCE4_2 (1) XMC_NCE4_1 tv(NCEx-A) th(NCEx-AI) td(NREG-NCE4_1) td(NIORD-NCE4_1) th(NCEx-NREG) th(NCEx-NIORD) th(NCEx-NIOWR) XMC_A[10:0] XMC_NREG XMC_NIOWR XMC_NIORD XMC_NWE td(NCE4_1-NOE) tw(NOE) XMC_NOE tsu(D-NOE) th(NOW-D) XMC_D[15:0] (1) XMC_NCE4_2保持低(8位操作时为无效状态)。 图 30. 通用存储空间写操作的 PC 卡/CF 卡控制器波形 XMC_NCE4_1 XMC_NCE4_2 High tv(NCE4_1-A) th(NCE4_1-AI) XMC_A[10:0] th(NCE4_1-NREG) th(NCE4_1-NIORD) th(NCE4_1-NIOWR) td(NREG-NCE4_1) td(NIORD-NCE4_1) XMC_NREG XMC_NIOWR XMC_NIORD td(NCE4_1-NWE) tw(NWE) td(NEW-NCE4_1) XMC_NWE XMC_NOE MEMxHIZ = 1 td(D-NWE) tv(NEW-D) XMC_D[15:0] 2020.2.18 第 70 页 版本 1.06 AT32F403系列 数据手册 图 31. 属性存储空间读操作的 PC 卡/CF 卡控制器波形 XMC_NCE4_1 tv(NCE4_1-A) XMC_NCE4_2 th(NCE4_1-AI) High XMC_A[10:0] XMC_NIOWR XMC_NIORD td(NREG-NCE4_1) th(NCE4_1-NREG) XMC_NREG XMC_NWE td(NCE4_1-NOE) tw(NOE) td(NOE-NCE4_1) XMC_NOE tsu(D-NOE) th(NOW-D) XMC_D[15:0](1) (1) 只使用数据位0~7(数据位8~15被丢弃)。 图 32. 属性存储空间写操作的 PC 卡/CF 卡控制器波形 XMC_NCE4_1 XMC_NCE4_2 High th(NCE4_1-AI) t v(NCE4_1-A) XMC_A[10:0] XMC_NIOWR XMC_NIORD t v(NREG-NCE4_1) XMC_NREG t d(NCE4_1-NEW) t h(NCE4_1-NREG) t w(NWE) XMC_NWE td(NWE-NCE4_1) XMC_NOE t v(NWE-D) XMC_D[7:0] (1) (1) 只输出数据位0~7(数据位8~15保持为高阻)。 2020.2.18 第 71 页 版本 1.06 AT32F403系列 数据手册 图 33. I/O 空间读操作的 PC 卡/CF 卡控制器波形 XMC_NCE4_1 XMC_NCE4_2 t t h(NCE4_1-AI) v(NCEx-A) XMC_A[10:0] XMC_NREG XMC_NWE XMC_NOE XMC_NIOWR t d(NIORD-NCE4_1) t w(NIORD) XMC_NIORD t su(D-NIORD) t d(NIORD-D) XMC_D[15:0] 图 34. I/O 空间写操作的 PC 卡/CF 卡控制器波形 XMC_NCE4_1 XMC_NCE4_2 t t h(NCE4_1-AI) v(NCEx-A) XMC_A[10:0] XMC_NREG XMC_NWE XMC_NOE XMC_NIORD t d(NCE4_1-NIOWR XMC_NIOWR t w(NIOWR) ATTxHIZ=1 t v(NIOWR-D) h(NIOWR-D) t XMC_D[15:0] 2020.2.18 第 72 页 版本 1.06 AT32F403系列 数据手册 表 38. PC 卡/CF 卡读写周期参数(1)(2) 符号 参数 最小值 最大值 单位 - 0 ns 2.5 - ns - 5 ns tHCLK + 3 - ns - 5tHCLK + 2 ns tv(NCEx-A) XMC_NCEx(x = 4_1/4_2)低至 XMC_Ay(y = 0...10)有效 tv(NCE4_1-A) XMC_NCE4_1低至XMC_Ay(y = 0...10)有效 th(NCEx-AI) XMC_NCEx(x = 4_1/4_2)高至 XMC_Ax(x = 0...10)无效 th(NCE4_1-AI) XMC_NCE4_1高至XMC_Ax(x = 0...10)无效 td(NREG-NCEx) XMC_NCEx 低至 XMC_NREG 有效 td(NREG-NCE4_1) XMC_NCE4_1低至XMC_NREG有效 th(NCEx-NREG) XMC_NCEx 高至 XMC_NREG 无效 th(NCE4_1-NREG) XMC_NCE4_1高至XMC_NREG无效 td(NCE4_1-NOE) XMC_NCE4_1低至XMC_NOE低 tw(NOE) XMC_NOE低时间 8tHCLK - 1.5 8tHCLK + 1 ns td(NOE-NCE4_1) XMC_NOE高至XMC_NCE4_1高 5tHCLK + 2 - ns tsu(D-NOE) XMC_NOE高之前XMC_D[15:0]数据有效 25 - ns th(NOE-D) XMC_NOE高之后XMC_D[15:0]数据有效 15 - ns tw(NWE) XMC_NWE低时间 8tHCLK - 1 8tHCLK + 2 ns td(NWE-NCE4_1) XMC_NWE高至XMC_NCE4_1高 5tHCLK + 2 - ns td(NCE4_1-NWE) XMC_NCE4_1低至XMC_NWE低 - 5tHCLK + 1.5 ns tv(NWE-D) XMC_NWE低至XMC_D[15:0]有效 - 0 ns th(NWE-D) XMC_NWE高至XMC_D[15:0]无效 11tHCLK - ns td(D-NWE) XMC_NWE高之前XMC_D[15:0]有效 13tHCLK - ns tw(NIOWR) XMC_NIOWR低时间 8tHCLK + 3 - ns tv(NIOWR-D) XMC_NIOWR低至XMC_D[15:0]有效 - 5tHCLK + 1 ns th(NIOWR-D) XMC_NIOWR高至XMC_D[15:0]无效 11tHCLK - ns - 5tHCLK + 3 ns 5tHCLK - 5 - ns - 5tHCLK + 2.5 ns 5tHCLK - 5 - ns td(NCE4_1-NIOWR) XMC_NCE4_1低至XMC_NIOWR有效 th(NCEx-NIOWR) XMC_NCEx 高至 XMC_NIOWR 无效 th(NCE4_1-NIOWR) XMC_NCE4_1高至XMC_NIOWR无效 td(NIORD-NCEx) XMC_NCEx 低至 XMC_NIORD 有效 td(NIORD-NCE4_1) XMC_NCE4_1低至XMC_NIORD有效 th(NCEx-NIORD) XMC_NCEx 高至 XMC_NIORD 无效 th(NCE4_1-NIORD) XMC_NCE4_1高至XMC_NIORD无效 tsu(D-NIORD) XMC_NIORD高之前XMC_D[15:0]有效 4.5 - ns td(NIORD-D) XMC_NIORD高之后XMC_D[15:0]有效 9 - ns tw(NIORD) XMC_NIORD低时间 8tHCLK + 2 - ns (1) CL = 15 pF (2) 由综合评估得出，不在生产中测试。 2020.2.18 第 73 页 版本 1.06 AT32F403系列 数据手册 NAND控制器波形和时序 图35至 图38显示了同步的波形，表39给出了相应的时序。这些表格中的结果是按照下述XMC配置得 到： 2020.2.18  COM.XMC_SetupTime = 0x01；(注：XMC_BKxTMGMEM的STP，x = 2…4)  COM.XMC_WaitSetupTime = 0x03；(注：XMC_BKxTMGMEM的OP，x = 2…4)  COM.XMC_HoldSetupTime = 0x02；(注：XMC_BKxTMGMEM的HLD，x = 2…4)  COM.XMC_HiZSetupTime = 0x01；(注：XMC_BKxTMGMEM的WRSTP，x = 2…4)  ATT.XMC_SetupTime = 0x01；(注：XMC_BKxTMGATT的STP，x = 2…4)  ATT.XMC_WaitSetupTime = 0x03；(注：XMC_BKxTMGATT的OP，x = 2…4)  ATT.XMC_HoldSetupTime = 0x02；(注：XMC_BKxTMGATT的HLD，x = 2…4)  ATT.XMC_HiZSetupTime = 0x01；(注：XMC_BKxTMGATT的WRSTP，x = 2…4)  Bank = XMC_Bank_NAND;  MemoryDataWidth = XMC_MemoryDataWidth_16b；(注：存储器数据宽度 = 16位)  ECC = XMC_ECC_Enable；(注：使能ECC计算)  ECCPageSize = XMC_ECCPageSize_512Bytes；(注：ECC页大小 = 512字节)  DLYCRSetupTime = 0；(注：XMC_BKxCTRL的DLYCR)  DLYARSetupTime = 0；(注：XMC_BKxCTRL的DLYAR) 第 74 页 版本 1.06 AT32F403系列 数据手册 图 35. NAND 控制器读操作波形 XMC_NCEx Low ALE(XMC_A17) CLE(XMC_A16) XMC_NWE t t d(ALE-NOE) h(NOE-ALE) XMC_NOE(NRE) t h(NOE-D) t su(D-NOE) XMC_D[15:0] 图 36. NAND 控制器写操作波形 XMC_NCEx Low ALE(XMC_A17 CLE(XMC_A16 td(ALE-NWE) th(NWE-ALE) XMC_NWE XMC_NOE t t v(NWE-D) h(NWE-D) XMC_D[15:0] 图 37. NAND 控制器在通用存储空间的读操作波形 XMC_NCEx Low ALE(XMC_A17 CLE(XMC_A16 t d(ALE-NOE) t h(NOE-ALE) XMC_NWE XMC_NOE t w(NOE) t su(D-NOE) t h(NOE-D) XMC_D[15:0] 2020.2.18 第 75 页 版本 1.06 AT32F403系列 数据手册 图 38. NAND 控制器在通用存储空间的写操作波形 XMC_NCEx Low ALE(XMC_A17 CLE(XMC_A16 t d(ALE-NOE) t w(NWE) t h(NOE-ALE) XMC_NWE XMC_NOE td(D-NWE) t v(NWE-D) t h(NWE-D) XMC_D[15:0] 表 39. NAND 闪存读写周期的时序特性(1) 符号 参数 最小值 最大值 单位 td(D-NWE)(2) XMC_NWE高之前至XMC_D[15:0]数据有效 6THCLK + 12 - ns tw(NOE)(2) XMC_NOE低时间 4THCLK - 1.5 4THCLK + 1.5 ns tsu(D-NOE) (2) XMC_NOE高之前至XMC_D[15:0]数据有效 25 - ns th(NOE-D)(2) XMC_NOE高之后至XMC_D[15:0]数据有效 14 - ns tw(NWE)(2) XMC_NWE低时间 4THCLK - 1 4THCLK + 2.5 ns tv(NWE-D)(2) XMC_NWE低至XMC_D[15:0]数据有效 - 0 ns th(NWE-D)(2) XMC_NWE高至XMC_D[15:0]数据无效 10THCLK + 4 - ns td(ALE-NWE)(3) XMC_NWE低之前至XMC_ALE有效 - 3THCLK + 1.5 ns th(NWE-ALE)(3) XMC_NWE高至XMC_ALE无效 3THCLK + 4.5 - ns td(ALE-NOE)(3) XMC_NOE低之前至XMC_ALE有效 - 3THCLK + 2 ns th(NOE-ALE)(3) XMC_NOE高至XMC_ALE无效 3THCLK + 4.5 - ns (1) CL = 15 pF (2) 由综合评估得出，不在生产中测试。 (3) 由设计保证，不在生产中测试。 2020.2.18 第 76 页 版本 1.06 AT32F403系列 数据手册 5.3.12 EMC 特性 敏感性测试是在产品的综合评估时抽样进行测试的。 功能性EMS(电磁敏感性)  FTB：在VDD和VSS上通过一个100 pF的电容施加一个瞬变电压的脉冲群(正向和反向)直到产生 功能性错误。这个测试符合IEC 61000-4-4标准。 表 40. EMS 特性 符号 VEFTB 参数 条件 在VDD和VSS上通过100 pF的电容施加的、 VDD = 3.3 V，LQFP144，TA = +25 °C， 导致功能错误的瞬变脉冲群电压极限 fHCLK = 200 MHz。符合IEC 61000-4-4 级别/类型 4A (4kV) 设计牢靠的软件以避免噪声的问题 在器件级进行EMC的评估和优化，是在典型的应用环境中进行的。应该注意的是，好的EMC性能与 用户应用和具体的软件密切相关。 因此，建议用户对软件实行EMC优化，并进行与EMC有关的认证测试。 软件建议 软件的流程中必须包含程序跑飞的控制，如：  被破坏的程序计数器  意外的复位  关键数据被破坏(控制寄存器等…) 认证前的试验 很多常见的失效(意外的复位和程序计数器被破坏)，可以通过人工地在NRST上引入一个低电平或在 晶振引脚上引入一个持续1秒的低电平而重现。 2020.2.18 第 77 页 版本 1.06 AT32F403系列 数据手册 5.3.13 绝对最大值(电气敏感性) 基于三个不同的测试(ESD，LU)，使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感 性方面的性能。 静电放电(ESD) 静电放电(一个正的脉冲然后间隔一秒钟后一个负的脉冲)施加到所有样品的所有引脚上，样品的大小 与芯片上供电引脚数目相关(3片x(n+1)供电引脚)。这个测试符合JS-001-2017/JS-002-2014标准。 表 41. ESD 绝对最大值 符号 参数 条件 类型 最大值(1) VESD(HBM) 静电放电电压(人体模型) TA = +25 °C，符合JS-001-2017 3A 5000 VESD(CDM) 静电放电电压(充电设备模型) TA = +25 °C，符合JS-002-2014 III 1000 单位 V (1) 由综合评估得出，不在生产中测试。 静态栓锁 为了评估栓锁性能，需要在6个样品上进行2个互补的静态栓锁测试：  为每个电源引脚，提供超过极限的供电电压。  在每个输入、输出和可配置的I/O引脚上注入电流。 这个测试符合EIA/JESD78E集成电路栓锁标准。 表 42. 电气敏感性 符号 LU 2020.2.18 参数 静态栓锁类 条件 TA = +85 °C，符合EIA/JESD78E 第 78 页 级别/类型 II 类A (200 mA) 版本 1.06 AT32F403系列 数据手册 5.3.14 I/O 端口特性 通用输入/输出特性 除非特别说明，下表列出的参数是按照表10的条件测量得到。所有的I/O端口都是兼容CMOS和TTL。 表 43. I/O 静态特性 符号 VIL 参数 条件 最小值 典型值 - –0.3 - 0.31 * VDD + - VDD + 0.3 V 0.8 - 5.5 V 200 - - mV 5% VDD(3) - - mV - - ±1 I/O脚(1)输入低电平电压 标准I/O脚输入高电平电压 VIH - 5V容忍I/O脚(1)输入高电平电压 最大值 0.28 * VDD + 0.1 单位 V 标准I/O脚施密特触发器电压迟 滞(2) Vhys - 5V容忍I/O脚施密特触发器电 压迟滞(2) VSS ≤ VIN ≤ VDD Ilkg 输入漏电流(4) 标准I/O端口(5) μA VSS ≤ VIN ≤ 5.5V 5V 容忍端口 - - ±10 RPU 弱上拉等效电阻 VIN = VSS 60 80 100 kΩ RPD 弱下拉等效电阻(5)(6) VIN = VDD 70 90 120 kΩ CIO I/O引脚的电容 - 5 - pF (1) (2) (3) (4) (5) (6) - 5V容忍I/O脚为保持高于VDD + 0.3 电压，必须禁用内部上拉/下拉电阻。 施密特触发器开关电平的迟滞电压。由综合评估得出，不在生产中测试。 至少100mV。 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。 PA11和PA12引脚各有另一不可禁用弱下拉电阻330 kΩ。 BOOT0引脚弱下拉电阻不可禁用。 所有I/O端口都是CMOS和TTL兼容(不需软件配置)，它们的特性考虑了多数严格的CMOS工艺或TTL 参数。 2020.2.18 第 79 页 版本 1.06 AT32F403系列 数据手册 输出驱动电流 在用户应用中，I/O脚的数目必须保证驱动电流不能超过5.2节给出的绝对最大额定值：  所有I/O端口从VDD上获取的电流总和，加上MCU在VDD上获取的最大运行电流，不能超过绝对 最大额定值IVDD(参见表8)。  所有I/O端口吸收并从VSS上流出的电流总和，加上MCU在VSS上流出的最大运行电流，不能超 过绝对最大额定值IVSS(参见表8)。 输出电压 除非特别说明，下表列出的参数是使用环境温度和VDD供电电压符合表10的条件测量得到。所有的 I/O端口都是兼容CMOS和TTL的。 表 44. 输出电压特性 符号 参数 条件 最小值 最大值 - 0.4 VDD-0.4 - - 0.4 2.4 - - 1.3 VDD-1.3 - - 0.4 VDD-0.4 - - 0.4 2.4 - - 1.3 VDD-1.3 - - 0.4 VDD-0.4 - - 0.4 2.4 - - 1.3 VDD-1.3 - 单位 MDEx[1:0]的配置 = 11 (极大电流推动/吸入能力) VOL 输出低电平 VOH 输出高电平 VOL 输出低电平 VOH 输出高电平 VOL(1) 输出低电平 VOH(1) 输出高电平 CMOS端口，IIO = 15 mA TTL端口，IIO = 6 mA IIO = 45 mA V V V MDEx[1:0]的配置 = 01 (较大电流推动/吸入能力) VOL 输出低电平 VOH 输出高电平 VOL 输出低电平 VOH 输出高电平 VOL(1) 输出低电平 VOH(1) 输出高电平 CMOS端口，IIO = 6 mA TTL端口，IIO = 3 mA IIO = 20 mA V V V MDEx[1:0]的配置 = 10 (适中电流推动/吸入能力) VOL 输出低电平 VOH 输出高电平 VOL 输出低电平 VOH 输出高电平 VOL(1) 输出低电平 VOH(1) 输出高电平 CMOS端口，IIO = 4 mA TTL端口，IIO = 2 mA IIO = 10 mA V V V (1) 由综合评估得出，不在生产中测试。 输入交流特性 输入交流特性的定义和数值在下表给出。 除非特别说明，下表列出的参数是使用环境温度和供电电压符合表10的条件测量得到。 表 45. 输入交流特性 符号 tEXTIpw 2020.2.18 参数 EXTI控制器检测到外部信号的脉冲宽度 第 80 页 最小值 最大值 单位 10 - ns 版本 1.06 AT32F403系列 数据手册 5.3.15 NRST 引脚特性 NRST引脚输入驱动使用CMOS工艺，它连接了一个不能断开的上拉电阻，RPU(参见下表)。除非特别 说明，下表列出的参数是使用环境温度和供电电压符合表10的条件测量得到。 表 46. NRST 引脚特性 符号 参数 条件 最小值 典型值 最大值 单位 VIL(NRST)(1) NRST输入低电平电压 - -0.5 - 0.8 (1) NRST输入高电平电压 - 2 - VDD + 0.3 NRST施密特触发器电压迟滞 - - 370 - mV 30 40 50 kΩ VIH(NRST) Vhys(NRST) 弱上拉等效电阻 RPU VIN = VSS V VF(NRST)(1) NRST输入滤波脉冲 - - - 33.3 μs VNF(NRST)(1) NRST输入非滤波脉冲 - 66.7 - - μs (1) 由设计保证，不在生产中测试。 图 39. 建议的 NRST 引脚保护 V DD External (1) reset circuit NRST (2) R PU Internal Reset Filter 0.1 µF (1) 复位网络是为了防止寄生复位。 (2) 用户必须保证NRST引脚的电位能够低于表46中列出的最大VIL(NRST)以下，否则MCU不能得到复位。 5.3.16 TMR 定时器特性 下表列出的参数由设计保证。 有关输入输出复用功能引脚(输出比较、输入捕获、外部时钟、PWM输出)的特性详情，参见5.3.14 I/O 端口特性。 表 47. TMRx(1)特性 符号 tres(TMR) fEXT 参数 条件 最小值 最大值 单位 - 1 - tTMRxCLK 10 - ns 0 fTMRxCLK/2 MHz 0 50 MHz 定时器分辨时间 fTMRxCLK = 100 MHz CH1至CH4的定时器外部时钟频率 fTMRxCLK = 100 MHz (1) TMRx是一个通用的名称，代表TMR1~TMR15。 2020.2.18 第 81 页 版本 1.06 AT32F403系列 数据手册 5.3.17 通信接口 2 I C接口特性 AT32F403系列产品的I2C接口符合标准I2C通信协议，但有如下限制：SDA和SCL不是”真”开漏的引 脚，当配置为开漏输出时，在引出脚和VDD之间的PMOS管被关闭，但仍然存在。 I2C接口特性列于下表，有关输入输出复用功能引脚(SDA和SCL)的特性详情，参见5.3.14 I/O端口特 性。 表 48. I2C 接口特性 标准I2C(1)(2) 符号 快速I2C(1)(2) 参数 单位 最小值 最大值 最小值 最大值 tw(SCLL) SCL时钟低时间 4.7 - 1.3 - tw(SCLH) SCL时钟高时间 4.0 - 0.6 - tsu(SDA) SDA建立时间 250 - 100 - SDA数据保持时间 - 3450(3) - 900(3) SDA和SCL上升时间 - 1000 - 300 SDA和SCL下降时间 - 300 - 300 th(SDA) tr(SDA) tr(SCL) tf(SDA) tf(SCL) μs ns th(STA) 开始条件保持时间 4.0 - 0.6 - tsu(STA) 重复的开始条件建立时间 4.7 - 0.6 - tsu(STO) 停止条件建立时间 4.0 - 0.6 - μs 停止条件至开始条件的时间(总线空闲) 4.7 - 1.3 - μs - 400 - 400 pF tw(STO:STA) Cb 每条总线的容性负载 μs (1) 由设计保证，不在生产中测试。 2 2 (2) 为达到标准模式I C的最大频率，fPCLK1必须大于2 MHz。为达到快速模式I C的最大频率，fPCLK1必须大于4 MHz。 (3) 为了跨越SCL下降沿未定义的区域，在MCU内部必须保证SDA信号上至少300 ns的保持时间。 2020.2.18 第 82 页 版本 1.06 AT32F403系列 数据手册 图 40. I2C 总线交流波形和测量电路(1) V DD_I2C Rp V DD_I2C Rp Rs SDA 2 I C bus Rs SCL S TAR T REPEATED S TAR T t su(STA) SDA t S TAR T t r(SDA) f(SDA) t su(SDA) t S TOP t t w(SCLL) th(STA) w(STO:STA) h(SDA) SCL t w(SCLH) t r(SCL) t t f(SCL) su(STO) (1) 测量点设置于CMOS电平：0.3VDD和0.7VDD。 表 49. SCL 频率(fPCLK1 = 36 MHz，VDD = 3.3 V)(1)(2) I2C_CLKCTRL 数值 fSCL(kHz) RP = 4.7 kΩ 400 0x801E 300 0x8028 200 0x803C 100 0x00B4 50 0x0168 20 0x0384 2 (1) RP = 外部上拉电阻，fSCL = I C速度。 (2) 对于200 kHz左右的速度，速度的误差是±5 %。对于其它速度范围，速度的误差是±2 %。这些变化取决于设计中 外部元器件的精度。 2020.2.18 第 83 页 版本 1.06 AT32F403系列 数据手册 SPI-I2S和SPIM特性 除非特别说明， 表50列出的SPI, SPIM参数和表51列出的I2S参数是使用环境温度，fPCLKx频率和VDD 供电电压符合表10的条件测量得到。 有关输入输出复用功能引脚(SPI的NSS、SCK、MOSI、MISO，I2S的WS、CK、SD)的特性详情， 参见5.3.14 I/O端口特性。 表 50. SPI 和 SPIM 特性 符号 参数 最小值 最大值 SPI1~4主模式 - 50 SPI1~4从模式 - fPCLK/2(4) SPIM - 60 SPI时钟上升和下降时间 负载电容：C = 30 pF - 8 ns tsu(NSS)(1) NSS建立时间 从模式 4tPCLK - ns th(NSS)(1) NSS保持时间 从模式 2tPCLK - ns 15 25 ns 主模式 5 - 从模式 5 - 主模式 5 - 从模式 4 - fSCK 1/tc(SCK) tr(SCK) tf(SCK) tw(SCKH)(1) tw(SCKL)(1) tsu(MI)(1) tsu(SI)(1) th(MI)(1) th(SI)(1) SCK高和低的时间 数据输入建立时间 数据输入保持时间 主模式，fPCLK = 100 MHz， 预分频系数 = 4 单位 MHz ns ns ta(SO)(1)(2) 数据输出访问时间 从模式，fPCLK = 20 MHz 0 3tPCLK ns tdis(SO)(1)(3) 数据输出禁止时间 从模式 2 10 ns tv(SO)(1) 数据输出有效时间 从模式(使能边沿之后) - 25 ns (1) 数据输出有效时间 主模式(使能边沿之后) - 5 ns 从模式(使能边沿之后) 15 - 主模式(使能边沿之后) 2 - tv(MO) th(SO) (1) th(MO) (1) (2) (3) (4) 2020.2.18 SPI时钟频率 条件 (1) 数据输出保持时间 ns 由综合评估得出，不在生产中测试。 最小值表示驱动输出的最小时间，最大值表示正确获得数据的最大时间。 最小值表示关闭输出的最小时间，最大值表示把数据线置于高阻态的最大时间。 SPI1~4使用全双工从模式并使用DMA时，fHCLK应与fSCK保持8倍以上关系。 第 84 页 版本 1.06 AT32F403系列 数据手册 图 41. SPI 时序图 – 从模式和 CPHA = 0 NSS input tc(SCK) th(NSS) SCK input tsu(NSS) CPHA=0 CPOL=0 tw(SCKH) tw(SCKL) CPHA=0 CPOL=1 ta(SO) tv(SO) MISO OUTP UT tr(SCK) tdis(SO) th(SO) M S B O UT tf(SCK) BI T6 OUT LSB OUT tsu(SI) MOSI I NP UT M S B IN BI T1 IN LS B IN th(SI) 图 42. SPI 时序图 – 从模式和 CPHA = 1(1) NSS input SCK input t SU(NSS) CPHA=1 CPOL=0 t h(NSS) t c(SCK) t w(SCKH) t w(SCKL) CPHA=1 CPOL=1 t v(SO) t h(SO) ta(SO) MISO OU T P U T MS B O UT t su(SI) MOSI I N PU T t r(SCK) t f(SCK) BI T6 OU T t dis(SO) L SB OUT t h(SI) M SB IN B I T 1 IN L SB IN (1) 测量点设置于CMOS电平：0.3VDD和0.7VDD。 图 43. SPI 时序图 – 主模式(1) High SCK Output SCK Output NSS in put t c(SCK) CPHA=0 CPOL=0 CPHA=0 CPOL=1 CPHA=1 CPOL=0 CPHA=1 CPOL=1 MISO INP U T MOSI OUT PU T t su(MI) t w(SCKH) t w(SCKL) MS BIN t t r(SCK) t f(SCK) BI T6 IN LSB IN h(M) M SB OUT t v(MO) B IT1 OUT t L SB OUT h(MO) (1) 测量点设置于CMOS电平：0.3VDD和0.7VDD。 2020.2.18 第 85 页 版本 1.06 AT32F403系列 数据手册 表 51. I2S 特性 符号 参数 条件 主模式(资料: 16位, 音频: 48 kHz) fCK I2S时钟频率 1/tc(CK) tr(CK) 从模式 I2S时钟上升和下降时间 负载电容：C = 50 pF tf(CK) 最小值 最大值 1.522 1.525 0 6.5 - 8 tv(WS)(1) WS有效时间 主模式 3 - th(WS)(1) WS保持时间 主模式 2 - tsu(WS)(1) WS建立时间 从模式 4 - th(WS)(1) WS保持时间 从模式 0 - CK高和低的时间 主模式，fPCLK = 16 MHz，音频: 48 kHz 312.5 - 345 - 主接收器 6.5 - 从接收器 1.5 - 主接收器 0 - 从接收器 0.5 - tw(CKH)(1) tw(CKL)(1) tsu(SD_MR)(1) tsu(SD_SR)(1) th(SD_MR) th(SD_SR) 数据输入建立时间 (1)(2) 数据输入保持时间 (1)(2) (1)(2) 数据输出有效时间 从发送器(使能边沿之后) - 18 th(SD_ST)(1) tv(SD_ST) 数据输出保持时间 从发送器(使能边沿之后) 11 - (1)(2) 数据输出有效时间 主发送器(使能边沿之后) - 3 th(SD_MT)(1) 数据输出保持时间 主发送器(使能边沿之后) 0 - tv(SD_MT) 单位 MHz ns (1) 由设计模拟和/或综合评估得出，不在生产中测试。 (2) 依赖于fPCLK。例如，如果fPCLK = 8 MHz，则tPCLK = 1/fPCLK = 125 ns。 图 44. I2S 从模式时序图(Philips 协议)(1) CK Iutput t c(CK) CPOL=0 CPOL=1 t w(CKH) t w(CKL) t h(WS) WS input t SD transmit su(WS) t LSB transmit (2) MSB transmit t su(SD_SR) SD receive (2) LSB receive V(SD_ST) Bitn transmit t h(SD_ST) LSB transmit t h(SD_SR) MSB receive Bitn receive LSB receive (1) 测量点设置于CMOS电平：0.3VDD和0.7VDD。 (2) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。 2020.2.18 第 86 页 版本 1.06 AT32F403系列 数据手册 图 45. I2S 主模式时序图(Philips 协议)(1) t f(CK) CK output t CPOL=0 t r(CK) c(CK) t w(CKH) CPOL=1 t t w(CKL) v(WS) t h(WS) WS output t V(SD_MT) SD transmit LSB transmit (2) MSB transmit t su(SD_MR) SD receive (2) LSB receive Bitn transmit t h(SD_MT) LSB transmit th(SD_MR) MSB receive Bitn receive LSB receive (1) 测量点设置于CMOS电平：0.3VDD和0.7VDD。 (2) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。 2020.2.18 第 87 页 版本 1.06 AT32F403系列 数据手册 SD/SDIO/MMC卡主机接口(SDIO)特性 除非特别说明，下表列出的参数是使用环境温度、fPCLKx频率和VDD供电电压符合表10的条件测量得 到。 有关输入输出复用功能引脚(D[7:0]、CMD、CK)的特性详情，参见5.3.14 I/O端口特性。 图 46. SDIO 高速模式 t t tC tr f t W(CKL) W(CKH) CK t OH t OV D,CWD (output) t ISU t IH D,CWD (input) 图 47. SD 默认模式 CK t OVD D,CMD (output) t OVD 表 52. SD/MMC 接口特性 符号 参数 条件 最小值 最大值 单位 MHz 数据传输模式下的时钟频率 CL ≤ 30 pF 0 48 tW(CKL) 时钟低时间 CL ≤ 30 pF 32 - tW(CKH) 时钟高时间 CL ≤ 30 pF 30 - tr 时钟上升时间 CL ≤ 30 pF - 4 tf 时钟下降时间 CL ≤ 30 pF - 5 fPP ns CMD、D输入(参照CK) tISU 时钟建立时间 CL ≤ 30 pF 2 - tIH 时钟保持时间 CL ≤ 30 pF 0 - ns 在MMC和SD高速模式CMD、D输出(参照CK) tOV 输出有效时间 CL ≤ 30 pF - 6 tOH 输出保持时间 CL ≤ 30 pF 0 - ns 在SD默认模式CMD、D输出(参照CK)(1) tOVD 输出有效默认时间 CL ≤ 30 pF - 7 tOHD 输出保持默认时间 CL ≤ 30 pF 0.5 - ns (1) 参见SDIO_CLKCTRL，SDIO时钟控制寄存器，控制CK输出。 2020.2.18 第 88 页 版本 1.06 AT32F403系列 数据手册 USB特性 表 53. USB 启动时间 符号 参数 tSTARTUP(1) USB收发器启动时间 最大值 单位 1 μs (1) 由设计保证，不在生产中测试。 表 54. USB 直流特性 符号 输入电平 参数 最小值(1) - 典型值 最大值(1) 单位 3.0(2) 3.6 V VDD USB操作电压 VDI(3) 差分输入灵敏度 I (USB_DP，USB_DM) 0.2 - VCM(3) 差分共模范围 包含VDI范围 0.8 2.5 VSE(3) 单端接收器阀值 1.3 2.0 VOL 静态输出低电平 - 0.3 2.8 3.6 输出电平 VOH RPU (1) (2) (3) (4) 条件 1.5 kΩ的RL接至3.6 静态输出高电平 15 USB_DP内部上拉电阻 VIN = VSS V(4) kΩ的RL接至VSS(4) 0.97 1.24 1.58 V V kΩ 所有的电压测量都是以设备端地线为准。 AT32F403系列的正确USB功能可以在2.6 V得到保证，而不是全部的电气特性在2.6~3.0 V电压范围下降级。 由综合评估保证，不在生产中测试。 RL是连接到USB驱动器上的负载。 图 48. USB 时序：数据信号上升和下降时间定义 Crossover points Diffierential data lines V CRS V SS t t f r 表 55. USB 全速电气特性 符号 参数 条件 最小值(1) 最大值(1) 单位 tr 上升时间(2) CL ≤ 50 pF 4 20 ns tf 下降时间(2) CL ≤ 50 pF 4 20 ns trfm 上升下降时间匹配 tr/tf 90 110 % VCRS 输出信号交叉电压 - 1.3 2.0 V (1) 由设计保证，不在生产中测试。 (2) 测量数据信号从10%至90%。更多详细信息，参见USB规范第7章(2.0版)。 2020.2.18 第 89 页 版本 1.06 AT32F403系列 数据手册 5.3.18 CAN(控制器局域网络)接口 有关输入输出复用功能引脚(CAN_TX和CAN_RX)的特性详情，参见5.3.14 I/O端口特性。 5.3.19 12 位 ADC 特性 除非特别说明，下表的参数是使用符合表10的条件的环境温度, fPCLK2频率和VDDA供电电压测量得 到。 注： 建议在每次上电时执行一次校准。 表 56. ADC 特性 符号 条件 最小值 典型值 最大值 单位 VDDA 供电电压 - 2.6 - 3.6 V VREF+ 正参考电压(3) - 2.6 - VDDA V - 520(1) 600 μA - - 280(1) 350 μA IDDA 在VDDA输入脚上的电流 输入脚上的电流(3) - IVREF 在VREF fADC ADC时钟频率 - 0.6 - 28 MHz fS(2) 采样速率 - 0.05 - 2 MHz - - 1.65 MHz - - 17 1/fADC - VREF+ V fTRIG(2) 外部触发频率 fADC = 28 MHz - 转换电压范围(3) - RAIN(2) 外部输入阻抗 - CADC(2) 内部采样和保持电容 - tCAL(2) 校准时间 tlat(2) 注入触发转换时延 tlatr(2) 常规触发转换时延 tS(2) 采样时间 tSTAB(2) 上电时间 tCONV(2) 总转换时间(包括采样时间) VAIN (1) (2) (3) (4) 2020.2.18 参数 0 (VSSA 或 VREF连接到地) 参见表57和表58 - fADC = 28 MHz fADC = 28 MHz fADC = 28 MHz fADC = 28 MHz - - 15 - pF 11.1 μs 312 1/fADC - - 107 ns - - 3(4) 1/fADC - - 71.4 μs - - 2(4) 1/fADC 0.053 - 8.55 μs 1.5 - 239.5 1/fADC fADC = 28 MHz Ω 42 0.5 1/fADC - 9 14~252(采样tS + 逐步逼近12.5) μs 1/fADC 由综合评估保证，不在生产中测试。 由设计保证，不在生产中测试。 依据不同的封装，VREF+可以在内部连接到VDDA，VREF-可以在内部连接到VSSA。详见3 引脚定义。 对于外部触发，必须在表56列出的时延中加上一个延迟1/fPCLK2。 第 90 页 版本 1.06 AT32F403系列 数据手册 表57和表58决定最大的外部阻抗，使得误差可以小于1/4 LSB。 表 57. fADC = 14 MHz 时的最大 RAIN(1) 最大RAIN (kΩ) tS (μs) TS (周期) 1.5 0.11 0.2 7.5 0.54 1.0 13.5 0.96 2.0 28.5 2.04 4.2 41.5 2.96 6.0 55.5 3.96 8.5 71.5 5.11 11 239.5 17.11 32 (1) 由设计保证。 表 58. fADC = 28 MHz 时的最大 RAIN(1) 最大RAIN (kΩ) tS (μs) TS (周期) 1.5 0.05 0.1 7.5 0.27 0.4 13.5 0.48 0.9 28.5 1.02 2.1 41.5 1.48 3.0 55.5 1.98 4.0 71.5 2.55 5.0 239.5 8.55 19 (1) 由设计保证。 2020.2.18 第 91 页 版本 1.06 AT32F403系列 数据手册 表 59. ADC 精度(VDDA = 3.0~3.6 V, VREF+ = VDDA, TA = 25 °C)(1)(2) 符号 参数 测试条件 典型值 最大值(3) ±2 ±3 ET 综合误差 fPCLK2 = 56 MHz, EO 偏移误差 fADC = 28 MHz，RAIN < 10 kΩ, ±0.8 ±1.5 EG 增益误差 VDDA = 3.0~3.6 V, TA = 25 °C ±0.5 ±1.5 ED 微分线性误差 测量是在 ADC 校准之后进行的 +1.5/-0.5 +2/-1 EL 积分线性误差 VREF+ = VDDA ±1.8 ±2.5 单位 LSB (1) ADC的直流精度数值是在经过内部校准后测量的。 (2) ADC精度与反向注入电流的关系：需要避免在任何标准的模拟输入引脚上注入反向电流，因为这样会显着地降低 另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上，(引脚与地之间) 增加一个肖特基二极管。 (3) 由综合评估保证，不在生产中测试。 表 60. ADC 精度(VDDA = 2.6~3.6 V, TA = -40~85 °C)(1)(2) 符号 参数 ET 综合误差 EO 偏移误差 EG 增益误差 ED 微分线性误差 EL 积分线性误差 测试条件 fPCLK2 = 56 MHz, fADC = 28 MHz，RAIN < 10 kΩ, VDDA = 2.6~3.6 V 测量是在 ADC 校准之后进行的 典型值 最大值(3) ±2.5 ±4 ±1 ±1.5 ±1 ±1.5 +2/-0.5 +3/-1 ±2 ±3.5 单位 LSB (1) ADC的直流精度数值是在经过内部校准后测量的。 (2) ADC精度与反向注入电流的关系：需要避免在任何标准的模拟输入引脚上注入反向电流，因为这样会显着地降低 另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上，(引脚与地之间) 增加一个肖特基二极管。 (3) 由综合评估保证，不在生产中测试。 图 49. ADC 精度特性 VREF+ [1LSB IDEAL=—— 4096 4095 4094 VDDA (or——depending on package) ] 4096 (1)实际ADC转换曲线的例子 EG (2)理想转换曲线 (3)实际转换终点连线 4093 （2） （3） ET 7 ET 综合误差：实际转换曲线与理想转 换曲线间的最大偏离 EO 偏移误差：实际转换曲线上的第一 次跃迁与理想转换曲线上的第一次 跃迁之差 （1） 6 5 EL EO 4 次跃迁之差 ED 微分线性误差：实际转换曲线上步 距与理想步距(1LSB)之差 ED 3 增益误差：实际转换曲线上的最后 EG 一次跃迁与理想转换曲线上最后一 2 0 VSSA 2020.2.18 EL 1LSBIDEAL 1 1 2 3 456 7 积分线性误差：实际转换曲线与终 点连线间的最大偏离 4093 4094 4095 4096 VDDA 第 92 页 版本 1.06 AT32F403系列 数据手册 图 50. 使用 ADC 典型的连接图 V DD (1) R AIN Sample and hold ADC coverter R ADC 12-bit coverter VT 0.6V ADCx_INx VT 0.6V VAIN Cparasitic IL C ADC(1) (1) 有关RAIN和CADC的数值，参见表56。 (2) Cparasitic表示PCB(与焊接和PCB布局质量相关)与焊盘上的寄生电容(大约7 pF)。较大的Cparasitic数值将降低转换的 精度，解决的办法是减小fADC。 PCB设计建议 依据VREF+是否与VDDA相连，电源的去藕必须按照 图51或 图52连接。图中的100 nF电容必须是瓷介 电容(好的质量)，它们应该尽可能地靠近MCU芯片。 若在使能HSE并且使用ADC3_IN4~8或ADC123_IN10~13任一通道的条件下，请遵照以下PCB设计 建议以隔绝HSE高频振荡对其邻近ADC输入信号之干扰。  ADC_IN信号与HSE信号使用不同PCB层走线  ADC_IN信号走线避免与HSE信号走线平行 图 51. 供电电源和参考电源去藕线路(VREF+未与 VDDA 相连) (1) V REF+ VDDA 1 µ F // 100nF 1 µ F // 100nF (1) VSSA/VREF- (1) VREF+和VREF-输入只出现在100脚以上的产品。 图 52. 供电电源和参考电源去藕线路(VREF+与 VDDA 相连) V REF+ /V DDA (1) 1 µF // 100nF V REF- /VSSA(1) (1) VREF+和VREF-输入只出现在100脚以上的产品。 2020.2.18 第 93 页 版本 1.06 AT32F403系列 数据手册 5.3.20 DAC 电气参数 表 61. DAC 特性 符号 VDDA VREF+(3) 参数 最小值 典型值 最大值 单位 注释 - 模拟供电电压 2.6 - 3.6 V 参考电压 2.6 - 3.6 V VREF+必须始终低于VDDA 地线 0 - 0 V - RLOAD(1) 缓冲器打开时的负载电阻 5 - - kΩ - RO(2) 缓冲器关闭时的输出阻抗 - 13.2 16 kΩ - 负载电容 - - 50 pF 0.2 - - V - - - 1.5 VSSA CLOAD(1) DAC_OUT 小(1) DAC_OUT 大(1) DAC_OUT小(1) 在DAC_OUT引脚上的大电 缓冲器打开时低端的 DAC_OUT 电 压 缓冲器打开时高端的 DAC_OUT 电 压 缓冲器关闭时低端的DAC_OUT电压 DAC_OUT大(1) 缓冲器关闭时高端的DAC_OUT电压 IVREF(3) 在静止模式(待机模式)DAC直流消耗 IDDA 在静止模式(待机模式)DAC直流消耗 DNL(2) 非线性失真(2个连续代码间的偏差) VREF+ 0.2 2.5 VREF+ - 容(缓冲器打开时) 给出了最大的DAC输出跨 度 V mV 度 - - - 320 350 μA - 520 700 μA - ±0.5 ±1 LSB DAC配置为12位 - ±1 ±2.5 LSB DAC配置为12位 - ±6 ±18 mV 与理想数值VREF+/2之间的偏差) - ±5 ±20 LSB 增益误差 - ±0.1 ±0.2 % - 1.5 4 μs - - 1 MS/s 1.5 mV V 给出了最大的DAC输出跨 无负载，输入最差值, 当 VREF+ = 3.6 V时 无负载，输入最差值, 当 VREF+ = 3.6 V时 非线性积累(在代码i时测量的数值与 INL(2) 代码DAC_OUT大和代码DAC_OUT 小之间的连线间的偏差) 偏移误差(2) 增益误差(2) 偏移误差(代码0x800时测量的数值 设置时间(全范围：10 位输入代码从 tSETTLING 小值转变为大值，DAC_OUT 达到 VREF+ = 3.6 V时，DAC配 置为12位 DAC配置为12位 CLOAD ≤ 50 pF, RLOAD ≥ 5 kΩ 其终值的±1LSB) 当输入代码为较小变化时(从数值 i 更新速率 变到 i+1LSB)，得到正确 DAC_OUT CLOAD ≤ 50 pF, RLOAD ≥ 5 的大频率 CLOAD ≤ 50 pF, RLOAD ≥ 5 从关闭状态唤醒的时间(设置 DAC tWAKEUP PSRR+(1) - 控制寄存器中的 Enx 位) kΩ - 4 μs kΩ 输入代码介于小和大可 能数值之间 供电抑制比(相对于 VDDA)(静态直流 - 测量) - -45 dB 没有RLOAD, CLOAD ≤ 50 pF (1) 由设计保证，不在生产中测试。 (2) 由综合评估保证，不在生产中测试。 (3) 依据不同的封装，VREF+可以在内部连接到VDDA，VREF-可以在内部连接到VSSA。详见3 引脚定义。 2020.2.18 第 94 页 版本 1.06 AT32F403系列 数据手册 5.3.21 温度传感器特性 表 62. 温度传感器特性 符号 参数 TL(1) VSENSE相对于温度的线性度 Avg_Slope(1)(2) V25 (1)(2) 典型值 最大值 单位 - - ±5 ºC 平均斜率 -4.06 -4.23 -4.39 mV/ºC 在25 ºC时的电压 1.16 1.26 1.36 V (3) 建立时间 - - 100 μs (3)(4) 当读取温度时，ADC采样时间 - - 17.1 μs tSTART TS_temp 最小值 (1) 由综合评估保证，不在生产中测试。 (2) 温度传感器输出电压随温度线性变化，由于生产过程的变化，温度变化曲线的偏移在不同芯片上会有不同（最多 相差50°C）。内部温度传感器更适合于检测温度的变化，而不是测量绝对的温度。如果需要测量精确的温度，应 该使用一个外置的温度传感器。 (3) 由设计保证，不在生产中测试。 (4) 短的采样时间可以由应用程序通过多次循环决定。 利用下列公式得出温度： 温度(°C) = {(V25 – VSENSE) / Avg_Slope} + 25 这里： V25 = VSENSE在25 °C时的数值 Avg_Slope ＝ 温度与VSENSE曲线的平均斜率(单位为mV/°C) 图 53. VSENSE 对温度理想曲线图 1.60 1.50 Vsense (V) 1.40 1.30 1.20 1.10 1.00 0.90 -40 -30 -20 -10 0 10 20 30 40 50 60 70 80 温度 (℃) 2020.2.18 第 95 页 版本 1.06 AT32F403系列 数据手册 6 封装特性 6.1 LQFP144 封装数据 图 54. LQFP144 – 20 x 20 mm 144 脚低剖面方形扁平封装图 (1) 图不是按照比例绘制。 2020.2.18 第 96 页 版本 1.06 AT32F403系列 数据手册 表 63. LQFP144 – 20 x 20 mm 144 脚低剖面方形扁平封装数据 英寸(1) 毫米 标号 最小值 典型值 最大值 最小值 典型值 最大值 A - - 1.60 - - 0.063 A1 0.05 - 0.15 0.002 - 0.006 A2 1.35 1.40 1.45 0.053 0.055 0.057 b 0.17 0.20 0.27 0.007 0.008 0.011 c 0.09 - 0.20 0.004 - 0.008 D 22.00 BSC. 0.866 BSC. D1 20.00 BSC. 0.787 BSC. D2 17.50 0.689 E 22.00 BSC. 0.866 BSC. E1 20.00 BSC. 0.787 BSC. E2 17.50 0.689 e 0.50 BSC. 0.020 BSC. L 0.45 L1 θ ccc 0.60 0.75 0.018 1.00 REF. 0° 3.5° 0.024 0.030 0.039 REF. 7° 0° 0.08 3.5° 7° 0.003 (1) 英寸的数值是根据毫米的数据按照3位小数精度转换取整得到的。 LQFP144设备标记 下图是一个顶部标记取向与引脚1识别标记位置的例子 图 55. LQFP144 封装标记例子(封装俯视图) 2020.2.18 第 97 页 版本 1.06 AT32F403系列 数据手册 6.2 LQFP100 封装数据 图 56. LQFP100 – 14 x 14 mm 100 脚低剖面方形扁平封装图 (1) 图不是按照比例绘制。 2020.2.18 第 98 页 版本 1.06 AT32F403系列 数据手册 表 64. LQFP100 – 14 x 14 mm 100 脚低剖面方形扁平封装数据 英寸(1) 毫米 标号 最小值 典型值 最大值 最小值 典型值 最大值 A - - 1.60 - - 0.063 A1 0.05 - 0.15 0.002 - 0.006 A2 1.35 1.40 1.45 0.053 0.055 0.057 b 0.17 0.20 0.26 0.007 0.008 0.010 c 0.10 0.127 0.20 0.004 0.005 0.008 D 16.00 BSC. 0.630 BSC. D1 14.00 BSC. 0.551 BSC. E 16.00 BSC. 0.630 BSC. E1 14.00 BSC. 0.551 BSC. e 0.50 BSC. 0.020 BSC. L L1 0.45 0.60 0.75 0.018 1.00 REF. 0.024 0.030 0.039 REF. (1) 英寸的数值是根据毫米的数据按照3位小数精度转换取整得到的。 LQFP100设备标记 下图是一个顶部标记取向与引脚 1 识别标记位置的例子 图 57. LQFP100 封装标记例子(封装俯视图) 2020.2.18 第 99 页 版本 1.06 AT32F403系列 数据手册 6.3 LQFP64 封装数据 图 58. LQFP64 – 10 x 10 mm 64 脚低剖面方形扁平封装图 (1) 图不是按照比例绘制。 2020.2.18 第 100 页 版本 1.06 AT32F403系列 数据手册 表 65. LQFP64 – 10 x 10 mm 64 脚低剖面方形扁平封装数据 英寸(1) 毫米 标号 最小值 典型值 最大值 最小值 典型值 最大值 A - - 1.60 - - 0.063 A1 0.05 - 0.15 0.002 - 0.006 A2 1.35 1.40 1.45 0.053 0.055 0.057 b 0.17 0.20 0.27 0.007 0.008 0.011 c 0.09 - 0.20 0.004 - 0.008 D 11.75 12.00 12.25 0.463 0.472 0.482 D1 9.90 10.00 10.10 0.390 0.394 0.398 E 11.75 12.00 12.25 0.463 0.472 0.482 E1 9.90 10.00 10.10 0.390 0.394 0.398 e 0.50 BSC. 0.020 BSC. Θ 3.5° REF. 3.5° REF. L 0.45 0.60 0.75 0.018 0.024 L1 1.00 REF. 0.039 REF. ccc 0.08 0.003 0.030 (1) 英寸的数值是根据毫米的数据按照3位小数精度转换取整得到的。 LQFP64设备标记 下图是一个顶部标记取向与引脚1识别标记位置的例子 图 59. LQFP64 封装标记例子(封装俯视图) 2020.2.18 第 101 页 版本 1.06 AT32F403系列 数据手册 6.4 LQFP48 封装数据 图 60. LQFP48 – 7 x 7 mm 48 脚低剖面方形扁平封装图 (1) 图不是按照比例绘制。 2020.2.18 第 102 页 版本 1.06 AT32F403系列 数据手册 表 66. LQFP48 – 7 x 7 mm 48 脚低剖面方形扁平封装数据 英寸(1) 毫米 标号 最小值 典型值 最大值 最小值 典型值 最大值 A - - 1.60 - - 0.063 A1 0.05 - 0.15 0.002 - 0.006 A2 1.35 1.40 1.45 0.053 0.055 0.057 b 0.17 0.22 0.27 0.007 0.009 0.011 c 0.09 - 0.20 0.004 - 0.008 D 9.00 BSC 0.345 BSC D1 7.00 BSC 0.276 BSC E 9.00 BSC 0.345 BSC E1 7.00 BSC 0.276 BSC e 0.50 BSC. 0.020 BSC. Θ 0° 3.5° 7° 0° 3.5° 7° L 0.45 0.60 0.75 0.018 0.024 0.030 L1 1.00 REF. 0.039 REF. (1) 英寸的数值是根据毫米的数据按照3位小数精度转换取整得到的。 LQFP48设备标记 下图是一个顶部标记取向与引脚1识别标记位置的例子 图 61. LQFP48 封装标记例子(封装俯视图) 2020.2.18 第 103 页 版本 1.06 AT32F403系列 数据手册 6.5 QFN48 封装数据 图 62. QFN48 – 6 x 6 mm 48 脚封装图 (1) 图不是按照比例绘制。 (2) 俯视图。 2020.2.18 第 104 页 版本 1.06 AT32F403系列 数据手册 表 67. QFN48 – 6 x 6 mm 48 脚封装数据 英寸(1) 毫米 标号 最小值 典型值 最大值 最小值 典型值 最大值 A 0.80 0.85 0.90 0.031 0.033 0.035 A1 0.00 0.02 0.05 0.000 0.001 0.002 A3 b 0.203 REF. 0.15 D D2 0.25 0.006 6.00 BSC. 4.45 E E2 0.20 0.008 REF. 4.50 e 4.50 0.010 0.236 BSC. 4.55 0.175 6.00 BSC. 4.45 0.008 0.177 0.179 0.236 BSC. 4.55 0.175 0.40 BSC. 0.177 0.179 0.016 BSC. K 0.20 - - 0.008 - - L 0.35 0.40 0.45 0.014 0.016 0.018 (1) 英寸的数值是根据毫米的数据按照3位小数精度转换取整得到的。 QFN48设备标记 下图是一个顶部标记取向与引脚1识别标记位置的例子 图 63. QFN48 封装标记例子(封装俯视图) 2020.2.18 第 105 页 版本 1.06 AT32F403系列 数据手册 6.6 热特性 芯片的最大结温(Tjmax)一定不能超过表10给出的数值范围。芯片的最大结温(Tjmax)用摄氏温度表 示，可用下面的公式计算： Tjmax = Tamax + (Pdmax x ΘJA) 其中：  Tamax是最大的环境温度，用°C表示，  ΘJA是封装中结到环境的热阻抗，用°C/W标示，  Pdmax是PINTmax和PI/Omax的和(Pdmax = PINTmax + PI/Omax)，  PINTmax是IDD和VDD的乘积，用瓦特(Watt)表示，是芯片的最大内部功耗。 PI/Omax是所有输出引脚的最大功率消耗： PI/Omax = Σ(VOL x IOL) + Σ((VDD – VOH) x IOH)， 考虑在应用中I/O上低电平和高电平的实际的VOL / IOL和VOH / IOH。 表 68. 封装的热特性 符号 ΘJA 2020.2.18 参数 数值 结到环境的热阻抗—LQFP144 – 20 × 20 mm / 0.5 mm 间距 48.4 结到环境的热阻抗—LQFP100 – 14 × 14 mm / 0.5 mm 间距 52.7 结到环境的热阻抗—LQFP64 – 10 × 10 mm / 0.5 mm 间距 55.8 结到环境的热阻抗—LQFP48 – 7 × 7 mm / 0.5 mm 间距 63.6 结到环境的热阻抗—QFN48 – 6 × 6 mm / 0.4 mm 间距 27.3 第 106 页 单位 °C/W 版本 1.06 AT32F403系列 数据手册 7 订货代码 表 69. AT32F403 系列订货代码信息图示 例如： AT32 F 4 0 3 R C T 6 产品系列 AT32 = 基于ARM的32位微控制器 产品类型 F = 通用类型 内核 4 = Cortex® -M4+FPU 产品子系列 0 = 主流型 产品应用别 3 = CAN + USB系列 引脚数目 C = 48脚 R = 64脚 V = 100脚 Z = 144脚 内部闪存存储器容量 C = 256 K字节的内部闪存存储器 E = 512 K字节的内部闪存存储器 G = 1 M字节的内部闪存存储器 封装 T = LQFP U = QFN 温度范围 6 = -40 °C至+85 °C 关于更多的选项列表(速度、封装等)和其他相关信息，请与邻近的雅特力销售处联络。 2020.2.18 第 107 页 版本 1.06 AT32F403系列 数据手册 8 版本历史 表 70. 文档版本历史 日期 版本 2018.3.19 1.00 变更 最初版本 1. 修正表28内部闪存存储器整片擦除时间 2. 新增表3说明启动加载程序(Bootloader)的型号支持和管脚配置 2018.6.16 1.01 3. 新增图14和图15说明停机和待机模式下典型电流消耗与温度的对比 4. 新增图20说明HSI振荡器精度与温度的对比 5. 补充说明使能HSE时ADC_IN的PCB设计建议 1. 修正表28内部闪存存储器整片擦除时间 2018.8.10 1.02 2. 修改表41中VESD(HBM)和表42值 3. 新增表54USB_DP上拉电阻值 1. 修改HSE振荡器最高频率为25 MHz 2. 新增图13上电复位和掉电复位的波形图 2019.1.18 1.03 3. 修改表13温度系数最大值 4. 删除表56 RADC参数；新增表57和表58 5. 修改表62温度线性度和建立时间最大值；新增注脚(2)使用注意事项 6. 新增表2注脚(5)描述LQFP100封装上XMC的使用限制 2020.2.18 2019.4.16 1.04 变更表44中关于MDEx[1:0]的描述 2019.8.6 1.05 表2新增封装尺寸说明 2020.2.18 1.06 1. 新增表45 2. 修正表5中PA7, PB10, PB11, PB8和PB9中复用功能的优先顺序 第 108 页 版本 1.06 AT32F403系列 数据手册 重要通知 - 请仔细阅读 买方自行负责对本文所述雅特力产品和服务的选择和使用，雅特力概不承担与选择或使用本文所述雅特力产品和服务相关的任何责任。 无论之前是否有过任何形式的表示，本文档不以任何方式对任何知识产权进行任何明示或默示的授权或许可。如果本文档任何部分涉及任何 第三方产品或服务，不应被视为雅特力授权使用此类第三方产品或服务，或许可其中的任何知识产权，或者被视为涉及以任何方式使用任何 此类第三方产品或服务或其中任何知识产权的保证。 除非在雅特力的销售条款中另有说明，否则，雅特力对雅特力产品的使用和/或销售不做任何明示或默示的保证，包括但不限于有关适销性、 适合特定用途(及其依据任何司法管辖区的法律的对应情况)，或侵犯任何专利、版权或其他知识产权的默示保证。 雅特力产品并非设计或专门用于下列用途的产品：(A) 对安全性有特别要求的应用，如：生命支持、主动植入设备或对产品功能安全有要求 的系统；(B) 航空应用；(C) 汽车应用或汽车环境；(D) 航天应用或航天环境，且/或(E) 武器。因雅特力产品不是为前述应用设计的，而采 购商擅自将其用于前述应用，即使采购商向雅特力发出了书面通知，风险由购买者单独承担，并且独力负责在此类相关使用中满足所有法律 和法规要求。 经销的雅特力产品如有不同于本文档中提出的声明和/或技术特点的规定，将立即导致雅特力针对本文所述雅特力产品或服务授予的任何保证 失效，并且不应以任何形式造成或扩大雅特力的任何责任。 © 2020 雅特力科技 (重庆) 有限公司 保留所有权利 2020.2.18 第 109 页 版本 1.06