NS4205

深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY NS4205 Nov.2018 V1.0 NS4205 3.0W 双声道 D 类音频功率放大器附加待机模式功能 1 特性 2 说明  3W 输出功率(Vdd=5.0V,RL=4Ω)  0.2%THD（0.5W 输出功率、5V 电源） 放。NS4205 采用先进的技术，在全带宽范围内极大  优异的全带宽 EMI 抑制能力 地降低了 EMI 干扰，最大限度地减少对其他部件的  90%的效率 影响。NS4205 无需滤波器的 PWM 调制结构及反  高 PSRR：-80dB（217Hz） 馈电阻内置方式减少了外部元件、PCB 面积和系统  工作电压范围：3.0V～5.25V 成本。NS4205 内置过流保护、过热保护及欠压保护  过流保护、过热保护、欠压保护 功能，有效地保护芯片在异常工作状况下不被损坏。  SOP16 封装 并且利用扩频技术充分优化全新电路设计，高达 3 应用范围  低压音响系统 NS4205 是一款无需滤波器、D 类双声道音频功 90%的效率更加适合便携式音频产品。 NS4205 提供 SOP16 封装，额定的工作温度范 围为-40℃至 85℃。 4 应用电路 1 2018 Copyright © Nsiway Technology 深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY NS4205 Nov.2018 V1.0 5 管脚配置 NS4205 SOP8 的俯视图如下图所示： 2 编号 管脚名称 管脚描述 1 VoLP 左声道输出正端 2 PGND 功率地 3 VoLN 左声道输出负端 4 PVDD 功率电源输入 5 /MUTE 待机控制，低电平有效(待机) 6 VDD 电源输入 7 INL 左声道输入 8 Bypass 旁路电容 9 VDD 电源输入 10 INR 右声道输入 11 GND 电源地 12 /SD 关断控制，低电平有效(关断) 13 PVDD 功率电源输入 14 VoRN 右声道输出负端 15 PGND 功率地 16 VoRP 右声道输出正端 2018 Copyright © Nsiway Technology 深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY NS4205 Nov.2018 V1.0 6 极限工作参数 2.8V ~ 5.5V  电源电压范围 -0.3V ~ VDD  输入电压范围 4000V  ESD 电压(HBM ) -40℃ ~ +85℃  工作温度范围 -65℃ ~ +150℃  存储温度范围 +150℃  最大结温 +220℃  焊接温度（10s 内） 20/80oC/W  θJC）/θJA）（SOP-16） 注：超过上述极限工作参数范围可能导致芯片永久性的损坏。长时间暴露在上述任何极限条件下可能会影 响芯片的可靠性和寿命。 7 功能框图 图3 3 2018 Copyright © Nsiway Technology 深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY NS4205 Nov.2018 V1.0 8 电气特性 工作条件（除非特别说明）：TA=25℃，VDD=5V。 符号 参数 VDD 电源电压 IDD 电源静态电流 IMUTE 待机电流 最小值 标准值 3.0 最大值 单位 5.25 V VDD =3.6V,VINN＝0V,No load 10 mA VDD =5.0V,VINN＝0V,No load 12 mA VDD =3.6V,VINN＝0V, V/MUTE =0V,No load 8 mA VDD =5.0V,VINN＝0V, V/MUTE =0V,No load 10 mA V/SD =0V,Shutdown Mode 1 20 µA 40 mV ISD 关断漏电流 VOS 输出失调电压 10 RO 输出电阻 3 PSRR 电源抑制比 CMRR 共模抑制比 fSW 调制频率 η 效率 VIH 逻辑控制端 高电平 VIL 逻辑控制端 低电平 Po 4 测试条件 K 217Hz -80 dB 20KHz -72 dB -70 dB VDD =3V to 5.25V 450 kHz Po=1.5W,RL =4Ω,VDD =3.6V 90 % 1.4 V 0.4 V THD＝1%,f=1KHz, RL=4Ω RL=8Ω 2.2 1.3 W THD＝10%,f=1KHz, RL=4Ω RL=8Ω 3.0 1.8 W THD+N 总失真度+噪声 20Hz≤f≤20KHz, RL=4Ω/8Ω,PO=0.5W 0.2 % Stereo Isolation 立体声分离度 RL＝4Ω,Po＝0.5W -80 dB SNR 信噪比 RL＝4Ω,Po＝1.5W 80 dB 2018 Copyright © Nsiway Technology 深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY NS4205 Nov.2018 V1.0 9 测试方法： 注：测试 D 类时必须加低通滤波器，一般由 33uH 电感和 1uF 电容构成。为减小功率损耗和干扰噪声，让测试数据更加精准， 测试 NS4205 时可选用电阻电容做滤波器，电阻值选 500Ω,电容值选 10nF。 10 典型特性曲线 5 2018 Copyright © Nsiway Technology 深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY 6 NS4205 Nov.2018 V1.0 2018 Copyright © Nsiway Technology 深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY 7 NS4205 Nov.2018 V1.0 2018 Copyright © Nsiway Technology 深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY 8 NS4205 Nov.2018 V1.0 2018 Copyright © Nsiway Technology 深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY NS4205 Nov.2018 V1.0 11 应用说明 11.1 工作模式设置 NS4205 的工作模式通过管脚/SD 和/ MUTE 设置，如下表。 /SD /MUTE 工作模式 High Logic Low 待机状态 High Logic High 正常工作模式 Low - Shutdown 11.2 桥式输出模式： 芯片内部调制级的增益为 3。工作在桥式输出模式时，总增益为 AVD  2* 240K *3 Ri 11.3 输入电容 Ci 和电阻 Ri 的设置 输入电容和输入电阻构成高通滤波器，截止频率为： fc  1 2 * Ri * Ci 过大的输入电容，增加成本、增加面积，这对于成本、面积紧张的应用来讲，非常不利。显然，确定 使用多大的电容来完成耦合很重要。实际上，在很多应用中，扬声器（Speaker）不能够再现低于 100Hz－ 150Hz 的低频语音，因此采用大的电容并不能够改善系统的性能。除了考虑系统的性能，开关/切换噪声的 抑制性能受电容的影响，如果耦合电容大，则反馈网络的延迟大，导致 pop 噪声出现，因此，小的耦合电 容可以减少该噪声。选择 Ci＝0.1uF～0.39uF，可以满足系统的性能。 11.4 旁路电容 Cb 的设置 Cb 决定 NS4205 静态工作点的稳定性，所以当开启有爆裂的输入信号时它的值非常关键。Cb 越大， 芯片的输出倾斜到静态直流电压（即 VDD/2）越慢，则开启的爆裂声越小。Cb 取 1uF 可得到一个“滴答声” 和“爆裂声”都较小的关断功能。 11.5 电源滤波电容设置 放大器的应用中，电源的旁路设计很重要，特别是对应用方案的噪声性能及电源电 压抑制性能。设计 中要求滤波电容尽量靠近芯片电源脚。典型的电容为 100uF 的电解电容并上 0.1uF 的陶瓷电容。 11.6 低功耗关断功能 当/SD 管脚电平为低时，芯片处于关断低功耗状态。内部有上拉电阻，/SD 管脚可以悬空。 9 2018 Copyright © Nsiway Technology 深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY NS4205 Nov.2018 V1.0 11.7 待机状态控制设置 当/SD 管脚电平为高，/MUTE 管脚电平为低时。芯片进入待机状态。内部有上拉电阻，/MUTE 管脚可 以悬空。 11.8 EMI 增强技术 NS4205 内置 EMI 增强技术。 采用先进的技术，在全带宽范围内极大地降低了 EMI 干扰，最大限度 地减少对其他部件的影响。如图 6 所示： 图 1 EMI 测试频谱图 11.9 效率 NS4205 利用扩展频谱技术充分优化全新 D 类放大器的电路设计，以提高效率。最高可达 85%的效率更 加适合于手机及其他便携式音频产品。 11.10 保护电路 当芯片发生输出引脚与电源或地短路，或者输出之间的短路故障时，过流保护电路会关断芯片以防止 芯片被损坏。短路故障消除后，NS4205 自动恢复工作。当芯片温度过高时，芯片也会被关断。 温度下 降后，NS4205 继续正常工作。当电源电压过低时，芯片同样会被关断，电源电压恢复后，芯片会再次启动。 12 应用注意事项 12.1 NS4205 应用设计参考 1.功放输出到喇叭的走线，连线尽量短，尽量宽，而且输出布线，连线尽可能远离敏感信号线和电路。 2.功放电源脚的去耦电容尽可能靠近芯片引脚。电源线，地线最好采用星形接法。 3. 可在输出端加磁珠和电容。磁珠和电容尽可能靠近芯片引脚。以下是 NS4205 加了磁珠之后的应用设计 参考电路： 10 2018 Copyright © Nsiway Technology 深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY 11 NS4205 Nov.2018 V1.0 2018 Copyright © Nsiway Technology 深圳市纳芯威科技有限公司 SHENZHENNSIWAYTECHNOLOGY NS4205 Nov.2018 V1.0 12 封装信息 12.1 SOP-16 封装尺寸图 13 版本修改历史 声明：深圳市纳芯威科技有限公司保留在任何时间，并且没有通知的情况下修改产品资料和产品规格的权 利，本手册的解释权归深圳市纳芯威科技有限公司所有，并负责最终解释。 12 2018 Copyright © Nsiway Technology