CA-IS3020S

CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective CA-IS302x 低功耗双向通讯 I2C 总线隔离器 1. 产品特性 3. 概述 • • • • • • • • • • • • • 隔离双向通讯，兼容 I2C 总线通讯协议 信号传输速率：DC to 1MHz 宽电源电压范围：3V to 5.5V 宽温度范围： -55°C to 125°C 开漏输出 • A 侧具有 3.5mA 电流下拉能力 • B 侧具有 35mA 电流下拉能力 优异的电磁抗扰度 CMTI:：±150kV/µS 浪涌：10kV ESD：8kV 高达 5kVRMS 的隔离电压 隔离栅寿命: >40 年 封装：SOIC8、宽体 SOIC8 符合 RoHS 标准 CA-IS3020 和 CA-IS3021 芯片为兼容 I2C 接口的双向通讯 低功耗隔离器，隔离器的输入侧与输出侧具备电气隔离 特性，该电气隔离屏障由二氧化硅构成的高压隔离电容 构成。CA-IS302x 系列隔离器具有高达 5kVrms 的超高绝 缘能力，可以防止数据总线或其他电路上的噪声和浪涌 进入本地接地端而干扰或损坏敏感电路。高达 150kV/µS 的 CMTI 抗干扰的能力可以保证信号在恶劣噪 声环境下的正确传输。 2. 应用 • • • • 隔离 I2C 总线 SMBus 和 PMBus 接口 电机驱动系统 I2C 电平转换 CA-IS3020 芯片的数据传输通道（SDA）和时钟传输通道 （SCK）均具有双向传输功能；CA-IS3021 芯片的数据传 输 通 道 支 持 双 向 通 信 而 时 钟 通 道 为 单 向 通 道 。CAIS3020 芯片适用于多主机（Master）应用而 CA-IS3021 芯片适用于单主机应用。如果在实际应用场景中，存在 从机（Slave）下拉时钟线的可能性，则需要使用 CAIS3020 芯片。 器件信息 零件号 CA-IS3020 CA-IS3021 封装 封装尺寸(标称值) SOIC8(S) 4.90mm ×3.90 mm SOIC8-WB(G) 5.85 mm ×7.50 mm I2C 单线简化功能框图 VDDA VDDB SDA A or SCL A TX GNDA Vref Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 ISOLATION BARRIER RX TX SDA B or SCL B RX GNDA CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective 4. 订购指南 表 4-1 有效订购零件编号 2 型号 双向 I2C 通道数 单向 I2C 通道数 额定耐压(kVRMS) 输出类型 封装 CA-IS3020S 2 0 5.0 开漏输出 SOIC8 CA-IS3020G 2 0 5.0 开漏输出 SOIC8-WB CA-IS3021S 1 1 5.0 开漏输出 SOIC8 CA-IS3021G 1 1 5.0 开漏输出 SOIC8-WB Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective 目录 1. 2. 3. 4. 5. 6. 产品特性 ............................................................1 应用 ...................................................................1 概述 ...................................................................1 订购指南 ............................................................2 引脚功能描述 ....................................................4 产品规格 ............................................................5 6.1. 6.2. 6.3. 6.4. 6.5. 6.6. 6.7. 6.8. 6.9. 绝对最大额定值 .................................................5 ESD 额定值 .........................................................5 推荐工作条件.....................................................5 热量信息.............................................................6 额定功率.............................................................6 隔离特性.............................................................7 安全相关认证.....................................................8 电气特性.............................................................8 功耗特性.............................................................9 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 6.10. 6.11. 7. 8. 时序滤波特性 .................................................... 9 开关特性 .......................................................... 10 参数测量信息 .................................................. 11 详细说明 .......................................................... 12 8.1. 8.2. 8.3. 8.4. 8.5. 隔离 I2C 背景 .................................................... 12 功能框图 .......................................................... 12 I2C 功能实现 ..................................................... 13 特性描述 .......................................................... 13 输入输出功能真值表 ...................................... 13 9. 典型应用 .......................................................... 14 10. 封装信息 .......................................................... 15 10.1. 10.2. SOIC8 宽体外形尺寸 ....................................... 15 SOIC8 窄体外形尺寸 ........................................ 16 TAPE AND REEL INFORMATION ................................. 17 3 CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective 5. 引脚功能描述 CA-IS3021 SOIC-8 / SOIC-8 Wide BodyTop View CA-IS3020 SOIC-8 / SOIC-8 Wide BodyTop View RX SDAA 2 TX SCLA 3 RX GNDA 4 TX TX 8 VDDB VDDA 1 RX RX 7 SDAB SDAA 2 TX TX 6 SCLB SCLA 3 TX 5 GNDB GNDA 4 RX Side A Side B ISOLATION BARRIER 1 ISOLATION BARRIER VDDA TX 8 VDDB RX 7 SDAB RX 6 SCLB 5 GNDB Side A Side B 图 5-1 CA-IS3020/21 SOIC-8/SOIC8-WB 顶部视图 表 5-1 CA-IS3020 引脚功能描述 引脚名称 VDDA SDAA SCLA GNDA GNDB SCLB SDAB VDDB SOIC8 引脚编号 1 2 3 4 5 6 7 8 类型 电源 输入/输出 输入/输出 地 地 输入/输出 输入/输出 电源 描述 A 侧电源电压 A 侧数据输入/输出 A 侧时钟输入/输出 A 侧接地基准点 B 侧接地基准点 B 侧时钟输入/输出 B 侧数据输入/输出 B 侧电源电压 表 5-2 CA-IS3021 引脚功能描述 引脚名称 VDDA SDAA SCLA GNDA GNDB SCLB SDAB VDDB 4 SOIC8 引脚编号 1 2 3 4 5 6 7 8 类型 电源 输入/输出 输入 地 地 输出 输入/输出 电源 描述 A 侧电源电压 A 侧数据输入/输出 A 侧时钟输入 A 侧接地基准点 B 侧接地基准点 B 侧时钟输出 B 侧数据输入/输出 B 侧电源电压 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3020, CA-IS3021 上海川土微电子有限公司 6. 产品规格 6.1. Objective 绝对最大额定值 1 参数 最小值 最大值 单位 VDDA, VDDB 电源电压 2 -0.5 6.0 V 3 SDAA, SCLA 输入输出电压 -0.5 VDDA+0.5 V SDAB, SCLB 输入输出电压 -0.5 VDDB+0.53 V IOA 输出电流 -20 20 mA IOB 输出电流 -100 100 mA TJ 结温 150 °C TSTG 存储温度范围 -65 150 °C 备注: 1. 等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规 范操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。 2. 除差分 I / O 总线电压以外的所有电压值，均相对于本地接地端子（GNDA 或 GNDB） ，并且是峰值电压值。 3. 最大电压不得超过 6 V。 6.2. ESD 额定值 VESD 静电放电 人体模型 (HBM), 根据 ANSI/ESDA/JEDEC JS-001,所有引脚 1 组件充电模式(CDM), 根据 JEDEC specification JESD22-C101, 所有引脚 2 数值 单位 ±8000 ±2000 V 备注: 1. JEDEC 文件 JEP155 规定 500V HBM 可通过标准 ESD 控制过程实现安全制造。 2. JEDEC 文件 JEP157 规定 250V CDM 允许使用标准 ESD 控制过程进行安全制造。 6.3. 推荐工作条件 MIN MAX 参数 单位 3 5.5 V VDDA, VDDB 电源电压 0 VDDA V VSDAA, VSCLA A 侧输入输出电压 0 VDDB V VSDAB, VSCLB B 侧输入输出电压 0 0.5 V VILA A 侧输入低电平电压 0.7 VDDA VDDA V VIHA A 侧输入高电平电压 0 0.3 VDDA V VILB B 侧输入低电平电压 0.7 VDDB VDDB V VIHB B 侧输入高电平电压 0.5 3.5 mA IOLA A 侧输出低电平电流 0.5 35 mA IOLB B 侧输出低电平电流 40 pF C1 A 侧负载电容 400 pF C2 B 侧负载电容 1 MHz fMAX 信号传输速率 1 -55 125 °C TA 环境温度 -55 150 °C TJ 结温 备注: 1. 该最大信号传输速率表示的是在总线上负载电容最大且下拉电流最大情况下的最大信号传输频率，如果系统在总线节点上的负载 电容较小，则可以获得更高速的信号传输速率。 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 5 CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective 6.4. 热量信息 CA-IS302x 热量表 IC 结至环境的热阻 RθJA 6.5. PD PDA PDB 6 S(SOIC) 8 Pins 109.0 G(SOIC) 8 Pins 92.3 单位 °C/W 额定功率 参数 最大功耗 A 侧的最大功耗 B 侧的最大功耗 测试条件 VDDA = VDDB = 5.5 V, CL = 15 pF, TJ = 150°C, C1 = 40pF, C2 = 400pF, 输入 1MHz 50% 占空比方波 最小值 典型值 最大值 86 34 52 单位 mW mW mW Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3020, CA-IS3021 上海川土微电子有限公司 6.6. 隔离特性 参数 CLR CPG DTI CTI 外部气隙（间隙）1 外部爬电距离 1 隔离距离 相对漏电指数 材料组 IEC 60664-1 过压类别 DIN V VDE V 0884-11:2017-012 VIORM 最大重复峰值隔离电压 VIOWM 最大工作隔离电压 VIOTM 最大瞬态隔离电压 VIOSM 最大浪涌隔离电压 3 qpd 表征电荷 4 CIO 栅电容, 输入到输出 5 RIO 绝缘电阻 5 Objective 测试条件 测量输入端至输出端，隔空最短距离 测量输入端至输出端，沿壳体最短距离 最小内部间隙 （内部距离) DIN EN 60112 (VDE 0303-11); IEC 60112 依据 IEC 60664-1 额定市电电压≤ 300 VRMS 额定市电电压≤ 400 VRMS 额定市电电压 ≤ 600 VRMS 交流电压(双极) 交流电压; 时间相关的介质击穿 (TDDB) 测试 直流电压 VTEST = VIOTM, t = 60 s (认证); VTEST = 1.2 × VIOTM, t= 1 s (100% 产品测试) 测试方法 依据 IEC 60065, 1.2/50 μs 波形, VTEST = 1.6 × VIOSM (生产测试) 方法 a，输入/输出安全测试子类 2/3 后， Vini = VIOTM, tini = 60 s; Vpd(m) = 1.2 × VIORM, tm = 10 s 方法 a，环境测试子类 1 后， Vini = VIOTM, tini = 60 s; Vpd(m) = 1.6 × VIORM, tm = 10 s Method b1, 常规测试 (100% 生产测试) 和前期 预处理 (抽样测试) Vini = 1.2 × VIOTM, tini = 1 s; Vpd(m) = 1.875 × VIORM, tm = 1 s VIO = 0.4 × sin (2πft), f = 1 MHz VIO = 500 V, TA = 25°C VIO = 500 V, 100°C ≤ TA ≤ 125°C VIO = 500 V at TS = 150°C 污染度 数值 G S 8 4 8 4 14 14 >600 >600 I I I-IV I-III I-IV I-III I-III n/a 单位 mm mm μm V 849 600 849 565 400 565 VPK VRMS VDC 7070 5300 VPK 6250 5000 VPK ≤5 ≤5 ≤5 ≤5 ≤5 ≤5 ~0.5 >1012 >1011 >109 2 ~0.5 >1012 >1011 >109 2 pF 5000 3750 VRMS pC Ω UL 1577 VISO 最大隔离电压 VTEST = VISO , t = 60 s (认证), VTEST = 1.2 × VISO , t = 1 s (100%生产测试) 备注: 1. 根据应用的特定设备隔离标准应用爬电距离和间隙要求。 注意保持电路板设计的爬电距离和间隙距离，以确保印刷电路板上隔离 器的安装焊盘不会缩短该距离。 在某些情况下印刷电路板上的爬电距离和间隙变得相等。 诸如在印刷电路板上插入凹槽的技术 用于帮助增加这些规格。 2. 该标准仅适用于安全等级内的安全电气绝缘。 应通过适当的保护电路确保符合安全等级。 3. 测试在空气或油中进行，以确定隔离屏障的固有浪涌抗扰度。 4. 表征电荷是由局部放电引起的放电电荷(pd)。 5. 栅两侧的所有引脚连接在一起，形成双端子器件 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 7 CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective 6.7. 安全相关认证 VDE(申请中) 根据 DIN V VDE V 088411:2017-01 认证 6.8. CSA(申请中) 根据 IEC60950-1, IEC 62368-1 和 IEC 60601-1 认证 UL(申请中) UL1577 器件认证程序认 证 CQC(申请中) 根据 GB4943.1-2011 认 证 TUV(申请中) 根据 EN61010-1:2010 (3rd Ed)和 EN 609501:2006/A2:2013 认证 电气特性 除非有额外说明，本表格数据均为建议工作条件下的测试结果。 参数 仅A侧 VILTA VIHTA VHYSA VOLA SDAA 和 SCLA 的低电平输入阈值 SDAA 和 SCLA 的高电平输入阈值 输入阈值迟滞 低电平输出电压 1 ΔVOITA 低电平输出电压和高电平输入阈值差值 1,2 仅B侧 VILTB VIHTB VHYSB VOLB 测试条件 最小值 典型值 最大值 单位 500 600 60 550 700 0.5mA≤(ISDAA 和 ISCLA) ≤3.5mA 450 500 40 650 mV mV mV mV 0.5mA≤(ISDAA 和 ISCLA) ≤3.5mA 50 VIHTB - VILTB 1.0 1.4 0.30 VIHTA - VILTA SDAB 和 SCLB 的低电平输入阈值 SDAB 和 SCLB 的高电平输入阈值 输入阈值迟滞 低电平输出电压 0.5mA≤(ISDAA 和 ISCLA) ≤35mA 800 mV 1.23 1.67 0.44 1.4 1.9 0.50 0.4 V V V V 1 μA A 和 B 两侧 |IL| SDAA, SDAB, SCLA, SCLB 的输入漏电流 VSDAA = VSCLA = VDDA VSDAB = VSCLB = VDDB CI SDAA, SDAB, SCLA, SCLB 的到地输入电容 3 pF CMTI 共模瞬变抗干扰度 见图 7-3 100 150 kV/μs VDDUV 欠压保护阈值电压 3 1.95 2.24 2.375 V 备注: 1. 本参数不适用于 CA-IS3021 芯片，因为 CA-IS3021 芯片的 SCL1 脚为单向传输脚。 2. ΔVOIT1 = VOLA - VIHA，该参数表示的是双向传输通道的低电平输出电压和高电平输入电压阈值的最小差值。 3. 芯片任何一个电源电压小于欠压保护的最小阈值均会导致芯片进入欠压保护模式。当且仅当两侧电源电压均大于欠压保护的最大阈值时才 能保证芯片的正常工作。 8 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3020, CA-IS3021 上海川土微电子有限公司 6.9. 功耗特性 Objective 除非有额外说明，本表格数据均为建议工作条件下的测试结果。测试电路详见图 7-1 参数 3 V ≤ VDDA, VDDB ≤ 3.6 V CA-IS3020 CA-IS3021 测试条件 电源电流 最小值 典型值 最大值 单位 VSDAA = VSCLA = GNDA; VSDAB = VSCLB = GNDB; R1 = R2 = OPEN; C1 = C2 = OPEN VSDAA = VSCLA = VDDA; VSDAB = VSCLB = VDDB; R1 = R2 = OPEN; C1 = C2 = OPEN VSDAA = VSCLA = GNDA; VSDAB = VSCLB = GNDB; R1 = R2 = OPEN; C1 = C2 = OPEN VSDAA = VSCLA = VDDA; VSDAB = VSCLB = VDDB; R1 = R2 = OPEN; C1 = C2 = OPEN IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 3.4 3.0 2.2 1.9 2.9 2.4 1.7 1.8 5.1 4.6 3.4 2.9 4.4 3.7 2.6 2.8 mA VSDAA = VSCLA = GNDA; VSDAB = VSCLB = GNDB; R1 = R2 = OPEN; C1 = C2 = OPEN VSDAA = VSCLA = VDDA; VSDAB = VSCLB = VDDB; R1 = R2 = OPEN; C1 = C2 = OPEN VSDAA = VSCLA = GNDA; VSDAB = VSCLB = GNDB; R1 = R2 = OPEN; C1 = C2 = OPEN VSDAA = VSCLA = VDDA; VSDAB = VSCLB = VDDB; R1 = R2 = OPEN; C1 = C2 = OPEN IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 3.5 3.1 2.3 2.0 3.0 2.5 1.8 1.9 5.2 4.7 3.5 3.0 4.5 3.8 2.7 2.9 mA 4.5 V ≤ VDDA, VDDB ≤ 5.5V CA-IS3020 CA-IS3021 6.10. 时序滤波特性 tSP 输入信号尖峰消除滤波 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 最小值 10 典型值 25 最大值 单位 ns 9 CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective 6.11. 开关特性 除非有额外说明，本表格数据均为建议工作条件下的测试结果。 参数 3 V ≤ VDDA, VDDB ≤ 3.6 V tf1 输出信号下降时间（SDAA, SCLA） tf2 输出信号下降时间 （SDAB, SCLB） tPLHA-B A 侧到 B 侧，信号上升沿传输时延 tPHLA-B A 侧到 B 侧，信号下降沿传输时延 PWDA-B 脉宽失真，| tPLHA-B - tPHLA-B | 1 B 侧到 A 侧，信号上升沿传输时延 tPHLB-A1 B 侧到 A 侧，信号下降沿传输时延 PWDB-A1 脉宽失真，| tPLHA-B - tPHLA-B | tPLHB-A tLOOPA1 A 侧环路传输时延 测试条件 见图 7-1 R1 = 953Ω C1 = 40pF 见图 7-1 R2 = 95.3Ω C2 = 400pF 见图 7-1 R1 = 953Ω R2 = 95.3Ω C1 = C2 = 10pF 见图 7-2 R1 = 953Ω C1 = 40pF R2 = 95.3Ω C2 = 400pF 最小值 典型值 最大值 0.7 VDDA 到 0.3 VDDA 15 29 47 0.9 VDDA 到 900mV 24 41 62 0.7 VDDB 到 0.3 VDDB 2 4 7 0.9 VDDB 到 400mV 5 9 19 0.55V 到 0.7 VDDB 90 135 0.7V 到 0.4V 64 120 25 46 0.4 VDDB 到 0.7 VDDA 50 100 0.4 VDDB 到 0.9V 72 108 23 48 161 210 0.4V 到 0.3 VDDA 单位 ns 4.5 V ≤ VDDA, VDDB ≤ 5.5 V tf1 输出信号下降时间（SDAA, SCLA） tf2 输出信号下降时间 （SDAB, SCLB） tPLHA-B A 侧到 B 侧，信号上升沿传输时延 tPHLA-B A 侧到 B 侧，信号下降沿传输时延 PWDA-B 脉宽失真，| tPLHA-B - tPHLA-B | 1 B 侧到 A 侧，信号上升沿传输时延 tPHLB-A1 B 侧到 A 侧，信号下降沿传输时延 PWDB-A1 脉宽失真，| tPLHA-B - tPHLA-B | tPLHB-A tLOOPA1 A 侧环路传输时延 见图 7-1 R1 = 1430Ω C1 = 40pF 见图 7-1 R2 = 143Ω C2 = 400pF 见图 7-1 R1 = 1430Ω R2 = 143Ω C1 = C2 = 10pF 见图 7-2 R1 = 1430Ω C1 = 40pF R2 = 143Ω C2 = 400pF 0.7 VDDA 到 0.3 VDDA 4 6 9 0.9 VDDA 到 900mV 23 37 56 0.7 VDDB 到 0.3 VDDB 1 3 5 0.9 VDDB 到 400mV 4 8 16 0.55V 到 0.7 VDDB 94 136 0.7V 到 0.4V 65 121 29 46 0.4 VDDB 到 0.7 VDDA 57 101 0.4 VDDB 到 0.9V 67 110 10 46 166 212 0.4V 到 0.3 VDDA ns 备注: 1. 本参数不适用于 CA-IS3021 芯片，因为 CA-IS3021 芯片的 SCL1 脚为单向传输脚。 10 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3020, CA-IS3021 上海川土微电子有限公司 7. 参数测量信息 Objective R1 SDA A SDA A R1 SCL A SCL A C1 C1 VDDB ISOLATION BARRIER VDDA R2 SDA B SDA B R2 SCL B SCL B GNDB GNDA C2 C2 图 7-1 测试电路 VDDA VDDB RX TX C1 ISOLATION BARRIER R1 SDA A or SCL A R2 TX tLOOPA 0.3VDDA C2 RX GNDA SDA A or SCL A (CA-IS3020) 0.4V GNDB 图 7-2 tLOOPA 测试电路以及时序波形 VDDx RX Input TX ISOLATION BARRIER 2k VDDy 2k TX + Output RX GNDx GNDy VCMT 图 7-3 共模瞬变抗扰度测试电路 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 11 CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective 8. 详细说明 8.1. 隔离 I2C 背景 I2C 总线被广泛应用于多种工业应用场合，其中的很多应用场景要求 I2C 总线接口具有电气隔离消除地回路的安全 隔离特性。I2C 总线包含两个开漏结构的双向通信接口，串行时钟线（SCL）和串行数据线（SDA），支持数据和时钟在 一个主机和多个从机之间传输。主机通过控制串行时钟线（SCL）控制总线时序，同时数据在主机和从机之间通过串行 数据线（SDA）进行传输。 不同于单向传输数据的标准数字隔离器，I2C 接口隔离器需要工作在双向通讯工作模式下。如果简单的将两个方向 相反的单向数字隔离通道并联，组成双向通讯隔离器，总线上会产生低电平死锁的情况。虽然这个问题可以通过添加 外围的防死锁电路解决，但是这会增加系统方案的器件数量、面积和成本。CA-IS302x 系列产品提供了单芯片的隔离 I2C 解决方案，除了芯片电源和地之间的去耦电容和 I2C 总线上的上拉电阻以外，不需要其他外围器件；同时芯片两侧 的逻辑输入以及输出驱动通过片上 SiO2 实现了高达 5kVRMS 的安全的电气隔离。 8.2. 功能框图 VDDA VDDB RX TX SDA A SDA B Vref RX SCL A ISOLATION BARRIER TX TX GNDA RX TX SCL B RX GNDB Vref 图 8-1 CA-IS3020 功能框图 VDDA VDDB RX TX Vref SCL A TX ISOLATION BARRIER SDA A TX SDA B RX RX GNDA SCL B GNDB 图 8-2 CA-IS3021 功能框图 12 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective 2 8.3. I C 功能实现 CA-IS302x 系列 I2C 接口隔离器产品内部将双向 SCL / SDA 数据线分为两个单向的数字信号传输通道。每个数字通道 的输出驱动均为兼容 I2C 的开漏输出。CA-IS302x 芯片的 A 侧连接 I2C 总线上的低电容节点，最大支持 40pF 负载电容； B 侧连接 I2C 总线上的高电容节点，最大支持 400pF 负载电容。芯片内部具有防止 I2C 总线死锁电路，该电路将芯片 A 侧的 SCL / SDA 输出低电平电压抬升至大约 700mV；同时芯片 A 侧逻辑输入由内部迟滞比较器进行判决，判定 A 侧低 电平是由 SDA 总线直接下拉的不超过 400mV 的输入低电平，还是经过 A 侧输出驱动抬升 700mV 的输出低电平，以此 来判定此时 SCL / SDA 线上的信号传输方向。 8.4. 特性描述 CA-IS302x 系列产品通道特性、耐压特性以及数据速率特性详见表 8-1。 表 8-1 芯片特性描述 芯片名称 CA-IS3020 CA-IS3021 通道方向 双向通道（SCL） 双向通道（SDA） 单向通道（SCL） 双向通道（SDA） 隔离耐压等级 1 最大数据传输速率 5000 VRMS 7071 VPK 1MHz 备注: 1. 详细描述详见“隔离特性”节。 8.5. 输入输出功能真值表 CA-IS302x 系列产品输入输出真值表详见表 8-2 表 8-2 芯片输入输出功能真值表 1 电源状态 VDDA 或 VDDB < 2.10V VDDA 和 VDDB > 2.24V VDDA 和 VDDB > 2.24V VDDA 和 VDDB > 2.24V 输入 X L H Z2 输出 Z L Z ? 备注: 1. H 表示高电平，L 表示低电平，Z 表述高阻态，X 表述无关，？表示不定态。 2. 正常工作状态下 I2C 系统的 SDA 和 SCL 线需要电阻上拉到 VDD，正常工作状态下不会出现该情况。 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 13 CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective 9. 典型应用 CA-IS3020 和 CA-IS3021 I2C 接口隔离芯片的典型应用原理图分别如图 9-1 和图 9-2 所示。其中 VDDA 和 VDDB 的电 源电压建议在 3V~5.5V 之间，同时建议在 VDDA 和 GNDA 之间以及 VDDB 和 GNDB 之间加入 0.1μF 的去耦电容，用以保 证芯片的稳定供电以及数据的稳定传输。0.1μF 的去耦电容距离芯片的 VDDA / VDDB 电源引脚要尽可能近，建议控制 在 2mm 以内。 芯片 A 侧信号 SDA A / SCL A 线的负载电容不大于 40pF，芯片 B 侧信号 SDA B / SCL B 线的负载电容不大于 400pF； 芯片 A 侧信号 SDA A / SCL A 线的最大电流下拉能力为 3.5mA，因此能挂载的最小上拉电阻要保证上拉电流不大于 3.5mA；芯片 B 侧信号 SDA B / SCL B 线的最大电流下拉能力为 35mA，因此能挂载的最小上拉电阻要保证上拉电流不大 于 35mA；芯片 A 侧和 B 侧芯片 SDA / SCL 线上所能挂载的最大上拉电阻，要依据实际应用中的负载电容以及信号所需 的上升时间而定。 CA-IS3020 2mm Max 2mm Max VDD A RX 1 TX VDD B 8 0.1μ 0.1μ SDA A 2 TX 1k SCL A GND A 3 RX 4 TX ISOLATION BARRIER 1k 1k SDA B 7 RX 1k TX 6 RX 5 Side A SCL B GND B Side B 图 9-1 CA-IS3020 隔离 I2C 芯片典型应用原理图 CA-IS3021 2mm Max VDD A RX 1 2mm Max TX 0.1μ 0.1μ 2 TX 1k SCL A 3 GND A TX ISOLATION BARRIER 1k SDA A VDD B 8 1k 1k SCL B 6 RX 4 5 Side A SDA B 7 RX GND B Side B 图 9-2 CA-IS3021 隔离 I2C 芯片典型应用原理图 14 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3020, CA-IS3021 上海川土微电子有限公司 10. 封装信息 Objective 10.1. SOIC8 宽体外形尺寸 下图说明了 CA-IS302x 系列隔离 I2C 芯片采用 SOIC8 宽体封装大小尺寸图和建议焊盘尺寸图。尺寸以毫米为单位。 5.95 5.75 8 0.60 1.27 5 2.00 7.60 7.40 11.75 11.25 10.90 PIN I ID 1 4 TOP VIEW RECOMMENDED LAND PATTERN 1.07 2.386 0.97 2.186 2.80 2.35 0.51 0.31 1.27BSC FRONT VIEW Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 0.46 0.36 1.0 0.50 8° 0° 2.0REF LEFT-SIDE VIEW 15 CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective 10.2. SOIC8 窄体外形尺寸 下图说明了 CA-IS302x 系列隔离 I2C 芯片采用 SOIC-8 窄体封装大小尺寸图和建议焊盘尺寸图。尺寸以毫米为单位。 5.00 4.80 8 0.60 1.27 5 2.00 4.00 3.80 5.40 6.20 5.80 PIN I ID 1 4 TOP VIEW RECOMMENDED LAND PATTERN 0.70 1.75 0.50 1.25 0.50 0.25 1.80 1.35 0.51 0.306 0.25 0.10 1.27BSC 8° 0° 0.80 0.30 1.04REF FRONT VIEW 16 LEFT-SIDE VIEW Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3020, CA-IS3021 上海川土微电子有限公司 TAPE AND REEL INFORMATION Objective TAPE DIMENSIONS REEL DIMENSIONS A0 B0 K0 W P1 Dimension designed to accommodate the component width Dimension designed to accommodate the component length Dimension designed to accommodate the component thickness Overall width of the carrier tape Pitch between successive cavity centers QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE *All dimensions are nominal Device CA-IS3020S CA-IS3020G CA-IS3021S CA-IS3021G Package Type Package Drawing Pins SPQ SOIC SOIC SOIC SOIC S G S G 8 8 8 8 2500 1000 2500 1000 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 Reel Diameter (mm) 330 330 330 330 Reel Width W1 (mm) 12.4 16.4 12.4 16.4 A0 (mm) B0 (mm) K0 (mm) P1 (mm) W (mm) Pin1 Quadrant 6.5 12.05 6.5 12.05 5.4 6.15 5.4 6.15 2.1 3.3 2.1 3.3 8.0 16.0 8.0 16.0 12.0 16.0 12.0 16.0 Q1 Q1 Q1 Q1 17 CA-IS3020, CA-IS3021 上海川土微电子有限公司 Objective 重要声明 上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保 留因技术革新而改变上述资料的权利。 Chipanalog 产品全部经过出厂测试。 针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog 对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。 除此之外不得复制或展示所述资源， 如 因使用所述资源而产生任何索赔、 赔偿、 成本、 损失及债务等， Chipanalog 对此概不负责。 商标信息 Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。 http://www.chipanalog.com 18 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司