K510-CORE-V1.2

K510 Core 核心模组 数据手册 Copyright © 2021 Canaan Inc. K510 Core 核心模组数据手册 免责声明 您购买的产品、服务或特性等应受嘉楠公司商业合同和条款的约束，本文档中描述的全部或部分 产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，嘉楠公司对本文档内 容不做任何明示或默示的声明或保证。由于产品版本升级或其他原因，本文档内容会不定期进行 更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明 示或暗示的担保。 商标声明 Canaan 图标、嘉楠和嘉楠其他商标均为嘉楠捷思信息技术有限公司的商标，并归嘉楠股份有限 公司所有。本文档提及的其他所有商标或注册商标，由各自的所有人拥有。 版权所有©嘉楠股份有限公司 本文档仅适用 K510 平台开发设计，非经本公司书面许可，任何单位和个人不得擅自摘抄、复制 本文档内容的部分或全部应用于非 K510 平台开发应用。 12-Aug-2021 2 K510 Core 核心模组数据手册 前言 文档目的 本文档主要介绍K510处理器硬件设计的要点及注意事项，旨在帮助您缩短产品的设计周期、提高 产品的设计稳定性及降低故障率。 请参考本指南的要求进行硬件设计，同时尽量使用K510发布的相关核心模板。如因特殊原因需要 更改，请严格按照高速数字电路设计要求进行更改。 目标读者 本文档主要适用于以下工程师： ⚫ 产品软硬件开发工程师 ⚫ 技术支持工程师 ⚫ 测试工程师 12-Aug-2021 3 K510 Core 核心模组数据手册 修订记录 修订版本 说明 修订日期 V 1.0.0 初次正式发版 20220115 12-Aug-2021 4 K510 Core 核心模组数据手册 1 系统概述 1.1 概述 K510 Core 核心模组是针对嘉楠科技（NASDAQ：CAN）Kendryte®系列 AIOT 芯片中的 最新一代 SoC 产品 K510 进行封装的产品。该模组设计为小尺寸板卡，预留 B2B 连接器引出全部 的功能接口。内置新一代 KPU（Knowledge Process Unit）智能计算单元，具备 2.5TOPS 的多 种精度 AI 算力，广泛支持通用的 AI 计算框架。该芯片同时具备丰富多样的外设接口，以及 DSP、 2D 等多个标量、向量、图形等专用硬件加速单元，可以对多种图像、视频、音频、AI 等多样化 计算任务进行全流程计算加速，具备低延迟、高性能、低功耗、快速启动、高安全性等多项特性。 K510 Core 核心模组可被用于各类智能硬件产品，如智能门锁、家庭智能安全摄像机、词典 笔、支付识别、3D 结构光视觉模组、无人机、交互型机器人、智能家电、智能玩具、智能制造、 智能座舱等众多领域。 12-Aug-2021 5 K510 Core 核心模组数据手册 1. 禁止带电插拔核心模组及外围模块！ 2. 禁止在没有经释放静电或无静电防护的措施下直接操作本产品。 3. 禁止使用有机溶剂或者腐蚀性液体清洗本产品。 4. 禁止进行敲打、扭曲等可能造成物理损伤的操作。 1. 请注意对人体进行静电释放后，再操作本产品，建议佩戴静电手环。 2. 操作前请确认底板的供电电压和适配器电压在本文档所描述的允许范围内。 3. 设计前请务必阅读本文档及工程文件中的注意事项。 4. 注意产品在高温、高湿、高腐蚀环境下使用需要进行散热、排水、密封等特殊处理。 5. 请勿自行维修、拆解，否则将无法享受免费的售后服务。 12-Aug-2021 6 K510 Core 核心模组数据手册 1.2 芯片框图 关于 K510 功能详情，参考《K510 Full Datasheet》。 12-Aug-2021 7 K510 Core 核心模组数据手册 1.3 应用框图 K510 Core 核心模组的设计框图如上图所示，将 K510 芯片、LPDDR、eMMC 和电源等进 行了封装，降低硬件方面的开发难度。K510 芯片的功能和引脚等资源，通过两个板对板连接器引 出，在应用时，只需要根据参考方案设计针对特定场景的底板即可。参考应用框图如下所示。 12-Aug-2021 8 K510 Core 核心模组数据手册 2 资源 2.1 硬件参数 12-Aug-2021 9 K510 Core 核心模组数据手册 2.2 软件参数 a) 操作系统 b) u-boot c) eMMC 驱动 d) 以太网驱动 e) 摄像头驱动 f) 显示屏驱动 g) 触摸驱动 h) 音频驱动 i) USB host 驱动 j) SPI、I2C、UART 驱动 k) 其他外设驱动 12-Aug-2021 10 K510 Core 核心模组数据手册 3 核心模组封装信息 K510 Core 核心模组的机械尺寸尺寸为 60x38mm，预留四个机械固定孔 M2，用于核心模 组和拓展底板的紧固连接。 12-Aug-2021 11 K510 Core 核心模组数据手册 K510 Core 核心模组采用了防反插设计，引出管脚的两个板对板连接器为一公一母，在底板 设计时，需要严格按照对应的连接器要求选择和放置。 连接器管脚间距为 0.5mm，双排 100P 分布，详细封装信息可参考连接器对应的规格手册。 型号：公头 LB265-G100P-BOR、母头 LG265-G100S-BOR 12-Aug-2021 12 K510 Core 核心模组数据手册 4 电气与性能参数 12-Aug-2021 13 K510 Core 核心模组数据手册 5 系统配置 5.1 供电 K510 Core 核心模组板内已包含针对 K510 芯片和 DDR 所需的各部分电源的 LDO 和 DCDC，使用时只需要在外部提供 5V 稳定的输入即可。 5.2 复位电路 K510 Core 核心模组已设计上电复位，所有外部电源准备完成后，释放复位信号，系统开始 启动。如有需要，可在底板设计按键复位电路，参考下图所示。 底板“按键复位”的设计参考电路 12-Aug-2021 14 K510 Core 核心模组数据手册 5.3 启动方式配置 K510 Core 核心模组的系统启动引导顺序由 boot_ctl0 ， boot_ctl1 来决定。 在核心模组上，已默认配置了 eMMC，boot_ctl0 和 boot_ctl1 连接了上拉电阻，在底板设 计时，如果需要选择其他启动方式，只需要通过拨码开关等，连接到 GND 即可，参考下方电路 进行设计。 核心模组默认的启动模式配置 底板“启动模式配置”的设计参考电路 12-Aug-2021 15 K510 Core 核心模组数据手册 6 连接器引脚定义 K510 CORE 核心模组按照 K510 芯片的功能和引脚定义，将全部的接口通过两个 100pin 的 板对板连接器引出，用户可参考配套的评估板进行二次开发，减少产品开发过程中驱动部分的二 次调试，加快产品和原型机开发速度。为保证产品设计具有良好的兼容性和稳定性，请务必按照 本文档的描述和定义进行设计。 核心模组对外引出连个连接器，共 200pin 脚。每个连接器的管脚定义如下表所示。 连接器 J1 引脚定义 编号 12-Aug-2021 网络 电平 编号 网络 电平 16 K510 Core 核心模组数据手册 12-Aug-2021 17 K510 Core 核心模组数据手册 连接器 J2 引脚定义 编号 12-Aug-2021 网络 电平 编号 网络 电平 18 K510 Core 核心模组数据手册 12-Aug-2021 19 K510 Core 核心模组数据手册 注： 1. VADJ_0、VADJ_1、VADJ_2、VADJ_4、VADJ_6、VADJ_7 用来配置对应 BANK 的电源域电压。 2. VADJ_1V8 和 VADJ_3V3 为核心板内部的两个电压，用来对 VADJ_*管脚进行配 置的，不要用作其他用途。 3. 在对某个 BANK 内的管脚资源进行使用时注意对应的电源域电压。 12-Aug-2021 20 K510 Core 核心模组数据手册 7 高速 PCB 设计建议 7.1 USB2.0 设计 阻抗控制：差分 90 Ω 差分对内 skew 不超过 4 ps，PCB 走线总长不超过 6 inches，最大允许过孔数量不 超过 6 个。 7.2 MIPI 设计 阻抗控制：MIPI_DSI 差分 100 Ω，MIPI_CSI 差分 100 Ω。 走线不超过 10cm，线对之内等长控制在 0.3 mm, 线对与线对之间等长控制在 3mm。 7.3 MAC 设计 EMAC_TX 组内等长要求：+/-50mil EMAC_TX 组内等长要求：+/-50mil 12-Aug-2021 21