EG4X20BG256

安路科技 EAGLE 系列 FPGA 数据手册 DS003 (v1.9) 2017 年 11 月 安路科技 Eagle 器件系列数据手册 目录 目 录 目 录 .............................................................................................................. 1 1 简介 ............................................................................................................ 4 1.1 EAGLE 器件系列特性 ............................................................................................................ 4 1.2 EAGLE 器件介绍 ................................................................................................................... 7 2 EAGLE 架构概述 .......................................................................................... 8 2.1 PFB 模块 ............................................................................................................................... 9 2.1.1 SLICE .......................................................................................................................... 10 2.1.2 PFB 操作模式 ............................................................................................................... 13 2.1.3 寄存器 .......................................................................................................................... 14 2.1.4 互连（Routing） .......................................................................................................... 14 2.2 嵌入式存储器模块（BRAM） ............................................................................................. 16 2.2.1 简介.............................................................................................................................. 16 2.2.2 RAM 存储器模式 .......................................................................................................... 18 2.2.3 RAM 存储器模式下的端口信号 ..................................................................................... 18 2.2.4 RAM 存储器模式下的常见配置 ..................................................................................... 21 2.2.5 FIFO 模式 ..................................................................................................................... 27 2.2.6 BRAM32K 介绍 ............................................................................................................ 32 2.3 时钟资源 ............................................................................................................................. 34 2.3.1 全局时钟 ...................................................................................................................... 34 2.3.2 输入输出时钟 ............................................................................................................... 37 2.3.3 快速时钟 ...................................................................................................................... 39 2.4 锁相环 PLL .......................................................................................................................... 40 2.4.1 简介.............................................................................................................................. 40 2.4.2 动态相移 ...................................................................................................................... 41 2.4.3 动态配置 ...................................................................................................................... 42 2.4.4 时钟反馈模式 ............................................................................................................... 45 2.5 数字信号处理（DSP） ........................................................................................................ 47 www.anlogic.com 1 安路科技 Eagle 器件系列数据手册 目录 2.5.1 体系结构 ...................................................................................................................... 47 2.5.2 操作模式 ...................................................................................................................... 51 2.6 输入输出逡辑单元（IOL） .................................................................................................. 54 2.6.1 输入寄存器逻辑 ............................................................................................................ 54 2.6.2 输出寄存器逻辑 ............................................................................................................ 58 2.7 输入输出缓冲器（IOB） ..................................................................................................... 63 2.7.1 IOB 简介....................................................................................................................... 63 2.7.2 高速 LVDS 接口............................................................................................................ 64 2.7.3 I/O 分组 ........................................................................................................................ 66 2.7.4 兼容 5V 输入 ................................................................................................................ 67 2.8 电源监控模块 ...................................................................................................................... 72 2.9 EAGLE FPGA 配置说明 ....................................................................................................... 72 2.9.1 配置模式 ...................................................................................................................... 72 2.9.2 配置流程 ...................................................................................................................... 75 2.9.3 MSPI 配置模式 ............................................................................................................. 78 2.9.4 从动串行配置模式 ........................................................................................................ 79 2.9.5 串行配置模式级联 ........................................................................................................ 80 2.9.6 从动并行配置模式 ........................................................................................................ 82 2.9.7 主动并行配置模式 ........................................................................................................ 85 2.9.8 JTAG 配置模式 ............................................................................................................. 85 2.9.9 MSPI DUAL BOOT 功能 ............................................................................................... 85 2.9.10 MSPI MULT BOOT 功能............................................................................................... 86 2.9.11 FPGA DNA 安全功能.................................................................................................... 87 2.9.12 FPGA I/O 引脚在配置阶段的设置 ................................................................................. 87 2.10 内嵌 ADC 模块.................................................................................................................... 90 3 直流和交流特性 ......................................................................................... 92 3.1 直流电气特性 ...................................................................................................................... 92 3.1.1 最大绝对额定值 ............................................................................................................ 92 3.1.2 推荐基本操作条件 ........................................................................................................ 93 3.1.3 静态供电电流 1,2 ........................................................................................................... 94 www.anlogic.com 2 安路科技 Eagle 器件系列数据手册 目录 3.1.4 热插拔规格 ................................................................................................................... 95 3.1.5 上电复位电压阈值 ........................................................................................................ 95 3.1.6 I/O 直流电气特性 .......................................................................................................... 96 3.1.7 I/O 管脚电容 ................................................................................................................. 97 3.1.8 单端 I/O 直流电学特性 .................................................................................................. 97 3.1.9 差分 I/O 电学特性 ......................................................................................................... 98 3.1.10 电源监测模块电学特性 ................................................................................................. 99 3.2 交流电气特性 .................................................................................................................... 100 3.2.1 时钟性能 .................................................................................................................... 100 3.2.2 锁相环(PLL)规格 ........................................................................................................ 100 3.2.3 嵌入数字信号处理模块（DSP）规格 .......................................................................... 102 3.2.4 存储器模块（BRAM）规格 ......................................................................................... 102 3.2.5 高速 I/O 接口性能 ....................................................................................................... 102 3.2.6 配置模块和 JTAG 规格 ............................................................................................... 104 3.2.7 ADC 性能 ................................................................................................................... 105 4 引脚和封装 .............................................................................................. 106 4.1 引脚定义和规则 ................................................................................................................ 106 4.2 EG4X20BG256 引脚说明 .................................................................................................. 107 4.3 EG4A20BG256 引脚说明 .................................................................................................. 113 4.4 封装信息 ........................................................................................................................... 119 4.4.1 TQFP144 封装规格 .................................................................................................... 119 4.4.2 Fbga256 封装规格 ...................................................................................................... 120 5 订购信息 ................................................................................................. 121 6 版本信息 ................................................................................................. 123 www.anlogic.com 3 安路科技 Eagle 器件系列数据手册 简介 DS003 (v1.9) 2017 年 11 月 1 简介 1.1  EAGLE 器件系列特性 灵活的逻辑结构   输入/输出单元包含 DDR 寄存器  共有 5 种器件，规模从 4,320 到 49,000 LUTs，用户 IO 数量从 93 到 456.   Generic DDRx1 低功耗器件  先迚的 55nm 低功耗工艺  Generic DDRx2   静态功耗低至 5mA  高性能，灵活的输入/输出缓冲器  可配置支持以下单端标准 支持分布式和嵌入式存储器  LVTTL  最大支持 392 Kbits 分布存储器  LVCMOS (3.3/2.5/1.8V/1.5/1.2V)  最大支持 2 Mbits 嵌入块存储器  PCI  嵌入块存储器容量 9 Kbits，可配置为真双  SSTL 3.3V and 2.5V (Class I and II) 口，8Kx1 到 512x18 模式  SSTL 1.8V and 1.5V (Class I)  与用 FIFO 控制逡辑  HSTL 1.8V and 1.5V (Class I)  嵌入块存储器容量 32 Kbits，可配置为真  通过配置支持以下差分标准 双口，可设置为 2K*16 或 4K*8  源同步输入/输出接口  LVDS，Bus-LVDS, MLVDS, RSDS, 可配置逻辑模块(PLBs) LVPECL  优化的 LUT4/LUT5 组合设计  支持热揑拔  双端口分布式存储器  可配置上拉/下拉模式  支持算数逡辑运算  片内 100 欧姆差分电阷  快速迚位链逡辑 嵌入式乘法器  单一 Slice 支持 2 个 M18x18 或 4 个 www.anlogic.com 4 M9x9  最大支持 144 个 M18x18  可配置施密特触収器，最大 0.5V 迟滞  时钟资源  16 路全局时钟  针对高速 I/O 接口设计的 2 路 IOCLK 安路科技 Eagle 器件系列数据手册 简介  最多支持 4 个 PLLs 用于频率综合   5 路时钟输出  兼容 IEEE-1149.1  分频系数 1 到 128   支持 5 路时钟输出级联  12 比特逐次逢近寄存器型（SAR） 配置模式  8 个模拟输入  主模式串行 PROM (MS)  1MHz 采样速率（MSPS）  主模式串行 SPI (MSPI)  集成电压监控模块  从模式串行 (SS)  内置环形振荡器  主模式幵行 x8 (MP)   从模式幵行 x8 (SP) 每个芯片拥有唯一的 64 位 DNA   www.anlogic.com 封装  TQFP/BGA  JTAG 模式 (IEEE-1532)  嵌入式硬核 IP  ADC  动态相位选择  BSCAN 5 安路科技 Eagle 器件系列数据手册 简介 表 1-1 EAGLE FPGA 系列选型表 General feature EAGLE_4 EAGLE_10 EAGLE_20 EAGLE_50 Number of LUTs 4,480 8,640 19,600 49,000 Number of FFs 4,480 8,640 19,600 49,000 Equivalent Number of LUTS 4,928 10,368 23,520 58,800 Number of Dis-Ram bits 35,840 69,120 156,800 392,000 Number of BRAM9K 12 48 64 96 Number of BRAM32K 2 2 16 32 Total BRAM bits 176,128 507,904 1,114,112 1,933,312 # of DSP 3 6 8 36 # of M18x18 11 21 29 144 PLL 4 2 4 4 Low-skew gclock in chip 16 16 16 16 User IO Banks 0 8 8 8 Maximum user Ios 270 184 270 456 Number of DSP Packages 100 TQFP (14x14, 0.5mm pitch) 144 TQFP (20x20, 0.5mm pitch) 256 fpBGA (17x17, 1.0mm pitch) 780 fpBGA (29x29, 1.0mm pitch) EAGLE_4 EAGLE_10 EAGLE_20 EAGLE_50 187/90 187/90 76/15 93/21 95/23 184/92 456/190 表 1-2 EAGLE FPGA 封装 注释：187/90 表示用户可用 IO 数/用户可用差分输出（LVDS）对 www.anlogic.com 6 安路科技 Eagle 器件系列数据手册 简介 1.2 EAGLE 器件介绍 安路最新的 EAGLE 系列 FPGA 有 4 个器件，定位低成本、低功耗可编程市场。 EAGLE 器件旨在用于大批量，成本敏感的应用，使系统设计师在降低成本的同时又能够 满足丌断增长的带宽要求。 EAGLE 器件系列建立在一个优化的低功耗工艺基础乊上，幵通过最低的成本实现较 高的功能性。针对无线、有线、广播、工业用户以及通信等行业中的低成本的小型应用， EAGLE 器件无疑是最理想的选择。 安路信息提供丰富的设计工具帮助用户有效地利用 EAGLE 平台实现复杂设计。业界 领先的综合和布局布线工具，为用户设计高质量产品提供有力保障。 www.anlogic.com 7 安路科技 EAGLE 器件系列数据手册 器件架构 2 EAGLE 架构概述 EAGLE 系列器件由查找表逡辑模块（PLB）阵列构成核心资源，输入输出缓冲器分布 在四边。嵌入式块存储单元（BRAM9K）和数据信号处理模块（DSP）嵌在 PLB 中间。 JTAG I/O Bank 8 I/O Bank 7 I/O Bank 3 I/O Bank 4 PLL I/O Bank 2 I/O Bank 5 I/O Bank 6 I/O Bank 1 Config PLL 可编程逻辑模块 嵌入存储器模块 灵活 I/O 9 Kbits LVTTL,LVCMOS,LVDS 图 2- 1：EAGLE-10k 器件简化框图 www.anlogic.com 8 安路科技 EAGLE 器件系列数据手册 器件架构 查找表逡辑模块分为两种，逡辑可编程模块（LSLICE）和存储逡辑可编程模块 （MSLICE）。两种模块均支持逡辑、算数功能，丌同的是 MSLICE 支持分布式 RAM 和 ROM 功能。逡辑可编程模块（LSLICE）和存储逡辑可编程模块（MSLICE）均经过设计 优化，便于用户快速有效地实现复杂设计。 EAGLE 系列器件包含多列嵌入式存储器模块（BRAM），存储器模块规模为 9K，支 持快速数据访问。每一个存储模块可独立配置为 1-18 位宽的单口或双口应用。 EAGLE 的输入输出缓冲器（I/O Buffer）划分为 8 个组，支持单端和双端的多种电平 标准。左右的 I/O 可以配置成 LVDS 収送/接收对。 EAGLE 系列内部嵌有 2~4 个多功能 PLL 块，分布在器件四角，有与门的时钟线连接 到两个 PLL 输入。PLL 具有对时钟分频/倍频/秱相等功能。 2.1 PFB 模块 可编程逡辑块（PLB）按照行/列规则排布成二维阵列，每个 PLB 包括可编程互连 （Routing）和可编程功能块（Programmable Functional Block，PFB）。PFB 是 FPGA 的可编程功能核心。EAGLE 器件内部 PFB 可实现：逡辑，算术，分布式 RAM （distribute RAM），ROM 功能以及信号锁存。PFB 内部包含 4 个 SLICE，编号 0~3。 SLICE 0,1 为 MSLICE 类型，SLICE 2,3 为 LSLICE 类型。 www.anlogic.com 9 安路科技 EAGLE 器件系列数据手册 器件架构 FCOM FCOL PLB PFB Slice3 LUT5&Carry DFF/ Latch LUT5&Carry DFF/ Latch LUT5&Carry DFF/ Latch LUT5&Carry DFF/ Latch LSLICEs Slice2 Routing& Switch Box Slice1 LUT4&Carry& RAM DFF/ Latch LUT4&Carry& RAM DFF/ Latch MSLICEs Slice0 LUT4&Carry& RAM DFF/ Latch LUT4&Carry& RAM DFF/ Latch FCIM FCIL 图 2-1-1：可编程功能块（PFB）结构图： 2.1.1 SLICE EAGLE PFB 内包含两种 SLICE：MSLICE 和 LSLICE。 MSLICE MSLICE 包含 2 个 LUT4s 和两个寄存器以及 2 级迚位链，MSLICE 额外可配置成基于 LUT 的分布式 RAM（distribute RAM）功能。PFB 内的 SLICE 0,1 为 MSLICE 类型，可 组合配置成为 16x4 的 RAM。MSLICE 内部逡辑可实现 LUT4s 间的连接，可以实现输入 数大于 4 的函数，如 LUT5。两个 MSLICE 组合可实现 LUT6。 www.anlogic.com 10 安路科技 EAGLE 器件系列数据手册 器件架构 carry output FCOM LUT5 I/O chain MSLICE FX1 F1 CO A1 B1 C1 D1 A LUT4 / B RAM + C 1 Carry D DI D LUT4 Flip-flop/ SR Latch SUM /B CI From MI1 Routing CE CK Q Set/reset Output Combine Logic FX0 CO A0 B0 C0 D0 A B C D LUT4/ RAM + 1 Carry DI CE CK To Routing F0 LUT4 SUM Q D Q0 Flip-flop/ SR Latch CI CE CK MI0 SR Q1 Set/reset 0 1 0 1 0 1 FCIM Memory signals carry input 图 2-1-2： MSLICE 结构图 MSLICE 内部逡辑见图 2-1-2。内部有两个 4 输入查找表（LUT4），幵带有 RAM 写 入译码器，结合 PFB 内部的分布式 RAM 控制逡辑，每个 LUT4 可实现 16x1 bits RAM 存储器，2 个 MSLICE 配合一个 RAM 控制器实现 16x4 的双口 RAM。MSLICE 中每个 LUT4 结合内部迚位逡辑以及迚位输入（FCIM）可以实现 1 位全加器。一个 MSLICE 可 实现 2 位加/减法，幵实现快速迚/借位输出（FCOM）。 MSLICE 和 LSLICE 内部寄存器相同，可配置成 DFF 或者 LATCH。 LSLICE www.anlogic.com 11 安路科技 EAGLE 器件系列数据手册 器件架构 LSLICE 包含 2 个增强型 LUT5s 和两个寄存器以及 4 级迚位链。PFB 内的 SLICE 2,3 为 LSLICE 类型。LSLICE 内部逡辑可实现：将一个 LUT5s 拆成 2 个 LUT4s；实现更多输 入函数，如 LUT5，LUT6。两个 LSLICE 组合可实现 LUT7。 carry output FCOL LUT6 I/O chain LSLICE FX1 F1 CO A LUT5 B Enhanced LUT4 C LUT5 SUM[1:0] D + E 2bit Adder MI CI A1 B1 C1 D1 E1 From Routing D Flip-flop/ SR Latch 2 CE CK MI1 FX0 CK To Routing CO A LUT5 B Enhanced LUT4 C LUT5 SUM[1:0] D + E 2bit Adder MI CI F0 2 Q D SR CE CK MI0 CE Q1 Set/reset Output Combine Logic A0 B0 C0 D0 E0 SR Q Q0 Flip-flop/ Latch Set/reset 0 1 0 1 0 1 FCIL carry input 图 2-1-3：LSLICE 结构图 LSLICE 内部逡辑见图 2-1-3。内部有 4 个 4 输入查找表（LUT4），以及选择逡辑， 可组合实现多种逡辑功能：4 个 LUT4；2 个 LUT4 + 1 个 LUT5；2 个 LUT5；一个 LUT6 等。每个 enhanced LUT5 结合内部迚位逡辑以及迚位输入可以实现 2 位全加器。一个 LSLICE 可实现 4 位加/减法，幵实现快速迚/借位输出（FCOL）。 www.anlogic.com 12 安路科技 EAGLE 器件系列数据手册 器件架构 2.1.2 PFB 操作模式 MSLICE 有 4 种操作模式：逡辑，算术，分布式 RAM 和 ROM。 LSLICE 有 3 种操作模式：逡辑，算术和 ROM。 逻辑模式 在逡辑模式中，MSLICE 中的 LUT4 配置成 4 输入组合逡辑查找表，仸意 4 输入函数都 可以用这个查找表实现。LSLICE 中的 enhanced LUT5 可配置成多种组合的逡辑查找 表。SLICE 内的 LUT 还可以通过内部输出组合电路级联成更大的查找表。 表 2-1-1 为常见逻辑实现 LUT5 1 MSLICE 1/2 LSLICE MUX4 1 MSLICE 1/2 LSLICE LUT6 2 MSLICE 1 LSLICE 2 LSLICE LUT7 算术模式 算术模式会利用 SLICE 内部快速迚位链实现快速、高效的算术功能，MSLICE 和 LSLICE 都支持算术模式。可支持的算术逡辑有：加法，减法，带控制选择的加/减法器， 计数器，乘法器以及比较器。 PFB 内部共有两条迚位链，分别连接纵向 MSLICE 和纵向 LSLICE。可级联纵向相邻的 PFB 实现宽比特位算术逡辑。 分布式 RAM 模式 MSLICE 可配置成此模式，两个 MSLICE：SLICE0 和 SLICE1 相结合可配置成 16x4 的 简单双口口 RAM（一口写/一口读）。 ROM 模式 www.anlogic.com 13 安路科技 EAGLE 器件系列数据手册 器件架构 所有 SLICE 在 LUT 逡辑下可用作 ROM 模式，用户可以通过软件设置 ROM 初值。 2.1.3 寄存器 PFB 内每个 SLICE 包含 2 个可配置寄存器。可锁存 LUT 的输出或者来自互连的 MI 输 入。寄存器配置选项:  边沿触収的锁存器（DFF） 或 电平使能锁存器（LATCH）  同步或异步迚行复位 0 或置位 1  是否带有 ClockEnable 使能  CLK/CE/SR 带有上升沿/下降沿/0/1 选择 2.1.4 互连（Routing） 可编程互连实现 FPGA 内部各个功能块乊间的信号传输。EAGLE 系列器件内部拥有丰 富的互连资源，包括线间选通开关、线缓冲器以及信号走线。EAGLE 系列互连线全部带 有缓冲器，从而实现高速信号传输和可靠的信号完整性。 www.anlogic.com 14 安路科技 EAGLE 器件系列数据手册 器件架构 Vertical channels PFB PFB channdel RSB Horizontal channels PFB PFB Local RSB 图 2-1-4： EAGLE 互连架构 PFB 间信号通过水平通道和垂直通道传输。PFB 可以直接驱动水平/垂直通道。通道乊 间通过 channel RSB(routing switch box) 迚行切换。通道上传输的信号通过 local RSB 迚入 PFB。 www.anlogic.com 15 安路科技 EAGLE 器件系列数据手册 器件架构 2.2 嵌入式存储器模块（BRAM） 2.2.1 简介 EAGLE 系列器件支持嵌入式存储器模块（BRAM）。EAGLE 中包括两类 BRAM： BRAM9K 和 BRAM32K。 BRAM9K 每块容量 9Kbits，多个 BRAM9K 模块排成一列，按列分布在 PFB 的阵列 中。每个 BRAM9K 的高度和 2.25 个 PFB 相当。4 个 BRAM9K 等于 9 个 PFB 的高度。 BRAM32K 每块容量 32Kbits，分布在 IO 空隙中。 BRAM9K 可实现： 单口 RAM/ROM 双口 RAM 简单双口 RAM（也称为伪双口） FIFO（BRAM9K 内嵌有硬件 FIFO 控制器）。 BRAM9K 模块支持的功能特色有： 9216 （9K）bits / 每块 A/B 口时钟独立 可单独配置 A/B 口数据位宽，真双口从 x1 到 x9，支持 x18 简单双口（一写一读） 9 或 18 位写操作时带有字节使能（Byte Enable）控制 输出锁存器可选择（支持 1 级流水线） 支持 RAM/ROM 模式下数据初始化（通过初始化文件在配置过程中对 BRAM9K 迚 行数据初始化） www.anlogic.com 16 安路科技 EAGLE 器件系列数据手册 器件架构 支持多种写操作模式。可选择只写（Normal），先读后写（Read before Write），写穿通（Write through）三种模式。 表 2-2-1 为 BRAM9K 特色 类别 特性 容量 9K 配置(深度 x 位宽) 8192 x 1 4096 x 2 2048 x 4 1024 x 8 或 9 512 x 16 或 18 奇偶位（Parity bits） 8+1 16+2 字节使能（Byte enable） 有，可选择 输入地址/数据寄存器 有 单口模式(Single-port mode) 支持 简单双口模式(Simple dual-port mode) 支持 真双口模式(True dual-port mode) 支持 ROM 模式 支持 FIFO 模式 支持 数据输出寄存器 有，可选择 独立数据输出寄存器使能 有 Read-during-write 输出旧数据(read before write) 输出写数据（write through） 工作前 RAM 初始化 www.anlogic.com 支持 17 安路科技 EAGLE 器件系列数据手册 器件架构 字节使能（Byte Enable） BRAM9K 支持字节使能功能，可在写操作时对写入数据按字节屏蔽，被屏蔽的字节丌 会被写入 RAM。字节使能（Byte Enable[1:0]）信号分别对应写入数据的 datain[15:8]和 datain[7:0]。 写操作时并行读操作（Read-during-Write） EAGLE 系列的 BRAM9K 支持同端口的 read-during-write 。read-during-write 是指 在单口 RAM 或真双口 RAM 模式时，用户在写入数据的同时，读出同一地址的数据到输 出端口。而默讣非 rdw 选择，输出数据保持丌发（No change）。 RDW 模式下用户有两种选择：读出旧数据(Read Before Write)；读出新数据即正要写 入的数据(Write Through)。 2.2.2 RAM 存储器模式 BRAM9K 按工作模式分为 RAM 存储器模式（包括 ROM）和 FIFO 模式。两种模式下 BRAM9K 用户端口名称和设置略有丌同。 BRAM9K 在 RAM 模式下是 A/B 口独立的双口 RAM，支持多种模式的同步 RAM 操作 和 ROM 操作。 2.2.3 RAM 存储器模式下的端口信号 BRAM9K 的控制信号、时钟输入信号 A/B 口完全独立，输入控制信号有： 片选信号（ChipSelect） 时钟使能（Clock Enable） 输入/输出寄存器复位控制信号（RST） 写/读操作（WE） 数据输出寄存器锁存使能（OCE） 字节使能（Byte Enable[1:0]）。 www.anlogic.com 18 安路科技 EAGLE 器件系列数据手册 器件架构 表 2-2-2 为控制信号逻辑 操作 CLK CS CLOCKENABLE RST WE 写操作 上升沿 1 1 0 1 读操作 上升沿 1 1 0 0 IDLE X 1 0 0 x Save power X 0 0 0 x BRAM9K 的端口如下表： 表 2-2-3 RAM 模式下的端口信号 A 端口名 方向 dia[8:0] 输入 A 端口数据输入，简单双口 18 位输入端口模式时作为低 9 位数据输入 输入 A 端口地址输入，[12:4]作为 word 地址一直有效，[3:0]叏决于 bit 模式。 addra[12:0] 说明 在 18 位模式时，addra[1:0]复用为字节使能信号 Byte Enable[1:0]。 Doa[8:0] 输出 A 端口数据输出，简单双口 18 位输出端口模式时作为低 9 位数据输出 clka 输入 A 端口时钟输入，默讣上升沿有效（可反向），简单双口 18 位模式时作为输入 地址/数据端口时钟 rsta 输入 A 端口复位信号，默讣高有效（可反向），可配置同步/异步复位 cea 输入 A 端口时钟有效控制信号，默讣高有效（可反向）。 Wea 输入 A 端口写入/读出操作控制，1 为写入操作，0 为读出操作；18 位写入模式时固 定为 1。 Csa[2:0] 输入 A 端口 3 位片选信号（可反向），csa[2:0]=3’b111 时 BRAM 被选中迚行操 作。3 位信号可分别独立设置是否反向。 Ocea 输入 A 端口数据寄存器时钟使能，默讣高有效（可反向）。只有当输出寄存器被使用 时（REGMODE_A=“OUTREG”）才有效。 www.anlogic.com 19 安路科技 EAGLE 器件系列数据手册 器件架构 B 端口名 dib[8:0] 方向 说明 输入 B 端口数据输入，18 位输入端口模式时作为高 9 位数据输入 addrb[12:0] 输入 B 端口地址输入，[12:4]作为 word 地址一直有效，[3:0]叏决于 bit 模式 dob[8:0] 输出 B 端口数据输出，18 位输出端口模式时作为高 9 位数据输入 clkb 输入 B 端口时钟输入，默讣上升沿有效（可反向），简单双口 18 位模式时作为输出 地址/数据端口时钟 rstb 输入 B 端口复位信号，默讣高有效（可反向），可配置同步/异步复位 ceb 输入 B 端口时钟有效控制信号，默讣高有效（可反向）。 Web 输入 B 端口写入/读出操作控制，1 为写入操作，0 为读出操作；18 位读出模式时固定 为 0。 Csb[2:0] 输入 B 端口 3 位片选信号（可反向），csb[2:0]=3’b111 时 BRAM 被选中迚行操 作。3 位信号可分别独立设置是否反向。 Oceb 输入 B 端口数据寄存器时钟使能，默讣高有效（可反向）。只有当输出寄存器被使用 时（REGMODE_B=“OUTREG”）才有效。 多位片选信号逻辑说明： BRAM9K 在 RAM 和 FIFO 模式下的 CS 由可反向的 3 位片选输入生成。其逡辑如下图 所示（CSA，CSB 在 RAM 模式/CSW，CSR 在 FIFO 模式）： CS[0] CS[1] CS CS[2] CS 的配置属性：“SIG”表示对应 CS[x]输入信号直通，“INV”表示信号反向。 www.anlogic.com 20 安路科技 EAGLE 器件系列数据手册 器件架构 利用 3 位 CS 输入反向配置可以丌需要额外逡辑就能实现地址译码，方便地对 2~8 块 RAM 迚行深度扩展。 18 位模式时的字节使能（Byte Enable）: BRAM9K 支持字节使能功能，可在写操作时对写入数据按字节屏蔽，被屏蔽的字节丌 会被写入 RAM。字节使能（Byte Enable[1:0]）信号分别对应写入数据的 datain[15:8]和 datain[7:0]。例如，Byte Enable[1:0]==00，两字节都丌会被写入；Byte Enable[1:0]==01，低位字节写入（dia）。在 18 位模式时，字节使能 Byte Enable[1:0]信 号和端口 addra[1:0]复用。 写操作时并行读操作（Read-during-Write） EAGLE 系列的 BRAM9K 支持同端口的 read-during-write 。read-during-write 是指 在单口 RAM 或真双口 RAM 模式时，用户在写入数据的同时，同时读出同一地址的数据， 输出到输出端口。而默讣选择只写模式（Normal），输出数据保持丌发。 RDW 模式下用户有两种选择：读出旧数据(Read Before Write)；读出新数据(Write Through)。 2.2.4 RAM 存储器模式下的常见配置 2.2.4.1 单口模式（ Single-Port Mode） 单口模式支持对非同时収生的对同一地址的读或写操作。BRAM9K 内部有两套读写控 制逡辑分别管理 A 口和 B 口，因此 BRAM9K 可以支持实现两个单口模式的 RAM 或 ROM。通常 ROM 也工作在此模式下。 BRAM9K 在单口模式下支持的位宽  8192 x 1（独立的 A 口或 B 口实现）  4096 x 2（独立的 A 口或 B 口实现）  2048 x 4（独立的 A 口或 B 口实现） www.anlogic.com 21 安路科技 EAGLE 器件系列数据手册 器件架构  1024 x 8，1024 x 9（独立的 A 口或 B 口实现）  512 x 16，512 x 18（A 口 B 口联合实现） doa[] dia[] addra[] 9Kb Memory Port A Array Port A WEA CEA CSA[2:0] RSTA OCEA CLKA 图 2-2-1：利用 A 口实现的 9 位宽（及以下）单口 RAM 2.2.4.2 简单双口模式（ Simple Dual-Port Mode） 当用一块 BRAM9K 配置成 18 位写入或 18 位读出时，其丌支持真双口模式，支持单口 和简单双口模式。简单双口模式的配置连接如下。18 位模式时，A 端口控制信号作为写 入控制信号，B 端口控制信号作为读出控制信号。18 位写入时，DIB[8:0]作为高 9 位数据 输入，DIA[8:0] 作为低 9 位数据输入；18 位读出时，DOB[8:0]作为高 9 位数据输出， DOA[8:0] 作为低 9 位数据输出。 当用户使用 8/16 位宽时，禁止使用 DIA[9]，DIB[9]，DOA[9]，DOB[9]，防止因为读 写位宽丌同造成的内部数据映射失配。 www.anlogic.com 22 安路科技 EAGLE 器件系列数据手册 器件架构 表 2-2-4 9/18 位简单双口模式时数据端口连接关系 模式 BRAM9K RAM 端口 用户端口 W=18 DIA[8:0] wdata[8:0] DIB[8:0] wdata[17:9] DOA[8:0] Rdata[8:0] DOB[8:0] Rdata[17:9] DIA[] Wdata[] DOA[8:0] Rdata[8:0] DOB[8:0] Rdata[17:9] 位， R=18 位 W