N32G452RCL7

N32G452xB/xC/xE 数据手册 N32G452系列采用 32 bit ARM Cortex-M4F内核，最高工作主频144MHz，支持浮点运算和DSP指令， 集成多达512KB Flash,144KB SRAM， 2x12bit 5Msps ADC，2x1Msps 12bit DAC，集成多路 U(S)ART、I2C、SPI、QSPI、USB、CAN、1x SDIO通信接口，内置密码算法硬件加速引擎 关键特性  内核 CPU ― 32 位 ARM Cortex-M4 内核+ FPU，单周期硬件乘除法指令，支持 DSP 指令和 MPU ― 内置 8KB 指令 Cache 缓存，支持 Flash 加速单元执行程序 0 等待 ―  最高主频 144MHz，180DMIPS 加密存储器 ― 高达 512KByte 片内 Flash，支持加密存储、多用户分区管理及数据保护，支持硬件 ECC 校验，10 万次擦写次数，10 年数据保持 ― 144KByte 片内 SRAM（包含 16KByte Retention RAM），Retention RAM 支持硬件奇偶校验  时钟 ― HSE：4MHz~32MHz 外部高速晶体 ― LSE：32.768KHz 外部低速晶体 ― HSI：内部高速 RC OSC 8MHz ― LSI：内部低速 RC OSC 40KHz ― 内置高速 PLL ― 支持 1 路时钟输出，可配置为可配置系统时钟、HSE、HSI 或 PLL 后分频输出  复位 ― 支持上电/掉电/外部引脚复位 ― 支持可编程的低电压检测及复位 ― 支持看门狗复位  通信接口 ― 7 个 U(S)ART 接口, 最高速率达 4.5 Mbps，其中 3 个 USART 接口（支持 1xISO7816，1xIrDA， LIN），4 个 UART 接口 ― 3 个 SPI 接口，速度高达 36 MHz，其中 2 个支持 I2S ― 1 个 QSPI 接口，速率高达 144 Mbps ― 4 个 I2C 接口，速率高达 1 MHz，主从模式可配，从机模式下支持双地址响应 ― 1 个 USB2.0 Full speed Device 接口 ― 2 个 CAN 2.0B 总线接口 ― 1 个 SDIO 接口，支持 SD/MMC/eMMC 格式 1 ― XFMC 接口，可扩展 SRAM，PSRAM，NOR/NAND Flash 存储器， TFT LCD 显示  高性能模拟接口 ― 2 个 12bit 5Msps 高速 ADC，多种精度可配置，6bit 模式下采样率高达 9Msps，多达 18 路外部单端 输入通道，支持差分模式 ― 2 个 12bit DAC，采样率 1Msps ― 支持外部输入独立参考电压源 ― 所有模拟接口支持 1.8~3.6V 全电压工作  最大支持 97 个支持复用功能的 GPIOs，最大翻转速度 50MHz，大多数 GPIO 支持 5V 耐压.  2 个高速 DMA 控制器，每个控制器支持 8 通道，通道源地址及目的地址任意可配  RTC 实时时钟，支持闰年万年历，闹钟事件，周期性唤醒,支持内外部时钟校准  定时计数器 ― 2 个 16bit 高级定时计数器，支持输入捕获、输出比较、PWM 输出以及正交编码输入等功能，最 高控制精度 6.9nS。每个定时器有 4 个独立的通道，其中 3 个通道支持 6 路互补 PWM 输出 ― 4 个 16bit 通用定时计数器， 每个定时器有 4 个独立通道，支持输入捕获/输出比较/PWM 输出 ― 2 个 16bit 基础定时计数器 ― 1x 24bit SysTick ― 1x 7bit 窗口看门狗(WWDG) ― 1x 12bit 独立看门狗( IWDG)  编程方式 ― 支持 SWD/JTAG 在线调试接口 ― 支持 UART、USB Bootloader  安全特性 ― 内置密码算法硬件加速引擎 ― 支持 AES、DES、SHA，SM1、 SM3、SM4、SM7，MD5 算法 ― Flash 存储加密，多用户分区管理（MMU） ― TRNG 真随机数发生器 ― CRC16/32 运算 ― 支持写保护（WRP），多种读保护（RDP）等级（L0/L1/L2） ― 支持安全启动，程序加密下载，安全更新 ― 支持时钟失效监测，防拆监测  96 位 UID 及 128 位 UCID  工作条件 ― 工作电压范围：1.8V~3.6V ― 工作温度范围：-40℃～105℃ 2 ― ESD：±4KV（HBM 模型）, ±1KV（CDM 模型）  封装 ― LQFP48(7mm x 7mm) ― LQFP64(10mm x 10mm) ― LQFP80(12mm x 12mm) ― LQFP100(14mm x 14mm) ― LQFP128(14mm x 14mm)  订购型号 系列 型号 N32G452xB N32G452CBL7,N32G452RBL7,N32G452MBL7,N32G452VBL7 N32G452xC N32G452CCL7,N32G452RCL7,N32G452MCL7,N32G452VCL7,N32G452QCL7 N32G452xE N32G452REL7,N32G452MEL7,N32G452VEL7,N32G452QEL7 3 目录 1 产品简介 ................................................................................ 5 命名规则 .............................................................................. 6 器件一览 .............................................................................. 6 2 功能简介 ................................................................................ 8 处理器内核 ............................................................................ 8 存储器 ................................................................................ 8 2.2.1 嵌入式闪存存储器 .................................................................... 9 2.2.2 嵌入式SRAM .......................................................................... 9 2.2.3 嵌套的向量式中断控制器(NVIC) ....................................................... 10 外部中断/事件控制器(EXTI) ............................................................ 10 时钟系统 ............................................................................. 10 启动模式 ............................................................................. 11 供电方案 ............................................................................. 11 可编程电压监测器 ..................................................................... 12 电压调压器 ........................................................................... 12 低功耗模式 ........................................................................... 12 直接存储器存取(DMA) .................................................................. 13 实时时钟(RTC) ........................................................................ 13 定时器和看门狗 ....................................................................... 13 2.12.1 2.12.2 2.12.3 2.12.4 2.12.5 基本定时器-TIM6和TIM7 ............................................................ 14 通用定时器(TIMx) ................................................................. 14 高级控制定时器(TIM1和TIM8) ....................................................... 14 系统时基定时器(Systick) .......................................................... 15 看门狗定时器(WDG) ................................................................ 16 2 I C总线接口 ........................................................................... 16 通用同步/异步收发器(USART) ........................................................... 17 串行外设接口(SPI) .................................................................... 19 2 串行音频接口(I S) ..................................................................... 20 四线外设接口(QSPI) ................................................................... 20 安全数字输入输出接口(SDIO) ........................................................... 21 扩展存储控制器接口(XFMC) ............................................................. 21 控制器区域网络(CAN) .................................................................. 22 通用串行总线(USB) .................................................................... 23 通用输入输出接口(GPIO) ............................................................... 23 模拟/数字转换器(ADC) ................................................................. 24 数字/模拟转换器(DAC) ................................................................. 25 温度传感器(TS) ....................................................................... 26 循环冗余校验计算单元(CRC) ............................................................ 26 算法硬件加速引擎(SAC) ................................................................ 26 唯一设备序列号(UID) .................................................................. 26 串行单线JTAG调试口(SWJ-DP) ........................................................... 27 3 引脚定义和描述 ......................................................................... 28 封装示意图 ........................................................................... 28 3.1.1 3.1.2 3.1.3 3.1.4 3.1.5 LQFP48 ............................................................................. 28 LQFP64 ............................................................................. 29 LQFP80 ............................................................................. 30 LQFP100 ............................................................................ 31 LQFP128 ............................................................................ 32 1 / 96 引脚复用定义 ......................................................................... 33 4 电气特性 ............................................................................... 42 测试条件 ............................................................................. 42 4.1.1 4.1.2 4.1.3 4.1.4 4.1.5 4.1.6 4.1.7 最小和最大数值 ..................................................................... 42 典型数值 ........................................................................... 42 典型曲线 ........................................................................... 42 负载电容 ........................................................................... 42 引脚输入电压 ....................................................................... 42 供电方案 ........................................................................... 43 电流消耗测量 ....................................................................... 44 绝对最大额定值 ....................................................................... 44 工作条件 ............................................................................. 45 4.3.1 通用工作条件 ....................................................................... 45 4.3.2 上电和掉电时的工作条件 ............................................................. 45 4.3.3 内嵌复位和电源控制模块特性 ......................................................... 45 4.3.4 内置的参考电压 ..................................................................... 46 4.3.5 供电电流特性 ....................................................................... 46 4.3.6 外部时钟源特性 ..................................................................... 49 4.3.7 内部时钟源特性 ..................................................................... 53 4.3.8 PLL特性 ............................................................................ 54 4.3.9 FLASH存储器特性 .................................................................... 54 4.3.10 XFMC特性 ......................................................................... 55 4.3.11 EMC特性 .......................................................................... 67 4.3.12 绝对最大值(电气敏感性) ........................................................... 68 4.3.13 I/O端口特性 ...................................................................... 68 4.3.14 NRST引脚特性 ..................................................................... 71 4.3.15 TIM定时器特性 .................................................................... 72 4.3.16 I2C接口特性 ...................................................................... 72 4.3.17 SPI/I2S接口特性 .................................................................. 73 4.3.18 QSPI特性 ......................................................................... 78 4.3.19 SD/SDIO主机接口特性 .............................................................. 79 4.3.20 USB特性 .......................................................................... 81 4.3.21 控制器局域网络(CAN)接口特性 ...................................................... 82 4.3.22 12位模数转换器(ADC)电气参数 ...................................................... 82 4.3.23 12位数模转换器(DAC)电气参数 ...................................................... 84 4.3.24 温度传感器(TS)特性 ............................................................... 85 5 封装尺寸 ............................................................................... 87 LQFP48 ............................................................................... 87 LQFP64 ............................................................................... 88 LQFP80 ............................................................................... 89 LQFP100 .............................................................................. 90 LQFP128 .............................................................................. 91 6 版本历史 ............................................................................... 92 7 声明 ................................................................................... 93 2 / 96 表目录 表 表 表 表 表 表 表 表 表 表 表 表 表 表 表 表 表 表 1-1 N32G452系列资源配置 ..................................................................... 6 2-1 定时器功能比较 ......................................................................... 13 3-1 管脚定义 ............................................................................... 33 3-2 XFMC引脚定义 ........................................................................... 39 4-1 电压特性 ............................................................................... 44 4-2 电流特性 ............................................................................... 44 4-3 温度特性 ............................................................................... 45 4-4 通用工作条件 ........................................................................... 45 4-5 上电和掉电时的工作条件 ................................................................. 45 4-6 内嵌复位和电源控制模块特性 ............................................................. 46 4-7 内置的参照电压 ......................................................................... 46 4-8 运行模式下的最大电流消耗，数据处理代码从内部闪存中运行 .................................. 47 4-9 运行模式下的最大电流消耗，数据处理代码从内部RAM中运行 ................................... 47 4-10 睡眠模式下的最大电流消耗，代码运行在FLASH或RAM中 ....................................... 48 4-11 停机和待机模式下的典型和最大电流消耗 ................................................... 48 4-12 运行模式下的典型电流消耗，数据处理代码从内部FLASH中运行 ................................ 49 4-13 睡眠模式下的典型电流消耗，数据处理代码从内部FLASH或RAM中运行............................ 49 4-145 低速外部用户时钟特性 ................................................................. 50 3 / 96 图目录 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 图 1-1 N32G452系列框图 ......................................................................... 5 1-2 N32G452系列订货代码信息图示 ............................................................. 6 2-1 存储器映射图 ............................................................................ 9 2-2 时钟树 ................................................................................. 11 3-1 N32G452系列LQFP48引脚分布 .............................................................. 28 4-1 引脚的负载条件 ......................................................................... 42 4-2 引脚输入电压 ........................................................................... 43 4-3 供电方案 ............................................................................... 43 4-4 电流消耗测量方案 ....................................................................... 44 4-5 外部高速时钟源的交流时序图 ............................................................. 50 4-6 外部低速时钟源的交流时序图 ............................................................. 51 4-7 使用8MHZ晶体的典型应用 .................................................................. 52 4-8 使用32.768KH晶体的典型应用 .............................................................. 53 4-9 异步非总线复用的SRAM/PSRAM/NOR读操作波形 ................................................ 56 4-10 异步非总线复用的SRAM/PSRAM/NOR写操作波形 ............................................... 57 4-11 异步总线复用PSRAM/NOR读操作波形........................................................ 58 4-12 异步总线复用PSRAM/NOR写操作波形........................................................ 59 4-13 同步总线复用NOR/PSRAM读时序 ........................................................... 60 4-14 同步总线复用PSRAM写时序 ............................................................... 61 4-15 同步非总线复用NOR/PSRAM读时序 ......................................................... 62 4-16 同步非总线复用PSRAM写时序 ............................................................. 63 4-17 NAND控制器读操作波形 .................................................................. 65 4-18 NAND控制器写操作波形 .................................................................. 65 4-19 NAND控制器在通用存储空间的读操作波形 ................................................... 66 4-20 NAND控制器在通用存储空间的写操作波形 ................................................... 66 4-21 输入输出交流特性定义 .................................................................. 71 4-22 建议的NRST引脚保护 .................................................................... 71 2 (1) 4-23 I C总线交流波形和测量电路 ............................................................ 73 4-24 SPI时序图 – 从模式和CPHA=0 ............................................................ 75 (1) 4-25 SPI时序图 – 从模式和CPHA=1 .......................................................... 75 (1) 4-26 SPI时序图 – 主模式 .................................................................. 76 2 (1) 4-27 I S从模式时序图(飞利浦协议) .......................................................... 77 2 (1) 4-28 I S主模式时序图(飞利浦协议) .......................................................... 78 4-29 QSPI在SDR模式下的时序 ................................................................. 78 4-30 QSPI在DDR模式下的时序 ................................................................. 79 4-31 SDIO高速模式 .......................................................................... 80 4-32 SD默认模式 ............................................................................ 80 4-33 USB时序：数据信号上升和下降时间定义.................................................... 81 4-34 ADC精度特性 ........................................................................... 83 4-35 使用ADC典型的连接图 ................................................................... 83 4-36 供电电源和参考电源去藕线路(VREF+未与VDDA相连) ............................................. 84 4-37 供电电源和参考电源去藕线路(VREF+与VDDA相连) ............................................... 84 5-1 LQFP48封装尺寸 ......................................................................... 87 4 / 96 1 产品简介 N32G452系列微控制器产品采用高性能32位ARM Cortex™-M4F内核，集成浮点运算单元（FPU）和数字信 号处理（DSP），支持并行计算指令。最高工作主频144MHz，集成高达512KB加密存储Flash并支持多用户 分区管理，最大144KB SRAM，且可通过XFMC接口外扩FLASH和SRAM。内置一个内部高速AHB总线，二 个低速外设时钟总线APB及总线矩阵，最多支持97个通用I/O，提供丰富的高性能模拟接口，包括2个12位 5Msps ADC，最多支持16个外部输入通道、2个1Msps 12位DAC，同时提供多种数字通信接口，包括7个 U(S)ART、4个I2C、3个SPI、2个I2S、1个QSPI、1个USB 2.0设备、2个CAN 2.0B通信接口、1个SDIO接口， 内置密码算法硬件加速引擎，支持多种国际及国密算法硬件加速。 N32G452系列产品可稳定工作于-40°C至+105°C的温度范围，供电电压1.8V至3.6V，提供多种功耗模式供用 户选择，符合低功耗应用的要求。该系列产品提供包括从48脚至128脚的6种不同封装形式，根据不同的封装 形式，器件中的外设配置不尽相同。 这些丰富的外设配置，使得N32G452系列微控制器非常适合于打印机、舞台灯光控制器、智能扫地机器人、 车载诊断仪、车载行驶记录仪等消费及工业类应用领域。 图 1-1给出了该系列产品的框图。 图 1-1 N32G452系列框图 5 / 96 命名规则 图 1-2 N32G452系列订货代码信息图示 N 32 G 4 52 C B L 7 温度等级 公司简称 7 = -40~+105°C N：NationsTechnology 处理器位宽 封装 32 = 32bit L = LQFP 产品家族 G = General purpose Flash容量 B = 128KB Flash C = 256KB Flash E = 512KB Flash MCU内核 4 = ARM Cortex-M4F 引脚个数 产品系列 C = 48脚 R = 64脚 M = 80脚 V = 100脚 Q = 128脚 x2 = 基本型 器件一览 表 1-1 N32G452系列资源配置 器件型号 Flash容量 （KB） SRAM容量 （KB） N32G452CB/C N32G452RB/C/E N32G452MB/C/E N32G452VB/C/E 128 256 128 256 512 128 256 512 128 256 512 256 512 80 144 80 144 144 80 144 144 80 144 144 144 144 CPU频率 ARM Cortex-M4F @144MHz,180DMIPS 工作环境 1.8~3.6V/-40~105℃ 内存扩展接口 定 时 器 通 讯 接 口 No No Yes(Only LCD Mode) 通用 4 高级 2 基本 2 SPI 3 I2S 2 QSPI Only Single Wire 1 I2C 3 4 USART UART 3 3 4 6 / 96 Yes N32G452QC/E Yes USB 1 CAN 2 SDIO GPIO DMA Number of Channels 12bit ADC Number of channels 12bit DAC Number of channels 37 1 51 65 80 97 2 16Channel 2 2 2 2 2 10Channel 16Channel 16Channel 16Channel 18Channel 2 2Channel 算法支持 DES/3DES、AES、 SHA1/SHA224/SHA256、SM1、SM3、SM4、SM7、MD5、CRC16/CRC32、 TRNG 安全保护 读写保护（RDP/WRP）、存储加密、分区保护、安全启动 封装 1. No LQFP48 WLCSP49 LQFP64 LQFP80 SPI2和SPI3接口能够灵活地在SPI模式和I2S音频模式间切换。 7 / 96 LQFP100 LQFP128 2 功能简介 处理器内核 N32G452系列集成了最新一代嵌入式ARM Cortex™-M4F处理器，在Cortex™-M3内核的基础上强化了运算能 力、新增加了浮点运算处理单元（FPU）、DSP和并行计算指令，提供1.25DMIPS/MHz的优异性能。同时其 高效的信号处理能力与Cortex-M系列处理器的低功耗，低成本和易于使用的优点组合，用以满足需要控制和 信号处理混合能力且易于使用的应用场景。 ARM Cortex™-M4F 32位精简指令集处理器具有优异的代码效率，通常采用8位和16位器件的存储器空间即 可发挥ARM内核的高性能。 注：Cortex™-M4F向下兼容Cortex-M3代码。 存储器 N32G452系列器件包含嵌入式加密闪存（Flash）存储器、嵌入式SRAM，下图 2-1为存储器映射图。 8 / 96 Reserved 0xE00F_F000 – 0xE00F_FFFF 0xE004_2000 – 0xE00F_EFFF 0xE004_1000 – 0xE004_1FFF 0xE004_0000 – 0xE004_0FFF ROM Table External PPB ETM TPIU 0xE000_F000 – 0xE003_FFFF 0xE000_E000 – 0xE000_EFFF 0xE000_3000 – 0xE000_DFFF 0xE000_2000 – 0xE000_2FFF 0xE000_1000 – 0xE000_1FFF 0xE000_0000 – 0xE000_0FFF Reserved NVIC Reserved FPB DWT ITM 0xC000_0000 – 0xDFFF_FFFF 0xA000_1000 – 0xBFFF_FFFF 0xA000_0000 – 0xA000_0FFF XFMC Bank4 PC Card XFMC Bank3 NAND2 XFMC Bank2 NAND1 0x9000_0000 – 0x9FFF_FFFF 0x8000_0000 – 0x8FFF_FFFF 0x7000_0000 – 0x7FFF_FFFF 0x6C00_0000 – 0x6FFF_FFFF 0x6800_0000 – 0x6BFF_FFFF 0x6400_0000 – 0x67FF_FFFF 0x6000_0000 – 0x63FF_FFFF XFMC Bank4 PC Card XFMC Bank3 NAND2 XFMC Bank2 NAND1 XFMC Bank1 NOR/PSRAM4 XFMC Bank1 NOR/PSRAM3 XFMC Bank1 NOR/PSRAM2 XFMC Bank1 NOR/PSRAM1 0x4400_0000 – 0x5FFF_FFFF 0x4215_0000 – 0x43FF_FFFF 0x4200_0000 – 0x4214_FFFF 0x4010_0000 – 0x41FF_FFFF 0x4002_4000 – 0x400F_FFFF 0x4000_0000 – 0x4002_9FFF Reserved Reserved(bit-band Alias) Peripheral Alias(bit-band Alias) Reserved Reserved(bit-band Region) AHB/APB1/APB2(bit-band Region) 0x2400_0000 – 0x3FFF_FFFF 0x2212_0000 – 0x23FF_FFFF 0x2200_0000 – 0x2211_FFFF 0x2010_0000 – 0x21FF_FFFF 0x2002_4000 – 0x200F_FFFF 0x2002_0000 – 0x2002_3FFF 0x2000_0000 – 0x2001_FFFF Reserved Reserved(bit-band Alias) SRAM Alias(bit-band Alias) Reserved Reserved(bit-band Region) SRAM/Retention SRAM (bit-band Region) 0x1FFF_F812 – 0x1FFF_FFFF 0x1FFF_F800 – 0x1FFF_F811 0x1FFF_4000 – 0x1FFF_F7FF 0x1FFF_0000 – 0x1FFF_3FFF 0x1002_0000 – 0x1FFE_FFFF 0x1000_0000 – 0x1001_FFFF 0x0808_0000 – 0x0FFF_FFFF 0x0800_0000 – 0x0807_FFFF 0x0008_0000 – 0x07FF_FFFF 0x0000_0000 – 0x0007_FFFF Reserved OptionBytes Reserved SystemMemory Reserved Aliased to SRAM Reserved FLASH Reserved Aliased to Flash/SystemMemory/SRAM Vendor Specific 511MB Private Peripheral – External 768KB Private Peripheral – Internal 256KB APB2 External Device 1GB External RAM 1GB Peripheral 0.5GB APB1 0xE010_0000 – 0xFFFF_FFFF AHB 图 2-1 存储器映射图 SRAM 0.5GB CODE 0.5GB Reserved Reserved Reserved QSPI SAC SRAM 512B*2 SAC Reserved CRC Reserved EFC Reserved Reserved Reserved RCC ADC2 ADC1 DMA2 DMA1 Reserved SDIO 0x4002_A000 – 0x5FFF_FFFF 0x4002_8000 – 0x4002_9FFF 0x4002_4C00 – 0x4002_7FFF 0x4002_4800 – 0x4002_4BFF 0x4002_4400 – 0x4002_47FF 0x4002_4000 – 0x4002_43FF 0x4002_3400 – 0x4002_3FFF 0x4002_3000 – 0x4002_33FF 0x4002_2400 – 0x4002_2FFF 0x4002_2000 – 0x4002_23FF 0x4002_1C00 – 0x4002_1FFF 0x4002_1800 – 0x4002_1BFF 0x4002_1400 – 0x4002_17FF 0x4002_1000 – 0x4002_13FF 0x4002_0C00 – 0x4002_0FFF 0x4002_0800 – 0x4002_0BFF 0x4002_0400 – 0x4002_07FF 0x4002_0000 – 0x4002_03FF 0x4001_8400 – 0x4001_FFFF 0x4001_8000 – 0x4001_83FF Reserved UART7 UART6 Reserved I2C4 I2C3 Reserved USART1 TIM8 SPI1 TIM1 Reserved GPIOG GPIOF GPIOE GPIOD GPIOC GPIOB GPIOA EXTI AFIO 0x4001_5800 – 0x4001_7FFF 0x4001_5400 – 0x4001_57FF 0x4001_5000 – 0x4001_53FF 0x4001_4C00 – 0x4001_4FFF 0x4001_4800 – 0x4001_4BFF 0x4001_4400 – 0x4001_47FF 0x4001_3C00 – 0x4001_43FF 0x4001_3800 – 0x4001_3BFF 0x4001_3400 – 0x4001_37FF 0x4001_3000 – 0x4001_33FF 0x4001_2C00 – 0x4001_2FFF 0x4001_2400 – 0x4001_2BFF 0x4001_2000 – 0x4001_23FF 0x4001_1C00 – 0x4001_1FFF 0x4001_1800 – 0x4001_1BFF 0x4001_1400 – 0x4001_17FF 0x4001_1000 – 0x4001_13FF 0x4001_0C00 – 0x4001_0FFF 0x4001_0800 – 0x4001_0BFF 0x4001_0400 – 0x4001_07FF 0x4001_0000 – 0x4001_03FF Reserved DAC PWR BKP CAN2 CAN1 USB/CAN1 SRAM 512B USB Register I2C2 I2C1 UART5 UART4 USART3 USART2 Reserved SPI3/I2S3 SPI2/I2S2 Reserved IWDG WWDG RTC Reserved Reserved Reserved AFEC TIM7 TIM6 TIM5 TIM4 TIM3 TIM2 0x4000_7800 – 0x4000_FFFF 0x4000_7400 – 0x4000_77FF 0x4000_7000 – 0x4000_73FF 0x4000_6C00 – 0x4000_6FFF 0x4000_6800 – 0x4000_6BFF 0x4000_6400 – 0x4000_67FF 0x4000_6000 – 0x4000_63FF 0x4000_5C00 – 0x4000_5FFF 0x4000_5800 – 0x4000_5BFF 0x4000_5400 – 0x4000_57FF 0x4000_5000 – 0x4000_53FF 0x4000_4C00 – 0x4000_4FFF 0x4000_4800 – 0x4000_4BFF 0x4000_4400 – 0x4000_47FF 0x4000_4000 – 0x4000_43FF 0x4000_3C00 – 0x4000_3FFF 0x4000_3800 – 0x4000_3BFF 0x4000_3400 – 0x4000_37FF 0x4000_3000 – 0x4000_33FF 0x4000_2C00 – 0x4000_2FFF 0x4000_2800 – 0x4000_2BFF 0x4000_2400 – 0x4000_27FF 0x4000_2000 – 0x4000_23FF 0x4000_1C00 – 0x4000_1FFF 0x4000_1800 – 0x4000_1BFF 0x4000_1400 – 0x4000_17FF 0x4000_1000 – 0x4000_13FF 0x4000_0C00 – 0x4000_0FFF 0x4000_0800 – 0x4000_0BFF 0x4000_0400 – 0x4000_07FF 0x4000_0000 – 0x4000_03FF 2.2.1 嵌入式闪存存储器 片内集成从128K到512K字节嵌入式闪存（FLASH），用于存放程序和数据，页面大小 2Kbyte，支持页擦除、 字写、字读、半字读、字节读操作。 支持存储加密保护，写入自动加密、读出自动解密（包括程序执行操作）。 支持用户分区管理，最多可分为3个用户分区，不同用户之间不可相互访问数据（仅可执行代码）。 2.2.2 嵌入式SRAM 片内集成多达144K字节的内置SRAM，SRAM1和R-SRAM，其中R-SRAM为Retention SRAM，大小为16K字 节，在STOP2、STANDBY低功耗模式下可以保持数据(用户可配置为保持或不保持)。 9 / 96 2.2.3 嵌套的向量式中断控制器(NVIC)  内置嵌套的向量式中断控制器，能够处理多达86个可屏蔽中断通道(不包括16个Cortex™-M4F的中断线) 和16个优先级。  紧耦合的NVIC能够达到低延迟的中断响应处理  中断向量入口地址直接进入内核  紧耦合的NVIC接口  允许中断的早期处理  处理晚到的较高优先级中断  支持中断尾部链接功能  自动保存处理器状态  中断返回时自动恢复，无需额外指令开销 该模块以最小的中断延迟提供灵活的中断管理功能。 外部中断/事件控制器(EXTI) 外部中断/事件控制器包含22个边沿检测器，用于产生中断/事件请求。每个中断线都可以独立地配置它的触 发事件(上升沿或下降沿或双边沿)，并能够单独地被屏蔽；有一个挂起寄存器维持所有中断请求的状态。 EXTI可以检测到脉冲宽度小于内部APB2的时钟周期。多达97个通用I/O口连接到16个外部中断线。 时钟系统 器件提供多种时钟供用户选择，包括内部高速RC振荡器HSI（8MHz），内部低速时钟LSI（40KHz），外部 高速时钟HSE（4MHz~32MHz），外部低速时钟（32.768KHz），PLL。 复位时内部HSI时钟被设置为默认的CPU时钟，随后用户可以选择外部具有失效监控功能的HSE时钟；当检 测到外部时钟失效时，它将被隔离，系统将自动地切换到HSI，如果使能了中断，软件可以接收到相应的中 断。同样，在需要时可以采取对PLL时钟完全的中断管理(如当一个间接使用的外部振荡器失效时)。 多个预分频器用于配置AHB的频率、高速APB(APB2)和低速APB(APB1)区域。AHB的最高频率是144MHz， APB2的最高频率是72MHz，APB1的最高频率为36MHz。参考图 2-2的时钟树框图。 10 / 96 图 2-2 时钟树 Clock Tree HSE Legend: HSE = High-speed external clock signal HSI = High-speed internal clock signal LSE = Low-speed external clock signal LSI = Low-speed internal clock signal HSI TRNG1MSEL HSE HSI ADC1MSEL FLASH_CLK to Flash programming TRNG 1M Prescaler /2/4/ /32 TRNG_CLK 1M ADC 1M Prescaler /1/2/ /32 USB Prescaler /1/1.5/2/3 ADC1/2_CLK 1M USB_CLK to USB interface 48MHz RNGC prescaler /1/2/3/4/ /32 RNGC_CLK I2S3CLK I2S2CLK ADC PLL prescaler /1/2/ /256 ADC1/2_PLLCLK HSI RC 8MHz OSC_OUT OSC_IN CPU AHB BUS SysTick HCLK PLLMULFCT HSI SYSCLK 144MHz MAX x3,x4,...x16, x17...x32 PLLCLK HSE OSC 4~32MHz ADCPLLPRES[4] FCLK SCLKSW /2 ADC1/2_CLK ADC1/2_HCLK ADC HCLK prescaler /1/2/ /32 HSE /2 PLLSRC PLLHSEPRES /8 AHB HCLK Prescaler /1/2/ /512 CLKSSEN XFMC_CLK SDIO_CLK SAC_CLK QSPI_CLK CRC_CLK DMA1/2_CLK APB1 Prescaler /1/2/4/8/16 36MHz MAX PCLK1 to APB1 peripherals HSE OSC32_OUT OSC32_IN LSE OSC 32.768KHz LSI RC 40KHz TIM 2/3/4/5/6/7 If(APB1 Prescaler = 1) x1 else x2 /128 RTC_CLK LSE RTCSEL LSI APB2 Prescaler IWDG_CLK MCO MCO PLL MCOPRES Prescaler /2/3/4/.../15 72MHz MAX /1/2/4/8/16 HSI HSE SYSCLK TIM2/3/4/5/6/7_CLK PCLK2 to APB2 peripherals TIM 1/8 If(APB2 Prescaler = 1) x1 SYSCLK PLLCLK else x2 TIM1/8_CLK SYSCLK TIMCLKSEL 1. 当HSI作为PLL时钟的输入时，最高的系统时钟频率只能达到128MHz。 2. 当使用USB功能时，必须同时使用HSE和PLL，CPU的频率必须是48MHz、72MHz、96MHz或144MHz。 启动模式 在启动时，通过BOOT0/1引脚可以选择三种启动模式中的一种：  从程序闪存存储器（FLASH Memory）启动  从系统存储器（System Memory）启动  从内部SRAM启动 启动加载程序(Bootloader)存放于系统存储器中，可以通过USART1和USB接口对闪存进行编程。 供电方案  VDD = 1.8~3.6V：VDD引脚为I/O引脚和内部调压器供电。  VSSA，VDDA = 1.8~3.6V：为ADC、DAC、复位模块、RC振荡器和PLL的模拟部分提供供电。VDDA和VSSA 11 / 96 必须分别连接到VDD和VSS。  VBAT = 1.8~3.6V：当关闭VDD时，为RTC、外部32kHz振荡器和后备寄存器供电。 关于如何连接电源引脚的详细信息，参见图 4-3供电方案。 可编程电压监测器 器件内部集成了上电复位(POR)和掉电复位(PDR)电路，这部分电路始终处于工作状态，保证系统在供电超 过1.8V时工作；当VDD低于设定的阀值(VPOR/PDR)时，置器件于复位状态，而不必使用外部复位电路。器件中 还有一个可编程电压监测器(PVD)，它监视VDD/VDDA供电并与阀值VPVD比较，当VDD低于或高于阀值VPVD时 将产生中断，中断处理程序可以发出警告信息。PVD功能需要通过程序开启。关于VPOR/PDR和VPVD的值参考 表 4-6。 电压调压器 调压器有三个操作模式：主模式(MR)、低功耗模式(LPR)和关断模式  主模式(MR)用于正常的运行操作  低功耗模式(LPR)用于CPU的STOP模式  关断模式用于CPU的STANDBY模式：调压器的输出为高阻状态，内核电路的供电切断，调压器处于零 消耗状态(但寄存器和SRAM的内容将丢失) 该调压器在复位后始终处于工作状态，在待机模式下关闭并处于高阻输出状态。 低功耗模式 N32G452系列产品支持五种低功耗模式。  SLEEP模式 在SLEEP模式下，只有CPU停止，所有外设处于工作状态并可在发生中断/事件时唤醒CPU。  STOP0模式 STOP0模式基于Cortex -M4F深度睡眠模式，在保持SRAM和寄存器内容不丢失的情况下，STOP0模式可以达 到较低的电能消耗。在STOP0模式下，主电源域的时钟停止，PLL、HSI的RC振荡器和HSE晶体振荡器被关 闭，主调压器MR可以被置于普通模式或低功耗模式。 唤醒：可以通过任一一个配置成EXTI的信号把微控制器从STOP0模式中唤醒，EXTI信号可以是外部16个 EXTI信号（I/O相关）、PVD的输出、RTC唤醒、RTC闹钟、USB的唤醒信号。  STOP2模式 STOP2模式基于Cortex -M4F深度睡眠模式，所有的核心数字逻辑区域电源全部关闭。主电压调节器(MR)关 闭，HSE/HSI/PLL关闭。CPU寄存器保持，LSE/LSI可配置工作，所有GPIO保持，外设I/O复用功能不保持。 16K字节 R-SRAM保持，其他的SRAM和寄存器数据都将丢失。84字节备份寄存器保持。 唤醒：可以通过任一配置成EXTI的信号把微控制器从STOP2模式中唤醒，EXTI信号可以是外部16个EXTI信 号（I/O相关）、PVD的输出、RTC唤醒、RTC闹钟。  STANDBY模式 在STANDBY模式下可以达到最低的电流消耗状态。内部的电压调压器被关闭，PLL、HSI的RC振荡器和HSE 晶体振荡器也被关闭；进入STANDBY模式后，寄存器的内容将丢失，但后备寄存器的内容仍然保留，R12 / 96 SRAM可保持，待机电路仍工作。 NRST上的外部复位信号、IWDG复位、WKUP引脚上的一个上升边沿、RTC唤醒或RTC的闹钟可以把微控 制器从STANDBY模式唤醒。  VBAT模式 在任何时候，只要VDD 掉电时，都将自动进入VBAT模式。在VBAT模式下，除了NRST、PA0-WKUP、 PC13_TAMPER、PC14、PC15之外，大多数I/O引脚处于高阻状态。 注：在进入停机或待机模式时，RTC、IWDG和对应的时钟不会被停止。 直接存储器存取(DMA) 器件集成2个灵活的通用DMA控制器，每个DMA控制器支持8个通道，可以管理存储器到存储器、外设到存 储器和存储器到外设的数据传输；2个DMA控制器支持环形缓冲区的管理，避免了控制器传输到达缓冲区结 尾时所产生的中断。 每个通道都有专门的硬件DMA请求逻辑，同时可以由软件触发每个通道。可通过软件单独设置每个通道的 传输的长度、传输的源地址和目标地址。 DMA可以用于主要的外设：SPI、I2C、USART，通用、基本和高级控制定时器TIMx，DAC、I2S、SDIO、 ADC。 实时时钟(RTC) RTC是一组连续运行的计数器，内置日历时钟模块，可提供万年历功能，还具有闹钟中断和周期性中断（最 短2个时钟周期）功能。RTC可通过VDD或VBAT引脚供电，在VDD有效时选择VDD供电，否则由VBAT引脚供 电，由硬件自动选择并切换。RTC不会被系统或电源复位源复位，当从STANDBY模式唤醒时，也不会被复 位。 RTC的驱动时钟可以选择为32.768KHz外部晶体振荡器、内部低功耗40KHz RC振荡器、或者高速的外部时 钟经128分频任意一个时钟源。对于计时精度要求非常高的应用场景，建议使用外部32.768KHz时钟作为时 钟源，同时为补偿天然晶体的时钟偏差，可以通过输出一个512Hz的信号对RTC的时钟进行校准。RTC有一 个22位的预分频器用于时基时钟，默认情况下时钟为32.768kHz时，它将产生一个1秒长的时间基准。另外 RTC可以用来触发低功耗状态下唤醒，以及定时唤醒TSC模块工作。 定时器和看门狗 最多2个高级控制定时器、4个普通定时器和2个基本定时器，以及2个看门狗定时器和1个系统嘀嗒定时器。 下表比较了高级控制定时器、普通定时器和基本定时器的功能： 表 2-1 定时器功能比较 定时器 计数器分辩率 计数器类型 预分频系数 产生DMA请求 捕获/比较通道 互补输出 TIM1 TIM8 16位 向上，向 下，向上/下 1~65536之间 的任意整数 可以 4 有 TIM2 TIM3 TIM4 TIM5 16位 向上，向 下，向上/下 1~65536之间 的任意整数 可以 4 没有 13 / 96 TIM6 TIM7 16位 向上 1~65536之间 的任意整数 可以 0 没有 2.12.1 基本定时器-TIM6和TIM7 2个独立的基本定时器(TIM6/TIM7)，每个定时器包含一个16位自动装载计数器，由各自的可编程预分频器 驱动。它们可以作为通用定时器提供时间基准，特别地可以为数模转换器(DAC)提供时钟，它们在芯片内部 直接连接到DAC并通过触发输出直接驱动DAC。  基本定时器的主要主要功能如下:  16位自动重装载累加计数器；  16位可编程(可实时修改)预分频器，用于对输入的时钟按系数为1～65536之间的任意数值分频；  触发DAC的同步电路；  在更新事件(计数器溢出)时产生中断/DMA请求 2.12.2 通用定时器(TIMx) 内置了4个可同步运行的通用定时器(TIM2、TIM3、TIM4和TIM5)。这4个定时器都是完全独立的，每个定时 器都有一个16位的自动加载递加/递减计数器、一个16位的预分频器和4个独立的通道，每个通道都可用于输 入捕获（用于测量脉冲宽度）、输出比较、PWM和单脉冲模式输出，在最大的封装配置中可提供最多16个 输入捕获、输出比较或PWM通道。  通用定时器的主要功能包括：  16位向上、向下、向上/向下自动装载计数器；  16位可编程(可以实时修改)预分频器，计数器时钟频率的分频系数为1～65536之间的任意数值；  4个独立通道：  输入捕获；  输出比较；  PWM生成(边缘或中间对齐模式)；  单脉冲模式输出；  使用外部信号控制定时器和定时器互连的同步电路；  如下事件发生时产生中断/DMA：  更新：计数器向上溢出/向下溢出，计数器初始化(通过软件或者内部/外部触发)；  触发事件(计数器启动、停止、初始化或者由内部/外部触发计数) ；  输入捕获；  输出比较；  支持针对定位的增量(正交)编码器和霍尔传感器电路；  触发输入作为外部时钟或者按周期的电流管理 它们还能通过定时器链接功能与高级控制定时器共同工作，提供同步或事件链接功能。在调试模式下，计数 器可以被冻结。任一通用定时器都能用于产生PWM输出。每个定时器都有独立的DMA请求机制。 2.12.3 高级控制定时器(TIM1和TIM8) 两个独立的高级定时器（TIM1/TIM8），每个定时器通过可编程预分频器驱动的16位自动装载计数器构成。 14 / 96 支持多种功能，包含测量输入信号的脉冲宽度(输入捕获)，或者产生输出波形(输出比较、PWM、嵌入死区 时间的互补PWM输出等)。 使用定时器预分频器和RCC时钟控制预分频器，可以实现脉冲宽度和波形周期 从几个微秒到几个毫秒的调节。每个定时器都是完全独立的，没有互相共享任何资源。  高级定时器的主要功能包括：  16位向上、向下、向上/下自动装载计数器；  16位可编程(可以实时修改)预分频器，计数器时钟频率的分频系数为1～65536之间的任意数值；  支持最高144Mhz作为定时器输入时钟；  多达6个独立通道：  输入捕获；  输出比较；  PWM生成(边缘或中间对齐模式)；  单脉冲模式输出；  PWM触发ADC采样：  触发时间点在PWM整个周期内可固件配置。  死区时间可编程的互补输出；  使用外部信号控制定时器和定时器互联的同步电路；  允许在指定数目的计数器周期之后更新定时器寄存器的重复计数器；  Break输入信号可以将定时器输出信号置于复位状态或者一个已知状态；  如下事件发生时产生中断/DMA：  更新：计数器向上溢出/向下溢出，计数器初始化(通过软件或者内部/外部触发) ；  触发事件(计数器启动、停止、初始化或者由内部/外部触发计数) ;  输入捕获；  输出比较；  Break信号输入；  支持针对定位的增量(正交)编码器和霍尔传感器电路；  触发输入作为外部时钟或者按周期的电流管理 在调试模式下，计数器可以被冻结，同时PWM输出被禁止，从而切断由这些输出所控制的开关。很多功能 都与标准的TIM定时器相同，内部结构也相同，因此高级控制定时器可以通过定时器链接功能与TIM定时器 协同操作，提供同步或事件链接功能。 2.12.4 系统时基定时器(Systick) 这个定时器是专用于实时操作系统，也可当成一个标准的递减计数器。  它具有下述特性：  24位的递减计数器  自动重加载功能  当计数器为0时能产生一个可屏蔽系统中断  可编程时钟源 15 / 96 2.12.5 看门狗定时器(WDG) 支持两个看门狗独立看门狗(IWDG)和窗口看门狗(WWDG)，两个看门狗提供了更高的安全性、时间的精确 性和使用的灵活性。 独立看门狗（IWDG） 独立看门狗是基于一个12位的递减计数器和一个8位的预分频器，由独立的的低速RC振荡器驱动，即使主时 钟发生故障它也仍然有效，可工作在STOP模式和STANDBY模式。IWDG一旦被激活，如果不在设定的时间 内喂狗（清除看门狗计数器），则在计数器计数至0x000时产生复位，它可以用于在应用程序发生问题时复 位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启 动看门狗。复位和低功耗唤醒可配。 窗口看门狗（WWDG） 窗口看门狗通常被用来监测，由外部干扰或不可预见的逻辑条件造成的应用程序背离正常的运行序列而产 生的软件故障。除非递减计数器的值在T6位变成0前被刷新，看门狗电路在达到预置的时间周期时，会产生 一个MCU复位。在递减计数器达到窗口寄存器数值之前，如果7位的递减计数器数值(在控制寄存器中)被刷 新， 那么也将产生一个MCU复位。这表明递减计数器需要在一个有限的时间窗口中被刷新。  主要特点:  WWDG由APB1时钟分频后得到的时钟驱动；  可编程的自由运行递减计数器；  条件复位：  当递减计数器的值小于0x40，(若看门狗被启动)则产生复位；  当递减计数器在窗口外被重新装载，(若看门狗被启动)则产生复位；  如果启动了看门狗并且允许中断，当递减计数器等于0x40时产生早期唤醒中断(EWI)，它可以被用 于重装载计数器以避免WWDG复位。 I2C总线接口 多达4个独立的I2C总线接口，它提供多主机功能，控制所有I2C总线特定的时序、协议、仲裁和定时。支持 多种通信速率模式(最高支持1MHz)，支持DMA操作，同时与SMBus 2.0兼容。 I2C模块有多种用途，包括 CRC码的生成和校验、SMBus(系统管理总线—System Management Bus)和PMBus(电源管理总线—Power Management Bus)。 I2C接口的主要功能描述如下：  多主机功能：该模块既可做主设备也可做从设备；  I2C主设备功能；  产生时钟；  产生起始和停止信号；  I2C从设备功能  可编程的地址检测；  I2C接口支持7位或10位寻址，7位从模式时支持双从地址响应能力；  停止位检测；  产生和检测7位/10位地址和广播呼叫； 16 / 96     支持不同的通讯速度；  标准速度(高达100 kHz)；  快速(高达400 kHz)；  快速+（高达1MHz）； 状态标志：  发送器/接收器模式标志；  字节发送结束标志；  I2C总线忙标志； 错误标志：  主模式时的仲裁丢失；  地址/数据传输后的应答(ACK)错误；  检测到错位的起始或停止条件；  禁止拉长时钟功能时的上溢或下溢； 2个中断向量：  1个中断用于地址/数据通讯成功；  1个中断用于错误；  可选的拉长时钟功能  具单字节缓冲器的DMA；  可配置的PEC(信息包错误检测)的产生或校验  发送模式中PEC值可以作为最后一个字节传输  用于最后一个接收字节的PEC错误校验  兼容SMBus 2.0   25 ms时钟低超时延时  10 ms主设备累积时钟低扩展时间  25 ms从设备累积时钟低扩展时间  带ACK控制的硬件PEC产生/校验  支持地址分辨协议(ARP) 兼容SMBus 通用同步/异步收发器(USART) N32G452系列产品中，集成了7个串行收发接口，包括3个通用同步/异步收发器(USART1、USART2和 USART3)，和4个通用异步收发器(UART4、UART5、UART6、UART7)。这7个接口提供同/异步通信、支持 IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信模式和LIN主/从功能。 USART1/ UART6/UART7接口通信速率可达4.5Mbit/秒，其它接口的通信速率可达2.25Mbit/秒。 USART1、USART2和USART3接口具有硬件的CTS和RTS信号管理、兼容ISO7816的智能卡模式和类SPI通 信模式，所有接口都可以使用DMA操作。 17 / 96  USART主要特性如下：  全双工的，异步通信；  NRZ标准格式；  分数波特率发生器系统，波特率可编程，用于发送和接收，最高达4.5Mbits/s  可编程数据字长度(8位或9位)  可配置的停止位，支持1或2个停止位；  LIN主发送同步断开符的能力以及LIN从检测断开符的能力，当USART硬件配置成LIN时，生成13位断 开符，检测10/11位断开符  输出发送时钟用于步传输；  IRDA SIR 编码器解码器，在正常模式下支持3/16位的持续时间；  智能卡模拟功能；  智能卡接口支持 ISO7816-3 标准里定义的异步智能卡协议；  智能卡用到的 0.5 和 1.5 个停止位；  单线半双工通信；  可配置的使用DMA的多缓冲器通信，在SRAM里利用集中式DMA缓冲接收/发送字节；  独立的的发送器和接收器使能位；  检测标志     接收缓冲器满  发送缓冲器空  传输结束标志 校验控制  发送校验位  对接收数据进行校验 四个错误检测标志；  溢出错误  噪音错误  帧错误  校验错误 10个带标志的USART中断源  CTS 改变  LIN 断开符检测  发送数据寄存器空  发送完成  接收数据寄存器满 18 / 96  检测到总线为空闲  溢出错误  帧错误  噪音错误  校验错误  多处理器通信，如果地址不匹配，则进入静默模式；  从静默模式中唤醒(通过空闲总线检测或地址标志检测)  两种唤醒接收器的方式：地址位(MSB，第9位)，总线空闲  模式配置： USART modes USART1 USART2 USART3 UART4 UART5 UART6 UART7 异步模式 支持 支持 支持 支持 支持 支持 支持 硬件流控制 支持 支持 支持 不支持 不支持 不支持 不支持 多缓存通讯(DMA) 支持 支持 支持 支持 支持 支持 支持 多处理器通讯 支持 支持 支持 支持 支持 支持 支持 同步 支持 支持 支持 不支持 不支持 不支持 不支持 智能卡 支持 支持 支持 不支持 不支持 不支持 不支持 半双工(单线模式) 支持 支持 支持 支持 支持 支持 支持 IrDA 支持 支持 支持 支持 支持 支持 支持 LIN 支持 支持 支持 支持 支持 支持 支持 串行外设接口(SPI) 支持3个SPI接口，SPI允许芯片与外部设备以半/全双工、同步、串行方式通信。此接口可以被配置成主模式， 并为外部从设备提供通信时钟(SCK)。接口还能以多主配置方式工作。它可用于多种用途，包括使用一条双 向数据线的双线单工同步传输，还可使用CRC校验的可靠通信。  SPI接口的主要功能如下：  3线全双工同步传输；  带或不带第三根双向数据线的双线单工同步传输；  8或16位传输帧格式选择；  主或从操作；  支持多主模式；  8个主模式波特率预分频系数(最大为fPCLK/2)；  从模式频率 (最大为fPCLK/2)；  主模式和从模式的快速通信；  主模式和从模式下均可以由软件或硬件进行NSS管理：主/从操作模式的动态改变；  可编程的时钟极性和相位；  可编程的数据顺序，MSB在前或LSB在前；  可触发中断的专用发送和接收标志；  SPI总线忙状态标志； 19 / 96  支持可靠通信的硬件CRC；  在发送模式下，CRC 值可以被作为最后一个字节发送；  在全双工模式中对接收到的最后一个字节自动进行 CRC 校验；  可触发中断的主模式故障、过载以及CRC错误标志  支持DMA功能的单字节发送和接收缓冲器：产生发送和接受请求  接口速度：SPI1接口36Mbps，SPI2/SPI3接口18Mbps 串行音频接口(I2S) I2S也是一种3引脚的同步串行接口通讯协议，2个标准的I2S接口(与SPI2和SPI3复用)可以工作于主或从模式， 这2个接口可以配置为16位、24位或32位传输，亦可配置为输入或输出通道，支持音频采样频率从8kHz到 96kHz。它支持四种音频标准，包括飞利浦I2S标准，MSB和LSB对齐标准，以及PCM标准。 它在半双工通讯中，可以工作在主和从2种模式下。当它作为主设备时，通过接口向外部的从设备提供时钟 信号。  I2S接口的主要功能如下；  单工通信(仅发送或接收)；  主或者从操作；  8位线性可编程预分频器，获得精确的音频采样频率(8KHz到96kHz)；  数据格式可以是16位，24位或者32位；  音频信道固定数据包帧为16位(16位数据帧)或32位(16、24或32位数据帧)；  可编程的时钟极性(稳定态)；  从发送模式下的下溢标志位和主/从接收模式下的溢出标志位；  16位数据寄存器用来发送和接收，在通道两端各有一个寄存器；  支持的I2S协议：  I2S 飞利浦标；  MSB 对齐标准(左对齐)；  LSB 对齐标准(右对齐)；  PCM 标准(16 位通道帧上带长或短帧同步或者 16 位数据帧扩展为 32 位通道帧)；  数据方向总是MSB在先；  发送和接收都具有DMA能力；  主时钟可以输出到外部音频设备，比率固定为256xFs(Fs为音频采样频率) 四线外设接口(QSPI) 支持1路QSPI单主机模式，可以在间接和内存映射2种模式下工作。  QSPI控制器的主要特性如下：  可以配置成Single SPI/Dual SPI/Quard SPI模式。在Single模式下，支持标准的SPI操作，可以工作在 20 / 96 半双工、全双工模式下；  SPI的操作方式可以配置成间接模式或内存映射模式，指令阶段的命令码可配置，交替字节  阶段或模式阶段的交替字节或模式字节可以配置；  支持8-bit、16-bit、32-bit的数据访问方式；  带数据收发FIFO；  支持DMA操作；  支持FIFO中断、操作完成中断、超时中断、数据访问错误中断；  最大速度支持4×36Mbps；  在间接模式或内存映射模式下，操作分为指令阶段、地址阶段、交替字节阶段、Dummy阶段、数 据阶段，这几个阶段可以配置为略过。 安全数字输入输出接口(SDIO) 安全数字输入输出接口(Secure Digital Input and Output),简称SDIO接口，SDIO主机接口为AHB外设总线和多 媒体卡(MMC)、SD存储卡、SDIO卡设备间提供了操作接口。  SDIO主机功能如下：  支持《MultiMediaCard System Specification Version 4.2》，支持1位(默认)、4位和8位数据总线，向前 兼容较早MMC协议；  支持《SD Memory Card Specifications Version 2.0》；  支持《SD I/O Card Specification Version 2.0》，支持1位(默认)和4位数据格式；  SDIO时钟速率可达48MHz；  SDIO不支持SPI通讯方式。 扩展存储控制器接口(XFMC) N32G452系列集成了扩展存储控制器(XFMC)接口，它具有4个片选输出，支持SRAM、PSRAM、NOR和NAND 存储器扩展。XFMC可以配置成与多数图形LCD控制器的无缝连接，它支持Intel 8080和Motorola 6800的模 式，使用这个LCD并行接口可以很方便地构建简易的图形应用环境。  XFMC具有下列主要功能：  具有静态存储器接口的器件包括：  静态随机存储器(SRAM)；  只读存储器(ROM)；  NOR 闪存；  PSRAM(4 个存储器块) ；  NAND Flash支持，支持硬件ECC并可检测多达8K字节数据；  支持对同步器件的成组(Burst)访问模式，如NOR闪存和PSRAM；  8或16位数据总线；  每一个存储器块都有独立的片选控制； 21 / 96  每一个存储器块都可以独立配置；  时序可编程以支持各种不同的器件：  等待周期可编程(多达 15 个周期) ；  总线恢复周期可编程(多达 15 个周期)；  输出使能和写使能延迟可编程(多达 15 周期)；  独立的读写时序和协议，可支持宽范围的存储器和时序；  PSRAM和SRAM器件使用的写使能和字节选择输出；  将32位的AHB访问请求，转换到连续的16位或8位的，对外部16位或8位器件的访问 ；  具有16个字，每个字32位宽的写入FIFO，允许在写入较慢存储器时释放AHB进行其它操作。在开始 一次新的XFMC操作前，FIFO要先被清空。 控制器区域网络(CAN) 支持2路CAN总线接口，CAN1/2接口兼容规范2.0A和2.0B(主动)，位速率高达1Mbit/秒。它可以接收和发送 11位标识符的标准帧，也可以接收和发送29位标识符的扩展帧。  主要特点：  支持CAN协议2.0A和2.0B主动模式；  波特率最高可达1兆位/秒；  支持时间触发通信功能  发送    3 个发送邮箱  发送报文的优先级特性可软件配置  记录发送 SOF 时刻的时间戳 接收  3 级深度的 2 个接收 FIFO  可变的过滤器组：  有 14 个过滤器组  标识符列表  FIFO 溢出处理方式可配置  记录接收 SOF 时刻的时间戳 时间触发通信模式  禁止自动重传模式  16 位自由运行定时器  可在最后 2 个数据字节发送时间戳 22 / 96  管理  中断可屏蔽  邮箱占用单独 1 块地址空间，便于提高软件效率 通用串行总线(USB) N32G452系列产品内嵌一个兼容全速USB的设备控制器，遵循全速USB设备(12Mbit/秒)标准，端点可由软件 配置，具有待机/唤醒功能。USB专用的48MHz时钟由内部主PLL直接产生(为保证通信稳定性，时钟源必须 是HSE外部高速晶体)。  USB设备控制器主要特性如下：  符合 USB2.0 全速设备的技术规范；  可配置 1 到 8 个 USB 端点；  CRC(循环冗余校验)生成/校验，反向不归零(NRZI)编码/解码和位填充；  支持批量/同步端点的双缓冲区机制；  支持 USB 挂起/恢复操作；  帧锁定时钟脉冲生成；  USB DP 信号线上支持内部 1.5K 上拉电阻（固件控制），精度±5%； 通用输入输出接口(GPIO) 支持最多97个GPIO，共被分为7组（GPIOA/GPIOB/GPIOC/GPIOD/GPIOE/GPIOF/GPIOG），每组16个端口 （F组共10个，G组共7个）。每个GPIO引脚都可以由软件配置成输出（推挽或开漏）、输入（带或不带上拉 或下拉）或复用的外设功能端口，多数GPIO引脚都与数字或模拟的复用外设共用，有的I/O引脚还与时钟引 脚复用；除了具有模拟输入功能的端口，所有的GPIO引脚都有大电流通过能力。  GPIO主要特性描述如下：   GPIO 端口的每个位可以由软件分别配置成多种模式：  输入浮空；  输入上拉（弱上拉）；  输入下拉（弱下拉）；  模拟输入；  开漏输出；  推挽式输出；  推挽式复用功能；  开漏复用功能。 通用 I/O(GPIO)  复位期间和刚复位后，复用功能未开启，除 BOOT0 和 BOOT1 外（BOOT0、和 BOOT1 为 输入下拉），I/O 端口被配置成模拟输入模式； 23 / 96  复位期间和刚复位后，复用功能未开启，I/O 端口被配置成模拟输入模式，复位后，JTAG 引脚被置于输入上拉或下拉模式：   JTDI 置于上拉模式；  JTCK 置于下拉模式；  JTMS 置于上拉模式；  JNTRST 置于上拉模式 当作为输出配置时，写到输出数据寄存器上的值输出到相应的 I/O 引脚。可以以推挽模式或 开漏模式输出  单独的位设置或位清除功能；  外部中断/唤醒：所有端口都有外部中断能力，为了使用外部中断线，端口必须配置成输入模 式；  复用功能：(使用默认复用功能前必须对端口位配置寄存器编程)  对于复用的输入功能，端口必须配置成输入模式(浮空、上拉或下拉)且输入引脚必须由外部 驱动；  对于复用输出功能，端口必须配置成复用功能输出模式(推挽或开漏)；  对于双向复用功能，端口位必须配置复用功能输出模式(推挽或开漏)。这时，输入驱动器被 配置成浮空输入模式。  软件重新映射 I/O 复用功能  GPIO 锁定机制，锁定机制允许冻结 IO 配置。当在一个端口位上执行了锁定(LOCK)程序，在下 一次复位之前，将不能再更改端口位的配置。 模拟/数字转换器(ADC) 支持最多2个12位5Msps采样率的逐次比较型ADC， 支持单端输入和差分输入， 其中ADC1支持9个外部通道， ADC2支持12个外部通道，部分引脚共享两个ADC通道，最多可测量16个外部和3个内部信号源。  ADC主要特性描述如下：   支持 12 位、10 位、8 位、6 位分辨率可配置  12bit 分辨率下最高采样速率 5.14MSPS  10bit 分辨率下最高采样速率 6MSPS  8bit 分辨率下最高采样速率 7.2MSPS  6bit 分辨率下最高采样速率 9MSPS ADC 时钟源分为工作时钟源、采样时钟源和计时时钟源  仅可配置 AHB_CLK 作为工作时钟源，最高可到 144MHz  可配置 PLL 作为采样时钟源，最高可到 72MHz，支持分频 1,2,4,6,8,10,12,16,32,32,64,128,256 24 / 96  可配置 AHB_CLK 作为采样时钟源，最高可到 72MHz，支持分频 1,2,4,6,8,10,12,16,32  计时时钟用于内部计时功能，频率必须配置成 1MHz  支持定时器触发 ADC 采样  转换结束、注入转换结束和发生模拟看门狗事件时产生中断  单次和连续转换模式  从通道 0 到通道 N 的自动扫描模式  支持自校准  带内嵌数据一致性的数据对齐  采样间隔可以按通道分别编程  规则转换和注入转换均有外部触发选项  间断模式  双重模式：ADC1 和 ADC2 组合  ADC 供电要求：1.8V 到 3.6V  ADC 输入范围：VREF- ≤ VIN ≤ VREF+  ADC 可以使用 DMA 操作，规则通道转换期间有 DMA 请求产生。  模拟看门狗功能，可以非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置 的阀值时，将产生中断。 数字/模拟转换器(DAC) 支持2个数模转换器(DAC)，DAC是12位数字输入、电压输出的数字/模拟转换器。DAC模块有2个输出通道， 每个通道都有单独的转换器，2个DAC可以同时使用互不影响。DAC可以通过引脚输入参考电压VREF+以获 得更精确的转换结果。  这个双数字接口支持下述功能：  两个 DAC 转换器：各有一个输出通道  可配置的 8 位或 12 位输出  12 位模式下可配置的左右数据对齐  同步更新功能  产生噪声波  产生三角波  双 DAC 通道独立或同步转换  每个通道都可使用 DMA 功能  外部触发进行转换  输入参考电压 VREF+ 25 / 96 温度传感器(TS) 温度传感器产生一个随温度线性变化的电压，转换范围在1.8V VINmax时，有一个正向注入电流；当VINVDD时，有一个正向注入电流；当VIN8MHz时启用PLL。 144MHz 32 72MHz 18 36MHz 11 144MHz 15.8 72MHz 9.7 36MHz 6.7 单位 mA 表 4-9 运行模式下的最大电流消耗，数据处理代码从内部RAM中运行 符号 参数 外部时钟(2)， 使能所有外设 IDD fHCLK 条件 运行模式下的供应 电流 最大值(1) TA = 105℃ 144MHz T.B.D 72MHz T.B.D 36MHz T.B.D 144MHz T.B.D 外部时钟(2)， 72MHz T.B.D 关闭所有外设 48MHz T.B.D 36MHz T.B.D 1. 由综合评估得出，在生产中以VDDmax和fHCLKmax为条件测试。 2. 外部时钟为8MHz，当fHCLK>8MHz时启用PLL。 47 / 96 单位 mA 表 4-10 睡眠模式下的最大电流消耗，代码运行在Flash或RAM中 符号 参数 单位 TA = 105℃ 外部时钟(2)，使能所 有外设 IDD 最大值(1) fHCLK 条件 睡眠模式下的供应 电流 外部时钟(2)，关闭所 有外设 144MHz 27 72MHz 15.5 36MHz 10 144MHz 9.2 72MHz 6.6 36MHz 5.1 1. 由综合评估得出，在生产中以VDDmax和以fHCLKmax使能外设为条件测试。 2. 外部时钟为8MHz，当fHCLK>8MHz时启用PLL。 mA 表 4-11 停机和待机模式下的典型和最大电流消耗 典型值(1) 符号 参数 TA = 105℃ 调压器处于运行模式，低速和高速 内部RC振荡器和高速振荡器处于 关闭状态(没有独立看门狗) 300 T.B.D 调压器处于低功耗模式，低速和高 速内部RC振荡器和高速振荡器处 于关闭状态(没有独立看门狗) 150 T.B.D 停机模式2 外部低速时钟开启，RTC运行，R（STOP2）下的 SRAM保持，所有I/O状态保持， 供应电流 独立看门狗处于关闭状态 10 T.B.D 待机模式 （STANDB Y）下的供 应电流 IDD_VBAT 最大值 VDD/VBAT = 3.3V 停机模式0 （STOP0）下 的供应电流 IDD 条件 备份区域 （VBAT） 的供应电流 μA 低速内部RC振荡器和独立看门狗 处于开启状态 3 低速内部RC振荡器处于开启状态, 独立看门狗处于关闭状态 2.9 低速内部RC振荡器和独立看门狗 处于关闭状态，低速振荡器和RTC 处于关闭状态 低速振荡器和RTC处于开启状态 1. 典型值是在TA=25℃下测试得到。 2. 由综合评估得出，不在生产中测试。 单位 2.7 2 T.B.D T.B.D (2) T.B.D( 2) 典型的电流消耗 MCU处于下述条件下：  所有的I/O引脚都处于输入模式，并连接到一个静态电平上—VDD或VSS(无负载)。  所有的外设都处于关闭状态，除非特别说明。  闪存存储器的访问时间调整到fHCLK的频率(0~24MHz时为0个等待周期，24~48MHz时为1个等待周期， 超过48MHz时为2个等待周期)。  环境温度和VDD供电电压条件列于表 4-4。 48 / 96  指令预取功能开启(提示：这个参数必须在设置时钟和总线分频之前设置)。当开启外设时： fPCLK1= fHCLK/4，fPCLK2 = fHCLK/2，fADCCLK = fPCLK2/4 。 表 4-12 运行模式下的典型电流消耗，数据处理代码从内部Flash中运行 典型值(1) 符号 参数 条件 外部时钟(3) IDD 运行模式下 的供应电流 运行于高速内部RC 振荡器(HSI)，使用 AHB预分频以减低 频率 fHCLK 使能所有外设(2) 关闭所有外设 144MHz T.B.D 12.92 72MHz T.B.D T.B.D 36MHz T.B.D T.B.D 8MHz T.B.D T.B.D 128MHz T.B.D 11.6 72MHz T.B.D T.B.D 36MHz T.B.D T.B.D 8MHz T.B.D T.B.D 单位 mA mA 1. 典型值是在TA=25℃、VDD=3.3V时测试得到。 2. 每个模拟部分的ADC要增加额外的0.8mA电流消耗。在应用环境中，这部分电流只有在开启ADC(设置ADC_CTRL2 寄 存器的ON位)时才会增加。 3. 外部时钟为8MHz，当fHCLK>8MHz时启用PLL。 表 4-13 睡眠模式下的典型电流消耗，数据处理代码从内部Flash或RAM中运行 典型值(1) 符号 参数 条件 外部时钟(3) IDD 睡眠模式下 的供应电流 运行于高速内部RC 振荡器(HSI)，使用 AHB预分频以减低 频率 fHCLK 使能所有外设(2) 关闭所有外设 144MHz T.B.D 8 72MHz T.B.D T.B.D 36MHz T.B.D T.B.D 8MHz T.B.D T.B.D 128MHz T.B.D 7.5 72MHz T.B.D T.B.D 36MHz T.B.D T.B.D 8MHz T.B.D T.B.D 单位 mA mA 1. 典型值是在TA=25℃、VDD=3.3V时测试得到。 2. 每个模拟部分的ADC要增加额外的0.8mA电流消耗。在应用环境中，这部分电流只有在开启ADC(设置ADC_CTRL2 寄 存器的ON位)时才会增加。 3. 外部时钟为8MHz，当fHCLK>8MHz时启用PLL。 4.3.6 外部时钟源特性 来自外部振荡源产生的高速外部用户时钟 下表中给出的特性参数是使用一个高速的外部时钟源测得，环境温度和供电电压符合表 4-4的条件。 49 / 96 表 4-14 高速外部用户时钟特性 符号 参数 条件 最小值 典型值 最大值 单位 4 8 32 MHz fHSE_ext 用户外部时钟频率(1) VHSEH OSC_IN输入引脚高电平电压 0.7VDD - VDD VHSEL OSC_IN输入引脚低电平电压 VSS - 0.3VDD tw(HSE) tw(HSE) OSC_IN高或低的时间(1) 16 - - tr(HSE) tf(HSE) OSC_IN上升或下降的时间(1) - - 20 Cin(HSE) OSC_IN输入容抗(1) - 5 - pF DuCy(HSE) 占空比 45 - 55 % IL OSC_IN输入漏电流 - - ±1 μA V ns VSS≤VIN≤VDD 来自外部振荡源产生的低速外部用户时钟 下表中给出的特性参数是使用一个低速的外部时钟源测得，环境温度和供电电压符合表 4-4的条件。 表 4-145 低速外部用户时钟特性 符号 参数 条件 最小值 典型值 最大值 单位 0 32.768 1000 KHz fLSE_ext 用户外部时钟频率(1) VLSEH OSC32_IN输入引脚高电平电压 0.7VDD - VDD VLSEL OSC32_IN输入引脚低电平电压 VSS - 0.3VDD tw(LSE) tw(LSE) OSC32_IN高或低的时间(1) 450 - - tr(LSE)tf(LSE) OSC32_IN上升或下降的时间(1) - - 50 DuCy(LSE) 占空比 30 - 70 % IL OSC32_IN输入漏电流 - - ±1 μA 1. V ns VSS≤VIN≤VDD 由设计保证，不在生产中测试。 图 4-5 外部高速时钟源的交流时序图 V HSEH 90% V HSEL 10% t t r(HSE) t f(HSE) t W(HSE) T HSE 外部时钟源 f HSE_ext IL OSC_IN N32G45x 50 / 96 t W(HSE) 图 4-6 外部低速时钟源的交流时序图 V LSEH 90% V LSEL 10% t t r(LSE) t f(LSE) t W(LSE) t W(LSE) T LSE 外部时钟源 f LSE_ext IL OSC32_IN N32G45x 使用一个晶体/陶瓷谐振器产生的高速外部时钟 高速外部时钟(HSE)可以使用一个4~32MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是 基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须 尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封 装、精度等)，请咨询相应的生产厂商。(这里提到的晶体谐振器就是我们通常说的无源晶振) 表 4-16 HSE 4~32MHz振荡器特性(1)(2) 符号 参数 条件 最小值 典型值 最大值 单位 fOSC_IN 振荡器频率 4 8 32 RF 反馈电阻 - 160 - kΩ CL1 CL2(3) 建议的负载电容与对应的晶 体串行阻抗(RS)(4) RS = 30Ω - 20 - pF i2 HSE驱动电流 VDD=3.3V，VIN=VSS 30pF负载 - 1.3 1.6 mA gm 振荡器的跨导 启动 - 10 - mA/V tSU(HSE)(5) 启动时间 VDD是稳定的 - 3 5 ms MHz 1. 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。 2. 由综合评估得出，不在生产中测试。 3. 对于CL1和CL2，建议使用高质量的、为高频应用而设计的(典型值为)5pF~25pF之间的瓷介电容器，并挑选符合要求的晶 体或谐振器。通常CL1和CL2具有相同参数。晶体制造商通常以CL1和CL2的串行组合给出负载电容的参数。在选择CL1和CL2 时，PCB和MCU引脚的容抗应该考虑在内(可以粗略地把引脚与PCB板的电容按10pF估计)。 4. 相对较低的RF电阻值，能够可以为避免在潮湿环境下使用时所产生的问题提供保护，这种环境下产生的泄漏和偏置条件 都发生了变化。但是，如果MCU是应用在恶劣的潮湿条件时，设计时需要把这个参数考虑进去。 5. tSU(HSE)是启动时间，是从软件使能HSE开始测量，直至得到稳定的8MHz振荡这段时间。这个数值是在一个标准的晶体谐 振器上测量得到，它可能因晶体制造商的不同而变化较大。 51 / 96 图 4-7 使用8MHz晶体的典型应用 集成了电容器 的谐振器 CL1 OSC_IN 1. 增益 控制 RF 8MHz谐振器 CL2 fHSE OSC_OUT REXT(1) N32G45x REXT数值由晶体的特性决定。典型值是5至6倍的RS。 使用一个晶体/陶瓷谐振器产生的低速外部时钟 低速外部时钟(LSE)可以使用一个32.768kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是 基于使用表 4-17中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容 必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、 封装、精度等)，请咨询相应的生产厂商。(这里提到的晶体谐振器就是我们通常说的无源晶振) 注意：对于CL1和CL2，建议使用高质量的5pF~15pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通 常CL1和CL2具有相同参数。晶体制造商通常以CL1和CL2的串行组合给出负载电容的参数。 负载电容CL由下式计算：CL = CL1 × CL2 / (CL1 + CL2) + Cstray，其中Cstray是引脚的电容和PCB板或PCB相关的 电容，它的典型值是介于2pF至7pF之间。 警告：为了避免超出CL1和CL2的最大值(15pF)，强烈建议使用负载电容CL≤7pF的谐振器，不能使用负载电容 为12.5pF的谐振器。 例如：如果选择了一个负载电容CL=6pF的谐振器并且Cstray=2pF，则CL1=CL2=8pF。 表 4-17 LSE振荡器特性(fLSE=32.768kHz)(1) 符号 参数 条件 RF 反馈电阻 CL1 CL2(2) 建议的负载电容与对应的晶 体串行阻抗(RS)(3) RS :30KΩ~65KΩ I2 LSE驱动电流 VDD=3.3V , CL1=CL2=14pF RS = 30KΩ gm 振荡器的跨导 tSU(LSE)(4) 启动时间 VDD是稳定的 最小值 典型值 最大值 - 5 - MΩ - - 15 pF 0.3 - μA 5 - - μA/V - 2 - - 单位 s 1. 由综合评估得出，不在生产中测试。 2. 参见本表格上方的注意和警告段落。 3. 选择具有较小RS值的高质量振荡器(如MSIV-TIN32.768kHz)，可以优化电流消耗。详情请咨询晶体制造商。 4. tSU(LSE)是启动时间，是从软件使能LSE开始测量，直至得到稳定的32.768KHz振荡这段时间。这个数值是在一个标准的晶 体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。 52 / 96 图 4-8 使用32.768kH晶体的典型应用 集成了电容器 的谐振器 CL1 OSC_IN 32.768 kHz 谐振器 RF fHSE 增益 控制 OSC_OUT CL2 N32G45x 4.3.7 内部时钟源特性 下表中给出的特性参数是使用环境温度和供电电压符合表 4-4的条件测量得到。 高速内部(HSI)RC振荡器 表 4-18 HSI振荡器特性(1)(2) 参 数 符号 条件 频率 fHSI ACCHSI 最小值 典型值 最大值 单位 7.92 8 8.08 MHz -2.5 - 2.5 % -2 - 2.2 % -1.3 - 2 % VDD=3.3V，TA = 25℃，校准后 VDD=3.3V，TA = -40~105℃， 温漂 VDD=3.3V，TA = -10~85℃， 温漂 HSI振荡器的温漂 VDD=3.3V，TA = 0~70℃，温漂 tSU(HSI) HSI振荡器启动时间 1 - 3 μs IDD(HSI) HSI振荡器功耗 - 40 100 μA 1. VDD = 3.3V，TA = -40~105℃，除非特别说明。 2. 由设计保证，不在生产中测试。 低速内部(LSI)RC振荡器 表 4-19 LSI振荡器特性(1) 符号 fLSI(2) 参数 输出频率 条件 25℃ 校准, VDD =3.3V VDD =1.8V ~3.6V, TA = -40~105℃ 最小值 典型值 最大值 单位 38.6 40 41.4 KHz 30 40 60 KHz tSU(LSI) (3) LSI振荡器启动时间 - 30 80 μs IDD(LSI) (3) LSI振荡器功耗 - 0.2 - μA 1. VDD = 3.3V，TA = -40~105℃，除非特别说明。 2. 由综合评估得出，不在生产中测试。 3. 由设计保证，不在生产中测试。 从低功耗模式唤醒的时间 表 4-20列出的唤醒时间是在一个8MHz的HSI RC振荡器的唤醒阶段测量得到。唤醒时使用的时钟源依当前 的操作模式而定：  停机或待机模式：时钟源是RC振荡器  睡眠模式：时钟源是进入睡眠模式时所使用的时钟 53 / 96 所有的时间是使用环境温度和供电电压符合表 4-4的条件测量得到。 表 4-20 低功耗模式的唤醒时间 符号 参数 (1) tWUSLEEP tWUSTOP0 (1) tWUSTOP2 (1) (1) tWUSTDBY 典型值 单位 从睡眠模式唤醒 480 ns 从停机模式0唤醒(调压器处于运行模式) 20 从停机模式0唤醒(调压器为低功耗模式) 22 从停机模式2唤醒 40 从待机模式唤醒 100 μs 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。 1. 4.3.8 PLL特性 下表列出的参数是使用环境温度和供电电压符合表 4-4的条件测量得到。 表 4-21 PLL特性 数值 符号 fPLL_IN 参数 单位 最小值 典型值 最大值(1) 4 8.0 32 MHz PLL输入时钟(2) 40 50 60 % fPLL_OUT PLL倍频输出时钟 32 - 144 MHz tLOCK PLL Ready 指示信号输出时间 Rms cycle-to-cycle jitter @144MHz - - 150 μs - 5 - pS Operating Current of PLL @144MHz VCO frequency. - - 700 uA Jitter Ipll PLL输入时钟占空比 1. 由综合评估得出，不在生产中测试。 2. 需要注意使用正确的倍频系数，从而根据PLL输入时钟频率使得fPLL_OUT处于允许范围内。 4.3.9 FLASH存储器特性 除非特别说明，所有特性参数是在TA = -40~105℃得到。 表 4-22 闪存存储器特性 符号 参数 条件 最小值(1) 典型值(1) 最大值(1) 单位 tprog 32位的编程时间 TA = -40~105℃ - - 110 μs tERASE 页(2K字节)擦除时间 TA = -40~105℃ - - 20 ms tME 整片擦除时间 TA = -40~105℃; - - 100 ms 读模式，fHCLK=144MHz，2个等 待周期，VDD=3.3V - - 3.42 写模式，fHCLK=144MHz， VDD=3.3V - - 6.5 mA 擦除模式，fHCLK=144MHz， VDD=3.3V - - 4.5 mA 掉电模式/停机，VDD=3.3~3.6V - - 0.035 μA IDD 供电电流 54 / 96 mA Vprog 编程电压 1.8 3.0 3.6 V 由设计保证，不在生产中测试。 1. 表 4-23 闪存存储器寿命和数据保存期限 符号 NEND 参数 寿命(注：擦写次数) 条件 TA = -40~105°C(尾缀为7)； Flash容量为256KB TA = -40~105°C(尾缀为7)； Flash容量为512KB，其中后256KB的存储空间 数据保存期限 tRET 最小值(1) 10 TA = 30 TA = 105°C，1000次擦写(1)之后 10 TA = 55°C，1万次擦写(1)之后 20 由综合评估得出，不在生产中测试。 2. 循环测试均是在整个温度范围下进行。 千次 100 85°C时，1000次擦写(1)之后 1. 单位 年 4.3.10 XFMC特性  异步波形和时序 图 4-9至图 4-12显示了异步的波形，表 4-24至表 4-27给出了相应的时序。这些表格中的结果是按照下述 XFMC配置得到：  地址建立时间(AddressSetupTime) = 0  地址保持时间(AddressHoldTime) = 1  数据建立时间(DataSetupTime) = 1 55 / 96 图 4-9 异步非总线复用的SRAM/PSRAM/NOR读操作波形 1. 只适于模式2/B、C和D。在模式1，不使用XFMC_NADV。 表 4-24 异步非总线复用的SRAM/PSRAM/NOR读操作时序(1)(2) 符号 参数 最小值 最大值 单位 5THCLK – 1.5 5THCLK + 2 ns -2 2.6 ns 5THCLK – 1.5 5THCLK + 1.5 ns -1.5 - ns - 0 ns ns tw(NE) XFMC_NE低时间 tv(NOE_NE) XFMC_NEx低至XFMC_NOE低 tw(NOE) XFMC_NOE低时间 th(NE_NOE) XFMC_NOE高至XFMC_NE高保持时间 tv(A_NE) XFMC_NEx低至XFMC_A有效 th(A_NOE) XFMC_NOE高之后的地址保持时间 -1 - tv(BL_NE) XFMC_NEx低至XFMC_BL有效 - 0 ns th(BL_NOE) XFMC_NOE高之后的XFMC_BL保持时间 0 - ns tsu(Data_NE) 数据至XFMC_NEx高的建立时间 2THCLK + 25 - ns tsu(Data_NOE) 数据至XFMC_NOEx高的建立时间 2THCLK + 25 - ns th(Data_NOE) XFMC_NOE高之后的数据保持时间 0 - ns th(Data_NE) XFMC_NEx高之后的数据保持时间 0 - ns tv(NADV_NE) XFMC_NEx低至XFMC_NADV低 - 5 ns tw(NADV) XFMC_NADV低时间 - THCLK + 1.5 ns 1. VDD_IO = 3.3V，CL = 15pF 2. 由综合评估得出，不在生产中测试。 56 / 96 图 4-10 异步非总线复用的SRAM/PSRAM/NOR写操作波形 XFMC_NEx XFMC_NOE th(NE_NWE) XFMC_NWE th(A_NWE) tv(A_NE) 地址 XFMC_A[23:0] th(BL_NWE) tv(BL_NE) XFMC_NBL[1:0] NBL th(Data_NOE) th(Data_NWE) 数据 XFMC_D[15:0] tv(NADV_NE) tw(NADV) XFMC_NADV(1) 1. 只适于模式2/B、C和D。在模式1，不使用XFMC_NADV。 表 4-25 异步非总线复用的SRAM/PSRAM/NOR写操作时序(1)(2) 符号 参数 最小值 最大值 单位 tw(NE) XFMC_NE低时间 3THCLK – 1 3THCLK + 2 ns tv(NWE_NE) XFMC_NEx低至XFMC_NWE低 THCLK – 0.5 THCLK + 1.5 ns tw(NWE) XFMC_NWE低时间 THCLK – 0.5 THCLK + 1.5 ns th(NE_NWE) XFMC_NWE高至XFMC_NE高保持时间 THCLK - ns tv(A_NE) XFMC_NEx低至XFMC_A有效 - 9 ns th(A_NWE) XFMC_NWE高之后的地址保持时间 THCLK - ns - 0 ns THCLK – 0.5 - ns - THCLK+ 7 ns tv(BL_NE) XFMC_NEx低至XFMC_BL有效 th(BL_NWE) XFMC_NWE高之后的XFMC_BL保持时间 tv(Data_NE) XFMC_NEx低至数据有效 th(Data_NWE) XFMC_NWE高之后的数据保持时间 tv(NADV_NE) XFMC_NEx低至XFMC_NADV低 - 5.5 ns tw(NADV) XFMC_NADV低时间 - THCLK + 1.5 ns 1. VDD_IO = 3.3V，CL = 15pF 2. 由综合评估得出，不在生产中测试。 THCLK 57 / 96 ns 图 4-11 异步总线复用PSRAM/NOR读操作波形 XFMC_NE th(NE_NOE) XFMC_NOE XFMC_NWE tv(A_NE) th(A_NOE) 地址 XFMC_A[23:16] th(BL_NOE) tv(BL_NE) XFMC_NBL[1:0] NBL th(Data_NE) tsu(Data_NE) tv(A_NE) th(Data_NOE) 数据 地址 XFMC_AD[15:0] th(AD_NADV) tv(NADV_NE) XFMC_NADV 表 4-26 异步总线复用的PSRAM/NOR读操作时序(1)(2) 符号 参数 最小值 最大值 单位 7THCLK – 2 7THCLK + 2 ns 3THCLK – 0.5 3THCLK + 1.5 ns 4THCLK – 1 4THCLK + 2 ns tw(NE) XFMC_NE低时间 tv(NOE_NE) XFMC_NEx低至XFMC_NOE低 tw(NOE) XFMC_NOE低时间 th(NE_NOE) XFMC_NOE高至XFMC_NE高保持时间 -1 - ns tv(A_NE) XFMC_NEx低至XFMC_A有效 - 0 ns tv(NADV_NE) XFMC_NEx低至XFMC_NADV低 3 5 ns tw(NADV) XFMC_NADV低时间 THCLK – 1.5 THCLK + 1.5 ns th(AD_NADV) XFMC_NADV高之后XFMC_AD(地址)有效保持时间 THCLK - ns th(A_NOE) XFMC_NOE高之后的地址保持时间 THCLK -2 - ns th(BL_NOE) XFMC_NOE高之后的XFMC_BL保持时间 0 - ns tv(BL_NE) XFMC_NEx低至XFMC_BL有效 - 0 ns tsu(Data_NE) 数据至XFMC_NEx高的建立时间 2THCLK + 24 - ns tsu(Data_NOE) 数据至XFMC_NOEx高的建立时间 2THCLK + 25 - ns th(Data_NE) XFMC_NEx高之后的数据保持时间 0 - ns th(Data_NOE) XFMC_NOE高之后的数据保持时间 0 - ns 1. VDD_IO = 3.3V，CL = 15pF 2. 由综合评估得出，不在生产中测试。 58 / 96 图 4-12 异步总线复用PSRAM/NOR写操作波形 XFMC_NEx XFMC_NOE th(NE_NWE) XFMC_NWE th(A_NWE) tv(A_NE) 地址 XFMC_A[23:16] th(BL_NWE) tv(BL_NE) XFMC_NBL[1:0] NBL tv(Data_NADV) tv(A_NE) 数据 地址 XFMC_AD[15:0] th(Data_NWE) th(AD_NADV) tv(NADV_NE) XFMC_NADV 表 4-27 异步总线复用的PSRAM/NOR写操作时序(1)(2) 符号 参数 tw(NE) XFMC_NE低时间 tv(NWE_NE) XFMC_NEx低至XFMC_NWE低 tw(NWE) XFMC_NWE低时间 th(NE_NWE) XFMC_NWE高至XFMC_NE高保持时间 tv(A_NE) 最小值 最大值 单位 5THCLK – 1 5THCLK + 2 ns 2THCLK 2THCLK + 1 ns 2THCLK – 1 2THCLK + 2 ns THCLK– 1 - ns XFMC_NEx低至XFMC_A有效 - 7 ns tv(NADV_NE) XFMC_NEx低至XFMC_NADV低 3 5 ns tw(NADV) XFMC_NADV低时间 THCLK– 1 th(AD_NADV) XFMC_NADV高之后XFMC_AD(地址)有效保持时间 THCLK– 3 th(A_NWE) XFMC_NWE高之后的地址保持时间 tv(BL_NE) XFMC_NEx低至XFMC_BL有效 th(BL_NWE) XFMC_NWE高之后的XFMC_BL保持时间 tv(Data_NADV) XFMC_NADV高至数据保持时间 th(Data_NWE) XFMC_NWE高之后的数据保持时间 1. VDD_IO = 3.3V，CL = 15pF 2. 由综合评估得出，不在生产中测试。  同步波形和时序 4THCLK THCLK – 1.5 THCLK– 5 THCLK+ 1 ns - ns - ns 1.6 ns - ns THCLK + 1.5 - ns ns 图 4-13至图 4-16显示了同步的波形，表 4-28至表 4-31给出了相应的时序。这些表格中的结果是按照下述 XFMC配置得到： 59 / 96  BurstAccessMode = XFMC_BurstAccessMode_Enable，使能突发传输模式  MemoryType = XFMC_MemoryType_CRAM，存储器类型为CRAM  WriteBurst = XFMC_WriteBurst_Enable，使能突发写操作  CLKDivision = 1，(1个存储器周期=2个HCLK周期)(注：CLKDivision是XFMC_BKTM1寄存器中的 CLKDIV位，参见N32G45x系列芯片用户手册)  使用NOR闪存时，DataLatency = 1；使用PSRAM时，DataLatency = 0 (注：DataLatency是XFMC_BKTMx寄存器中的DATLAT位，参见N32G45x系列芯片用户手册) 图 4-13 同步总线复用NOR/PSRAM读时序 tw(CLK) BUSTURN=0 tw(CLK) XFMC_CLK DATLAT=1 (数据保持) XFMC_NEx td(CLKL-NADVL) td(CLKH-NExH) td(CLKL-NExL) td(CLKL-NADVH) XFMC_NADV td(CLKH-AIV) td(CLKL-AV) XFMC_A[23:16] (高8位地址线) Addr[23:16] td(CLKH-NOEH) td(CLKL-NOEL) XFMC_NOE th(CLKH-ADV) td(CLKL-ADIV) th(CLKH-ADV) tsu(ADV-CLKH) td(CLKL-ADV) XFMC_AD[15:0] 地址[15:0] tsu(ADV-CLKH) 数据 2 数据1 tsu(NWAITV-CLKH) th(CLKH-NWAITV) XFMC_NWAIT tsu(NWAITV-CLKH) th(CLKH-NWAITV) (WAITCFG=1b,WAITPOL+0B) XFMC_NWAIT (WAITCFG=0b,WAITPOL+0B) tsu(NWAITV-CLKH) th(CLKH-NWAITV) 表 4-28 同步总线复用NOR/PSRAM读时序(1)(2) 符号 参数 最小值 tw(CLK) XFMC_CLK周期 td(CLKL-NExL) XFMC_CLK低至XFMC_NEx低(x = 0…2) - td(CLKH-NExH) XFMC_CLK高至XFMC_NEx高(x = 0…2) -0.5 td(CLKL-NADVL) XFMC_CLK低至XFMC_NADV低 td(CLKL-NADVH) XFMC_CLK低至XFMC_NADV高 td(CLKL-AV) XFMC_CLK低至XFMC_Ax有效(x = 16…25) 最大值 - 27.7 60 / 96 5 单位 ns ns - ns - 4.5 ns -0.5 - ns - 0 ns td(CLKH-AIV) XFMC_CLK高至XFMC_Ax无效(x = 16…25) td(CLKL-NOEL) XFMC_CLK低至XFMC_NOE低 - td(CLKH-NOEH) XFMC_CLK高至XFMC_NOE高 -0.5 td(CLKL-ADV) XFMC_CLK低至XFMC_AD[15:0]有效 td(CLKL-ADIV) XFMC_CLK低至XFMC_AD[15:0]无效 tsu(ADV-CLKH) XFMC_CLK高之前XFMC_AD[15:0]有效数据 th(CLKH-ADV) XFMC_CLK高之后XFMC_AD[15:0]有效数据 tsu(NWAITV-CLKH) XFMC_CLK高之前XFMC_NWAIT有效 th(CLKH-NWAITV) XFMC_CLK高之后XFMC_NWAIT有效 1. VDD_IO = 3.3V，CL = 15pF 2. 由综合评估得出，不在生产中测试。 - ns 4.5 ns 0 ns - 10 ns 1.5 - ns 5.5 - ns - ns 6.5 - ns 1 - ns 1.5 图 4-14 同步总线复用PSRAM写时序 tw(CLK) BUSTURN=0 tw(CLK) XFMC_CLK DATLAT=1 (数据保持) td(CLKL-NExL) XFMC_NEx td(CLKL-NADVL) td(CLKH-NExH) td(CLKL-NADVH) XFMC_NADV td(CLKH-AIV) td(CLKL-AV) XFMC_A[23:16] (高8位地址线) Addr[23:16] td(CLKL-NWEL) td(CLKH-NWEH) XFMC_NWE td(CLKL-ADIV) td(CLKL-Data) td(CLKL-ADV) XFMC_AD[15:0] th(CLKH-ADV) td(CLKL-Data) 数据 2 数据1 地址[15:0] XFMC_NWAIT tsu(NWAITV-CLKH) (WAITCFG=0b,WAITPOL+0B) th(CLKH-NWAITV) td(CLKL-NBLH) XFMC_NBL 表 4-29 同步总线复用PSRAM写时序(1)(2) 符号 参数 最小值 最大值 单位 27.7 - ns XFMC_CLK低至XFMC_NEx低(x = 0…2) - 5 ns XFMC_CLK高至XFMC_NEx高(x = 0…2) -0.5 - ns tw(CLK) XFMC_CLK周期 td(CLKL-NExL) td(CLKH-NExH) 61 / 96 - 4.5 ns -0.5 - ns - 0 ns - ns 6 ns - ns 10 ns 1.5 - ns XFMC_CLK低之后XFMC_AD[15:0]有效 - 6 ns tsu(NWAITV-CLKH) XFMC_CLK高之前XFMC_NWAIT有效 6.5 - ns th(CLKH-NWAITV) XFMC_CLK高之后XFMC_NWAIT有效 1 - ns td(CLKL-NBLH) XFMC_CLK低至XFMC_NBL高 1.5 - ns td(CLKL-NADVL) XFMC_CLK低至XFMC_NADV低 td(CLKL-NADVH) XFMC_CLK低至XFMC_NADV高 td(CLKL-AV) XFMC_CLK低至XFMC_Ax有效(x = 16…25) td(CLKH-AIV) XFMC_CLK高至XFMC_Ax无效(x = 16…25) td(CLKL-NWEL) XFMC_CLK低至XFMC_NWE低 td(CLKH-NWEH) XFMC_CLK高至XFMC_NWE高 td(CLKL-ADV) XFMC_CLK低至XFMC_AD[15:0]有效 - td(CLKL-ADIV) XFMC_CLK低至XFMC_AD[15:0]无效 td(CLKL-Data) 1. VDD_IO = 3.3V，CL = 15pF 2. 由综合评估得出，不在生产中测试。 0 0 图 4-15 同步非总线复用NOR/PSRAM读时序 tw(CLK) BUSTURN=0 tw(CLK) XFMC_CLK DATLAT=1 (数据保持) XFMC_NEx td(CLKL-NADVL) td(CLKH-NExH) td(CLKL-NExL) td(CLKL-NADVH) XFMC_NADV td(CLKH-AIV) td(CLKL-AV) XFMC_A[23:0] 24位地址线 td(CLKH-NOEH) td(CLKL-NOEL) XFMC_NOE tsu(DV-CLKH) th(CLKH-DV) tsu(DV-CLKH) XFMC_D[15:0] 16位数据线 th(CLKH-DV) 数据 2 数据1 tsu(NWAITV-CLKH) th(CLKH-NWAITV) XFMC_NWAIT tsu(NWAITV-CLKH) th(CLKH-NWAITV) (WAITCFG=1b,WAITPOL+0B) XFMC_NWAIT (WAITCFG=0b,WAITPOL+0B) tsu(NWAITV-CLKH) th(CLKH-NWAITV) 表 4-30 同步非总线复用NOR/PSRAM读时序(1)(2) 符号 参数 最小值 62 / 96 最大值 单位 tw(CLK) XFMC_CLK周期 td(CLKL-NExL) XFMC_CLK低至XFMC_NEx低(x = 0…2) td(CLKH-NExH) XFMC_CLK高至XFMC_NEx高(x = 0…2) td(CLKL-NADVL) XFMC_CLK低至XFMC_NADV低 - 27.7 - 5 ns ns - ns - 4.5 ns -0.5 - ns - 0 ns - ns -0.5 td(CLKL-NADVH) XFMC_CLK低至XFMC_NADV高 td(CLKL-AV) XFMC_CLK低至XFMC_Ax有效(x = 0…25) td(CLKH-AIV) XFMC_CLK高至XFMC_Ax无效(x = 0…25) td(CLKL-NOEL) XFMC_CLK低至XFMC_NOE低 - 4.5 ns td(CLKH-NOEH) XFMC_CLK高至XFMC_NOE高 -0.5 - ns tsu(DV-CLKH) XFMC_CLK高之前XFMC_D[15:0]有效数据 5.5 - ns th(CLKH-DV) XFMC_CLK高之后XFMC_D[15:0]有效数据 1 - ns tsu(NWAITV-CLKH) XFMC_CLK高之前XFMC_NWAIT有效 6.5 - ns th(CLKH-NWAITV) XFMC_CLK高之后XFMC_NWAIT有效 1 - ns 1. VDD_IO = 3.3V，CL = 15pF 2. 由综合评估得出，不在生产中测试。 0 图 4-16 同步非总线复用PSRAM写时序 tw(CLK) BUSTURN=0 tw(CLK) XFMC_CLK DATLAT=1 (数据保持) td(CLKL-NExL) XFMC_NEx td(CLKL-NADVL) td(CLKH-NExH) td(CLKL-NADVH) XFMC_NADV td(CLKH-AIV) td(CLKL-AV) XFMC_A[23:0] (24位地址线) td(CLKL-NWEL) td(CLKH-NWEH) XFMC_NWE td(CLKL-Data) td(CLKL-Data) 数据1 XFMC_D[15:0] 16位数据线 数据 2 XFMC_NWAIT (WAITCFG=0b,WAITPOL+0B) tsu(NWAITV-CLKH) th(CLKH-NWAITV) XFMC_NBL 63 / 96 td(CLKL-NBLH) 表 4-31 同步非总线复用PSRAM写时序(1)(2) 符号 参数 最小值 最大值 单位 27.7 - ns XFMC_CLK低至XFMC_NEx低(x = 0…2) - 5 ns td(CLKH-NExH) XFMC_CLK高至XFMC_NEx高(x = 0…2) -0.5 - ns td(CLKL-NADVL) XFMC_CLK低至XFMC_NADV低 - 4.5 ns td(CLKL-NADVH) XFMC_CLK低至XFMC_NADV高 -0.5 - ns td(CLKL-AV) XFMC_CLK低至XFMC_Ax有效(x = 0…25) - 0 ns td(CLKH-AIV) XFMC_CLK高至XFMC_Ax无效(x = 0…25) - ns td(CLKL-NWEL) XFMC_CLK低至XFMC_NWE低 6 ns td(CLKH-NWEH) XFMC_CLK高至XFMC_NWE高 - ns td(CLKL-Data) XFMC_CLK低之后XFMC_D[15:0]有效数据 - 6 ns 6.5 - ns 1 - ns 1.5 - ns tw(CLK) XFMC_CLK周期 td(CLKL-NExL) tsu(NWAITV-CLKH) 0 XFMC_CLK高之前XFMC_NWAIT有效 th(CLKH-NWAITV) XFMC_CLK高之后XFMC_NWAIT有效 td(CLKL-NBLH) XFMC_CLK低至XFMC_NBL高 1. VDD_IO = 3.3V，CL = 15pF 2. 由综合评估得出，不在生产中测试。  NAND控制器波形和时序 0 图 4-17至图 4-20显示了同步的波形，表 4-32给出了相应的时序。这些表格中的结果是按照下述XFMC配置 得到：  COM.XFMC_SetupTime = 0x01；(注：XFMC_PMEMx的MEMSET，x = 2…4)  COM.XFMC_WaitSetupTime = 0x03；(注：XFMC_PMEMx的MEMWAIT，x = 2…4)  COM.XFMC_HoldSetupTime = 0x02；(注：XFMC_PMEMx的MEMHOLD，x = 2…4)  COM.XFMC_HiZSetupTime = 0x01；(注：XFMC_PMEMx的MEMHIZ，x = 2…4)  ATT.XFMC_SetupTime = 0x01；(注：XFMC_PATTx的ATTSET，x = 2…4)  ATT.XFMC_WaitSetupTime = 0x03；(注：XFMC_PATTx的ATTWAIT，x = 2…4)  ATT.XFMC_HoldSetupTime = 0x02；(注：XFMC_PATTx的ATTHOLD，x = 2…4)  ATT.XFMC_HiZSetupTime = 0x01；(注：XFMC_PATTx的ATTHIZ，x = 2…4)  Bank =XFMC_Bank_NAND;  MemoryDataWidth = XFMC_MemoryDataWidth_16b；(注：存储器数据宽度=16位)  ECC = XFMC_ECC_Enable；(注：使能ECC计算)  ECCPageSize = XFMC_ECCPageSize_512Bytes；(注：ECC页大小=512字节)  TCLRSetupTime = 0；(注：XFMC_PCRx的TCLR)  TARSetupTime = 0；(注：XFMC_PCRx的TAR) 注：关于以上寄存器(XFMC_CMEMTMx、XFMC_ATTMEMTMx)的说明，详见参见N32G45x系列芯片 用户手册。 64 / 96 图 4-17 NAND控制器读操作波形 低电平 XFMC_NCEx ALE(XFMC_A17) CLE(XFMC_A16) XFMC_NWE td(ALE-NOE) th(NOE-ALE) XFMC_NOE(NRE) tsu(D-NOE) th(NOE-D) XFMC_D[15:0] 16位数据线 图 4-18 NAND控制器写操作波形 低电平 XFMC_NCEx ALE(XFMC_A17) CLE(XFMC_A16) td(ALE-NWE) th(NWE-ALE) XFMC_NWE XFMC_NOE(NRE) tv(NWE-D) th(NWE-D) XFMC_D[15:0] 16位数据线 65 / 96 图 4-19 NAND控制器在通用存储空间的读操作波形 低电平 XFMC_NCEx ALE(XFMC_A17) CLE(XFMC_A16) XFMC_NWE th(NOE-ALE) td(ALE-NOE) XFMC_NOE tsu(D-NOE) th(NOE-D) XFMC_D[15:0] 16位数据线 图 4-20 NAND控制器在通用存储空间的写操作波形 低电平 XFMC_NCEx ALE(XFMC_A17) CLE(XFMC_A16) th(NWE-ALE) td(ALE-NWE) tw(NWE) XFMC_NWE XFMC_NOE tv(NWE-D) th(NWE-D) XFMC_D[15:0] 16位数据线 表 4-32 NAND闪存读写周期的时序特性(1) 符号 td(D-NWE) tw(NOE) (2) tw(NWE) XFMC_NWE高之前至XFMC_D[15:0]数据有效 5THCLK + 12 XFMC_NOE低时间 4THCLK – 1.5 最大值 4THCLK + 1.5 单位 ns ns )(2) XFMC_NOE高之前至XFMC_D[15:0]数据有效 25 - ns (2) XFMC_NOE高之后至XFMC_D[15:0]数据有效 7 - ns tsu(D-NOE th(NOE-D) 最小值 参数 (2) (2) tv(NWE-D) (2) th(NWE-D) (2) td(ALE-NWE) 4THCLK – 1 XFMC_NWE低时间 XFMC_NWE低至XFMC_D[15:0]数据有效 XFMC_NWE高至XFMC_D[15:0]数据无效 (3) th(NWE-ALE)(3) XFMC_NWE低之前至XFMC_ALE有效 XFMC_NWE高至XFMC_ALE无效 2THCLK + 4 3THCLK + 4.5 66 / 96 4THCLK + 1 ns 0 ns - ns 3THCLK + 1.5 ns ns td(ALE-NOE)(3) th(NOE-ALE) (3) - XFMC_NOE低之前至XFMC_ALE有效 XFMC_NOE高至XFMC_ALE无效 1. VDD_IO = 3.3V，CL = 15pF 2. 由综合评估得出，不在生产中测试。 3. 由设计保证，不在生产中测试。 3THCLK + 2 3THCLK + 4.5 - ns ns 4.3.11 EMC特性 敏感性测试是在产品的综合评估时抽样进行测试的。 功能性EMS(电磁敏感性) 当运行一个简单的应用程序时(通过I/O端口闪烁2个LED)，测试样品被施加2种电磁干扰直到产生错误，LED 闪烁指示了错误的产生。  静电放电(ESD)(正放电和负放电)施加到芯片所有的引脚直到产生功能性错误。这个测试符合IEC 610004-2标准。  FTB：在VDD和VSS上通过一个100pF的电容施加一个瞬变电压的脉冲群(正向和反向)直到产生功能性错 误。这个测试符合IEC 61000-4-4标准。 芯片复位可以使系统恢复正常操作。 测试结果列于下表中。 表 4-33 EMS特性 符号 参数 条件 级别/类型 VFESD 施加到任一I/O脚，从而导致功能错误的电压极 限。 VDD = 3.3V，LQFP128，TA = +25 °C， fHCLK = 144MHz。符合IEC 61000-4-2 2B VEFTB 在VDD和VSS上通过100pF的电容施加的、导致功 能错误的瞬变脉冲群电压极限。 VDD = 3.3V，LQFP128，TA = +25 °C， fHCLK = 144MHz。符合IEC 61000-4-4 2A 设计牢靠的软件以避免噪声的问题 在器件级进行EMC的评估和优化，是在典型的应用环境中进行的。应该注意的是，好的EMC性能与用户应 用和具体的软件密切相关。 因此，建议用户对软件实行EMC优化，并进行与EMC有关的认证测试。 软件建议 软件的流程中必须包含程序跑飞的控制，如：  被破坏的程序计数器  意外的复位  关键数据被破坏(控制寄存器等……) 认证前的试验 很多常见的失效(意外的复位和程序计数器被破坏)，可以通过人工地在NRST上引入一个低电平或在晶振引 脚上引入一个持续1秒的低电平而重现。 在进行ESD测试时，可以把超出应用要求的电压直接施加在芯片上，当检测到意外动作的地方，软件部分需 要加强以防止发生不可恢复的错误。 电磁干扰(EMI) 在运行一个简单的应用程序时(通过I/O端口闪烁2个LED)，监测芯片发射的电磁场。这个发射测试符合SAE 67 / 96 J1752/3标准，这个标准规定了测试板和引脚的负载。 表 4-34 EMI特性 符号 参数 条件 VDD 3.3 V，TA 25 °C， LQFP128封装 符合SAE J1752/3 峰值 SEMI 最大值(fHSE/fHCLK) 监测的频段 8/48MHz 8/72MHz 0.1~30MHz 8 12 30~130MHz 31 21 130MHz~1GHz 28 33 SAM EMI级别 4 4 单位 dBμV - 4.3.12 绝对最大值(电气敏感性) 基于三个不同的测试(ESD，LU)，使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的 性能。 静电放电(ESD) 静电放电(一个正的脉冲然后间隔一秒钟后一个负的脉冲)施加到所有样品的所有引脚上，样品的大小与芯片 上供电引脚数目相关(3片 x (n+1)供电引脚)。这个测试符合JESD22-A114/C101标准。 表 4-35 ESD绝对最大值 符号 参数 VESD(HBM) 条件 静电放电电压(人体模型) TA = +25 °C， 符合JESD22-A114 静电放电电压(充电设备模型) TA = +25 °C， 符合JESD22-C101 类型 最小值(1) 2 单位 4000 V VESD(CDM) II 1000 由综合评估得出，不在生产中测试。 1. 静态栓锁 为了评估栓锁性能，需要在6个样品上进行2个互补的静态栓锁测试：  为每个电源引脚，提供超过极限的供电电压。  在每个输入、输出和可配置的I/O引脚上注入电流。 这个测试符合EIA/JESD78A集成电路栓锁标准。 表 4-36 电气敏感性 符号 LU 参数 静态栓锁类 条件 类型 II 类A TA = +105 °C，符合JESD 78A 4.3.13 I/O端口特性 通用输入/输出特性 除非特别说明，下表列出的参数是按照表 4-4的条件测量得到。所有的I/O端口都是兼容CMOS和TTL。 表 4-37 I/O静态特性 符号 参数 VIL 输入低电平电压 VIH 标准I/O脚，输入高电平电压 条件 TTL端口 68 / 96 最小值 典型值 最大值 -0.5 - 0.8 2 - VDD+0.5 单位 V FT I/O脚(1)，输入高电平电压 VIL 输入低电平电压 VIH 输入高电平电压 2 - 5.5 -0.5 - 0.35VDD 0.65VDD - VDD+0.5 200 - - mV (3) 5%VDD - - mV VSS≤ VIN≤ VDD 标准I/O端口 - - ±1 VIN = 5V， 5V容忍端口 - - 3 CMOS端口 标准I/O脚施密特触发器电压迟滞(2) Vhys 5V容忍I/O脚施密特触发器电压迟滞(2) 输入漏电流(4) Ilkg V μA RPU 弱上拉等效电阻(5) VIN= VIH 115 125 135 kΩ RPD 弱下拉等效电阻(5) VIN= VIL 115 130 140 kΩ CIO I/O引脚的电容 5 - pF - 1. FT = 5V容忍。 2. 施密特触发器开关电平的迟滞电压。由综合评估得出，不在生产中测试。 3. 至少100mV。 4. 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。 5. 上拉和下拉电阻是设计为一个可开关的PMOS/NMOS实现。 所有I/O端口都是CMOS和TTL兼容(不需软件配置)，它们的特性考虑了多数严格的CMOS工艺或TTL参数：   对于VIH：  如果VDD是介于[2.00V~3.08V]；使用CMOS特性但包含TTL。  如果VDD是介于[3.08V~3.60V]；使用TTL特性但包含CMOS。 对于VIL：  如果VDD是介于[2.00V~2.28V]；使用TTL特性但包含CMOS。  如果VDD是介于[2.28V~3.60V]；使用CMOS特性但包含TTL。 输出驱动电流 GPIO(通用输入/输出端口)可以吸收或输出多达+/-12mA电流。在用户应用中，I/O脚的数目必须保证驱动电 流不能超过4.2节给出的绝对最大额定值：  所有I/O端口从VDD上获取的电流总和，加上MCU在VDD上获取的最大运行电流，不能超过绝对最大额定 值IVDD(表 4-2)。  所有I/O端口吸收并从VSS上流出的电流总和，加上MCU在VSS上流出的最大运行电流，不能超过绝对最 大额定值IVSS(表 4-2)。 输出电压 除非特别说明，表 4-38列出的参数是使用环境温度和VDD供电电压符合表 4-4的条件测量得到。所有的I/O 端口都是兼容CMOS和TTL的。 表 4-38 输出电压特性 符号 参数 条件 VOL(1) 输出低电平，当8个引脚同时吸收电流 VOH(2) 输出高电平，当8个引脚同时输出电流 TTL端口，IIO = +8mA 2.7V