CBM92AD68-125

CBM92AD68-80-105-125 产品详参 产品特性 产品优势  低功耗: 700 mW@125 MSPS  电源供电：1.8 V  输出电平：1.8 V CMOS 或 LVDS  信噪比(SNR)=77dBFS  动态范围（SFDR）。  差分输入在最高 300MHz 的输入频率下仍有 很好的信噪比(SNR)。 (Fin=70MHz/Fs=125MSPS)  片内扰动选项可改善模拟输入信号的无杂散  采用 1.8 V 单电源供电，数字输出驱动器则采 无杂散动态范围(SFDR)=85dBc 用独立电源供电，支持 1.8 V CMOS 或 LVDS (Fin=70MHz/ Fs=125MSPS) 输出  中频采样率达到 300 MHz  内置 1 至 8 整数输入时钟分频器 例如：多种数据编码形式（偏移二进制、二进  小信号输入噪声：−153dBm/Hz (200Ω输入 制补码或格雷码） 、时钟 DCS 使能、节电模式、 阻抗/Fin=70MHz/Fs=125MSPS) 测试模式以及多种基准电压。   可编程内部基准电压源  差分模拟输入范围最大可达 2V 峰峰值  差分模拟输入带宽：650MHz  内置时钟占空比稳定器  95 dB 通道隔离/串扰  串行端口(SPI)控制  用户可配置的内置测试(BIST)功能  节能的掉电模式  标准串行接口（SPI）可配置产品的各种功能， 与 AD9258/AD9268 引脚兼容，16 位产品可 轻松转换至 14 位产品。 产品描述 CBM92AD68 是双通道、16 位、125 MSPS 模数 转换器(ADC)，支持需要高性能、低成本、小尺寸 的多功能通信应用。这款双通道的 ADC 内核采用 产品应用 多级差分流水线架构，每个 ADC 均集成高带宽的  雷达系统 差分采样保持电路，支持用户可选的各种输入范围。  分集无线电系统 芯片内部集成了基准电压源，便于简化外部设计。  多模式数字接收机 (3G) 占空比稳定器可用来补偿 ADC 时钟占空比的变化，  GSM / EDGE / W-CDMA / LTE / 使转换器保持出色的性能。ADC 输出数据可以直接 CDMA2000 / WiMAX / TD-SCDMA 送至两个外部 16 位输出端口，支持 1.8 V CMOS  I/O 解调系统 和 LVDS 两种模式。灵活的掉电选项可明显降低功  智能天线系统 耗。三线式 SPI 兼容型串行接口可配置产品的各种  通用软件无线电 功能。CBM92AD68 采用 64 引脚 QFN 封装，额  宽带数据应用 定温度范围为−40°C 至+85°C 工业温度范围。  超声设备 1 www.corebai.com CBM92AD68-80-105-125 产品详参 功能框图 2 www.corebai.com CBM92AD68-80-105-125 产品详参 技术规格 ADC 直流规格 除非另有说明，AVDD=1.8V、DRVDD=1.8V、采样速率=125MSPS、VIN=−1.0dBFS 差分输入、1.0V 内部基准电压、DCS 使能。 表 1. 参数 温度 最小值 典型值 最大值 单位 分辨率 全 16 无失码 全 保证 失调误差 全 ±0.2 ±0.7 % FSR 全 ±0.8 ±2.5 % FSR 位 精度 增益误差 1 微分非线性(DNL) 全 -1.2 25℃ 1 积分非线性(INL) +1.4 ±0.7 LSB 全 ±6.0 25℃ LSB ±3.5 LSB LSB 匹配特性 失调误差 全 ±0.2 ±0.5 % FSR 增益误差 全 ±0.3 ±1.3 % FSR 输出电压误差(1V 模式) 全 ±5 负载导致电压误差(1.0mA) 全 5 mV 25℃ 2.34 LSB rms 全 2 V p-p 全 8 pF 输入共模电压 全 0.9 V 基准电压输入阻抗 全 7 kΩ 内部基准电压 输入端参考噪声 VREF=1.0V ±12 mV 模拟输入 输入范围,VREF = 1.0 V 输入电容 2 电源 电源电压 AVDD 全 1.7 1.8 1.9 V DRVDD 全 1.7 1.8 1.9 V 电源电流 IAVDD1 全 351 mA 1 全 52 mA 1 全 98 mA IDRVDD (1.8 V CMOS) IDRVDD (1.8 V LVDS) 3 www.corebai.com CBM92AD68-80-105-125 产品详参 功耗 直流输入 全 正弦波输入 1(1.8 V CMOS) 全 725 700 740 mW 正弦波输入 1(1.8 V LVDS) 全 809 mW 待机功耗 3 全 49 mW 掉电功耗 全 0.5 2.7 mW mW 1 测量条件为：低输入频率、满量程正弦波、每个输出位的负载约为 5pF。 2 输入电容指一个差分输入引脚与 AGND 之间的有效电容。 3 待机功耗的测量条件为：直流输入、CLK 引脚无动作(设为 AVDD 或 AGND)。 ADC 交流规格 除非另有说明，AVDD = 1.8 V、DRVDD = 1.8 V、采样速率=125MSPS、VIN = −1.0 dBFS 差分输入、 1.0 V 内部基准电压、DCS 使能。 表 2. 参数 温度 最小值 典型值 最大值 单位 信噪比(SNR) fIN = 30 MHz 25℃ 77.9 dBFs fIN = 70 MHz 25℃ 77.0 dBFs Full 74.7 fIN = 140 MHz 25℃ 75.6 dBFs fIN = 200 MHz 25℃ 73.1 dBFs fIN = 30 MHz 25℃ 77.7 dBFs fIN = 70 MHz 25℃ 76.3 dBFs fIN = 140 MHz 25℃ 73.8 dBFs fIN = 200 MHz 25℃ 72.5 dBFs 信纳比(SINAD) 有效位数(ENOB) fIN = 30 MHz 25℃ 12.6 位 fIN = 70 MHz 25℃ 12.4 位 4 www.corebai.com CBM92AD68-80-105-125 产品详参 fIN = 140 MHz 25℃ 12.0 位 fIN = 200 MHz 25℃ 11.8 位 fIN = 30 MHz 25℃ -86.5 dBc fIN = 70 MHz 25℃ -85.2 dBc 最差二次/三次谐波 Full 80.0 fIN = 140 MHz 25℃ -80.1 dBc fIN = 200 MHz 25℃ -78.9 dBc fIN = 30 MHz 25℃ 86.5 dBc fIN = 70 MHz 25℃ 85.2 dBc 80.1 dBc 无杂散动态范围(SFDR) Full 80.0 fIN = 140 MHz 25℃ fIN = 200 MHz 25℃ 78.9 fIN = 30 MHz 25℃ 92 fIN = 70 MHz 25℃ 88 dBFS fIN = 140 MHz 25℃ 96 dBFS fIN = 200 MHz 25℃ 97 dBFS fIN = 30 MHz 25℃ 104 dBFS fIN = 70 MHz 25℃ 103 dBFS dBc 无杂散动态范围(SFDR) Dither 关闭（AIN@-23dBFS） dBFS 无杂散动态范围(SFDR) Dither 开启（AIN@-23dBFS） 5 www.corebai.com CBM92AD68-80-105-125 产品详参 fIN = 140 MHz 25℃ 105 dBFS fIN = 200 MHz 25℃ 102 dBFS 串扰(Crosstalk) 25℃ -95 dBc 模拟输入带宽 25℃ 650 MHz 串扰测量条件：一个通道输入-1dBFS 100MHz 信号，另一通道无信号 数字规格 除非另有说明，AVDD = 1.8 V、DRVDD = 1.8 V、采样速率=125MSPS、VIN = −1.0dBFS 差分输入、 1.0 V 内部基准电压、DCS 使能。 表 3. 参数 温度 最小值 典型值 最大值 单位 差分时钟输入（CLK+、CLK-） 逻辑兼容 全 CMOS/LVDS/LVPECL 内部共模偏置 全 0.9 差分输入电压 全 0.3 3.6 V p-p 输入电压范围 全 AGND AVDD V 输入共模范围 全 0.9 1.3 V 高电平输入电流 全 -100 +100 μA 低电平输入电流 全 -120 +120 μA 输入电容 全 输入电阻 全 V 6.5 8 10 pF 12 kΩ 同步输入 逻辑兼容 全 CMOS 内部偏置 全 0.9 输入电压范围 全 AGND AVDD V 高电平输入电压 全 1.2 AVDD V 低电平输入电压 全 AGND 0.6 V 高电平输入电流 全 -100 +100 μA 低电平输入电流 全 -120 +120 μA 输入电容 全 输入电阻 全 12 高电平输入电压 全 低电平输入电压 全 V 2 16 pF 20 kΩ 1.2 2.1 V 0 0.6 V 逻辑输入（CSB）1 6 www.corebai.com CBM92AD68-80-105-125 产品详参 高电平输入电流 全 -10 10 μA 低电平输入电流 全 10 100 μA 输入电阻 全 20 kΩ 输入电容 全 2 pF 逻辑输入（SCLK/DFS）2 高电平输入电压 全 1.2 2.1 V 低电平输入电压 全 0 0.6 V 高电平输入电流(VIN=1.8V) 全 -10 -100 μA 低电平输入电流 全 -10 10 μA 输入电阻 全 20 kΩ 全 2 pF 输入电容 逻辑输入（SDIO/DCS） 1 高电平输入电压 全 1.2 2.1 V 低电平输入电压 全 0 0.6 V 高电平输入电流 全 -10 10 μA 低电平输入电流 全 10 100 μA 输入电阻 全 20 kΩ 全 5 pF 输入电容 2 逻辑输入（OEB/PDWN） 高电平输入电压 全 1.2 2.1 V 低电平输入电压 全 0 0.6 V 高电平输入电流(VIN=1.8V) 全 -10 -100 μA 低电平输入电流 全 -10 10 μA 输入电阻 全 25 kΩ 输入电容 全 5 pF 数字输出 CMOS 模式(DRVDD=1.8V) 高电平输出电压 IOH=50μA 全 1.79 V IOH=0.5mA 全 1.75 V 低电平输出电压 IOL=1.6mA 全 0.2 V IOL=50μA 全 0.05 V LVDS 模式(DRVDD=1.8V) 差分输出电压(VOD)，ANSI 模式 全 280 330 380 mV 输出偏移电压(VOS)，ANSI 模式 全 1.15 1.25 1.35 V 差分输出电压(VOD)，小摆幅模式 全 160 200 230 mV 输出偏移电压(VOS),，小摆幅模式 全 1.15 1.25 1.35 V 1 上拉。 2 下拉。 7 www.corebai.com CBM92AD68-80-105-125 产品详参 开关规格 除非另有说明，AVDD = 1.8 V、DRVDD = 1.8 V、采样速率=125MSPS、VIN = −1.0dBFS 差分输入、 1.0 V 内部基准电压、DCS 使能。 表 4. 参数 温度 最小值 典型值 最大值 单位 时钟输入参数 时钟输入速率 转换速率 全 625 MHz 1 DCS 使能 全 20 125 MSPS DCS 禁用 全 10 125 MSPS 时钟周期-分频模式(tCLK) 8 ns 时钟脉宽高电平(tCH) 一分频模式，DCS 使能 全 2.5 4.3 5.7 ns 一分频模式，DCS 禁用 全 3.7 4.2 4.3 ns 二分频至八分频模式 0.85 ns 孔径延时(tA) 全 1.0 ns 孔径不确定(抖动，tJ) 全 0.07 ps rms 全 2.9 数据输出参数 CMOS 模式 数据传播延时(tPD) 2 3.7 4.4 3.3 ns DCO 传播延时(tDCO) 全 ns DCO 至数据偏斜(tSKEW) 全 -0.63 数据传播延时(tPD) 全 2.9 DCO 传播延时(tDCO)2 全 DCO 至数据偏斜(tSKEW) 全 CMOS 模式流水线延时 全 13 周期 LVDS 模式流水线延时 全 13/13.5 周期 唤醒时间 3 全 500 μs 超范围恢复时间 全 2 周期 -0.45 0 ns LVDS 模式 ns 4.1 -0.3 ns +0.4 +0.7 ns 1 转换速率指分频之后的时钟速率。 2 通过 SPI 向寄存器 0x17 的低 4 位配置相应值可以增加额外的 DCO 延迟时间。 3 唤醒时间指从掉电模式返回正常工作模式所需的时间。 时序规格 8 www.corebai.com CBM92AD68-80-105-125 产品详参 表 5. 参数 条件 限值 tSSYNC SYNC 至 CLK+建立时间的上升沿 0.33 ns,典型值 tHSYNC SYNC 至 CLK+保持时间的上升沿 0.42 ns,典型值 tDS 数据与 SCLK 上升沿之间的建立时间 2.2 ns,最小值 tDH 数据与 SCLK 上升沿之间的保持时间 2.2 ns,最小值 tCLK SCLK 周期 40.3 ns,最小值 tS CSB 与 SCLK 之间的建立时间 2.2 ns,最小值 tH CSB 与 SCLK 之间的保持时间 2.2 ns,最小值 tHIGH SCLK 高电平脉冲宽度 10.2 ns,最小值 tLOW SCLK 低电平脉冲宽度 10.2 ns,最小值 tEN_SDIO 相对于 SCLK 下降沿，SDIO 引脚从输入状态切换到输出状态所需的时间 10.2 ns,最小值 tDIS_SDIO 相对于 SCLK 上升沿，SDIO 引脚从输出状态切换到输入状态所需的时间 10.2 ns,最小值 同步时序要求 SPI 时序要求 注：表 5 数据暂为仿真结果。 时序图 图 2 CMOS 默认输出模式数据输出时序 图 3 LVDS 模式数据输出时序 9 www.corebai.com CBM92AD68-80-105-125 产品详参 图 4 SYNC 输入时序要求 引脚配置与功能描述 标注：封装底部的裸露热焊盘为器件提供模拟地。该焊盘必须与地相连，才能正常工作。 图 5. 并行 CMOS 引脚配置（顶视图） 表 6.引脚功能描述（并行 CMOS 模式） 引脚编号 引脚名称 类型 描述 10,19,28,37 DRVDD 电源 数字输出驱动器电源（标称值 1.8 V） 49,50,53,54,59, 60,63,64 AVDD 电源 模拟电源（标称值 1.8 V） 0 AGND, 地 封装底部的裸露热焊盘为器件提供模拟地。该焊盘必须与地相连。 ADC 电源 裸露焊盘 ADC 模拟 51 VIN+A 输入 通道 A 的差分模拟输入引脚(+) 52 VIN-A 输入 通道 A 的差分模拟输入引脚(−) 62 VIN+B 输入 通道 B 的差分模拟输入引脚(+) 61 VIN-B 输入 通道 B 的差分模拟输入引脚(−) 55 VREF 输入/输出 基准电压输入/输出 10 www.corebai.com CBM92AD68-80-105-125 产品详参 56 SENSE 输入 基准电压模式选择 58 RBIAS 输入/输出 外部基准偏置电阻 57 VCM 输出 模拟输入的共模电平偏置输出 1 CLK+ 输入 ADC 时钟输入(+) 2 CLK- 输入 ADC 时钟输入(−) SYNC 输入 数字同步引脚，仅用于从机模式 25 D0A (LSB) 输出 通道 A CMOS 输出数据 26 D1A 输出 通道 A CMOS 输出数据 27 D2A 输出 通道 A CMOS 输出数据 29 D3A 输出 通道 A CMOS 输出数据 30 D4A 输出 通道 A CMOS 输出数据 31 D5A 输出 通道 A CMOS 输出数据 32 D6A 输出 通道 A CMOS 输出数据 33 D7A 输出 通道 A CMOS 输出数据 34 D8A 输出 通道 A CMOS 输出数据 35 D9A 输出 通道 A CMOS 输出数据 36 D10A 输出 通道 A CMOS 输出数据 38 D11A 输出 通道 A CMOS 输出数据 39 D12A 输出 通道 A CMOS 输出数据 40 D13A 输出 通道 A CMOS 输出数据 41 D14A 输出 通道 A CMOS 输出数据 42 D15A (MSB) 输出 通道 A CMOS 输出数据 43 ORA 输出 通道 A 超量程输出 4 D0B (LSB) 输出 通道 B CMOS 输出数据 5 D1B 输出 通道 B CMOS 输出数据 6 D2B 输出 通道 B CMOS 输出数据 7 D3B 输出 通道 B CMOS 输出数据 8 D4B 输出 通道 B CMOS 输出数据 9 D5B 输出 通道 B CMOS 输出数据 11 D6B 输出 通道 B CMOS 输出数据 12 D7B 输出 通道 B CMOS 输出数据 13 D8B 输出 通道 B CMOS 输出数据 14 D9B 输出 通道 B CMOS 输出数据 15 D10B 输出 通道 B CMOS 输出数据 16 D11B 输出 通道 B CMOS 输出数据 17 D12B 输出 通道 B CMOS 输出数据 18 D13B 输出 通道 B CMOS 输出数据 20 D14B 输出 通道 B CMOS 输出数据 21 D15B (MSB) 输出 通道 B CMOS 输出数据 数字输入 3 数字输出 11 www.corebai.com CBM92AD68-80-105-125 产品详参 22 ORB 输出 通道 B 超量程输出 24 DCOA 输出 通道 A 数据时钟输出 23 DCOB 输出 通道 B 数据时钟输出 45 SCLK/DFS 输入 在外部引脚模式下，SPI 串行时钟/数据格式选择引脚 44 SDIO/DCS 输入/输出 在外部引脚模式下，SPI 串行数据输入/输出/占空比稳定器引脚 46 CSB 输入 SPI 片选(低电平有效) 47 OEB 输入 在外部引脚模式下，输出使能输入(低电平有效)引脚 48 PDWN 输入 在外部引脚模式下，掉电输入引脚。在 SPI 模式下，可以配置为掉电或待机引脚 SPI 控制 ADC 配置 标注：封装底部的裸露热焊盘为器件提供模拟地。该焊盘必须与地相连，才能正常工作。 图 6. 交错并行 LVDS 引脚配置（顶视图） 表 7. 引脚功能描述（交错并行 LVDS 模式） 引脚编号 引脚名称 类型 描述 10,19,28,37 DRVDD 电源 数字输出驱动器电源（标称值 1.8 V） 49,50,53,54,59, 60,63,64 AVDD 电源 模拟电源（标称值 1.8 V） 0 AGND, 地 封装底部的裸露热焊盘为器件提供模拟地。该焊盘必须与地相连。 输入 通道 A 的差分模拟输入引脚(+) ADC 电源 裸露焊盘 ADC 模拟 51 VIN+A 12 www.corebai.com CBM92AD68-80-105-125 产品详参 52 VIN-A 输入 通道 A 的差分模拟输入引脚(−) 62 VIN+B 输入 通道 B 的差分模拟输入引脚(+) 61 VIN-B 输入 通道 B 的差分模拟输入引脚(−) 55 VREF 输入/输出 基准电压输入/输出 56 SENSE 输入 基准电压模式选择 58 RBIAS 输入/输出 外部基准偏置电阻 57 VCM 输出 模拟输入的共模电平偏置输出 1 CLK+ 输入 ADC 时钟输入(+) 2 CLK- 输入 ADC 时钟输入(−) SYNC 输入 数字同步引脚，仅用于从机模式 5 D0+ (LSB) 输出 通道 A/通道 B LVDS 输出数据 0(+) 4 D0− (LSB) 输出 通道 A/通道 B LVDS 输出数据 0(-) 7 D1+ 输出 通道 A/通道 B LVDS 输出数据 1(+) 6 D1− 输出 通道 A/通道 B LVDS 输出数据 1(-) 9 D2+ 输出 通道 A/通道 B LVDS 输出数据 2(+) 8 D2− 输出 通道 A/通道 B LVDS 输出数据 2(-) 12 D3+ 输出 通道 A/通道 B LVDS 输出数据 3(+) 11 D3− 输出 通道 A/通道 B LVDS 输出数据 3(-) 14 D4+ 输出 通道 A/通道 B LVDS 输出数据 4(+) 13 D4− 输出 通道 A/通道 B LVDS 输出数据 4(-) 16 D5+ 输出 通道 A/通道 B LVDS 输出数据 5(+) 15 D5− 输出 通道 A/通道 B LVDS 输出数据 5(-) 18 D6+ 输出 通道 A/通道 B LVDS 输出数据 6(+) 17 D6− 输出 通道 A/通道 B LVDS 输出数据 6(-) 21 D7+ 输出 通道 A/通道 B LVDS 输出数据 7(+) 20 D7− 输出 通道 A/通道 B LVDS 输出数据 7(-) 23 D8+ 输出 通道 A/通道 B LVDS 输出数据 8(+) 22 D8− 输出 通道 A/通道 B LVDS 输出数据 8(-) 27 D9+ 输出 通道 A/通道 B LVDS 输出数据 9(+) 26 D9− 输出 通道 A/通道 B LVDS 输出数据 9(-) 30 D10+ 输出 通道 A/通道 B LVDS 输出数据 10(+) 29 D10− 输出 通道 A/通道 B LVDS 输出数据 10(-) 32 D11+ 输出 通道 A/通道 B LVDS 输出数据 11(+) 31 D11− 输出 通道 A/通道 B LVDS 输出数据 11(-) 34 D12+ 输出 通道 A/通道 B LVDS 输出数据 12(+) 33 D12− 输出 通道 A/通道 B LVDS 输出数据 12(-) 36 D13+ 输出 通道 A/通道 B LVDS 输出数据 13(+) 35 D13− 输出 通道 A/通道 B LVDS 输出数据 13(-) 39 D14+ 输出 通道 A/通道 B LVDS 输出数据 14(+) 数字输入 3 数字输出 13 www.corebai.com CBM92AD68-80-105-125 产品详参 38 D14− 输出 通道 A/通道 B LVDS 输出数据 14(-) 41 D15+ (MSB) 输出 通道 A/通道 B LVDS 输出数据 15(+) 40 D15− (MSB) 输出 通道 A/通道 B LVDS 输出数据 15(-) 43 OR+ 输出 通道 A/通道 B LVDS 超量程输出 16(+) 42 OR− 输出 通道 A/通道 B LVDS 超量程输出 16(-) 25 DCO+ 输出 通道 A/通道 B LVDS 数据时钟输出 24 DCO− 输出 通道 A/通道 B LVDS 数据时钟输出 45 SCLK/DFS 输入 在外部引脚模式下，SPI 串行时钟/数据格式选择引脚 44 SDIO/DCS 输入/输出 在外部引脚模式下，SPI 串行数据输入/输出/占空比稳定器引脚 46 CSB 输入 SPI 片选(低电平有效) 47 OEB 输入 在外部引脚模式下，输出使能输入(低电平有效)引脚 48 PDWN 输入 在外部引脚模式下，掉电输入引脚。在 SPI 模式下，可以配置为掉电或待机引脚 SPI 控制 ADC 配置 典型性能 如无特别说明，测试条件为：AVDD=1.8V，DRVDD=1.8V，采样率 125MSPS，2Vp-p 差分输入， VIN=-1dBFS，TA=25℃。 图 7 fin=30MHz 的单音 FFT 图 8 fin=70MHz 的单音 FFT 14 www.corebai.com CBM92AD68-80-105-125 产品详参 图 9 fin=140MHz 的单音 FFT 图 10 fin=200MHz 的单音 FFT 图 11 SFDR、SNR 与输入频率的关系 图 12 SFDR、SNR 与输入信号幅度的关系(fin=70MHz， Dither Off) 图 13 在 Dither 开启和关闭时，SFDR、SNR 与输入信号幅度的关系(fin=70MHz) 应用说明 15 www.corebai.com CBM92AD68-80-105-125 产品详参 输入共模 ADC 模拟输入端无内部直流偏置，在交流耦合应用中用户需提供外部偏置。偏置电压可以来自芯片自身的 VCM 引脚，也可以自主设置，只要满足 VCM = 0.5 × AVDD(或 0.9 V)。通过 VCM 引脚提供模拟输入共 模电压(典型值为 0.5 × AVDD)时，必须和一个 0.1μF 的到地电容连接（图 13、图 14） ，该电容同时起到 稳定芯片内部电路和去耦的作用。如果是自主设置，也建议作同样处理。 差分输入配置 有两种输入配置：1.使用的输入配置是差分变压器耦合，如图 13 的示例。为实现模拟输入偏置，须将 VCM 电压连接到至变压器次级绕组的中心抽头处。2.使用的输入配置是差分双巴伦耦合，见图 14。在这种配置 中，输入交流耦合，共模电平通过一个 33Ω电阻提供给各输入。这些电阻补偿输入巴伦的损耗，向驱动器 提供 50Ω阻抗。表 8 列出了设置 RC 网络的建议值。 图 13 差分变压器耦合输入配置 图 14 差分双巴伦耦合输入配置 表 8. RC 网络示例 频率范围（MHz） 串联电阻 R1（Ω） 差分电容 C1（pF） 串联电阻 R2（Ω） 并联电容 C2（pF） 0 到 100 10~33 5 15 15 100 到 200 10 5 10 10 基准电压连接 CBM92AD68 基准电压的有多种配置模式(见表 10)。第一种模式：SENSE 引脚接地（图 15），此时 VREF 为 1.0 V(相当于 2.0Vp-p 满量程输入)。该条件下还可以通过 SPI 端口调整满量程值，如表 9 所示。第二种 模式：芯片与一个外部电阻分压器相连如图 16，此时 VREF=0.5*(1+R2/R1)。通过调节 R2 和 R1 的比值 可以改变 VREF，R2/R1 比值范围为 0.5~1。第三种模式：SENSE 引脚接 AVDD，见图 17。此时芯片本身 不产生有效的 VREF 电压，需要从外部接入。 无论使用以上何种模式，ADC 的电压输入范围始终是基准电压引脚(VREF)电压的两倍。 图 15 SENSE 引脚接地模式（VREF 内部配置模式） 图 16 外接电阻串模式（VREF 外部配置模式） 16 www.corebai.com CBM92AD68-80-105-125 产品详参 图 17 SENSE 引脚接 AVDD 模式（VREF 需外 部接入） 表 9. VREF 寄存器配置 寄存器地址 寄存器名 Bit7 Bit6 Bit5~Bi t0 默认值（16 进制） 00 禁用 0x18 VREF 选择 01=1.5V p-p 禁用 10=1.75Vp-p 0XC0 11=2V p-p（默认） 表 10. 基准电压配置总汇 相 应 的 差 分 范 围 所选模式 SENSE 电压 相应的 VREF（V） 外部基准电压 AVDD N/A 2*外部基准电压 可编程基准电压 0.2 到 VREF 0.5*(1+R2/R1) 2*VREF 内部固定基准电压 AGND 到 0.2V 1.0 2.0 (Vp-p) 时钟输入 CMOS、LVDS、LVPECL 或正弦波信号均可作为 CBM92AD68 时钟输入信号。CLK+和 CLK−引脚有内部 偏置，无需外部偏置。图 18 和图 19 显示两种为 CBM92AD68 提供时钟信号的首选方案(时钟速率可达 625 MHz)。利用射频巴伦或射频变压器，可将低抖动时钟源的单端信号转换成差分信号。对于 625 MHz 的时 钟频率，采用射频巴伦配置；对于 10 MHz 至 200 MHz 的时钟频率，采用射频变压器配置。跨接在变压 器/巴伦次级上的背对背肖特基二极管可以将输入到 CBM92AD68 中的时钟信号限制为约差分 0.8V 峰峰值。 图 18 变压器配置的时钟输入 图 19 巴伦配置的时钟 17 www.corebai.com CBM92AD68-80-105-125 产品详参 寄存器列表： 18 www.corebai.com CBM92AD68-80-105-125 产品详参 注：寄存器 0x08 至 0x18 以及 0x30 寄存器是有备份的，当用户写入希望配置的值时只是写入到备份寄存 器中，并不影响芯片当前的正常工作。只有用户另外配置“传输寄存器”（即向 0xFF 写入 0x01）备份寄 存器的值才会真正写入到对应寄存器中。 封装外形尺寸 图 20 CBM92AD68 封装外形尺寸图 标注：以上尺寸单位为 mm 19 www.corebai.com