CS1243

CS1243 用户手册 24-bit Sigma-Delta ADC Rev 1.0 通讯地址：深圳市南山区蛇口南海大道 1079 号花园城数码大厦 A 座 9 楼 邮政编码：518067 公司电话：+(86 755)86169257 传 真：+(86 755)86169057 公司网站：www.chipsea.com 微 信 号：芯海科技 微信二维码： Rev 1.0 第 1 页，共 30 页 CS1243 版本历史 历史版本 REV 1.0 修改内容 更换新 LOGO，重新发布 Rev 1.0 版本日期 2014-10-17 第 2 页，共 30 页 CS1243 目 录 版本历史 ................................................................................................................................................ 2 目 1 录 ................................................................................................................................................. 3 功能说明 ......................................................................................................................................... 5 1.1 1.2 1.3 2 特性说明 ......................................................................................................................................... 7 2.1 2.2 2.3 2.4 2.5 3 CS1243 主要功能特性 ........................................................................................................... 5 应用场合................................................................................................................................. 5 功能描述................................................................................................................................. 6 芯片绝对最大极限值 ............................................................................................................. 7 数字逻辑特性......................................................................................................................... 7 芯片引脚................................................................................................................................. 8 电气特性............................................................................................................................... 10 通讯时序............................................................................................................................... 12 功能模块描述 ............................................................................................................................... 14 3.1 输入多路信号选择器（Input Multiplexer）....................................................................... 14 3.2 输入模拟缓冲器（Buffer） ................................................................................................ 14 3.3 可编程增益放大器（PGA） ............................................................................................... 15 3.4 调制器（Modulator） .......................................................................................................... 15 3.5 误差校正（Calibration） ..................................................................................................... 15 3.5.1 自校正（Self Calibration） ......................................................................................... 15 3.5.2 系统校正（System Calibration） ................................................................................ 16 3.6 外接参考电压 （External Voltage Reference）.................................................................. 16 3.7 时钟单元（Clock Unit） ..................................................................................................... 16 3.8 数字滤波器(FIR) .................................................................................................................. 17 3.9 串行总线接口( SPI ) ............................................................................................................ 18 3.9.1 片选信号( CS ) ............................................................................................................. 18 3.9.2 串行时钟( SCLK ) ........................................................................................................ 18 3.9.3 时钟极性控制( POL )................................................................................................... 18 3.9.4 数据输入( SDI )和数据输出( SDO ) ........................................................................... 18 3.10 数据准备就绪 ( DRDY ) ...................................................................................................... 18 3.11 数据同步（SYNC） ............................................................................................................ 19 3.12 上电复位及芯片的复位（RESET）................................................................................... 19 4 CS1243 寄存器描述 ..................................................................................................................... 20 4.1 4.2 5 CS1243 指令描述 ......................................................................................................................... 25 5.1 5.2 6 寄存器列表........................................................................................................................... 20 寄存器详细描述................................................................................................................... 21 指令列表............................................................................................................................... 25 指令详细描述....................................................................................................................... 26 芯片封装 ....................................................................................................................................... 30 Rev 1.0 第 3 页，共 30 页 CS1243 图目录 图1 图2 图3 图4 图5 图6 CS1243 原理框图 .......................................................................................................................... 6 CS1243 管脚图 .............................................................................................................................. 8 CS1243 时序图 .............................................................................................................................12 多路输入选择原理框图 ..............................................................................................................14 外部晶振连接图 ..........................................................................................................................16 芯片 SSOP-28 尺寸信息 ..............................................................................................................30 表目录 表 1 CS1243 极限值 .............................................................................................................................. 7 表 2 CS1243 数字逻辑特性 .................................................................................................................. 7 表 3 CS1243 管脚描述 .......................................................................................................................... 8 表 4 AVDD=5V 时 CS1243 电气特性 ................................................................................................10 表 5 AVDD=3V 时 CS1243 电气特性 ................................................................................................11 表 6 CS1243 时序表 .............................................................................................................................13 表 7 调制器采样频率表 ......................................................................................................................15 表 8 外部参考电压和 RAN 的关系表 ................................................................................................16 表 9 内部寄存器详细列表 ..................................................................................................................20 表 10 CS1243 指令描述表 ............................................................................................................25 Rev 1.0 第 4 页，共 30 页 CS1243 功能说明 1 CS1243 是高精度、低功耗模数转换芯片。其分辨率为 24bit，有效分辨率可达 22 位。可以广 泛使用在工艺控制、量重、液体/气体化学分析、血液分析、智能发送器、便携测量仪器领 域。 1.1 CS1243 主要功能特性  24 位无失码、22 位有效精度模数转换器  集成 50Hz、60Hz 陷波（可达－90dB）  INL 小于 0.0015%  可编程增益（1～128）  单时钟周期准备就绪  可编程模数转换（ADC）数据速率输出  外接参考电压范围可以为 0.1V～5V  芯片带有校正  集成兼容 SPI 总线接口  低功耗，最低 0.6mW  8 个模拟输入通道 1.2 应用场合  工业过程控制  重量计  液体/气体化学分析  血液计  智能变换器  便携式设备 Rev 1.0 第 5 页，共 30 页 CS1243 1.3 功能描述 CS1243 是 24 位高精度、低功耗 Sigma-Delta 模数转换芯片，有效分辨率可达 22 位。可以在 2.7V~5.5V 电源电压条件下工作。 CS1243 有 8 个模拟输入通道。可以选择输入通道模拟缓冲器（Buffer）或者直接将信号输入模 数转换器（ADC），模拟缓冲器可以有效提高芯片的输入阻抗。 CS1243 提供的 1～128 倍可编程增益放大器，在 128 倍时，CS1243 有效分辨率可达 18bit。调 制器是一个二阶 Sigma-Delta 调制器，芯片的 FIR 滤波器提供 50Hz 和 60Hz 陷波滤波，有效提 高芯片的抗干扰性能。 CS1243 提供 SPI 兼容的串行接口总线。 MCLK VREFP VREFN XTAL Clock generater AIN0 Register AIN1 AIN2 AIN3 AIN4 AIN5 MUX BUF PGA 2nd-order modulator Digital filter Controller AIN6 AIN7 Serial Interface SCLK SDI SDO 图1 CS1243 原理框图 Rev 1.0 第 6 页，共 30 页 CS1243 特性说明 2 2.1 芯片绝对最大极限值 名称 模拟电源电压 数字电源电压 地之间压差 符号 AVDD DVDD DVGND 表1 CS1243 极限值 最小 最大 -0.3 6 -0.3 6 -0.3 0.3 电源瞬间电流 100 mA 电源恒定电流 10 mA DVDD+0.3 DVDD+0.3 V V 数字管脚输入电压 数字输出管脚电压 -0.3 -0.3 节温 150 o C 工作温度 -40 85 o 储存温度 -60 150 o 300 o 芯片管脚焊接温度 2.2 单位 V V V C C C 说明 AVDD to AGND DVDD to DGND DGND to AGND Input Current momentary Input Current continuous Digital Output Voltage to DGND Max. Junction Temperature Operating Temperature Storage Temperature Lead Temperature (Soldering, 10s) 数字逻辑特性 表2 CS1243 数字逻辑特性 典型 最大 DVDD 0.2×DVDD DVDD+0.4 DGND+0.4 10 参数 最小 VIH 0.8×DVDD VIL DGND VOH DVDD-0.4 VOL DGND IIH IIL -10 fosc 1 tosc 200 说明： 1、CS1243 数字接口为 CMOS 逻辑接口。 Rev 1.0 5 1000 单位 V V V V uA uA MHz ns 条件说明 Ioh=1mA IoL=1mA VI=DVDD VI=DGND 第 7 页，共 30 页 CS1243 2.3 芯片引脚 DVDD 1 28 BUF DGND 2 27 DRDY MCLK 3 26 SCLK XTAL 4 25 SDO RST 5 24 SDI SYNC 6 23 CS 22 POL PD 7 CS1243 DGND 8 SSOP REFP 9 REFN 21 AVDD 20 AGND 10 19 NC AIN0 11 18 AIN3 AIN1 12 17 AIN2 AIN4 13 16 AIN7 AIN5 14 15 AIN6 TOPVIEW 图2 CS1243 管脚图 5 RST 表3 CS1243 管脚描述 管脚描述 数字电源电压，2.7~5.25V 数字地 主时钟输入，1～10MHz 晶振驱动管脚 2 芯片复位管脚，低有效 6 SYNC 同步控制信号，低有效 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 PD DGND REFP REFN AIN0 AIN1 AIN4 AIN5 AIN6 AIN7 AIN2 AIN3 NC AGND AVDD POL 23 24 CS SDI 掉电控制信号，低有效 数字地 模拟（正）参考电压输入端 模拟（负）参考电压输入端 模拟输入 0 模拟输入 1 模拟输入 4 模拟输入 5 模拟输入 6 模拟输入 7 模拟输入 2 模拟输入 3 无效端 模拟地 模拟电源电压 2.7V~5.25V 串口时钟极性 芯片选择信号，低有效 串口输入数据 管脚序号 1 2 3 4 符号 DVDD DGND MCLK XTAL Rev 1.0 备注 第 8 页，共 30 页 CS1243 管脚序号 25 26 27 28 符号 SDO SCLK DRDY BUF 管脚描述 备注 串口输出数据 串口工作时钟，采用 Schmitt 触发器 数据准备就绪指示信号，低有效 模拟输入缓冲器使能信号，高有效 Rev 1.0 第 9 页，共 30 页 CS1243 2.4 电气特性 参数 模拟输入范围 满幅输入电压 (AIN+) - (AIN-) 差分输入阻抗 模拟输入 带宽（-3dB） 系统性能 PGA 输入电容 输入泄漏电流 测试电流源 分辨率 积分线性度 失调误差 失调误差漂移 增益误差 增益误差漂移 共模抑制比 陷波抑制比 参考电压 输入 电源抑制比 VREF≡REFP －REFN REFP， REFN 输入范围 共模抑制比 偏置电流 电源电压 模拟部分电流 电源 数字部分电流 (DVDD = 5V) 表4 AVDD=5V 时 CS1243 电气特性 条件 最小值 典型值 Buffer 关闭 Buffer 打开 RAN=0 RAN=1 Buffer 关闭 Buffer 打开 fDATA = 3.75Hz fDATA = 7.50Hz fDATA = 15.0Hz 可选增益范围 AGND-0.1 AGND+0.4 最大值 AVDD+0.1 AVDD-1.5 ±VREF/PGA ±VREF/(2×PGA) 5/PGA 5 1.65 3.44 3.7 1 单位 V V V V MΩ GΩ Hz Hz Hz 128 9 5 2 24 PD = 0 PGA = 1，Buffer 关闭 PGA = 1，Buffer 打开 PGA = 128，Buffer 关闭 PGA = 128，Buffer 打开 普通模式 连续读数据模式 1 120 160 400 760 2 2.2 pF pA 2uA Bits % of FS ppm of FS ppm of FS/℃ % ppm/℃ dB dB dB dB dB dB V V V V dB dB uA V nA uA uA uA uA mA mA PD = 0 0.5 nA 调制器关闭，T = 25℃ 无失码 ±0.0015 8 0.02 0.005 0.5 直流 fCM = 60Hz, fDATA = 15Hz fCM = 50Hz, fDATA = 15Hz fCM = 60Hz, fDATA = 15Hz fSIG = 50Hz, fDATA = 15Hz 直流 RAN = 0 RAN = 1 RAN = 0 RAN = 1 直流 fVREFCM = 60Hz 100 AVDD 4.75 Rev 1.0 80 0.1 0 0 0.1 130 120 100 100 95 2.5 2.5 2.6 AVDD AVDD AVDD 120 120 1.3 5.25 第 10 页，共 30 页 CS1243 参数 模拟输入范围 满幅输入电压 (AIN+) - (AIN-) 差分输入阻抗 模拟输入 带宽（-3dB） 系统性能 PGA 输入电容 输入泄漏电流 测试电流源 分辨率 积分线性度 失调误差 失调误差漂移 增益误差 增益误差漂移 共模抑制比 陷波抑制比 参考电压 输入 电源抑制比 VREF≡REFP －REFN REFP， REFN 输入范围 共模抑制比 偏置电流 电源电压 模拟部分电流 电源 数字部分电流 (DVDD = 3V) 表5 AVDD=3V 时 CS1243 电气特性 条件 最小值 典型值 Buffer 关闭 Buffer 打开 RAN=0 RAN=1 Buffer 关闭 Buffer 打开 fDATA = 3.75Hz fDATA = 7.50Hz fDATA = 15.0Hz 可选增益范围 AGND-0.1 AGND+0.3 最大值 AVDD+0.1 AVDD-1.5 ±VREF/PGA ±VREF/(2×PGA) 5/PGA 5 1.65 3.44 14.6 1 单位 V V V V MΩ GΩ Hz Hz Hz 128 9 5 2 24 PD = 0 PGA = 1，Buffer 关闭 PGA = 1，Buffer 打开 PGA = 128，Buffer 关闭 PGA = 128，Buffer 打开 普通模式 连续读数据模式 1 107 118 360 500 2 2.2 pF pA 2uA Bits % of FS ppm of FS ppm of FS/℃ % ppm/℃ dB dB dB dB dB dB V V V V dB dB uA V nA uA uA uA uA mA mA PD = 0 0.5 nA 调制器关闭，T = 25℃ 无失码 ±0.0015 15 0.04 0.01 1.0 直流 fCM = 60Hz, fDATA = 15Hz fCM = 50Hz, fDATA = 15Hz fCM = 60Hz, fDATA = 15Hz fSIG = 50Hz, fDATA = 15Hz 直流 RAN = 0 RAN = 1 RAN = 0 RAN = 1 直流 fVREFCM = 60Hz 100 AVDD 2.7 Rev 1.0 75 0.1 0 0 0.1 130 120 100 100 90 1.25 2.5 1.30 2.6 AVDD AVDD 120 120 0.65 3.3 第 11 页，共 30 页 CS1243 2.5 通讯时序 t cs1 CS tcs2 tspw ts SCLK (POL=0) SCLK (POL=1) SDI t ds tdh tspw tdio MSB tsdelay LSB tdso SDO tdsoh (1) MSB tdsot LSB(1) Note: (1) Bit order=0; 300 * tosc < t1 < 500 * tosc t2 => 5 * tosc 550 * tosc < t3 < 750 * tosc 1050 * tosc < t4