FU6831/11/18
Fortior Tech
FU6831/11/18
MCU Embedded and
Configurable 3-Phase
BLDC/PMSM
Motor Controller
Datasheet
www.fortiortech.com
FU6831/11/18
目
录
目
录 .................................................................................................................................................. 2
1
系统介绍 ......................................................................................................................................16
2
3
1.1
特性....................................................................................................................................... 16
1.2
应用场景............................................................................................................................... 18
1.3
概述....................................................................................................................................... 18
1.4
系统框图............................................................................................................................... 19
1.4.1
FU6831 功能框图 ................................................................................................................. 19
1.4.2
FU6811 功能框图 ................................................................................................................. 20
1.4.3
FU6818 功能框图 ................................................................................................................. 21
1.5
Memory 空间 ........................................................................................................................ 22
1.5.1
Program Memory .................................................................................................................. 22
1.5.2
Data Memory ........................................................................................................................ 22
1.5.3
SFR ......................................................................................................................................... 23
1.5.4
XSFR....................................................................................................................................... 24
引脚定义 ......................................................................................................................................25
2.1
FU6831 LQFP48 和 QFN48 引脚列表 ................................................................................... 25
2.2
FU6831 封装-LQFP48............................................................................................................ 29
2.3
FU6831 封装-QFN48 ............................................................................................................. 30
2.4
FU6831 QFN32 引脚列表 ..................................................................................................... 31
2.5
FU6831 封装-QFN32 ............................................................................................................. 34
2.6
FU6811 LQFP48 引脚列表 .................................................................................................... 35
2.7
FU6811 封装-LQFP48............................................................................................................ 39
2.8
FU6811 QFN32 引脚列表 ..................................................................................................... 39
2.9
FU6811 封装-QFN32 ............................................................................................................. 43
2.10
FU6818 引脚列表 ................................................................................................................. 44
2.11
FU6818 封装-QFN56 ............................................................................................................. 48
电气特性 ......................................................................................................................................49
3.1
电气特性绝对最大值 ........................................................................................................... 49
3.2
全局电气特性....................................................................................................................... 50
3.3
GPIO 电气特性 ..................................................................................................................... 51
3.4
Gate Driver IO 电气特性 (适用于 FU6811) ......................................................................... 52
3.5
Predriver 3P3N IO 电气特性 (适用于 FU6831) ................................................................... 52
REV_2.8
2
www.fortiortech.com
FU6831/11/18
4
5
6
3.6
Predriver 6N IO 电气特性 (适用于 FU6818) ....................................................................... 53
3.7
ADC 电气特性 ....................................................................................................................... 53
3.8
参考电压电气特性 ............................................................................................................... 54
3.9
运算放大器电气特性 ........................................................................................................... 55
3.10
比较器电气特性 ................................................................................................................... 55
3.11
HALL/BEMF 电气特性........................................................................................................... 55
3.12
OSC 电气特性 ....................................................................................................................... 55
3.13
复位电气特性....................................................................................................................... 56
3.14
LDO 电气特性 ....................................................................................................................... 56
3.15
封装热阻............................................................................................................................... 56
复位控制 ......................................................................................................................................58
4.1
复位源(RSTSRC) .................................................................................................................... 58
4.2
复位使能............................................................................................................................... 59
4.3
外部复位、上电复位 ........................................................................................................... 59
4.4
低电压侦测复位 ................................................................................................................... 59
4.5
看门狗溢出复位 ................................................................................................................... 59
4.6
FEDR 复位 ............................................................................................................................. 59
4.7
EOS 过度电应力复位 ........................................................................................................... 59
中断控制 ......................................................................................................................................60
5.1
中断寄存器........................................................................................................................... 60
5.1.1
IE（0xA8）............................................................................................................................ 60
5.1.2
IP0（0xB8）.......................................................................................................................... 60
5.1.3
IP1（0xC0）.......................................................................................................................... 61
5.1.4
IP2（0xC8）.......................................................................................................................... 61
5.1.5
IP3（0xD8） ......................................................................................................................... 62
5.1.6
TCON（0x88）...................................................................................................................... 62
5.2
中断说明............................................................................................................................... 63
5.3
外部中断............................................................................................................................... 64
I2C ................................................................................................................................................65
6.1
操作说明............................................................................................................................... 65
6.1.1
主机模式............................................................................................................................... 65
6.1.2
从机模式............................................................................................................................... 65
6.1.3
I2C 中断源 ............................................................................................................................ 66
6.2
I2C 寄存器 ............................................................................................................................ 67
REV_2.8
3
www.fortiortech.com
FU6831/11/18
7
6.2.1
I2C_MOD（0x4028） ........................................................................................................... 67
6.2.2
I2C_ID（0x4029） ................................................................................................................ 67
6.2.3
I2C_DAT（0x402A）............................................................................................................. 68
6.2.4
I2C_STA（0x402B） ............................................................................................................. 68
SPI ................................................................................................................................................70
7.1
操作说明............................................................................................................................... 70
7.1.1
信号说明............................................................................................................................... 70
7.1.1.1
主输出、从输入（MOSI） .......................................................................................... 71
7.1.1.2
主输入、从输出（MISO） .......................................................................................... 71
7.1.1.3
串行时钟（SCK）......................................................................................................... 71
7.1.1.4
从选择（NSS） ............................................................................................................ 71
7.1.2
7.1.2.1
7.1.3
7.1.3.1
8
SPI 主方式 ............................................................................................................................. 72
主方式配置................................................................................................................... 73
SPI 从方式 ............................................................................................................................. 73
从方式配置................................................................................................................... 74
7.1.4
SPI 中断源 ............................................................................................................................. 74
7.1.5
串行时钟时序....................................................................................................................... 74
7.2
SPI 寄存器 ............................................................................................................................. 75
7.2.1
SPI_CFG（0x4030） ............................................................................................................. 75
7.2.2
SPI_CTRL（0x4031） ............................................................................................................ 76
7.2.3
SPI_SCR（0x4032） .............................................................................................................. 77
7.2.4
SPI_DAT（0x4033） ............................................................................................................. 78
UART ............................................................................................................................................78
8.1
UART 操作说明..................................................................................................................... 78
8.1.1
基本功能框图....................................................................................................................... 78
8.1.2
模式 0.................................................................................................................................... 78
8.1.3
模式 1.................................................................................................................................... 79
8.1.4
模式 2.................................................................................................................................... 79
8.1.5
模式 3.................................................................................................................................... 79
8.1.6
UART 中断源......................................................................................................................... 79
8.2
UART 寄存器......................................................................................................................... 79
8.2.1
UT_CR（0x98） .................................................................................................................... 79
8.2.2
UT_DR（0x99） .................................................................................................................... 80
8.2.3
UT_BAUD（0x9A,0x9B）...................................................................................................... 80
REV_2.8
4
www.fortiortech.com
FU6831/11/18
9
10
11
MDU .............................................................................................................................................81
9.1
乘法使用方法： ................................................................................................................... 81
9.2
除法使用方法： ................................................................................................................... 81
9.3
注意事项............................................................................................................................... 81
9.4
MDU 寄存器 ......................................................................................................................... 82
9.4.1
MD_MODE (0xC1) ................................................................................................................. 82
9.4.2
MD_MBL (0xCA) .................................................................................................................... 82
9.4.3
MD_MBH (0xCB) ................................................................................................................... 83
9.4.4
MD_MAL (0XC2) .................................................................................................................... 83
9.4.5
MD_MAH (0xC3) ................................................................................................................... 83
9.4.6
MD_DA0 (0xC4) ..................................................................................................................... 83
9.4.7
MD_DA1 (0xC5) ..................................................................................................................... 84
9.4.8
MD_DA2 (0xC6) ..................................................................................................................... 84
9.4.9
MD_DA3 (0xC7) ..................................................................................................................... 84
9.4.10
MD_DB0 (0xCC) ..................................................................................................................... 84
9.4.11
MD_DB1 (0xCD) .................................................................................................................... 85
9.4.12
MD_DB2 (0xCE) ..................................................................................................................... 85
9.4.13
MD_DB3 (0xCF) ..................................................................................................................... 85
PI ..................................................................................................................................................85
10.1
PI 操作说明........................................................................................................................... 85
10.2
PI 寄存器............................................................................................................................... 86
10.2.1
PL_CR（0xF9） ..................................................................................................................... 86
10.2.2
PI_EK（0xEA，0xEB） .......................................................................................................... 87
10.2.3
PI_UK（0xEC，0xED） ......................................................................................................... 87
10.2.4
PI_KP（0xEE，0xEF） .......................................................................................................... 87
10.2.5
PI_KI（0xF2，0xF3） ........................................................................................................... 88
10.2.6
PI_UKMAX（0xF4，0xF5） .................................................................................................. 88
10.2.7
PI_UKMIN（0xF6，0xF7） ................................................................................................... 89
LPF................................................................................................................................................89
11.1
LPF 操作说明 ........................................................................................................................ 89
11.2
LPF 寄存器 ............................................................................................................................ 89
11.2.1
PL_CR（0xF9） ..................................................................................................................... 89
11.2.2
LPF_K（0xDC，0xDD） ........................................................................................................ 90
11.2.3
LPF_X（0XDE，0XDF） ........................................................................................................ 90
REV_2.8
5
www.fortiortech.com
FU6831/11/18
11.2.4
12
13
LPF_Y（0XE6，0XE7） ......................................................................................................... 90
SVPWM/SPWM/SIN_COS .............................................................................................................91
12.1
SVPWM 操作说明................................................................................................................. 91
12.2
SPWM 操作说明 ................................................................................................................... 92
12.3
SIN_COS 操作说明................................................................................................................ 93
12.4
SVPWM/SWPM/SIN_COS 寄存器 ......................................................................................... 94
12.4.1
SV_CR（0xE1） .................................................................................................................... 94
12.4.2
SV_US（0xE2，0xE3） ......................................................................................................... 94
12.4.3
SV_ANG（0xE4，0xE5） ...................................................................................................... 95
12.4.4
SV_ARR（0x4060，0x4061） .............................................................................................. 95
12.4.5
SIN_THETA（0x407C，0x407D） ........................................................................................ 96
12.4.6
COS_THETA（0x407E，0x407F） ........................................................................................ 96
FOC ...............................................................................................................................................97
13.1
FOC 操作说明 ....................................................................................................................... 97
13.1.1
简介....................................................................................................................................... 97
13.1.2
参考输入............................................................................................................................... 97
13.1.3
PI 控制器............................................................................................................................... 98
13.1.4
坐标转换............................................................................................................................... 98
13.1.4.1
PARK 逆变换 ................................................................................................................. 98
13.1.4.2
CLARKE 逆变换 ............................................................................................................. 99
13.1.4.3
CLARKE 变换 ................................................................................................................. 99
13.1.4.4
PARK 变换 ..................................................................................................................... 99
13.1.5
SVPWM ............................................................................................................................... 100
13.1.5.1
七段式 SVPWM .......................................................................................................... 101
13.1.5.2
五段式 SVPWM .......................................................................................................... 101
13.1.6
电流电压采样..................................................................................................................... 101
13.1.6.1
单电阻采样模式......................................................................................................... 102
13.1.6.2
双电阻采样模式......................................................................................................... 102
13.1.6.3
电流采样基准............................................................................................................. 103
13.1.7
角度模式............................................................................................................................. 103
13.1.7.1
爬坡强制角度............................................................................................................. 104
13.1.7.2
强拉角度..................................................................................................................... 104
13.1.7.3
估算器角度................................................................................................................. 105
13.1.8
REV_2.8
输出模块............................................................................................................................. 106
6
www.fortiortech.com
FU6831/11/18
13.1.9
电机实时参数..................................................................................................................... 109
13.1.9.1
顺风逆风检测............................................................................................................. 109
13.1.9.2
反电动势检测............................................................................................................. 109
13.1.9.3
功率 ............................................................................................................................ 110
13.1.10
中断..................................................................................................................................... 110
13.1.10.1
下溢中断..................................................................................................................... 110
13.1.10.2
比较匹配中断............................................................................................................. 110
13.1.11
FOC 观测器 ......................................................................................................................... 111
13.2
FOC 寄存器 ......................................................................................................................... 111
13.2.1
FOC_SET0（0xE8）............................................................................................................. 111
13.2.2
FOC_SET1（0xE9）............................................................................................................. 112
13.2.3
FOC_FDS（0x408F） .......................................................................................................... 112
13.2.4
FOC_CR1（0x4090） .......................................................................................................... 112
13.2.5
FOC_CR2（0x4091） .......................................................................................................... 113
13.2.6
FOC_CR3（0x4092） .......................................................................................................... 114
13.2.7
FOC_IER（0x4093） ........................................................................................................... 115
13.2.8
FOC_SR（0x4094） ............................................................................................................ 115
13.2.9
FOC_CHC（0x4095） ......................................................................................................... 116
13.2.10
FOC_PIRAN（0x4096） ...................................................................................................... 116
13.2.11
FOC_CMR（0x4097） ........................................................................................................ 117
13.2.12
FOC_DKP（0x4098，0x4099） .......................................................................................... 118
13.2.13
FOC_DKI（0x409A，0x409B） .......................................................................................... 118
13.2.14
FOC_DMAX（0x409C，0x409D）...................................................................................... 119
13.2.15
FOC_DMIN（0x409E，0x409F） ....................................................................................... 119
13.2.16
FOC_QKP（0x40A0，0x40A1） ......................................................................................... 120
13.2.17
FOC_QKI（0x40A2，0x40A3） .......................................................................................... 120
13.2.18
FOC_QMAX（0x40A4，0x40A5） ..................................................................................... 121
13.2.19
FOC_QMIN（0x40A6，0x40A7） ...................................................................................... 121
13.2.20
FOC_UD（0x40A8，0x40A9） ........................................................................................... 121
13.2.21
FOC_UQ（0x40AA，0x40AB） .......................................................................................... 122
13.2.22
FOC_IDREF（0x40AC，0x40AD） ...................................................................................... 122
13.2.23
FOC_IQREF（0x40AE，0x40AF） ...................................................................................... 123
13.2.24
FOC_ARR（0x40B0，0x40B1） ......................................................................................... 123
13.2.25
FOC_COMR（0x40E6，0x40E7） ...................................................................................... 124
REV_2.8
7
www.fortiortech.com
FU6831/11/18
13.2.26
FOC_SWDUTY（0x40B2，0x40B3） .................................................................................. 124
13.2.27
FOC_TSMIN（0x40B4，0x40B5） ..................................................................................... 125
13.2.28
FOC_TRGDLY（0x40B6，0x40B7） ................................................................................... 125
13.2.29
FOC_THETA（0x40B8，0x40B9） ..................................................................................... 126
13.2.30
FOC_THECOMP（0x40BA，0x40BB） ............................................................................... 126
13.2.31
FOC_RTHECNT（0x408E） ................................................................................................. 127
13.2.32
FOC_RTHESTEP（0x40BC，0x40BD） ............................................................................... 127
13.2.33
FOC_RTHEACC（0x40BE，0x40BF） ................................................................................. 127
13.2.34
FOC_THECOR（0x40C0，0x40C1） ................................................................................... 128
13.2.35
FOC_ETHETA（0x40C2，0x40C3）.................................................................................... 128
13.2.36
FOC_KSLIDE（0x40C4，0x40C5） ..................................................................................... 129
13.2.37
FOC_EKLPFMIN（0x40C6，0x40C7）................................................................................ 129
13.2.38
FOC_EBMFK（0x40C8，0x40C9） ..................................................................................... 130
13.2.39
FOC_OMEKLPF（0x40CA，0x40CB） ................................................................................ 130
13.2.40
FOC_FBASE（0x40CC，0x40CD）...................................................................................... 131
13.2.41
FOC_EOME（0x40CE，0x40CF）....................................................................................... 131
13.2.42
FOC_EKP（0x40D0，0x40D1） ......................................................................................... 131
13.2.43
FOC_EKI（0x40D2，0x40D3）........................................................................................... 132
13.2.44
FOC_POWKLPF（0x40D4，0x40D5） ................................................................................ 132
13.2.45
FOC_POW（0x40D6，0x40D7） ....................................................................................... 133
13.2.46
FOC_EK1（0x40D8，0x40D9）.......................................................................................... 133
13.2.47
FOC_EK2（0x40DA，0x40DB） ......................................................................................... 134
13.2.48
FOC_EK3（0x40DC，0x40DD） ......................................................................................... 134
13.2.49
FOC_EK4（0x40DE，0x40DF） .......................................................................................... 134
13.2.50
FOC_IA（0x40E0，0x40E1） ............................................................................................. 135
13.2.51
FOC_IB（0x40E2，0x40E3） ............................................................................................. 135
13.2.52
FOC_IBET（0x40E4，0x40E5）.......................................................................................... 136
13.2.53
FOC_ID（0x40E8，0x40E9） ............................................................................................. 136
13.2.54
FOC_IQ（0x40EA，0x40EB） ............................................................................................ 136
13.2.55
FOC_VALP（0x40EC，0x40ED） ........................................................................................ 137
13.2.56
FOC_VBET（0x40EE，0x40EF） ........................................................................................ 137
13.2.57
FOC_UALP（0x40F0，0x40F1） ........................................................................................ 138
13.2.58
FOC_UBET（0x40F2，0x40F3） ........................................................................................ 138
13.2.59
FOC_EALP（0x40F4，0x40F5） ......................................................................................... 139
REV_2.8
8
www.fortiortech.com
FU6831/11/18
14
13.2.60
FOC_EBET（0x40F6，0x40F7） ......................................................................................... 139
13.2.61
FOC_ESQU（0x40F8，0x40F9） ........................................................................................ 139
13.2.62
FOC_UDCFLT（0x40FA，0x40FB） .................................................................................... 140
13.2.63
FOC_CSO（0x40FC，0x40FD） .......................................................................................... 140
13.2.64
FOC_EFREQACC（0x4088，0x4089） ............................................................................... 141
13.2.65
FOC_EFREQMIN（0x408A，0x408B） .............................................................................. 142
13.2.66
FOC_EFREQHOLD（0x408C，0x408D） ............................................................................ 142
13.2.67
FOC_DTR（0x4064）.......................................................................................................... 143
TIMER0(TIM0) .............................................................................................................................144
14.1
Timer0 操作说明 ................................................................................................................ 144
14.1.1
Timer0 计数 ........................................................................................................................ 145
14.1.1.1
TIM0_ARR 的读写....................................................................................................... 145
14.1.1.2
TIM0_PSCR 的读写 ..................................................................................................... 145
14.1.1.3
TIM0_CNTR 的读写和计数 ........................................................................................ 145
14.1.2
Timer0 时钟控制器 ........................................................................................................... 147
14.1.3
Timer0 比较输出功能 ........................................................................................................ 148
14.1.3.1
比较寄存器................................................................................................................. 149
14.1.3.2
输出模式..................................................................................................................... 149
14.1.3.3
PWM 模式 .................................................................................................................. 150
14.1.3.4
PWM 边沿对齐模式................................................................................................... 150
14.1.3.5
PWM 中央对齐模式................................................................................................... 151
14.1.4
互补输出及通道 4 输出 ..................................................................................................... 151
14.1.5
Timer0 中断 ........................................................................................................................ 153
14.2
Timer0 寄存器 .................................................................................................................... 154
14.2.1
TIM0_CR（0x4058） .......................................................................................................... 154
14.2.2
TIM0_IER（0xB9） ............................................................................................................. 155
14.2.3
TIM0_SR（0xB1） .............................................................................................................. 156
14.2.4
TIM0_EGR（0x4059） ........................................................................................................ 156
14.2.5
TIM0_CCMR1（0x405A） .................................................................................................. 157
14.2.6
TIM0_CCMR2（0x405B） .................................................................................................. 158
14.2.7
TIM0_CCER1（0x405C） .................................................................................................... 159
14.2.8
TIM0_CCER2（0x405D）.................................................................................................... 160
14.2.9
TIM0_CNTR（0x405E，0x405F） ...................................................................................... 160
14.2.10
TIM0_PSCR（0x4062） ...................................................................................................... 161
REV_2.8
9
www.fortiortech.com
FU6831/11/18
15
14.2.11
TIM0_ARR（0x4060，0x4061） ........................................................................................ 161
14.2.12
TIM0_RCR（0x4063） ........................................................................................................ 161
14.2.13
TIM0_CCR1（0xB6，0xB7） .............................................................................................. 162
14.2.14
TIM0_CCR2（0xBA，0xBB）.............................................................................................. 162
14.2.15
TIM0_CCR3（0xBC，0xBD） ............................................................................................. 163
14.2.16
TIM0_CCR4（0xBE，0xBF） .............................................................................................. 164
14.2.17
TIM0_DTR（0x4064） ........................................................................................................ 164
TIMER1(TIM1) .............................................................................................................................164
15.1
Timer1 操作说明 ................................................................................................................ 164
15.1.1
Timer 计数单元 .................................................................................................................. 166
15.1.2
输入滤波和采样 ................................................................................................................. 168
15.1.2.1
滤波 ............................................................................................................................ 168
15.1.2.2
采样 ............................................................................................................................ 168
15.1.3
位置检测事件..................................................................................................................... 169
15.1.4
写入时序事件..................................................................................................................... 170
15.1.5
输出..................................................................................................................................... 170
15.1.5.1
PPG 边沿同步 ............................................................................................................. 171
15.1.5.2
死区输出..................................................................................................................... 172
15.1.6
Timer1 中断 ........................................................................................................................ 173
15.2
Timer1 寄存器 .................................................................................................................... 173
15.2.1
TIM1_CR0（0x4068） ........................................................................................................ 173
15.2.2
TIM1_CR1（0x4069） ........................................................................................................ 174
15.2.3
TIM1_CR2（0x406A） ........................................................................................................ 175
15.2.4
TIM1_CR3（0x406B） ........................................................................................................ 176
15.2.5
TIM1_IER（0x406C） ......................................................................................................... 176
15.2.6
TIM1_SR（0x406D） .......................................................................................................... 177
15.2.7
TIM1_DRH（0x406E） ....................................................................................................... 178
15.2.8
TIM1_DRL（0x406F） ........................................................................................................ 178
15.2.9
TIM1_DBRH/TIM1_DBRL(0x4070，0x4071)....................................................................... 179
15.2.10
TIM1_BCCR（0x4072，0x4073） ...................................................................................... 179
15.2.11
TIM1_RARR（0x4074，0x4075） ...................................................................................... 180
15.2.12
TIM1_RCNTR（0x4076，0x4077） .................................................................................... 180
15.2.13
TIM1_BCNTR（0x407A，0x407B） ................................................................................... 180
15.2.14
TIM1_BARR（0x4078，0x4079） ...................................................................................... 181
REV_2.8
10
www.fortiortech.com
FU6831/11/18
15.2.15
16
17
18
19
TIM1_DTR（0x4064） ........................................................................................................ 181
Capture timer(TIM2/TIM3/TIM4/TIM5) ......................................................................................182
16.1
Capture timer 操作说明 ..................................................................................................... 182
16.1.1
Capture timer 时钟控制器 ................................................................................................ 182
16.1.2
输出模式............................................................................................................................. 183
16.1.3
输入信号滤波和边沿检测 ................................................................................................. 184
16.1.4
输入 timer 模式 .................................................................................................................. 185
16.1.5
输入 counter 模式 .............................................................................................................. 186
16.2
Capture timer 寄存器 ......................................................................................................... 187
16.2.1
TIMx_CR0(0xA1/0x9C/0x9E/0x89)（x 由 2 到 5） ............................................................ 187
16.2.2
TIMx_CR1(0xA9/0x9D/0x9F/0x91)（x 由 2 到 5） ............................................................ 188
16.2.3
TIMx_CNTR(0xAA,0xAB/0xA2,0xA3/0x92,0x93/0x8A,0x8B)（x 由 2 到 5） ..................... 189
16.2.4
TIMx_DR(0xAC,0xAD/0XA4,0xA5/0x94,0x95/0x8C,0x8D)（x 由 2 到 5）......................... 189
16.2.5
TIMx_ARR(0xAE,0xAF/0XA6,0XA7/0x96,0x97/0x8E,0x8F)（x 由 2 到 5） ........................ 190
16.2.6
TIM2_CMTR（TIMER2 独有）（0xB2，0xB3） ............................................................... 190
16.2.7
TIM2_ADTR（TIMER2 独有）（0xB4，0xB5） ................................................................ 191
Watchdog timer(WDT) ................................................................................................................191
17.1
WDT 操作说明 .................................................................................................................... 191
17.1.1
基本功能框图..................................................................................................................... 191
17.1.2
基本操作说明..................................................................................................................... 192
17.2
WDT 寄存器........................................................................................................................ 192
17.2.1
WDT_CSR（0x4026） ......................................................................................................... 192
17.2.2
WDT_REL（0x4027） ......................................................................................................... 192
RTC ............................................................................................................................................. 193
18.1
操作说明............................................................................................................................. 193
18.1.1
基本功能框图..................................................................................................................... 193
18.1.2
操作说明............................................................................................................................. 193
18.2
RTC 寄存器 ......................................................................................................................... 193
18.2.1
计数寄存器：RTC0TM（0x4065，0x4066）.................................................................... 193
18.2.2
控制寄存器：RTC0STA（0x4067）................................................................................... 194
IO ...............................................................................................................................................194
19.1
IO 操作说明 ........................................................................................................................ 194
19.2
IO 寄存器 ............................................................................................................................ 196
19.2.1
P0_OE（0xFC） .................................................................................................................. 196
REV_2.8
11
www.fortiortech.com
FU6831/11/18
20
19.2.2
P1_OE（0xFD） .................................................................................................................. 196
19.2.3
P2_OE（0xFE） .................................................................................................................. 196
19.2.4
P3_OE（0xFF）................................................................................................................... 197
19.2.5
P1_AN（0x4050） .............................................................................................................. 197
19.2.6
P2_AN（0x4051） .............................................................................................................. 198
19.2.7
P3_AN（0x4052） .............................................................................................................. 198
19.2.8
P0_PU（0x4053） .............................................................................................................. 198
19.2.9
P1_PU（0x4054） .............................................................................................................. 199
19.2.10
P2_PU（0x4055） .............................................................................................................. 199
19.2.11
P3_PU（0x4056） .............................................................................................................. 199
19.2.12
DRV_CTL（0x404D） .......................................................................................................... 200
19.2.13
DRV_OUT（0xF8） ............................................................................................................. 200
19.2.14
PH_SEL（0x404C） ............................................................................................................. 201
19.2.15
P0（0x80）/P1（0x90）/P2（0xA0）/P3（0xB0） ........................................................ 202
时钟与振荡器 ............................................................................................................................203
20.1
外部快时钟......................................................................................................................... 203
20.1.1
外部快时钟操作说明 ......................................................................................................... 203
20.1.1.1
外部快时钟晶体输入模式 ......................................................................................... 203
20.1.1.2
外部快时钟外部时钟输入模式 ................................................................................. 204
20.1.2
20.1.2.1
OSC_CFG（SFR: 0xF1） .............................................................................................. 204
20.2
内部快时钟......................................................................................................................... 205
20.2.1
内部快时钟操作说明 ......................................................................................................... 205
20.2.2
内部快时钟寄存器 ............................................................................................................. 205
20.2.2.1
OSC_CFG（SFR: 0xF1） .............................................................................................. 205
20.3
外部慢时钟......................................................................................................................... 206
20.3.1
外部慢时钟操作说明 ......................................................................................................... 206
20.3.2
外部慢时钟寄存器 ............................................................................................................. 206
20.3.2.1
21
外部快时钟寄存器 ............................................................................................................. 204
OSC_CFG(SFR: 0xF1) .................................................................................................... 206
20.4
内部慢时钟......................................................................................................................... 207
20.4.1
内部慢时钟操作说明 ......................................................................................................... 207
20.4.2
内部慢时钟寄存器 ............................................................................................................. 207
时钟控制与 MCD 功能 ............................................................................................................... 207
21.1
REV_2.8
晶体配置寄存器 OSC_CFG ................................................................................................. 207
12
www.fortiortech.com
FU6831/11/18
21.2
22
23
24
25
MCD 功能与双速模式 ........................................................................................................ 208
ADC ............................................................................................................................................209
22.1
ADC 功能框图 ..................................................................................................................... 209
22.2
ADC 操作说明 ..................................................................................................................... 209
22.3
ADC 寄存器 ......................................................................................................................... 210
22.3.1
ADC_STA（0x4037） .......................................................................................................... 210
22.3.2
ADC_CFG（0x4035） ......................................................................................................... 211
22.3.3
ADC_MASK（0x4036） ...................................................................................................... 212
22.3.4
ADC0_DR={ADC0_DRH,ADC0_DRL}（0x4038~0x4039） ................................................... 212
22.3.5
ADC1_DR={ADC1_DRH,ADC1_DRL}（0x403A~0x403B） .................................................. 213
22.3.6
ADC2_DR={ADC2_DRH,ADC2_DRL}（0x403C~0x403D） .................................................. 213
22.3.7
ADC3_DR={ADC3_DRH,ADC3_DRL}（0x403E~0x403F） ................................................... 214
22.3.8
ADC4_DR={ADC4_DRH,ADC4_DRL}（0x4040~0x4041） ................................................... 214
22.3.9
ADC5_DR={ADC5_DRH,ADC5_DRL}（0x4042~0x4043） ................................................... 215
22.3.10
ADC6_DR={ADC6_DRH,ADC6_DRL}（0x4044~0x4045） ................................................... 215
22.3.11
ADC7_DR={ADC7_DRH,ADC7_DRL}（0x4046~0x4047） ................................................... 216
22.3.12
ADC_SCYC0/ADC_SCYC1（0x4048~0x4049） .................................................................... 216
VREF 参考电压 ...........................................................................................................................218
23.1
VREF 模块的操作说明 ....................................................................................................... 218
23.2
VREF 模块的寄存器 ........................................................................................................... 218
23.2.1
VREF_CR(XRAM: 0x404F) .................................................................................................... 218
VHALF 参考电压 .........................................................................................................................219
24.1
VHALF 模块的操作说明 ..................................................................................................... 219
24.2
VHALF 模块的寄存器 ......................................................................................................... 219
24.2.1
VREF_CR(XRAM: 0x404F) .................................................................................................... 219
24.2.2
AMP_CR(XRAM: 0x404E) .................................................................................................... 220
运放 ........................................................................................................................................... 220
25.1
运放操作说明..................................................................................................................... 221
25.1.1
母线电流运放（AMP0） ................................................................................................... 221
25.1.2
相电流运放（AMP1/AMP2/AMP3） ................................................................................ 221
25.1.2.1
AMP1 ........................................................................................................................... 221
25.1.2.2
AMP2 ........................................................................................................................... 222
25.1.2.3
AMP3 ........................................................................................................................... 222
25.2
REV_2.8
运放寄存器......................................................................................................................... 223
13
www.fortiortech.com
FU6831/11/18
25.2.1
26
27
28
29
30
AMP_CR（0x404E） ........................................................................................................... 223
比较器........................................................................................................................................ 224
26.1
比较器操作说明 ................................................................................................................. 224
26.1.1
比较器 CMP3 ...................................................................................................................... 224
26.1.2
母线电流保护..................................................................................................................... 224
26.1.3
比较器 CMP0/CMP1/CMP2 ................................................................................................ 225
26.1.4
比较器输出......................................................................................................................... 226
26.2
比较器寄存器..................................................................................................................... 226
26.2.1
CMP_CR0（0xD5） ............................................................................................................ 226
26.2.2
CMP_CR1（0xD6） ............................................................................................................ 227
26.2.3
CMP_CR2（0xDA） ............................................................................................................ 227
26.2.4
CMP_SR（0xD7） ............................................................................................................... 228
26.2.5
EVT_FILT（0xD9） .............................................................................................................. 229
DIRVER ....................................................................................................................................... 230
27.1
3P3N Predriver 模式（仅适用于 FU6831） ...................................................................... 230
27.1.1
3P3N Predriver 功能框图及配置说明 ............................................................................... 230
27.2
Gate Driver 模式（仅适用于 FU6811） ............................................................................ 231
27.3
6N Predriver 模式（适用于 FU6818） .............................................................................. 232
27.4
DRIVER 相关的寄存器 ........................................................................................................ 232
27.4.1
DRV_CTL（0x404D） .......................................................................................................... 232
电源模块 .................................................................................................................................... 233
28.1
LDO ...................................................................................................................................... 233
28.1.1
LDO 模块的操作说明 ......................................................................................................... 233
28.1.2
LDO 模块的寄存器 ............................................................................................................. 236
28.2
低压检测............................................................................................................................. 236
28.2.1
低压检测模块操作说明 ..................................................................................................... 236
28.2.2
CCFG2:RST_MOD（0x401D） ............................................................................................ 236
28.2.3
CCFG1:CK_RST_CFG（0x401E）......................................................................................... 237
28.2.4
LVSR(0xDB) .......................................................................................................................... 237
FLASH 自写 ................................................................................................................................. 238
29.1
PSCTL：编程控制寄存器 ................................................................................................... 238
29.2
FLKEY：FLASH 编程开锁寄存器 ........................................................................................ 238
29.3
FLASH 自写操作说明.......................................................................................................... 239
CRC 功能 ....................................................................................................................................240
REV_2.8
14
www.fortiortech.com
FU6831/11/18
31
30.1
CRC16 生成多项式 ............................................................................................................. 241
30.2
CRC16 基本逻辑图 ............................................................................................................. 241
30.3
操作说明............................................................................................................................. 241
30.3.1
基本功能框图..................................................................................................................... 241
30.3.2
计算单个字节的 CRC ......................................................................................................... 241
30.3.3
批量计算 ROM 数据 CRC ................................................................................................... 242
30.4
CRC 寄存器 ......................................................................................................................... 243
30.4.1
控制寄存器：CRC0STA ...................................................................................................... 243
30.4.2
输入数据寄存器：CRC0DIN .............................................................................................. 244
30.4.3
结果输出寄存器：CRC0DAT.............................................................................................. 245
30.4.4
自动计算起点寄存器：CRC0BEG ...................................................................................... 245
30.4.5
自动计算块数寄存器：CRC0CNT ...................................................................................... 245
休眠模式 .................................................................................................................................... 246
31.1
PCON 寄存器 ...................................................................................................................... 246
31.2
功耗模式............................................................................................................................. 246
32
代码保护 .................................................................................................................................... 247
33
配置寄存器 ................................................................................................................................249
34
35
33.1
CCFG，客户配置寄存器 .................................................................................................... 249
33.1.1
CCFG1: CK_RST_CFG ........................................................................................................... 249
封装信息 .................................................................................................................................... 250
34.1
LQFP48_7X7 ........................................................................................................................ 250
34.2
QFN48_6X6 ......................................................................................................................... 251
34.3
QFN56_7X7 ......................................................................................................................... 252
34.4
QFN32_4X4 ......................................................................................................................... 253
订购信息 .................................................................................................................................... 254
REV_2.8
15
www.fortiortech.com
FU6831/11/18
1
系统介绍
特性
1.1
电源电压：
FU6831:
单电源高压模式(VCC_MODE=0). VCC= 5~24V
双电源模式(VCC_MODE=1), VCC≥VDD5. VCC= 5~36V,
VDD5=5V
FU6811:
单电源高压模式(VCC_MODE=0).
VCC= 5~24V
双电源模式(VCC_MODE=1), VCC≥VDD5.
单电源低压模式(VCC_MODE=1).
VCC= 5~36V， VDD5=5V
VCC=VDD5= 3~5.5V
FU6818:
模式 1：VCC_MODE=0, VCC= 5~24V，VDRV=7~18V
模式 2：VCC_MODE=1, VCC=VDD5=3~5.5V，VDRV=7~18V
双核：电机专用引擎 ME 和 8051 内核。ME 硬件自动完成电机 FOC/BLDC 运算控制; 8051
内核用于参数配置和日常事务处理
指令周期大多为 1T 或 2T
16Kx8bit Flash ROM、带 CRC 校验功能、支持程序自烧录和代码保护功能
256x8bit IRAM，4Kx8bit XRAM
ME：集成低通滤波器(LPF)、比例积分器(PI)、SVPWM/SPWM、FOC 模块
单周期 16*16 位乘法器，32 / 32 位除法器（16 个时钟周期）
4 级优先级中断、16 个中断源
GPIO 个数：32 个 GPIO
定时器：
4 个通用带抓捕功能可编程定时器
1 个加强型高级定时器
1 个带 BLDC 电机专用定时器
1 个 RTC 定时器
I2C/SPI/UART 接口
模拟外设：
8 通道 12 位 ADC，支持突发模式采样，可选择内部 VREF、外部 VREF、VDD5 作参考
电压
内置 VREF 参考，可配置 3V、4V、4.5V、5V 输出
内置 1/2 VDD5 或 1/2 VREF 参考输出
REV_2.8
16
www.fortiortech.com
FU6831/11/18
内建 4 个独立运算放大器
内建 4 路模拟比较器，可配置迟滞电压
驱动类型：
Gate Driver 输出(仅适用于 FU6811)
3P3N Predriver 输出(仅适用于 FU6831)
6N Predriver 输出(仅适用于 FU6818)
电机控制方式支持 BLDC 方波（120°、150°）、SVPWM/SPWM、FOC
支持 HALL （HALL IC、HALL Sensor）、BEMF 位置检测
FOC 驱动支持单电阻、双电阻电流采样
时钟：
系统时钟可选择内置 24MHz±2%精准时钟、24MH 晶体振荡时钟或者外灌时钟，支持动态
切换
32768Hz 晶体时钟
Watch-dog
两线制 FICE 协议提供在线仿真功能
REV_2.8
17
www.fortiortech.com
FU6831/11/18
应用场景
1.2
无感/有感的 BLDC/PMSM、三相/单相感应电机。
油烟机、室内机、吊扇、落地扇、吸尘器、电吹风、工业风机、水泵、压缩机、电动车、电动
工具、航模等。
概述
1.3
FU6831/11/18 系列是一款集成电机控制引擎(ME)和 8051 内核的电机驱动专用芯片。ME 集成
FOC、MDU、LPF、PI、SVPWM/SPWM 等诸多硬件模块，可硬件自动完成电机 FOC/BLDC 运算
控制; 8051 内核用于参数配置和日常事务处理，双核并行工作实现各种高性能电机控制。其中 8051
内核大部分指令周期为 1T 或 2T，芯片内部集成有高速运算放大器、比较器、Pre-driver(FU6811 除
外)、高速 ADC、高速乘/除法器、CRC、SPI、I2C、UART、多种 TIMER、PWM 等功能，内置高
压 LDO，适用于 BLDC/PMSM 电机的方波、SVPWM/SPWM、FOC 驱动控制。
FU6831/11/18 的区别参考第 35 章，FU6811 为 Gate Driver 输出；FU6831 为 3P3N Predriver
输出；FU6818 为 6N Predriver 输出。
REV_2.8
18
www.fortiortech.com
FU6831/11/18
VSS
UART/IrDA
FICE
RESET
VDD18
HBIAS
VCC_MODE
VCC
FICED
IR_TXD
IR_RXD
NSS
SCLK
MOSI
MISO
SPI
TXD
RXD
SCL
SDA
I2C
LVD
LDO18
LDO5
CRC
TIMER5
TIMER4
TIMER3
TIMER2
TIM5
TIM4
TIM3
TIM2
PORT0
VHALF
Protection
Protection
Fault
VBB
L_U
L_V
L_W
H_PU
H_PV
H_PW
AMP3O
CMP3M
LXOUT
LXIN
VREF
Predriver
LDO
3P3N Driver
12Bit
ADC
MUX
MUX
AD2
AD3
AD4/AMP0O/CMP3P
AMP0M
AMP0P
AD5
AD6
AD7
VHALF
Slow
Oscillator
CMP2P
CMP2M
CMP1P
CMP1M
CMP0P
CMP0M
VDD5
AD0/AMP1O
AMP1M
AMP1P
AD1/AMP2O
AMP2M
AMP2P
SYS_CLK
FOC
RTC
24MHz
FOSC
MUX
MUX
MDU
XOUT
External
Oscillator
x3
PI
2K/4K XRAM
PORT3
HALL/
BEMF
LPF
256 IRAM
MUX
MUX
TIM0
SVPWM/SPWM
8K/16K FLASH
WDT
TIMER0
ME
8051 CORE
PORT2
TIMER1
VREF
PORT1
XIN/ECLK
P0.0/SDA/RD
P0.1/SCL/TIM4
P0.2/LXIN
P0.3/LXOUT
P0.4/NSS
P0.5/MOSI/TXD/IR_TXD
P0.6/MISO/RXD/IR_RXD
P0.7/SCLK/TIM5/CMPXO
P1.0/TIM2
P1.1/TIM3
P1.2/FICED
P1.3/HBIAS/AMP3O
P1.4/CMP0P/AMP3M
P1.5/CMP0M/AMP3P
P1.6/CMP1P/AMP1P
P1.7/CMP1M/AMP1M
P2.0/AD0/AMP1O
P2.1/CMP2P/AMP2P
P2.2/CMP2M/AMP2M
P2.3/AD1/AMP2O
P2.4/AD2
P2.5/AD3
P2.6/CMP3M
P2.7/AD4/CMP3P/AMP0O
P3.0/AMP0M
P3.1/AMP0P
P3.2/AD5/TIM0/VHALF
P3.3/AD6/RXD2/IR_RXD2
P3.4/AD7/TXD2/IR_TXD2
P3.5/VREF
P3.6/XIN/ECLK
P3.7/XOUT
AVDD5
AVSS
FU6831 功能框图
RSTN/FICEK
1.4.1
系统框图
VDD5
1.4
AMP3M
AMP3P
图 1-1 FU6831 功能框图
REV_2.8
19
www.fortiortech.com
FU6831/11/18
VSS
UART/IrDA
FICE
RESET
LDO5
VDD18
AVDD5
AVSS
HBIAS
VCC_MODE
VCC
FICED
IR_TXD
IR_RXD
NSS
SCLK
MOSI
MISO
SPI
TXD
RXD
SCL
SDA
I2C
LVD
LDO18
CRC
TIMER5
TIMER4
TIMER3
TIMER2
TIM5
TIM4
TIM3
TIM2
PORT0
VHALF
Protection
Protection
Fault
Gate Driver
AMP3O
CMP3M
LXOUT
VREF
LXIN
12Bit
ADC
MUX
MUX
AD2
AD3
AD4/AMP0O/CMP3P
AMP0M
AMP0P
AD5
AD6
AD7
VHALF
Slow
Oscillator
CMP2P
CMP2M
CMP1P
CMP1M
CMP0P
CMP0M
VDD5
AD0/AMP1O
AMP1M
AMP1P
AD1/AMP2O
AMP2M
AMP2P
SYS_CLK
FOC
RTC
24MHz
FOSC
MUX
MUX
MDU
XOUT
External
Oscillator
x3
PI
2K/4K XRAM
PORT3
HALL/
BEMF
LPF
256 IRAM
MUX
MUX
TIM0
SVPWM/SPWM
8K/16K FLASH
WDT
TIMER0
ME
8051 CORE
PORT2
TIMER1
VREF
PORT1
XIN/ECLK
P0.0/SDA/RD
P0.1/SCL/TIM4
P0.2/LXIN
P0.3/LXOUT
P0.4/NSS
P0.5/MOSI/TXD/IR_TXD
P0.6/MISO/RXD/IR_RXD
P0.7/SCLK/TIM5/CMPXO
P1.0/TIM2
P1.1/TIM3
P1.2/FICED
P1.3/HBIAS/AMP3O
P1.4/CMP0P/AMP3M
P1.5/CMP0M/AMP3P
P1.6/CMP1P/AMP1P
P1.7/CMP1M/AMP1M
P2.0/AD0/AMP1O
P2.1/CMP2P/AMP2P
P2.2/CMP2M/AMP2M
P2.3/AD1/AMP2O
P2.4/AD2
P2.5/AD3
P2.6/CMP3M
P2.7/AD4/CMP3P/AMP0O
P3.0/AMP0M
P3.1/AMP0P
P3.2/AD5/TIM0/VHALF
P3.3/AD6/RXD2/IR_RXD2
P3.4/AD7/TXD2/IR_TXD2
P3.5/VREF
P3.6/XIN/ECLK
P3.7/XOUT
VDD5
FU6811 功能框图
RSTN/FICEK
1.4.2
AMP3M
AMP3P
图 1-2 FU6811 功能框图
REV_2.8
20
www.fortiortech.com
H_DU
H_DV
H_DW
L_DU
L_DV
L_DW
FU6831/11/18
VSS
UART/IrDA
FICE
RESET
LDO5
VDD18
AVDD5
AVSS
HBIAS
VCC_MODE
VCC
FICED
IR_TXD
IR_RXD
NSS
SCLK
MOSI
MISO
SPI
TXD
RXD
SCL
SDA
I2C
LVD
LDO18
CRC
TIMER5
TIMER4
TIMER3
TIMER2
TIM5
TIM4
TIM3
TIM2
PORT0
VHALF
Protection
Protection
Fault
Predriver
6N Driver
AMP3O
CMP3M
LXOUT
VREF
LXIN
12Bit
ADC
MUX
MUX
AD2
AD3
AD4/AMP0O/CMP3P
AMP0M
AMP0P
AD5
AD6
AD7
VHALF
Slow
Oscillator
CMP2P
CMP2M
CMP1P
CMP1M
CMP0P
CMP0M
VDD5
AD0/AMP1O
AMP1M
AMP1P
AD1/AMP2O
AMP2M
AMP2P
SYS_CLK
FOC
RTC
24MHz
FOSC
MUX
MUX
MDU
XOUT
External
Oscillator
x3
PI
2K/4K XRAM
PORT3
HALL/
BEMF
LPF
256 IRAM
MUX
MUX
TIM0
SVPWM/SPWM
8K/16K FLASH
WDT
TIMER0
ME
8051 CORE
PORT2
TIMER1
VREF
PORT1
XIN/ECLK
P0.0/SDA/RD
P0.1/SCL/TIM4
P0.2/LXIN
P0.3/LXOUT
P0.4/NSS
P0.5/MOSI/TXD/IR_TXD
P0.6/MISO/RXD/IR_RXD
P0.7/SCLK/TIM5/CMPXO
P1.0/TIM2
P1.1/TIM3
P1.2/FICED
P1.3/HBIAS/AMP3O
P1.4/CMP0P/AMP3M
P1.5/CMP0M/AMP3P
P1.6/CMP1P/AMP1P
P1.7/CMP1M/AMP1M
P2.0/AD0/AMP1O
P2.1/CMP2P/AMP2P
P2.2/CMP2M/AMP2M
P2.3/AD1/AMP2O
P2.4/AD2
P2.5/AD3
P2.6/CMP3M
P2.7/AD4/CMP3P/AMP0O
P3.0/AMP0M
P3.1/AMP0P
P3.2/AD5/TIM0/VHALF
P3.3/AD6/RXD2/IR_RXD2
P3.4/AD7/TXD2/IR_TXD2
P3.5/VREF
P3.6/XIN/ECLK
P3.7/XOUT
VDD5
FU6818 功能框图
RSTN/FICEK
1.4.3
AMP3M
AMP3P
图 1-3 FU6818 功能框图
REV_2.8
21
www.fortiortech.com
VDRV
VBU
HU
VSU
VBV
HV
VSV
VBW
HW
VSW
LU
LV
LW
FU6831/11/18
Memory 空间
1.5
内部存储空间分为指令空间（program memory）和数据空间（data memory），两个空间独立
编址。
Data Memery (IRAM)
0xFF
Program Memory
Data Memery (XRAM)
0xFFFF
0x3FFF
LOCK BYTE
0x3FFE
Upper 128 RAM
(Indirect
Addressing Only)
SFR
(Direct
Addressing Only)
CCFG 7 byte
Reserved
0x3FF8
0x4100
0x80
0x7F
Xram SFR
Direct or Indirect
Addressing
0x30
0x2F
Bit Addressable
0x20
0x1F
0x00
0x4020
0x4018
Lower 128 RAM 0x4017
(Direct or Indirect
Addressing)
General Purpose
Registers
0x1000
0x0FFF
0x0000
8
CCFG SFR
User Program Area
Reserved
4096
General XRAM
0x0000
图 1-4 Memory 空间分配
1.5.1
Program Memory
指令空间可寻址范围 0x0000-0x3FFF，复位后 CPU 从 0x0000 开始执行。指令空间存储介质
为 FLASH。
1.5.2
Data Memory
数 据 空 间 分 为 外 部 数 据 空 间 （ external data memory ） 和 内 部 数 据 空 间 （ internal data
memory&SFRs）。
外部数据空间仅可通过 MOVX 指令访问，范围为 0x0000-0x0FFF。
内部数据空间如图 1-4 所示。0x00-0x1F 包含 4 组，每组 8 个寄存器；0x20~0x2F 的 16Bytes
支持 bit 寻址操作；0x30-0x7F 支持直接寻址和间接寻址；0x80-0xFF 间接寻址时访问的是 RAM 空
间，直接寻址时访问的是 SFRs。堆栈空间位于内部数据空间。
REV_2.8
22
www.fortiortech.com
FU6831/11/18
1.5.3
SFR
表 1-1 特殊功能寄存器(SFR) 地址映射
Addr
0(8)
1(9)
2(A)
0xF8
DRV_OUT
PL_CR
0xF0
B
OSC_CFG
PI_KIL
0xE8
FOC_SET0
FOC_SET1
0xE0
ACC
0xD8
3(B)
4(C)
5(D)
6(E)
7(F)
P0_OE
P1_OE
P2_OE
P3_OE
PI_KIH
PI_UKMAXL
PI_UKMAXH
PI_UKMINL
PI_UKMINH
PI_EKL
PI_EKH
PI_UKL
PI_UKH
PI_KPL
PI_KPH
SV_CR
SV_USL
SV_USH
SV_ANGL
SV_ANGH
LPF_YL
LPF_YH
IP3
EVT_FILT
CMP_CR2
LVSR
LPF_KL
LPF_KH
LPF_XL
LPF_XH
0xD0
PSW
P1IE
P1IF
P2IE
P2IF
CMP_CR0
CMP_CR1
CMP_SR
0xC8
IP2
RSTSRC
MD_MBL
MD_MBH
MD_DB0
MD_DB1
MD_DB2
MD_DB3
0xC0
IP1
MD_MODE
MD_MAL
MD_MAH
MD_DA0
MD_DA1
MD_DA2
MD_DA3
0xB8
IP0
TIM0_IER
TIM0_CCR2L
TIM0_CCR2H
TIM0_CCR3L
TIM0_CCR3H
TIM0_CCR4L
TIM0_CCR4H
0xB0
P3
TIM0_SR
TIM2_CMTRL
TIM2_CMTRH
TIM2_ADTRL
TIM2_ADTRH
TIM0_CCR1L
TIM0_CCR1H
0xA8
IE
TIM2_CR1
TIM2_CNTRL
TIM2_CNTRH
TIM2_DRL
TIM2_DRH
TIM2_ARRL
TIM2_ARRH
0xA0
P2
TIM2_CR0
TIM3_CNTRL
TIM3_CNTRH
TIM3_DRL
TIM3_DRH
TIM3_ARRL
TIM3_ARRH
0x98
UT_CR
UT_DR
UT_BAUDL
UT_BAUDH
TIM3_CR0
TIM3_CR1
TIM4_CR0
TIM4_CR1
0x90
P1
TIM5_CR1
TIM4_CNTRL
TIM4_CNTRH
TIM4_DRL
TIM4_DRH
TIM4_ARRL
TIM4_ARRH
0x88
TCON
TIM5_CR0
TIM5_CNTRL
TIM5_CNTRH
TIM5_DRL
TIM5_DRH
TIM5_ARRL
TIM5_ARRH
0x80
P0
SP
DPL
DPH
FLKEY
PSCTL
CFGKEY
PCON
注：地址低 4 位为 0 或 8 地址的寄存器可位寻址
REV_2.8
23
www.fortiortech.com
FU6831/11/18
1.5.4
XSFR
表 1-2 扩展特殊功能寄存器(XSFR) 地址映射
Addr
0(8)
1(9)
2(A)
3(B)
4(C)
5(D)
6(E)
7(F)
0x40f8
FOC_ESQUH
FOC_ESQUL
FOC_UDCFLTH
FOC_UDCFLTL
FOC_CSOH
FOC_CSOL
0x40f0
FOC_UALPH
FOC_UALPL
FOC_UBETH
FOC_UBETL
FOC_EALPH
FOC_EALPL
FOC_EBETH
FOC_EBETL
0x40e8
FOC_IDH
FOC_IDL
FOC_IQH
FOC_IQL
FOC_VALPH
FOC_VALPL
FOC_VBETH
FOC_VBETL
0x40e0
FOC_IAH
FOC_IAL
FOC_IBH
FOC_IBL
FOC_IBETH
FOC_IBETL
FOC_COMRH
FOC_COMRL
0x40d8
FOC_EK1H
FOC_EK1L
FOC_EK2H
FOC_EK2L
FOC_EK3H
FOC_EK3L
FOC_EK4H
FOC_EK4L
0x40d0
FOC_EKPH
FOC_EKPL
FOC_EKIH
FOC_EKIL
FOC_POWKLPFH
FOC_POWKLPFL
FOC_POWH
FOC_POWL
0x40c8
FOC_EBMFKH
FOC_EBMFKL
FOC_OMEKLPFH
FOC_OMEKLPFL
FOC_FBASEH
FOC_FBASEL
FOC_EOMEH
FOC_EOMEL
0x40c0
FOC_THECORH
FOC_THECORL
FOC_ETHETAH
FOC_ETHETAL
FOC_KSLIDEH
FOC_KSLIDEL
FOC_EKLPFMINH
FOC_EKLPFMINL
0x40b8
FOC_THETAH
FOC_THETAL
FOC_THECOMPH
FOC_THECOMPL
FOC_RTHESTEPH
FOC_RTHESTEPL
FOC_RTHEACCH
FOC_RTHEACCL
0x40b0
FOC_ARRH
FOC_ARRL
FOC_SWDUTYH
FOC_SWDUTYL
FOC_TSMINH
FOC_TSMINL
FOC_TRGDLYH
FOC_TRGDLYL
0x40a8
FOC_UDH
FOC_UDL
FOC_UQH
FOC_UQL
FOC_IDREFH
FOC_IDREFL
FOC_IQREFH
FOC_IDREFL
0x40a0
FOC_QKPH
FOC_QKPL
FOC_QKIH
FOC_QKIL
FOC_QMAXH
FOC_QMAXL
FOC_QMINH
FOC_QMINL
0x4098
FOC_DKPH
FOC_DKPL
FOC_DKIH
FOC_DKIL
FOC_DMAXH
FOC_DMAXL
FOC_DMINH
FOC_DMINL
0x4090
FOC_CR1
FOC_CR2
FOC_CR3
FOC_IER
FOC_SR
FOC_CHC
FOC_PIRAN
FOC_CMR
FOC_EFREQAC
FOC_EFREQAC
FOC_EFREQHOL
CL
FOC_EFRQMINL
FOC_EFREQHOL
CH
FOC_EFREQMINH
DH
DL
FOC_RTHECNT
FOC_FDS
0x4078
TIM1_BARRH
TIM1_BARRL
TIM1_BCNTRH
TIM1_BCNTRL
SIN_THETAH
SIN_THETAL
COS_THETAH
COS_THETAL
0x4070
TIM1_DBRH
TIM1_DBRL
TIM1_BCCRH
TIM1_BCCRL
TIM1_RARRH
TIM1_RARRL
TIM1_RCNTRH
TIM1_RCNTRL
0x4068
TIM1_CR0
TIM1_CR1
TIM1_CR2
TIM1_CR3
TIM1_ IER
TIM1_SR
TIM1_DRH
TIM1_DRL
TIM0_ARRH/
TIM0_ARRL/
SV_ARRH
SV_ARRL
0x4058
TIM0_CR
TIM0 _EGR
TIM0_CCMR1
TIM0_CCMR2
TIM0_CCER1
0x4050
P1_AN
P2_AN
P3_AN
P0_PU
0x4048
ADC_SCYC0
ADC_SCYC1
0x4040
ADC4_DRH
ADC4_DRL
ADC5_DRH
0x4038
ADC0_DRH
ADC0_DRL
ADC1_DRH
0x4030
SPI_CFG
0x4028
I2C_MOD
0x4088
0x4080
0x4060
0x4020
0x4018
CCFG7
SPI_CTRL
TIM0_DTR/
TIM0_PSCR
TIM0_RCR
TIM1_DTR/
RTC0TMH
RTC0TML
RTC0STA
TIM0_CCER2
TIM0_CNTRH
TIM0_CNTRL
P1_PU
P2_PU
P3_PU
PH_SEL
DRV_CTL
AMP_CR
VREF_CR
ADC5_DRL
ADC6_DRH
ADC6_DRL
ADC7_DRH
ADC7_DRL
ADC1_DRL
ADC2_DRH
ADC2_DRL
ADC3_DRH
ADC3_DRL
SPI_DATL
ADC_CFG
ADC_MASK
FOC_DTR
SPI_SCR
SPI_DATH
ADC_STA
I2C_ID
I2C_DAT
I2C_STA
CRC0DIN
CRC0STA
CRC0DAT
CRC0BEG
CRC0CNT
WDT_CSR
WDT_REL
CCFG6
CCFG5
CCFG4
CCFG3
CCFG2
CCFG1
CCFG0
芯片 SFR 分为两部分，一部分映射在内部数据空间的 SFR 区域，一部分映射在外部数据空间。
REV_2.8
24
www.fortiortech.com
FU6831/11/18
引脚定义
2
FU6831 LQFP48 和 QFN48 引脚列表
2.1
表 2-1 FU6831 LQFP48 和 QFN48 引脚列表
FU6831
PAD 名称
QFN48/
IO 类型
功能描述
LQFP48
P2.2/
DB/
GPIO P2.2,可配置外部中断 1 输入，可配置 4.7K 上拉电阻
AI/
差分 hall2/BEMF2 负输入
AMP2M
AI
运放 2 负输入端
P2.3/
DB/
GPIO P2.3,可配置外部中断 1 输入
CMP2M/
AD1/
1
2
AMP2O
P2.4/
AD2
P2.5/
AD3
P2.6/
CMP3M
3
4
5
P2.7/
AD4/
CMP3P/
6
AMP0O
P3.0/
AMP0M
P3.1/
AMP0P
7
8
P3.2/
AI/
ADC 通道 1 输入,用于采集相电流 2 放大后的信号
AO
运放 2 输出端
DB/
GPIO P2.4,可配置外部中断 1 输入
AI
DB/
AI
DB/
AI
ADC 通道 2 输入，母线电压信号输入
GPIO P2.5,可配置外部中断 1 输入
ADC 通道 3 输入
GPIO P2.6,可配置外部中断 1 输入
过流参考信号输入，比较器 3 的负输入端
DB/
GPIO P2.7,可配置外部中断 1 输入
AI/
ADC 通道 4 输入，用于采集放大后的母线电流信号
AI/
比较器 3 的正输入端，接母线电流采样信号，用于检测过流
AO
运放 0 输出端，将母线电流放大后的电压输出
DB/
GPIO P3.0
AI
DB/
AI
运放 0 负输入，用于放大母线电流信号
GPIO P3.1
运放 0 正输入，用于放大母线电流信号
DB/
GPIO P3.2
AI/
过温信号输入,ADC 通道 5 输入
DO/
Advanced timer 通道 4 输出
VHALF
AO
1/2 VDD5 或 1/2 VREF 参考输出，外接 1uF 电容
P3.3/
DB/
GPIO P3.3
AD6/
AI/
ADC 通道 6 输入
DI/
功能转移后 UART2 数据接收端
IR_RXD2
DI
功能转移后红外数据接收端
P3.4/
DB
GPIO P3.4
AI/
模拟速度控制输入，AD 通道 7 输入
DO/
功能转移后 UART2 数据发送端
DO
功能转移后红外数据发送端
DB/
GPIO P3.5
AD5/
TIM0/
RXD2/
AD7/
TXD2/
9
10
11
IR_TXD2
P3.5/
VREF
REV_2.8
12
AI
ADC 外部参考电压输入或者内部 VREF 输出，外接 1uF 电容
25
www.fortiortech.com
FU6831/11/18
PAD 名称
FU6831
QFN48/
IO 类型
AVSS
13
P
AVDD5
14
P
P3.6/
XIN/
15
ECLK
P3.7/
功能描述
模拟地
模拟电源输入，在芯片外部与 VDD5 相连，并接 1uF 电容到
AVSS
DB/
GPIO P3.6
AI/
快时钟晶体输入，外接 24MHz 晶体输入
DI
外部快时钟输入
DB/
GPIO P3.7
AO
快时钟晶体输出，外接 24MHz 晶体输入
DB/
GPIO P0.0, 可配置外部中断 0 输入
DB/
I2C SDA，集电极开路输出，可配置 4.7K 上拉电阻
RD
DO
电机堵转指示输出，集电极开路输出
P0.1/
DB/
XOUT
16
P0.0/
SDA/
SCL/
17
18
FG/TIM4
P0.2/
LXIN
P0.3/
LXOUT
P0.4/
DB/
DB
19
20
DB/
AI
DB/
AI
GPIO P0.1
I2C SCL 时钟，集电极开路输出，可配置 4.7K 上拉电阻
电机转速脉冲输出，可选择每转 1 个或 3 个脉冲，集电极开路
输出(Timer4 捕获模式输入或 PWM 模式输出)
GPIO P0.2
32768Hz 晶体输入
GPIO P0.3
32768Hz 晶体输出
DB/
GPIO P0.4
DB
SPI 的选择端口
DB/
GPIO P0.5
DB/
SPI_MOSI,主机模式输出或从机模式输入
DO/
功能转移前 UART1 数据发送端
IR_TXD
DO
功能转移前红外数据发送端
P0.6/
DB/
GPIO P0.6
DB/
SPI_MISO, 主机模式输入或从机模式输出
DI/
功能转移前 UART1 数据接收端
IR_RXD
DI
功能转移前红外数据接收端
P0.7/
DB/
GPIO P0.7
DB/
SPI 接口时钟 CLK
DB/
Timer5 捕获模式输入或 PWM 模式输出
DO
比较器输出测试引脚
DB/
GPIO P1.0,可配置外部中断 1 输入
DB
Timer2 捕获模式输入或 PWM 模式输出
NSS
21
P0.5/
MOSI/
TXD/
MISO/
RXD/
SCLK/
TIM5/
22
23
24
CMPXO
P1.0/
TIM2
P1.1/
TIM3
25
26
DB/
GPIO P1.1,可配置外部中断 1 输入
DB
Timer3 捕获模式输入或 PWM 模式输出
NC
27
H_PU
28
AO
3P3N 模式 Predriver 上半桥 U 相电压输出，内置 47K 上拉电阻
H_PV
29
AO
3P3N 模式 Predriver 上半桥 V 相电压输出，内置 47K 上拉电阻
REV_2.8
NC Pin, 悬空
26
www.fortiortech.com
FU6831/11/18
PAD 名称
FU6831
QFN48/
IO 类型
功能描述
3P3N 模式 Predriver 上半桥 W 相电压输出，内置 47K 上拉电
H_PW
30
AO
L_U
31
DO
3P3N 模式 Predriver 下半桥 U 相电压输出，内置 47K 下拉电阻
L_V
32
DO
3P3N 模式 Predriver 下半桥 V 相电压输出，内置 47K 下拉电阻
L_W
33
DO
VBB
34
P
阻
3P3N 模式 Predriver 下半桥 W 相电压输出，内置 47K 下拉电
阻
10V LDO 输出，外接 1~4.7uF 电容
电源输入，电压范围由电源模式由 VCC_MODE 决定，
外接 10uF
或更大滤波电容。
1. 单电源高压模式：
VCC
35
P
VCC_MODE=0，外部电源从 VCC 输入 5~24V，VDD5 由内部
LDO 产生；
2. 双电源模式：
VCC_MODE=1（即与 VDD5 相连），外部电源 1 从 VCC 输入
5~36V，外部电源 2 从 VDD5 输入 5V
VSS
36
P
VDD5
37
P
VCC_MODE
38
DI
输入电源模式控制，控制模式参考 VCC 引脚功能描述
DI/
外部复位输入，内置上拉电阻，施密特输入
DI
FICE 调试接口时钟端
P
1.8V LDO 输出电源，外接 1~4.7uF 电容
RSTN/
FICEK
VDD18
P1.2/
39
40
数字地
中压电源输入或内部 5V LDO 输出电源，由 VCC_MODE 决定，
电源接法请参考 VCC 引脚描述，外接 1~4.7uF 电容.
DB/
GPIO P1.2,可配置外部中断 1 输入
DB
FICE 数据端口
DB/
GPIO P1.3
DO/
HALL 偏置电源，内部通过开关连接 VDD5
AMP3O
AO
运放 3 输出端
P1.4/
DB/
GPIO P1.4,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,可
AI/
差分 hall0/BEMF0 正输入
AMP3M
AO
运放 3 负输入端
P1.5/
DB/
GPIO P1.5,可配置外部中断 1 输入，可配置 4.7K 上拉电阻
AI/
差分 hall0/BEMF0 负输入
AI
运放 3 正输入端
FICED
41
P1.3/
HBIAS/
CMP0P/
CMP0M/
AMP3P
REV_2.8
42
43
44
用于 Timer1 的开关型 hall0 输入
27
www.fortiortech.com
FU6831/11/18
PAD 名称
FU6831
QFN48/
P1.6/
CMP1P
IO 类型
DB/
45
功能描述
GPIO P1.6,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,可
用于 Timer1 的开关型 hall1 输入
AI/
差分 hall1/BEMF1 正输入
AMP1P
AI
运放 1 正输入端,接相电流 1 电压信号输入
P1.7/
DB/
GPIO P1.7，可配置 4.7K 上拉电阻
AI/
差分 hall1/BEMF1 负输入
AMP1M
AI
运放 1 负输入端
P2.0/
DB/
GPIO P2.0,可配置外部中断 1 输入
AI/
ADC 通道 0 输入,用于采集相电流 1 放大后的信号
AMP1O
AO
运放 1 输出端
P2.1/
DB/
GPIO P2.1,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,可
CMP1M/
AD0/
CMP2P/
46
47
48
AMP2P
用于 Timer1 的开关型 hall2 输入
AI/
差分 hall2/BEMF2 正输入
AI
运放 2 正输入端,接相电流 2 电压信号输入
注：
IO 类型说明：
DI = 数字输入，
DO = 数字输出，
DB = 数字双向，
AI = 模拟输入，
AO = 模拟输出，
P = 电源
REV_2.8
28
www.fortiortech.com
FU6831/11/18
VCC_MODE
P1.2/FICED
41
VDD5
P1.3/HBIAS/AMP3O
42
37
P1.4/CMP0P/AMP3M
43
38
P1.5/CMP0M/AMP3P
44
VDD18
P1.6/CMP1P/AMP1P
45
RSTN/FICEK
P1.7/CMP1M/AMP1M
46
39
P2.0/AD0/AMP1O
47
40
P2.1/CMP2P/AMP2P
48
FU6831 封装-LQFP48
P2.2/CMP2M/AMP2M
1
36
P2.3/AD1/AMP2O
2
35
VCC
P2.4/AD2
3
34
VBB
VSS
P2.5/AD3
4
33
L_W
P2.6/CMP3M
5
32
L_V
P2.7/AD4/CMP3P/AMP0O
6
31
L_U
P3.0/AMP0M
7
30
H_PW
P3.1/AMP0P
8
29
H_PV
P3.2/AD5/TIM0/VHALF
9
28
H_PU
P3.3/AD6/RXD2/IR_RXD2
10
27
NC
P3.4/AD7/TXD2/IR_TXD2
11
26
P1.1/TIM3
P3.5/VREF
12
25
P1.0/TIM2
23
24
P0.6/MISO/RXD/IR_RXD
22
P0.7/SCLK/TIM5/CMPXO
21
P0.4/NSS
18
P0.5/MOSI/TXD/IR_TXD
17
P0.0/SDA/RD
P0.1/SCL/TIM4
20
16
P3.7/XOUT
19
15
P3.6/XIN/ECLK
P0.2/LXIN
14
P0.3/LXOUT
13
AVSS
FU6831
AVDD5
2.2
图 2-1 FU6831 封装-LQFP48
REV_2.8
29
www.fortiortech.com
FU6831/11/18
37 VDD5
38 VCC_MODE
39 RSTN/FICEK
40 VDD18
P1.2/FICED
43
41
P1.5/CMP0M/AMP3P
P1.4/CMP0P/AMP3M
44
42 P1.3/HBIAS/AMP3O
P1.6/CMP1P/AMP1P
45
46 P1.7/CMP1M/AMP1M
48
P2.1/CMP2P/AMP2P
FU6831 封装-QFN48
47 P2.0/AD0/AMP1O
P2.2/CMP2M/AMP2M
1
36 VSS
P2.3/AD1/AMP2O
2
35 VCC
P2.4/AD2
3
34 VBB
33 L_W
P2.5/AD3
4
P2.6/CMP3M
5
P2.7/AD4/CMP3P/AMP0O
6
P3.0/AMP0M
7
P3.1/AMP0P
8
P3.2/AD5/TIM0/VHALF
9
31 L_U
30 H_PW
Top View
VSS
P3.3/AD6/RXD2/IR_RXD2 10
P3.4/AD7/TXD2/IR_TXD2
32 L_V
FU6831
29
H_PV
28
H_PU
27 NC
P0.7/SCLK/TIM5/CMPXO 24
22
P0.6/MISO/RXD/IR_RXD 23
21
P0.4/NSS
20
P0.5/MOSI/TXD/IR_TXD
19
P0.2/LXIN
P0.3/LXOUT
P0.0/SDA/RD 17
P3.7/XOUT 16
P3.6/XIN/ECLK 15
25 P1.0/TIM2
AVSS 13
26 P1.1/TIM3
AVDD5 14
11
P3.5/VREF 12
P0.1/SCL/TIM4 18
2.3
图 2-2 FU6831 封装-QFN48
REV_2.8
30
www.fortiortech.com
FU6831/11/18
FU6831 QFN32 引脚列表
2.4
表 2-2 FU6831 QFN32 引脚列表
P2.6/
CMP3M
P2.7/
AD4/
CMP3P/
AMP0O
P3.0/
AMP0M
P3.1/
AMP0P
P3.2/
AD5/
TIM0/
VHALF
P3.4/
AD7/
TXD2/
IR_TXD2
P3.5/
VREF
AVSS
8
IO 类
型
DB/
AI
DB/
AI/
AI/
AO
DB/
AI
DB/
AI
DB/
AI/
DO/
AO
DB
AI/
DO/
DO
DB/
AI
P
AVDD5
9
P
10
DB/
DB/
DO
11
DB/
DB/
DB/
PAD 名称
P0.0/
SDA/
RD
P0.1/
SCL/
FG/TIM4/
FU6831
QFN32
1
2
3
4
5
6
7
P1.4/
CMP0P/
P2.4/
AD2
REV_2.8
DB/
12
AI/
DB/
AI
功能描述
GPIO P2.6,可配置外部中断 1 输入
过流参考信号输入，比较器 3 的负输入端
GPIO P2.7,可配置外部中断 1 输入
ADC 通道 4 输入，用于采集放大后的母线电流信号
比较器 3 的正输入端，接母线电流采样信号，用于检测过流
运放 0 输出端，将母线电流放大后的电压输出
GPIO P3.0
运放 0 负输入，用于放大母线电流信号
GPIO P3.1
运放 0 正输入，用于放大母线电流信号
GPIO P3.2
过温信号输入,ADC 通道 5 输入
Advanced timer 通道 4 输出
1/2 VDD5 或 1/2 VREF 参考输出，外接 1uF 电容
GPIO P3.4
模拟速度控制输入，AD 通道 7 输入
功能转移后 UART2 数据发送端
功能转移后红外数据发送端
GPIO P3.5
ADC 外部参考电压输入或者内部 VREF 输出，外接 1uF 电容
模拟地
模拟电源输入，在芯片外部与 VDD5 相连，并接 1uF 电容到
模拟地
GPIO P0.0, 可配置外部中断 0 输入
I2C SDA，集电极开路输出，可配置 4.7K 上拉电阻
电机堵转指示输出，集电极开路输出
GPIO P0.1
I2C SCL 时钟，集电极开路输出，可配置 4.7K 上拉电阻
电机转速脉冲输出，可选择每转 1 个或 3 个脉冲，集电极开
路输出(Timer4 捕获模式输入或 PWM 模式输出)
GPIO P1.4,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,
可用于 Timer1 的开关型 hall0 输入
差分 hall0/BEMF0 正输入
GPIO P2.4,可配置外部中断 1 输入
ADC 通道 2 输入，母线电压信号输入
31
www.fortiortech.com
FU6831/11/18
PAD 名称
P0.5/
MOSI/
TXD/
IR_TXD
P0.6/
MISO/
RXD/
IR_RXD
P0.7/
SCLK/
TIM5/
CMPXO
P1.1/
TIM3
FU6831
H_PU
17
AO
H_PV
18
AO
H_PW
19
AO
L_U
20
DO
L_V
21
DO
L_W
22
DO
VBB
23
P
VCC
24
P
VSS
VDD5
RSTN/
FICEK
VDD18
P1.2/
FICED
P1.3/
HBIAS
P1.6/
25
26
P
P
DI/
DI
P
DB/
DB
DB/
DO
DB/
CMP1P
P2.0/
AD0
31
REV_2.8
13
14
15
16
27
28
29
30
IO 类
DB/
DB/
DO/
DO
DB/
DB/
DI/
DI
DB/
DB/
DB/
DO
DB/
DB
AI/
DB/
AI
功能描述
GPIO P0.5
SPI_MOSI,主机模式输出或从机模式输入
功能转移前 UART1 数据发送端
功能转移前红外数据发送端
GPIO P0.6
SPI_MISO, 主机模式输入或从机模式输出
功能转移前 UART1 数据接收端
功能转移前红外数据接收端
GPIO P0.7
SPI 接口时钟 CLK
Timer5 捕获模式输入或 PWM 模式输出
比较器输出测试引脚
GPIO P1.1,可配置外部中断 1 输入
Timer3 捕获模式输入或 PWM 模式输出
3P3N 模式 Predriver 上半桥 U 相电压输出，内置 47K 上拉
电阻
3P3N 模式 Predriver 上半桥 V 相电压输出，内置 47K 上拉
电阻
3P3N 模式 Predriver 上半桥 W 相电压输出，内置 47K 上拉
电阻
3P3N 模式 Predriver 下半桥 U 相电压输出，内置 47K 下拉
电阻
3P3N 模式 Predriver 下半桥 V 相电压输出，内置 47K 下拉
电阻
3P3N 模式 Predriver 下半桥 W 相电压输出，内置 47K 下拉
电阻
10V LDO 输出，外接 1~4.7uF 电容
电源输入，外接 10uF 或更大滤波电容。
外部电源从 VCC 输入 5~24V，VDD5 由内部 LDO 产生
数字地
内部 5V LDO 输出电源，外接 1~4.7uF 电容.
外部复位输入，内置上拉电阻，施密特输入
FICE 调试接口时钟端
1.8V LDO 输出电源，外接 1~4.7uF 电容
GPIO P1.2,可配置外部中断 1 输入
FICE 数据端口
GPIO P1.3
HALL 偏置电源，内部通过开关连接 VDD5
GPIO P1.6,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,
可用于 Timer1 的开关型 hall1 输入
差分 hall1/BEMF1 正输入
GPIO P2.0,可配置外部中断 1 输入
ADC 通道 0 输入,用于采集相电流 1 放大后的信号
32
www.fortiortech.com
FU6831/11/18
PAD 名称
P2.1/
FU6831
IO 类
DB/
CMP2P/
P2.3/
AD1
32
AI/
DB/
AI
功能描述
GPIO P2.1,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,
可用于 Timer1 的开关型 hall2 输入
差分 hall2/BEMF2 正输入
GPIO P2.3,可配置外部中断 1 输入
ADC 通道 1 输入,用于采集相电流 2 放大后的信号
注：
1. IO 类型说明
DI = 数字输入，
DO = 数字输出，
DB = 数字双向，
AI = 模拟输入，
AO = 模拟输出，
P = 电源
2. FU6831 QFN32 引脚有多个管脚合封在一起，如 P1.4、P2.4 共用一封装引脚，P1.6、P2.0 共
用一封装引脚，P2.1、P2.3 共用一封装引脚，封装引脚共用的 IO 的类型可分别配置，但注
意如果同配为输出时，不可一个输出高，另一个输出低。
REV_2.8
33
www.fortiortech.com
FU6831/11/18
25 VSS
26 VDD5
27 RSTN/FICEK
28 VDD18
P1.2/FICED
29
P1.6/CMP1P/P2.0/AD0
31
30 P1.3/HBIAS
P2.1/CMP2P/P2.3/AD1
32
FU6831 封装-QFN32
2.5
P2.6/CMP3M
1
24 VCC
P2.7/AD4/CMP3P/AMP0O
2
23 VBB
P3.0/AMP0M
3
22 L_W
P3.1/AMP0P
4
P3.2/AD5/TIM0/VHALF
5
P3.4/AD7/TXD2/IR_TXD2
6
P3.5/VREF
7
18
H_PV
AVSS
8
17
H_PU
21 L_V
FU6831
20 L_U
P1.1/TIM3 16
P0.7/SCLK/TIM5/CMPXO 15
13
P0.5/MOSI/TXD/IR_TXD
19 H_PW
P0.6/MISO/RXD/IR_RXD 14
12
P1.4/CMP0P/P2.4/AD2
P0.1/SCL/TIM4 11
P0.0/SDA/RD 10
AVDD5
9
Top View
VSS
图 2-3 FU6831 封装-QFN32
REV_2.8
34
www.fortiortech.com
FU6831/11/18
FU6811 LQFP48 引脚列表
2.6
表 2-3FU6811 LQFP48 引脚列表
PAD 名称
FU6811
IO 类
LQFP48
型
P2.2/
功能描述
DB/
GPIO P2.2,可配置外部中断 1 输入，可配置 4.7K 上拉电阻
AI/
差分 hall2/BEMF2 负输入
AMP2M
AI
运放 2 负输入端
P2.3/
DB/
GPIO P2.3,可配置外部中断 1 输入
AI/
ADC 通道 1 输入,用于采集相电流 2 放大后的信号
AO
运放 2 输出端
DB/
GPIO P2.4,可配置外部中断 1 输入
CMP2M/
AD1/
1
2
AMP2O
P2.4/
AD2
P2.5/
AD3
P2.6/
CMP3M
3
4
5
AI
DB/
AI
DB/
AI
ADC 通道 2 输入，母线电压信号输入
GPIO P2.5,可配置外部中断 1 输入
ADC 通道 3 输入
GPIO P2.6,可配置外部中断 1 输入
过流参考信号输入，比较器 3 的负输入端
P2.7/
DB/
GPIO P2.7,可配置外部中断 1 输入
AD4/
AI/
ADC 通道 4 输入，用于采集放大后的母线电流信号
AI/
比较器 3 的正输入端，接母线电流采样信号，用于检测过流
AO
运放 0 输出端，将母线电流放大后的电压输出
DB/
GPIO P3.0
CMP3P/
6
AMP0O
P3.0/
AMP0M
P3.1/
AMP0P
7
8
P3.2/
AI
DB/
AI
运放 0 负输入，用于放大母线电流信号
GPIO P3.1
运放 0 正输入，用于放大母线电流信号
DB/
GPIO P3.2
AI/
过温信号输入,ADC 通道 5 输入
DO/
Advanced timer 通道 4 输出
VHALF
AO
1/2 VDD5 或 1/2 VREF 参考输出，外接 1uF 电容
P3.3/
DB/
GPIO P3.3
AI/
ADC 通道 6 输入
DI/
功能转移后 UART2 数据接收端
IR_RXD2
DI
功能转移后红外数据接收端
P3.4/
DB
GPIO P3.4
AD7/
AI/
模拟速度控制输入，AD 通道 7 输入
DO/
功能转移后 UART2 数据发送端
DO
功能转移后红外数据发送端
DB/
GPIO P3.5
AD5/
TIM0/
AD6/
RXD2/
TXD2/
9
10
11
IR_TXD2
P3.5/
VREF
AVSS
REV_2.8
12
13
AI
ADC 外部参考电压输入或者内部 VREF 输出，外接 1uF 电容
P
模拟地
35
www.fortiortech.com
FU6831/11/18
PAD 名称
AVDD5
FU6811
IO 类
LQFP48
型
14
P3.6/
XIN/
15
ECLK
P3.7/
P
功能描述
模拟电源输入，在芯片外部与 VDD5 相连，并接 1uF 电容到 AVSS
DB/
GPIO P3.6
AI/
快时钟晶体输入，外接 24MHz 晶体输入
DI
外部快时钟输入
DB/
GPIO P3.7
AO
快时钟晶体输出，外接 24MHz 晶体输入
DB/
GPIO P0.0, 可配置外部中断 0 输入
DB/
I2C SDA，集电极开路输出，可配置 4.7K 上拉电阻
RD
DO
电机堵转指示输出，集电极开路输出
P0.1/
DB/
XOUT
16
P0.0/
SDA/
SCL/
17
18
FG/TIM4
P0.2/
LXIN
P0.3/
LXOUT
P0.4/
DB/
DB
19
20
DB/
AI
DB/
AI
GPIO P0.1
I2C SCL 时钟，集电极开路输出，可配置 4.7K 上拉电阻
电机转速脉冲输出，可选择每转 1 个或 3 个脉冲，集电极开路输
出(Timer4 捕获模式输入或 PWM 模式输出)
GPIO P0.2
32768Hz 晶体输入
GPIO P0.3
32768Hz 晶体输出
DB/
GPIO P0.4
DB
SPI 的选择端口
DB/
GPIO P0.5
DB/
SPI_MOSI,主机模式输出或从机模式输入
DO/
功能转移前 UART1 数据发送端
IR_TXD
DO
功能转移前红外数据发送端
P0.6/
DB/
GPIO P0.6
DB/
SPI_MISO, 主机模式输入或从机模式输出
DI/
功能转移前 UART1 数据接收端
IR_RXD
DI
功能转移前红外数据接收端
P0.7/
DB/
GPIO P0.7
DB/
SPI 接口时钟 CLK
DB/
Timer5 捕获模式输入或 PWM 模式输出
DO
比较器输出测试引脚
DB/
GPIO P1.0,可配置外部中断 1 输入
DB
Timer2 捕获模式输入或 PWM 模式输出
DB/
GPIO P1.1,可配置外部中断 1 输入
DB
Timer3 捕获模式输入或 PWM 模式输出
NSS
21
P0.5/
MOSI/
TXD/
MISO/
RXD/
SCLK/
TIM5/
22
23
24
CMPXO
P1.0/
TIM2
P1.1/
TIM3
25
26
NC
27
NC Pin，悬空
NC
28
NC Pin，悬空
L_DU
29
DO
Gate Driver 下半桥 U 相 PWM 输出
L_DV
30
DO
Gate Driver 下半桥 V 相 PWM 输出
L_DW
31
DO
Gate Driver 下半桥 W 相 PWM 输出
H_DU
32
DO
Gate Driver 上半桥 U 相 PWM 输出
REV_2.8
36
www.fortiortech.com
FU6831/11/18
PAD 名称
FU6811
IO 类
LQFP48
型
功能描述
H_DV
33
DO
Gate Driver 上半桥 V 相 PWM 输出
H_DW
34
DO
Gate Driver 上半桥 W 相 PWM 输出
电源输入，电压范围由电源模式由 VCC_MODE 决定，外接 10uF
或更大滤波电容。
1. 单电源高压模式：
VCC_MODE=0，外部电源从 VCC 输入 5~24V，VDD5 由内部
LDO 产生；
VCC
35
P
2. 单电源低压模式：
VCC_MODE=1（即与 VDD5 相连），外部电源从 VDD5 输入
3~5.5V，同时将 VCC 与 VDD5 短接；
3. 双电源模式：
VCC_MODE=1（即与 VDD5 相连），外部电源 1 从 VCC 输入
5~36V，外部电源 2 从 VDD5 输入 5V
VSS
36
P
VDD5
37
P
VCC_MODE
38
DI
输入电源模式控制，控制模式参考 VCC 引脚功能描述
DI/
外部复位输入，内置上拉电阻，施密特输入
DI
FICE 调试接口时钟端
P
1.8V LDO 输出电源，外接 1~4.7uF 电容
RSTN/
FICEK
VDD18
P1.2/
39
40
数字地
中压电源输入或内部 5V LDO 输出电源，由 VCC_MODE 决定，
电源接法请参考 VCC 引脚描述，外接 1~4.7uF 电容.
DB/
GPIO P1.2,可配置外部中断 1 输入
DB
FICE 数据端口
DB/
GPIO P1.3
DO/
HALL 偏置电源，内部通过开关连接 VDD5
AMP3O
AO
运放 3 输出端
P1.4/
DB/
GPIO P1.4,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,可用
FICED
41
P1.3/
HBIAS/
CMP0P/
42
43
于 Timer1 的开关型 hall0 输入
AI/
差分 hall0/BEMF0 正输入
AMP3M
AO
运放 3 负输入端
P1.5/
DB/
GPIO P1.5,可配置外部中断 1 输入，可配置 4.7K 上拉电阻
CMP0M/
AI/
差分 hall0/BEMF0 负输入
AMP3P
AI
运放 3 正输入端
P1.6/
DB/
CMP1P
44
45
GPIO P1.6,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,可用
于 Timer1 的开关型 hall1 输入
AI/
差分 hall1/BEMF1 正输入
AMP1P
AI
运放 1 正输入端,接相电流 1 电压信号输入
P1.7/
DB/
GPIO P1.7，可配置 4.7K 上拉电阻
AI/
差分 hall1/BEMF1 负输入
AI
运放 1 负输入端
CMP1M/
AMP1M
REV_2.8
46
37
www.fortiortech.com
FU6831/11/18
PAD 名称
FU6811
IO 类
LQFP48
型
P2.0/
功能描述
DB/
GPIO P2.0,可配置外部中断 1 输入
AI/
ADC 通道 0 输入,用于采集相电流 1 放大后的信号
AMP1O
AO
运放 1 输出端
P2.1/
DB/
GPIO P2.1,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,可用
AD0/
CMP2P/
47
48
AMP2P
于 Timer1 的开关型 hall2 输入
AI/
差分 hall2/BEMF2 正输入
AI
运放 2 正输入端,接相电流 2 电压信号输入
注：
IO 类型说明：
DI = 数字输入，
DO = 数字输出，
DB = 数字双向，
AI = 模拟输入，
AO = 模拟输出，
P = 电源
REV_2.8
38
www.fortiortech.com
FU6831/11/18
VDD18
RSTN/FICEK
VCC_MODE
VDD5
39
38
37
P1.4/CMP0P/AMP3M
43
40
P1.5/CMP0M/AMP3P
44
P1.3/HBIAS/AMP3O
P1.6/CMP1P/AMP1P
45
P1.2/FICED
P1.7/CMP1M/AMP1M
46
41
P2.0/AD0/AMP1O
47
42
P2.1/CMP2P/AMP2P
48
FU6811 封装-LQFP48
P2.2/CMP2M/AMP2M
1
36
VSS
P2.3/AD1/AMP2O
2
35
VCC
P2.4/AD2
3
34
H_DW
P2.5/AD3
4
33
H_DV
P2.6/CMP3M
5
32
H_DU
P2.7/AD4/CMP3P/AMP0O
6
31
L_DW
P3.0/AMP0M
7
30
L_DV
P3.1/AMP0P
8
29
L_DU
FU6811
23
24
P0.6/MISO/RXD/IR_RXD
22
P0.7/SCLK/TIM5/CMPXO
21
P0.4/NSS
20
P0.5/MOSI/TXD/IR_TXD
19
P0.2/LXIN
18
P0.3/LXOUT
17
P1.0/TIM2
P0.0/SDA/RD
P1.1/TIM3
25
P0.1/SCL/TIM4
26
12
16
11
P3.5/VREF
15
P3.4/AD7/TXD2/IR_TXD2
P3.7/XOUT
NC
P3.6/XIN/ECLK
NC
27
14
28
13
9
10
AVSS
P3.2/AD5/TIM0/VHALF
P3.3/AD6/RXD2/IR_RXD2
AVDD5
2.7
图 2-4 FU6811 封装-LQFP48
FU6811 QFN32 引脚列表
2.8
表 2-4 FU6811 QFN32 引脚列表
PAD 名称
P2.7/
AD4/
CMP3P/
AMP0O
P3.0/
AMP0M
REV_2.8
FU6811
QFN32
1
2
IO 类
型
DB/
AI/
AI/
AO
DB/
AI
功能描述
GPIO P2.7,可配置外部中断 1 输入
ADC 通道 4 输入，用于采集放大后的母线电流信号
比较器 3 的正输入端，接母线电流采样信号，用于检测过流
运放 0 输出端，将母线电流放大后的电压输出
GPIO P3.0
运放 0 负输入，用于放大母线电流信号
39
www.fortiortech.com
FU6831/11/18
PAD 名称
P3.1/
AMP0P
P3.2/
AD5/
TIM0/
VHALF
P3.3/
AD6/
RXD2/
IR_RXD2
P3.4/
AD7/
TXD2/
IR_TXD2
P3.5/
VREF
AVSS
FU6811
8
IO 类
DB/
AI
DB/
AI/
DO/
AO
DB/
AI/
DI/
DI
DB
AI/
DO/
DO
DB/
AI
P
AVDD5
9
P
P0.0/
SDA/
RD
10
DB/
DB/
DO
11
DB/
DB/
DB/
P0.1/
SCL/
FG/TIM4/
3
4
5
6
7
P1.4/
CMP0P/
P2.4/
AD2
P0.5/
MOSI/
TXD/
IR_TXD
P0.6/
MISO/
RXD/
IR_RXD
P0.7/
SCLK/
TIM5/
CMPXO
REV_2.8
DB/
12
13
14
15
AI/
DB/
AI
DB/
DB/
DO/
DO
DB/
DB/
DI/
DI
DB/
DB/
DB/
DO
功能描述
GPIO P3.1
运放 0 正输入，用于放大母线电流信号
GPIO P3.2
过温信号输入,ADC 通道 5 输入
Advanced timer 通道 4 输出
1/2 VDD5 或 1/2 VREF 参考输出，外接 1uF 电容
GPIO P3.3
ADC 通道 6 输入
功能转移后 UART2 数据接收端
功能转移后红外数据接收端
GPIO P3.4
模拟速度控制输入，AD 通道 7 输入
功能转移后 UART2 数据发送端
功能转移后红外数据发送端
GPIO P3.5
ADC 外部参考电压输入或者内部 VREF 输出，外接 1uF 电容
模拟地
模拟电源输入，在芯片外部与 VDD5 相连，并接 1uF 电容到
模拟地
GPIO P0.0, 可配置外部中断 0 输入
I2C SDA，集电极开路输出，可配置 4.7K 上拉电阻
电机堵转指示输出，集电极开路输出
GPIO P0.1
I2C SCL 时钟，集电极开路输出，可配置 4.7K 上拉电阻
电机转速脉冲输出，可选择每转 1 个或 3 个脉冲，集电极开
路输出(Timer4 捕获模式输入或 PWM 模式输出)
GPIO P1.4,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,
可用于 Timer1 的开关型 hall0 输入
差分 hall0/BEMF0 正输入
GPIO P2.4,可配置外部中断 1 输入
ADC 通道 2 输入，母线电压信号输入
GPIO P0.5
SPI_MOSI,主机模式输出或从机模式输入
功能转移前 UART1 数据发送端
功能转移前红外数据发送端
GPIO P0.6
SPI_MISO, 主机模式输入或从机模式输出
功能转移前 UART1 数据接收端
功能转移前红外数据接收端
GPIO P0.7
SPI 接口时钟 CLK
Timer5 捕获模式输入或 PWM 模式输出
比较器输出测试引脚
40
www.fortiortech.com
FU6831/11/18
PAD 名称
P1.1/
TIM3
L_DU
L_DV
L_DW
H_DU
H_DV
H_DW
FU6811
17
18
19
20
21
22
IO 类
DB/
DB
DO
DO
DO
DO
DO
DO
VCC
23
P
VSS
VDD5
RSTN/
FICEK
VDD18
P1.2/
FICED
P1.3/
HBIAS
P1.6/
24
25
P
P
DI/
DI
P
DB/
DB
DB/
DO
DB/
CMP1P/
P2.0/
AD0
16
26
27
28
29
30
P2.1/
CMP2P/
P2.3/
AD1
P2.6/
CMP3M
31
32
AI/
DB/
AI
DB/
AI/
AI/
DB/
AI
DB/
AI
功能描述
GPIO P1.1,可配置外部中断 1 输入
Timer3 捕获模式输入或 PWM 模式输出
Gate Driver 下半桥 U 相 PWM 输出
Gate Driver 下半桥 V 相 PWM 输出
Gate Driver 下半桥 W 相 PWM 输出
Gate Driver 上半桥 U 相 PWM 输出
Gate Driver 上半桥 V 相 PWM 输出
Gate Driver 上半桥 W 相 PWM 输出
电源输入，外接 10uF 或更大滤波电容。
高压模式：
外部电源从 VCC 输入 5~24V，VDD5 由内部 LDO 产生
低压模式：
VCC 与 VDD5 短接，输入 3~5.5VV
数字地
内部 5V LDO 输出电源，外接 1~4.7uF 电容.
外部复位输入，内置上拉电阻，施密特输入
FICE 调试接口时钟端
1.8V LDO 输出电源，外接 1~4.7uF 电容
GPIO P1.2,可配置外部中断 1 输入
FICE 数据端口
GPIO P1.3
HALL 偏置电源，内部通过开关连接 VDD5
GPIO P1.6,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,
可用于 Timer1 的开关型 hall1 输入
差分 hall1/BEMF1 正输入
GPIO P2.0,可配置外部中断 1 输入
ADC 通道 0 输入,用于采集相电流 1 放大后的信号
GPIO P2.1,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,
可用于 Timer1 的开关型 hall2 输入
差分 hall2/BEMF2 正输入
运放 2 正输入端,接相电流 2 电压信号输入
GPIO P2.3,可配置外部中断 1 输入
ADC 通道 1 输入,用于采集相电流 2 放大后的信号
GPIO P2.6,可配置外部中断 1 输入
过流参考信号输入，比较器 3 的负输入端
注：
3. IO 类型说明
DI = 数字输入，
DO = 数字输出，
DB = 数字双向，
REV_2.8
41
www.fortiortech.com
FU6831/11/18
AI = 模拟输入，
AO = 模拟输出，
P = 电源
4. FU6831 QFN32 引脚有多个管脚合封在一起，如 P1.4、P2.4 共用一封装引脚，P1.6、P2.0 共
用一封装引脚，P2.1、P2.3 共用一封装引脚，封装引脚共用的 IO 的类型可分别配置，但注
意如果同配为输出时，不可一个输出高，另一个输出低。
REV_2.8
42
www.fortiortech.com
FU6831/11/18
25 VDD5
26 RSTN/FICEK
27 VDD18
P1.2/FICED
28
P1.6/CMP1P/P2.0/AD0
30
29 P1.3/HBIAS
P2.1/CMP2P/P2.3/AD1
32 P2.6/CMP3M
31
FU6811 封装-QFN32
2.9
P2.7/AD4/CMP3P/AMP0O
1
24 VSS
P3.0/AMP0M
2
23 VCC
P3.1/AMP0P
3
22
P3.2/AD5/TIM0/VHALF
4
P3.3/AD6/RXD2/IR_RXD2
5
P3.4/AD7/TXD2/IR_TXD2
6
P3.5/VREF
7
18 L_DV
AVSS
8
17 L_DU
21 H_DV
FU6811
20 H_DU
P1.1/TIM3 16
P0.7/SCLK/TIM5/CMPXO 15
13
P0.5/MOSI/TXD/IR_TXD
19 L_DW
P0.6/MISO/RXD/IR_RXD 14
12
P1.4/CMP0P/P2.4/AD2
P0.1/SCL/TIM4 11
P0.0/SDA/RD 10
9
Top View
VSS
AVDD5
H_DW
图 2-5 FU6811 封装-QFN32
REV_2.8
43
www.fortiortech.com
FU6831/11/18
FU6818 引脚列表
2.10
PAD 名称
FU6818
IO 类
QFN56
型
功能描述
VSU
1
P
HU
2
DO
VBU
3
P
6N Predriver 上半桥 U 相自举电源
VSV
4
P
6N Predriver V 相输入，用于上半桥 V 相自举的地端参考
HV
5
DO
VBV
6
P
6N Predriver 上半桥 V 相自举电源
VSW
7
P
6N Predriver W 相输入，用于上半桥 W 相自举的地端参考
HW
8
DO
VBW
9
P
6N Predriver U 相输入，用于上半桥 U 相自举的地端参考
6N Predriver 上半桥 U 相 PWM 输出
6N Predriver 上半桥 V 相 PWM 输出
6N Predriver 上半桥 W 相 PWM 输出
6N Predriver 上半桥 W 相自举电源
电源输入，电压范围由电源模式由 VCC_MODE 决定，外接 10uF
或更大滤波电容。
模式 1：
VCC
10
P
VCC_MODE=0，VCC 输入 5~24V，VDD5 由内部 LDO 产生，
VDRV 输入 7~18V
模式 2：
VCC_MODE=1（即与 VDD5 相连），VDD5 输入 3~5.5V，同时
将 VCC 与 VDD5 短接，VDRV 输入 7~18V
VSS
11
P
VDD5
12
P
VCC_MODE
13
DI
输入电源模式控制，控制模式参考 VCC 引脚功能描述
DI/
外部复位输入，内置上拉电阻，施密特输入
DI
FICE 调试接口时钟端
RSTN/
FICEK
14
数字地
中压电源输入或内部 5V LDO 输出电源，由 VCC_MODE 决定，
电源接法请参考 VCC 引脚描述，外接 1~4.7uF 电容.
VDD18
15
P
1.8V LDO 输出电源，外接 1~4.7uF 电容
VSS
16
P
数字地
P1.2/
DB/
GPIO P1.2,可配置外部中断 1 输入
DB
FICE 数据端口
DB/
GPIO P1.3
DO/
HALL 偏置电源，内部通过开关连接 VDD5
AMP3O
AO
运放 3 输出端
P1.4/
DB/
GPIO P1.4,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,可用
FICED
17
P1.3/
HBIAS/
CMP0P/
AMP3M
REV_2.8
18
19
于 Timer1 的开关型 hall0 输入
AI/
差分 hall0/BEMF0 正输入
AO
运放 3 负输入端
44
www.fortiortech.com
FU6831/11/18
PAD 名称
FU6818
IO 类
QFN56
型
P1.5/
功能描述
DB/
GPIO P1.5,可配置外部中断 1 输入，可配置 4.7K 上拉电阻
AI/
差分 hall0/BEMF0 负输入
AMP3P
AI
运放 3 正输入端
P1.6/
DB/
CMP0M/
CMP1P
20
21
GPIO P1.6,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,可用
于 Timer1 的开关型 hall1 输入
AI/
差分 hall1/BEMF1 正输入
AMP1P
AI
运放 1 正输入端,接相电流 1 电压信号输入
P1.7/
DB/
GPIO P1.7，可配置 4.7K 上拉电阻
AI/
差分 hall1/BEMF1 负输入
AMP1M
AI
运放 1 负输入端
P2.0/
DB/
GPIO P2.0,可配置外部中断 1 输入
AI/
ADC 通道 0 输入,用于采集相电流 1 放大后的信号
AMP1O
AO
运放 1 输出端
P2.1/
DB/
GPIO P2.1,可配置外部中断 1 输入，可配置 4.7K 上拉电阻,可用
CMP1M/
AD0/
CMP2P/
22
23
24
于 Timer1 的开关型 hall2 输入
AI/
差分 hall2/BEMF2 正输入
AMP2P
AI
运放 2 正输入端,接相电流 2 电压信号输入
P2.2/
DB/
GPIO P2.2,可配置外部中断 1 输入，可配置 4.7K 上拉电阻
AI/
差分 hall2/BEMF2 负输入
AMP2M
AI
运放 2 负输入端
P2.3/
DB/
GPIO P2.3,可配置外部中断 1 输入
AI/
ADC 通道 1 输入,用于采集相电流 2 放大后的信号
AO
运放 2 输出端
DB/
GPIO P2.4,可配置外部中断 1 输入
CMP2M/
AD1/
25
26
AMP2O
P2.4/
AD2
P2.5/
AD3
P2.6/
CMP3M
27
28
29
P2.7/
AD4/
CMP3P/
30
AMP0O
P3.0/
AMP0M
P3.1/
AMP0P
31
32
P3.2/
AD5/
TIM0/
VHALF
REV_2.8
33
AI
DB/
AI
DB/
AI
ADC 通道 2 输入，母线电压信号输入
GPIO P2.5,可配置外部中断 1 输入
ADC 通道 3 输入
GPIO P2.6,可配置外部中断 1 输入
过流参考信号输入，比较器 3 的负输入端
DB/
GPIO P2.7,可配置外部中断 1 输入
AI/
ADC 通道 4 输入，用于采集放大后的母线电流信号
AI/
比较器 3 的正输入端，接母线电流采样信号，用于检测过流
AO
运放 0 输出端，将母线电流放大后的电压输出
DB/
GPIO P3.0
AI
DB/
AI
运放 0 负输入，用于放大母线电流信号
GPIO P3.1
运放 0 正输入，用于放大母线电流信号
DB/
GPIO P3.2
AI/
过温信号输入,ADC 通道 5 输入
DO/
Advanced timer 通道 4 输出
AO
1/2 VDD5 或 1/2 VREF 参考输出，外接 1uF 电容
45
www.fortiortech.com
FU6831/11/18
PAD 名称
FU6818
IO 类
QFN56
型
P3.3/
功能描述
DB/
GPIO P3.3
AI/
ADC 通道 6 输入
DI/
功能转移后 UART2 数据接收端
IR_RXD2
DI
功能转移后红外数据接收端
P3.4/
DB
GPIO P3.4
AI/
模拟速度控制输入，AD 通道 7 输入
DO/
功能转移后 UART2 数据发送端
DO
功能转移后红外数据发送端
DB/
GPIO P3.5
AD6/
RXD2/
AD7/
TXD2/
34
35
IR_TXD2
P3.5/
VREF
36
AI
ADC 外部参考电压输入或者内部 VREF 输出，外接 1uF 电容
AVSS
37
P
模拟地
AVDD5
38
P
模拟电源输入，在芯片外部与 VDD5 相连，并接 1uF 电容到 AVSS
P3.6/
XIN/
39
ECLK
P3.7/
DB/
GPIO P3.6
AI/
快时钟晶体输入，外接 24MHz 晶体输入
DI
外部快时钟输入
DB/
GPIO P3.7
AO
快时钟晶体输出，外接 24MHz 晶体输入
DB/
GPIO P0.0, 可配置外部中断 0 输入
DB/
I2C SDA，集电极开路输出，可配置 4.7K 上拉电阻
RD
DO
电机堵转指示输出，集电极开路输出
P0.1/
DB/
XOUT
40
P0.0/
SDA/
SCL/
41
42
FG/TIM4
P0.2/
LXIN
P0.3/
LXOUT
P0.4/
NSS
DB
43
44
45
P0.5/
MOSI/
TXD/
DB/
46
DB/
AI
DB/
AI
GPIO P0.1
I2C SCL 时钟，集电极开路输出，可配置 4.7K 上拉电阻
电机转速脉冲输出，可选择每转 1 个或 3 个脉冲，集电极开路输
出(Capture Timer4 输入或输出)
GPIO P0.2
32768Hz 晶体输入
GPIO P0.3
32768Hz 晶体输出
DB/
GPIO P0.4
DB
SPI 的选择端口
DB/
GPIO P0.5
DB/
SPI_MOSI,主机模式输出或从机模式输入
DO/
功能转移前 UART1 数据发送端
IR_TXD
DO
功能转移前红外数据发送端
P0.6/
DB/
GPIO P0.6
MISO/
DB/
SPI_MISO, 主机模式输入或从机模式输出
DI/
功能转移前 UART1 数据接收端
DI
功能转移前红外数据接收端
RXD/
IR_RXD
REV_2.8
47
46
www.fortiortech.com
FU6831/11/18
PAD 名称
FU6818
IO 类
QFN56
型
P0.7/
SCLK/
TIM5/
48
CMPXO
P1.0/
TIM2
P1.1/
TIM3
49
50
功能描述
DB/
GPIO P0.7
DB/
SPI 接口时钟 CLK
DB/
Timer5 捕获模式输入或 PWM 模式输出
DO
比较器输出测试引脚
DB/
GPIO P1.0,可配置外部中断 1 输入
DB
Timer2 捕获模式输入或 PWM 模式输出
DB/
GPIO P1.1,可配置外部中断 1 输入
DB
Timer3 捕获模式输入或 PWM 模式输出
VDRV
51
P
6N Predriver 电源输入，7~18V，外接 1~10uF 电容
VSS
52
P
数字地
NC
53
LU
54
DO
6N Predriver 下半桥 U 相 PWM 输出
LV
55
DO
6N Predriver 下半桥 V 相 PWM 输出
LW
56
DO
6N Predriver 下半桥 V 相 PWM 输出
NC Pin, 悬空
注：
IO 类型说明：
DI = 数字输入，
DO = 数字输出，
DB = 数字双向，
AI = 模拟输入，
AO = 模拟输出，
P = 电源
REV_2.8
47
www.fortiortech.com
FU6831/11/18
43 P0.2/LXIN
44 P0.3/LXOUT
45 P0.4/NSS
47 P0.6/MISO/RXD/IR_RXD
46 P0.5/MOSI/TXD/IR_TXD
48 P0.7/SCLK/TIM5/CMPXO
49 P1.0/TIM2
50 P1.1/TIM3
VSS
51 VDRV
52
53 NC
54 LU
55 LV
FU6818 封装-QFN56
56 LW
2.11
VSU
1
42 P0.1/SCL/TIM4
HU
2
41 P0.0/SDA/RD
VBU
3
40 P3.7/XOUT
VSV
4
39 P3.6/XIN/ECLK
HV
5
VBV
6
VSW
7
HW
8
VBW
9
38 AVDD5
FU6818
37 AVSS
36 P3.5/VREF
Top View
35 P3.4/AD7/TXD2/IR_TXD2
34 P3.3/AD6/RXD2/IR_RXD2
VSS
VCC 10
33 P3.2/AD5/TIM0/VHALF
32 P3.1/AMP0P
VSS 11
31 P3.0/AMP0M
VDD5 12
P2.5/AD3 28
P2.4/AD2 27
P2.3/AD1/AMP2O 26
P2.1/CMP2P/AMP2P 24
P2.2/CMP2M/AMP2M 25
P2.0/AD0/AMP1O 23
P1.7/CMP1M/AMP1M 22
P1.6/CMP1P/AMP1P 21
P1.5/CMP0M/AMP3P 20
P1.4/CMP0P/AMP3M 19
P1.3/HBIAS/AMP3O 18
29 P2.6/CMP3M
P1.2/FICED 17
RSTN/FICEK 14
VSS 16
30 P2.7/AD4/CMP3P/AMP0O
VDD18 15
VCC_MODE 13
图 2-6 FU6818 封装-QFN56
REV_2.8
48
www.fortiortech.com
FU6831/11/18
3
电气特性
电气特性绝对最大值
3.1
表 3-1 电气特性绝对最大值
参数
条件
最大值
单位
—
85
℃
-40
—
105
℃
-40
—
125
℃
TJ 工作时结温
-40
—
150
℃
储存温度
-65
—
150
℃
VCC 相对 VSS 的电压
-0.3
—
36
V
VDD5 相对 VSS 的电压
-0.3
—
6.5
V
仅适用于 FU6818
-0.3
—
22
V
仅适用于 FU6818
-0.3
—
200
V
TA 工作时环境温度
最小值
典型值
-40
适 用 于 FU6831 ， 双电源 模 式 ，
TA 工作时环境温度
VCC_MODE=VDD5=5V, VCC ≤
24V
TA 工作时环境温度
VDRV 相对 VSS 的电压
VBU, VBV, VBW 浮 动
电压
VSU, VSV, VSW 相线电
压
仅适用于 FU6811，单电源低压模
式, VCC=VDD5=5V
VBU-22,
-0.3
仅适用于 FU6818
—
VBV-22,
V
VBW-22
RSTN 、 VCC_MODE 、
-0.3
GPIO 相对 VSS 的电压
—
VDD5+0.3
V
注意：如果运行条件超过了上述“绝对极限参数值”，即可能对器件造成永久性损坏。上述值仅为
运行条件的极大值，我们不建议器件运行在该规范范围以外。器件长时间工作在绝对极限参数条件
下，其稳定性可能受到影响。
REV_2.8
49
www.fortiortech.com
FU6831/11/18
全局电气特性
3.2
表 3-2 全局电气特性(适用于 FU6831)
（除非特别声明，TA = 25℃,VCC = 15V, VCC_MODE=0）
参数
条件
最小值
单电源高压模式,
VCC_MODE=0
VCC 工作电压
典型值
最大值
单位
5
—
24
V
5
—
36
V
—
24
—
MHz
双电源高压模式,
VCC_MODE=1, VCC≥VDD5
(2), (3)
系统时钟
IVCC 工作电流
(1)
—
24
—
mA
IVCC 待机电流
(1)
—
6
—
mA
IVCC 睡眠电流
VCC_MODE=0
—
100
250
uA
注：
1. 根据程序运行的设置发生变化
2. Flash 写入或擦除时 VDD5 必须保持在 5~5.5V
3. VCC_MODE=1，即为 VCC_MODE=VDD5，后续除特别申明，VCC_MODE=1 的电压均
与此同
表 3-3 全局电气特性(适用于 FU6811)
（除非特别声明，TA = 25℃,VCC = 15V, VCC_MODE=0）
参数
条件
最小值
单电源高压模式, VCC_MODE=0
双 电 源 高 压 模 式 , VCC_MODE=1,
VCC 工作电压
VCC≥VDD5, (2)
单电源低压模式, VCC_MODE=1, VCC
与 VDD5 连接, (2)
VDD5 工作电压
VCC_MODE=1，VCC 与 VDD5 连接, (2)
系统时钟
典型值
最大值
单位
5
—
24
V
5
—
36
V
3
—
5.5
V
3
—
5.5
V
—
24
—
MHz
IVCC 工作电流
(1)
—
24
—
mA
IVCC 待机电流
(1)
—
6
—
mA
VCC_MODE=0
—
100
250
uA
VCC_MODE=1，VCC=VDD5=5V
—
45
100
uA
IVCC 睡眠电流
注：
1. 根据程序运行的设置发生变化
2. Flash 写入或擦除时 VDD5 必须保持在 5~5.5V
REV_2.8
50
www.fortiortech.com
FU6831/11/18
表 3-4 全局电气特性(适用于 FU6818)
（除非特别声明，TA = 25℃,VCC = 15V, VCC_MODE=0）
参数
条件
最小值
24
V
5
—
36
V
3
—
5.5
V
7
—
18
V
—
—
200
V
—
—
18
V
—
24
—
MHz
双 电 源 高 压 模 式 , VCC_MODE=1,
VCC_MODE=1，VCC 与 VDD5 连接,
(2)
VDRV 工作电压
VBU, VBV, VBW 浮
动电压
单位
—
VCC≥VDD5, (2)
VDD5 工作电压
最大值
5
单电源高压模式, VCC_MODE=0
VCC 工作电压
典型值
VBU 相对 VSU 电压，
VBV 相对 VSV 电压，
VBW 相对 VSW 电压
系统时钟
IVCC 工作电流
(1)
—
24
—
mA
IVCC 待机电流
(1)
—
6
—
mA
VCC_MODE=0
—
350
650
uA
VCC_MODE=1，VCC=VDD5=5V
—
300
500
uA
IVCC 睡眠电流
注：
1. 根据程序运行的设置发生变化
2. Flash 写入或擦除时 VDD5 必须保持在 5~5.5V
GPIO 电气特性
3.3
表 3-5GPIO 电气特性
（除非特别声明，TA = 25℃,VCC=VDD5=5V, VCC_MODE=1）
参数
输出上升时间
输出下降时间
条件
最小值
50pF Load,从 10%上升至 90%时
间
50pF Load,从 90%下降至 10%时
间
典型值
最大值
单位
—
15
—
nS
—
13
—
nS
VOH 输出高电压
IOH=4mA
VDD-0.7
—
—
V
VOL 输出低电压
IOL=8mA
—
—
0.7
V
VIH 输入高电压
（1）
0.7*VDD5
—
—
V
—
—
0.2*VDD5
V
Vin=0V
—
33
—
KΩ
Vin=0V
—
5
—
KΩ
VIL 输入低电压
上拉电阻，除 P0[1:0]、
P1[7:4]、P2[2:1]外其
他 GPIO
上拉电阻，P0[1:0]、
REV_2.8
51
www.fortiortech.com
FU6831/11/18
P1[7:4]、P2[2:1]
（1）当 VDD5=5V 时，VIH 最小值可以为 0.6*VDD5
Gate Driver IO 电气特性 (适用于 FU6811)
3.4
表 3-6Gate Driver IO 电气特性
（除非特别声明，TA = 25℃,VCC=VDD5=5V, VCC_MODE=1）
参数
条件
最小值
典型值
最大值
单位
输出拉电流
—
50
—
mA
输出灌电流
—
100
—
mA
—
7
—
nS
—
5
—
nS
输出上升时间
输出下降时间
50pF Load, 从 10%上升至 90%时
间
50pF Load, 从 90%下降至 10%时
间
Predriver 3P3N IO 电气特性 (适用于 FU6831)
3.5
表 3-7 Predriver 3P3N IO 电气特性
（除非特别声明，TA = 25℃,VCC = 15V, VCC_MODE=0）
参数
条件
最小值
典型值
最大值
单位
上桥输出拉电流
—
150
—
mA
上桥输出灌电流
—
90
—
mA
下桥输出拉电流
—
150
—
mA
下桥输出灌电流
—
180
—
mA
—
25
—
nS
—
90
—
nS
—
115
—
nS
—
60
—
nS
上桥输出上升时间
上桥输出下降时间
下桥输出上升时间
下桥输出下降时间
REV_2.8
1nF Load, 从 10%上升至 90%时
间
1nF Load, 从 90%下降至 10%时
间
1nF Load, 从 10%上升至 90%时
间
1nF Load, 从 90%下降至 10%时
间
52
www.fortiortech.com
FU6831/11/18
Predriver 6N IO 电气特性 (适用于 FU6818)
3.6
参数
条件
最小值
典型值
最大值
单位
高电平输出峰值电流
—
1.2
—
A
低电平输出峰值电流
—
1.4
—
A
—
15
30
nS
—
15
30
nS
4.2
4.6
5.0
V
—
0.3
—
V
4.2
4.6
5.0
V
—
0.3
—
V
输出上升时间
输出下降时间
VDRV 欠压保护电压
1nF Load, 从 10%上升至 90%时
间
1nF Load, 从 90%下降至 10%时
间
上升沿退出保护值
VDRV 欠压保护迟滞
电压
上升沿退出保护值, 上侧电源相对
VBS 欠压保护电压
相 线 电 压 ， 即 V(VBU-VSU) 、
V(VBV-VSV)、V(VBW-VSW)
VBS 欠压保护迟滞电
压
ADC 电气特性
3.7
表 3-8 ADC 电气特性
（除非特别声明，TA = 25℃,VCC = 15V, VCC_MODE=0）
参数
条件
最小值
典型值
最大值
INL
12 位模式,(1)
—
2
—
LSB
DNL
12 位模式,(1)
—
1.5
—
LSB
OFFSET
12 位模式,(1)
—
6
—
LSB
SNR
fIN = 350KHz,(1)
—
70.8
—
dB
ENOB
fIN = 350KHz,(1)
—
10.5
—
Bit
SFDR
fIN = 350KHz,(1)
—
68.2
—
dB
THD
fIN = 350KHz,(1)
—
67
—
dB
RIN 输入电阻
(1)
—
500
—
Ω
CIN 输入电容
(1)
—
30
—
pF
12 位模式,(1)
—
13
—
10 位模式,(1)
—
11
—
(1)
3
—
63
转换时间
采样时间
单位
ADCLK
个数
ADCLK
个数
ADCLK
个数
备注：
(1) ADCLK=12MHz
REV_2.8
53
www.fortiortech.com
FU6831/11/18
参考电压电气特性
3.8
表 3-9 VREF& VHALF
（TA = -40~85℃,VCC =15V, VCC_MODE=0）
参数
VREF
条件
最小值
单位
—
3
—
V
VREFVSEL=01B
—
4
—
V
VREFVSEL=10B
—
4.5
—
V
—
5
—
V
VHALFM=0
—
VDD5/2
—
V
VHALFM=1
—
VREF/2
—
V
VDD5=5.3V,
VCC_MODE=1
REV_2.8
最大值
VREFVSEL=00B
VREFVSEL=11B,
VHALF
典型值
54
www.fortiortech.com
FU6831/11/18
运算放大器电气特性
3.9
表 3-10 运算放大器电气特性
（除非特别声明，TA = 25℃,VCC = 15V, VCC_MODE=0）
参数
条件
最小值
VICMR 共模输入范围
典型值
最大值
单位
0
—
VDD5-1.5
V
VOS 运放的失配电压
TA = 25℃
—
5
—
mV
AOL 开环增益
RL=100KΩ
—
80
—
dB
UGBW 单位增益带宽
CL=40pF
6
10
—
MHz
SR 运放的摆率
CL=40pF
10
15
—
V/uS
3.10
比较器电气特性
表 3-11 比较器电气特性
（除非特别声明，TA = 25℃,VCC =15V, VCC_MODE=0）
参数
条件
最小值
单位
—
VDD5
V
CMP_CR1[5:3]=000
—
0
—
mV
CMP_CR1[5:3]=100
—
10
—
mV
CMP_CR1[5:3]=111
—
15
—
mV
—
7
—
mV
VOS 比较器失配电压
3.11
最大值
0
VICMR 共模输入范围
VHYS 比较器迟滞电压
典型值
HALL/BEMF 电气特性
表 3-12 HALL/BEMF 电气特性
（除非特别声明，TA = 25℃,VCC = 15V, VCC_MODE=0）
参数
条件
最小值
典型值
最大值
单位
BEMF 内置电阻
5.4
6.8
8.2
KΩ
BEMF 内置电阻间相对精度
—
1
—
%
3.12
OSC 电气特性
表 3-13 OSC 电气特性
（TA = -40℃~85℃,VCC = 5V~24V, VCC_MODE=0）
参数
条件
最小值
典型值
最大值
单位
内部快时钟频率
23.5
24
24.5
MHz
WDT 时钟频率
29
32.8
37
KHz
REV_2.8
55
www.fortiortech.com
FU6831/11/18
3.13
复位电气特性
表 3-14 复位电气特性
（除非特别声明，TA =25℃,VCC = 15V, VCC_MODE=0）
参数
条件
最小值
—
复位低电平最小宽度
3.14
典型值
最大值
25
单位
50
uS
LDO 电气特性
表 3-15
LDO 电气特性
（除非特别声明，TA = 25℃,VCC = 15V, VCC_MODE=0）
参数
条件
最小值
VCC = 7V~30V, VCC_MODE=0,
VDD5 电压
电 压
( 仅
FU6831)
VBB 启 动 时 间 ( 仅
FU6831)
3.15
最大值
单位
4.7
5
5.3
V
—
1.85
—
V
VCC = 12V~30V
9
10
11
V
使能至稳定值 95%输出，1uF 电容
—
—
1
mS
TA = -40~85℃
VDD18 电压
VBB
典型值
封装热阻
表 3-16 LQFP48 封装热阻
参数
ƟJA 芯片节温相对环境温度
ƟJC 芯片节温相对封装表面温
度
条件
值
单位
(1), (3)
52.4
℃/W
(2), (3)
72.2
℃/W
(2), (3)
17
℃/W
(1) JEDEC 标准，2S2P PCB
(2) JEDEC 标准，1S0P PCB
(3) 实际应用条件不同，会与测试结果有所出入
表 3-17 QFN48 封装热阻
参数
ƟJA 芯片节温相对环境温度
ƟJC 芯片节温相对封装表面温
度
条件
值
单位
(1), (3)
36
℃/W
(2), (3)
60
℃/W
(1), (3)
10.5
℃/W
(1) JEDEC 标准，2S2P PCB
REV_2.8
56
www.fortiortech.com
FU6831/11/18
(2) JEDEC 标准，1S0P PCB
(3) 实际应用条件不同，会与测试结果有所出入
表 3-18 QFN56 封装热阻
参数
ƟJA 芯片节温相对环境温度
ƟJC 芯片节温相对封装表面温
度
条件
值
单位
(1), (3)
33
℃/W
(2), (3)
55
℃/W
(1), (3)
9.2
℃/W
(1) JEDEC 标准，2S2P PCB
(2) JEDEC 标准，1S0P PCB
(3) 实际应用条件不同，会与测试结果有所出入
表 3-19 QFN32 封装热阻
参数
ƟJA 芯片节温相对环境温度
ƟJC 芯片节温相对封装表面温
度
条件
值
单位
(1), (3)
47
℃/W
(2), (3)
74
℃/W
(1), (3)
20
℃/W
(1) JEDEC 标准，2S2P PCB
(2) JEDEC 标准，1S0P PCB
(3) 实际应用条件不同，会与测试结果有所出入
REV_2.8
57
www.fortiortech.com
FU6831/11/18
复位控制
4
表 4-1 复位控制 RSTSRC（0xC9）
7
位
6
5
4
3
2
1
0
名称
POR
EXTR
LVDR
EOSR
WDTR
FEDR
DBGR
RSTCLR
类型
R
R
R
R
R
R
R
W
复位值
X
X
X
X
X
X
X
0
字段
名称
描述
上电复位标志
[7]
POR
0：最后一次复位不是来自于上电复位
1：最后一次复位来自于上电复位
外部复位标志
[6]
EXTR
0：最后一次复位不是来自于外部复位
1：最后一次复位来自外部复位
低电压复位标志
[5]
LVDR
0：最后一次复位不是来自于低电压引发的复位
1：最后一次复位来自于低电压引发的复位
电过度应力复位标志
[4]
EOSR
0：最后一次复位不是来自于电过度应力引发的复位
1：最后一次复位来自于电过度应力引发的复位
看门狗溢出复位标志
[3]
WDTR
0：最后一次复位不是来自于看门狗溢出引发的复位
1：最后一次复位来自于看门狗溢出引发的复位
FLASH 代码保护复位标志
[2]
FEDR
0：最后一次复位不是来自 FLASH 代码保护引发的复位
1：最后一次复位来自 FLASH 代码保护引发的复位
调试接口（Debug）复位标志
[1]
DBGR
0：最后一次复位不是来自调试接口引发的复位
1：最后一次复位来自调试接口引发的复位
[0]
RSTCLR
清除模拟复位标志寄存器
写入 1 时清除 Bit[7:3]复位标志，读出时无意义。
复位源(RSTSRC)
4.1
芯片有 7 个复位源：上电复位（POR）、
外部复位(EXTR)、低电压(LVDR)复位、电应力复位(EOSR)、
看门狗复位(WDTR)、Flash 非法操作复位(FEDR)、Debug 复位(DBGR)。
复位标志可查询，记录在寄存器 RSTSRC 中。最近一次的复位会把相关的位置 1，把其他各位
标志清 0。
REV_2.8
58
www.fortiortech.com
FU6831/11/18
复位使能
4.2
复位使能参考相关配置寄存器。EOSRSTEN、LVDENB、WDTRSTEN 控制位可分别实现对
EOS、LVD、WDT 复位源的使能。
外部复位、上电复位
4.3
当芯片 RSTN 管脚为低超过 20us 时，芯片认为这是一次复位事件，把复位信号置为有效，MCU
将启动复位和 BOOT 过程。同样，芯片在上电过程中也会把内部电路的上电复位置起，启动复位。
低电压侦测复位
4.4
芯片的内部电路会对 VDD 进行监测，如果 VDD 电压降低到了复位阈值，内部监测电路将发出
对应的复位信号，促使芯片发生复位。
相关配置寄存器可使能低电压侦测电路，以及低电压阈值。
看门狗溢出复位
4.5
使能看门狗定时器后，如果在其计数溢出之前没有及时喂狗，计数器溢出之后将会引发系统复
位。这个复位源能够避免程序跑飞。看门狗溢出后复位模块将系统复位。
FEDR 复位
4.6
FLASH 操作模块提供了软件用 MOVX“自写”、“自擦除”以及读取加密扇区 FLASH 的功能（见
后述代码保护章节），如果软件试图用这一指令操作加密位所在的扇区以及加密扇区，那么将发出
FLASH 非法操作复位。FEDR 复位源一直使能，不可禁止。
EOS 过度电应力复位
4.7
EOS(Electrical Over Stress)是指芯片的电压、电流超出了芯片能承受的范围，当这种情况若配
置寄存器控制位 EOSRSTEN=1，则 EOS 侦测电路会发出复位信号，启动系统复位。
REV_2.8
59
www.fortiortech.com
FU6831/11/18
中断控制
5
5.1
中断寄存器
5.1.1
IE（0xA8）
表 5-1IE（0xA8），中断使能
7
位
6
5
4
3
2
1
0
名称
EA
RTCIE
MCDIE
ES0
SPIIE
EX1
TSDIE
EX0
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7]
EA
[6]
RTCIE
芯片中断总使能
0:禁止 1:使能
RTC 中断使能
0:禁止 1:使能
MCD(missing clock detect)
[5]
MCDIE
时钟缺失中断使能
0:禁止 1:使能
[4]
ES0
[3]
SPIIE
[2]
EX1
UART中断使能
0:禁止 1:使能
SPI中断使能
0:禁止 1:使能
外部中断1使能
0:禁止 1:使能
TSD(Temperature sensor detect)
[1]
TSDIE
温度感应侦测中断
0:禁止 1:使能
[0]
外部中断0使能
EX0
5.1.2
0:禁止 1:使能
IP0（0xB8）
表 5-2IP0（0xB8）中断优先级寄存器 0
位
7
6
5
4
PFOC
名称
3
2
PX1
1
0
PX0
PLVW
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
REV_2.8
60
www.fortiortech.com
FU6831/11/18
字段
名称
描述
[7:6]
PFOC
FOC 中断优化级控制
[5:4]
PX1
INT1（外部中断 1）优化级控制
[3:2]
PX0
INT0（外部中断 0）优化级控制
[1:0]
PLVW
LVW（低电压告警）中断优化级控制
注：中断优化级控制值从 0~3 依次表示优化级从最低到最高，共 4 级优化级控制。
5.1.3
IP1（0xC0）
表 5-3 IP1（0xC0）,中断优先级寄存器 1
7
位
6
5
4
PCMP
名称
3
2
PADC
1
0
PTIM1
PTIM0
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7:6]
PCMP
比较器中断优化级控制
[5:4]
PADC
ADC 中断优化级控制
[3:2]
PTIM1
定时器 1 中断优化级控制
[1:0]
PTIM0
定时器 0 中断优化级控制
注：中断优化级控制值从 0~3 依次表示优化级从最低到最高，共 4 级优化级控制。
5.1.4
IP2（0xC8）
表 5-4 IP2（0xC8）,中断优先级寄存器 2
7
位
6
5
4
PTSD
名称
3
2
PTIM45
1
0
PTIM23
PRTC
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7:6]
PTSD
TSD 温度感应侦测中断优化级控制
[5:4]
PTIM45
定时器 4/5 中断优化级控制
[3:2]
PTIM23
定时器 2/3 中断优化级控制
[1:0]
PRTC
RTC 中断优化级控制
注：中断优化级控制值从 0~3 依次表示优化级从最低到最高，共 4 级优化级控制。
REV_2.8
61
www.fortiortech.com
FU6831/11/18
5.1.5
IP3（0xD8）
表 5-5 IP3（0xD8）,中断优先级寄存器 3
7
位
6
5
4
PMCD
名称
3
2
PSPI
1
0
PI2C
PUART
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7:6]
PMCD
MCD 时钟缺失中断优先级控制
[5:4]
PSPI
SPI 中断优先级控制
[3:2]
PI2C
I2C 中断优先级控制
[1:0]
PUART
UART 中断优先级控制
注：中断优化级控制值从 0~3 依次表示优化级从最低到最高，共 4 级优化级控制。
5.1.6
TCON（0x88）
表 5-6 TCON（0x88）
7
位
6
5
4
3
2
0
名称
RSV
MCDIF
TSDIF
类型
R
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
[7]
名称
IT1
1
IF0
IT0
描述
RSV
保留
MCD 时钟缺失中断标志
[6]
MCDIF
0：未发生时钟缺失中断
1：发生了时钟缺失中断。软件写入 0 清此位为零
TSD 温度感应侦测中断标志
[5]
TSDIF
0：芯片未发生超过设定温度的中断
1：芯片发生了超过设定温度的中断。软件写入 0 清此位为零
INT1外部中断1电平触发控制
[4:3]
IT1[1:0]
2’b00: 上升沿触发中断
2’b01: 下降沿触发中断
2’b1x: 电平改变（上升或下降）触发中断
INT0 外部中断 0 标志
[2]
IF0
0：INT0 未发生中断
1：INT0 发生了中断。软件写入 0 清此位为零
INT0外部中断0电平触发控制
[1:0]
IT0[1:0]
2’b00: 上升沿触发中断
2’b01: 下降沿触发中断
2’b1x: 电平改变（上升或下降）触发中断
REV_2.8
62
www.fortiortech.com
FU6831/11/18
中断说明
5.2
表 5-7 中断说明
默认
中断源
优 先
向量地址
标志位
最高
0x0000
N/A
0
0x0003
1
0x000B
2
0x0013
3
0x001B
4
级
是否软
中断使
优化级
件清除
能位
控制
N/A
一直使能
最高
LVSR[0]
Y
CCFG1[6]
IP0[1:0]
TCON[2]
Y
IE[0]
IP0[3:2]
Y
IE[2]
IP0[5:4]
FOC_CR1[1]
Y
FOC_CR1[0]
IP0[7:6]
0x0023
TIM0_SR1
Y
TIM0_IER
IP1[1:0]
5
0x002B
TIM1_BCSR
Y
TIM_BCSR
IP1[3:2]
6
0x0033
7
0x003B
CMP_RISR[7:0]
Y
8
0x0043
RTC0STA[6]
Y
9
0x004B
10
0x0053
11
0x005B
TCON[5]
Y
IE[1]
IP2[7:6]
UART 中断
12
0x0063
UT_CR[1:0]
Y
IE[4]
IP3[1:0]
I2C 中断
13
0x006B
I2C_STA[7:0]
Y
I2C_MOD[5]
IP3[3:2]
SPI 中断
14
0x0073
SPI_STA[7:0]
Y
SPI_MOD[3],IE[3]
IP3[5:4]
15
0x007B
TCON[6]
Y
IE[5]
IP3[7:6]
复位
LVW 检测中断
(低电压预警中断)
外部中断 INT0
外部中断 INT1
(IO 变化中断)
FOC 中断
P1IF[7:0]/
P2IF[7:0]
Advanced timer 中
断
(TIM0 中断)
BLDC timer 中断
(TIM1 中断)
ADC 中断
ADC_STA[0]
ADC_CFG[0]
Y
比较器 CMP 中断
（三个 HALL 比较
器）
RTC 中断
ADC_STA[1]
ADC_CFG[1]
CMP_CR0
CMP_CR1
IE[6]
IP1[5:4]
IP1[7:6]
IP2[1:0]
Capture Timer
(TIM2)中断
Capture Timer
TIM2_CR1[7:5]
TIM3_CR1[7:5]
Y
TIM2_CR1[4:3]
TIM3_CR1[4:3]
IP2[3:2]
(TIM3)中断
Capture Timer
(TIM4)中断
Capture Timer
TIM4_CR1[7:5]
TIM5_CR1[7:5]
Y
TIM4_CR1[4:3]
TIM5_CR1[4:3]
IP2[5:4]
(TIM5)中断
Tsd 中断（温度帧测
中断）
MCD 外部
时钟缺失中断
芯片内部有 16 个中断源，如上表所述。每个中断源有四级优先级，通过 IP0~IP3 寄存器进行
配置。在低优先级的中断服务程序中可以响应高优先级的中断请求。如果两个中断处于同级别，优
先级的顺序参见上表说明，标号越小的优先级越高；新的中断不能打断相同优先级的中断处理。
REV_2.8
63
www.fortiortech.com
FU6831/11/18
IE[EA]是中断全局使能，EA=0 时不响应任何中断。
外部中断
5.3
外部中断共有 2 个中断源，其中当设置 PORT0.0 为数字 IO 输入时，可设置 EX0=1 使其作为
外部中断 0（INT0）。当设置 PORT1.0~1.7、PORT2.0~2.7 为数字 IO 输入时，可设置 EX1=1 及对
应 P1IE/P2IE 使其共用外部中断 1（INT1）。
外部中断 0 使能位 EX0，中断标志位 IF0，中断电平触发控制 IT0。
外部中断 1 使能位 EX1，16 个 PIN 的中断使能由寄存器 P1IE、P2IE 控制。对应的中断标志位
为 P1IF、P2IF，中断电平触发控制为 IT1。
表 5-8 外部中断 1 对应的 IO
SFR 地址
0xD1
字段
[7:0]
R/W
名称
描述
P1IE[7:0]
Port1作为外部中断1时，各PIN中断使能
复位值
R/W
0x00
R/W
0x00
R/W
0x00
R/W
0x00
Port1作为外部中断1时，各PIN中断标志位。
软件写入0清零对应的中断标志位。
0XD2
[7:0]
P1IF[7:0]
注意：MCU写0清对应标志位时，不需要清0的标
志位必须写1，否则可能产生误清中断的情况，推
荐使用如下语句：mov D2h,#0FEh，以清P1IF[0]
0XD3
[7:0]
P2IE[7:0]
Port2作为外部中断1时，各PIN中断使能
Port2作为外部中断1时，各PIN中断标志位。
MCU写0清对应的中断标志位。
0XD4
[7:0]
P2IF[7:0]
注意：MCU写0清对应标志位时，不需要清0的标
志位必须写1，否则可能产生误清中断的情况，推
荐使用如下语句：mov D4h,#0FEh，以清P2IF[0]
REV_2.8
64
www.fortiortech.com
FU6831/11/18
6
I2C
操作说明
6.1
6.1.1
主机模式
1.
配置 I2CMS = 1 (I2C_MOD[6])，设置为主机模式；
2.
配置 I2CSPD(I2C_MOD[2:1])，设置时钟 SCL 频率；
3.
配置 I2CADD (I2C_ID[7:1])，设置目标器件地址；
4.
配置 DMOD(I2C_STA[6])，设置读写方向；
5.
配置 I2CEN = 1 (I2C_MOD[7])，使能 I2C；
6.
配置 START = 1 (I2C_STA[4])，发送 START 和地址；
7.
地址发送完且接收从机 ACK/NACK 后，STR(I2C_STA[2])硬件置一，SCL 被主机强制拉低，
等待下一步动作；
8.
如果是发送数据，写 I2C_DAT 寄存器后，设置 STR(I2C_STA[2]) = 0 释放 SCL，主机开始
发送数据且等待发送完毕且接收从机 ACK/NACK 后，STR(I2C_STA[2])硬件置一，SCL 被主机强制
拉低，等待下一步动作；
9.
如果是接收数据，设置 STR(I2C_STA[2]) = 0 释放 SCL，主机开始接收数据且等待接收完
毕后，STR(I2C_STA[2])硬件置一，SCL 被主机强制拉低，等待软件设置 NACK(I2C_STA[1])发送
ACK/NACK，设置 STR(I2C_STA[2]) = 0 释放 SCL 后发送 ACK/NACK，并接收下一字节后主机强
制拉低 SCL；
10. 发送 STOP，假如在发送/接收过程中设置 STOP(I2C_STA[3]) =1，主机在发送完当前字节
/接收完当前字节并发送 ACK/NACK 后发送 STOP；
6.1.2
从机模式
1.
配置 I2CMS = 0 (I2C_MOD[6])，设置为从机模式；
2.
配置 I2CADD (I2C_ID[7:1])，设置 slave 地址；或者配置 GC=1 (I2C_ID[0])，使能广播模
3.
配置 I2CEN = 1 (I2C_MOD[7])，使能 I2C；
4.
等待接收 start 和地址，接收 start 和地址后 SCL 被从机强制拉低，START(I2C_STA[4])，
式；
STR(I2C_STA[2]) 硬 件 置 一 ， 等 待 软 件 设 置 NACK(I2C_STA[1]) 发 送 ACK/NACK ， 同 时 判 断
DMOD(I2C_STA[6])如果是从机发送模式，则写 I2C_DAT 寄存器；设置 STR(I2C_STA[2]) = 0 释放
SCL 后发送 ACK/NACK 后发送数据，等待从机发送完数据且收到主机发来的 ACK/NACK 后，SCL
被从机强制拉低，STR(I2C_STA[2])硬件置一
5.
REV_2.8
如果是接收数据，从机设置 STR(I2C_STA[2]) = 0 表示准备好接收数据，释放 SCL，主机
65
www.fortiortech.com
FU6831/11/18
发送数据，等待从机接收完数据，STR(I2C_STA[2])硬件置一，SCL 被主机强制拉低，等待软件设
置 NACK(I2C_STA[1])发送 ACK/NACK，设置 STR(I2C_STA[2]) = 0 释放 SCL 后发送 ACK/NACK，
并接收下一字节后从机强制拉低 SCL；
6.
RESTART 功能: 当从机在 busy 状态中接收到 START 信号，则中止当前工作，等待接收
地址
6.1.3
I2C 中断源
如果 I2C 中断被允许，在下述 2 个标志位被置 1 时将产生中断。
1．STR(I2C_STA[2])，该中断标志位在主机和从机模式下都有效，用于强制拉低 SCL，等待用
户下一步操作。
2．从机模式下的 STOP(I2C_STA[3])，当该中断标志位产生，表示从机模式下接收到 STOP 信
号（注意 STOP 位在主机模式下为停止信号产生功能，为中断标志位）。
REV_2.8
66
www.fortiortech.com
FU6831/11/18
6.2
I2C 寄存器
6.2.1
I2C_MOD（0x4028）
表 6-1 I2C_MOD（0x4028）
7
位
6
5:3
2
1
0
名称
I2CEN
I2CMS
RSV
类型
R/W
R/W
R
R
R
R/W
复位值
0
0
0
0
0
0
位
名称
I2CSPD
I2CIE
功能
I2C 使能位
7
0：禁止 I2C
I2CEN
1：使能 I2C，相应 GPIO 切换为 I2C 模式，OPEN DRAIN 输出。I2C 上拉是
否打开由其 IO 的 Pull-up 设置决定
I2C 模式选择
6
I2CMS
0：从机模式
1：主机模式
5:3
RSV
保留
I2C速率设置，仅对主机模式下有效
00：100KHz传输速率
2:1
I2CSPD
01：400KHz传输速率
10：1MHz传输速率
11：不支持，保留
中断使能位
0
I2CIE
0：禁止 I2C 进入中断
1：允许 I2C 进入中断，中断请求由 I2C_STA.I2CIF 产生
6.2.2
I2C_ID（0x4029）
表 6-2 I2C_ID（0x4029）
7
位
6
5
4
3
2
1
0
I2CADD
名称
GC
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
位
[7:1]
名称
功能
I2CADD
I2C 地址
广播呼叫支持，只在从机模式下有效。
[0]
GC
0：不支持广播呼叫
1：支持广播呼叫，即 0x00 地址也会响应
REV_2.8
67
www.fortiortech.com
FU6831/11/18
6.2.3
I2C_DAT（0x402A）
表 6-3I2C_DAT（0x402A）
7
位
6
5
4
3
2
1
0
DATA
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7:0]
I2C_DAT
I2C 数据寄存器
6.2.4
I2C_STA（0x402B）
表 6-4 I2C_STA（0x402B）
7
位
6
5
4
3
2
1
0
名称
I2CBSY
DMOD
RSV
START
STOP
STR
NACK
I2CIF
类型
R
R/W
R
R/W
R/W
R/W0
R/W
R
复位值
0
0
0
0
0
0
0
0
位
名称
功能
I2C忙状态标志
当I2CEN为0时，BUSY自动为0.
主机模式:
7
I2CBSY
发送START成功后，硬件置‘1’，发送STOP成功后，硬件清’0’。
从机模式：
收到START加地址匹配成功后，硬件置‘1’，收到STOP后，硬件清’0’。
I2C读或写标志
主机模式:
0：写模式（主机端发数据，从机端收数据）
1：读模式（主机端收数据，从机端发数据）
6
DMOD
在主机模式，DMOD在如下情况才能被有效修改：
1.
START位为1
2.
往START位写1的同时改变DMOD
从机模式为只读：
0：写模式（主机端发数据，从机端收数据）
1：读模式（主机端收数据，从机端发数据）
5
RSV
保留位
主机模式:
软件置‘1’，硬件等 SCL、SDA 全为高后开始发送 START 和地址字节，当发送
4
START
START 和地址字节后硬件自动清‘0’。在发送数据的过程中，START 置‘1’，则直
至当前数据发送完毕后发送 START 和地址字节。I2CEN=0，自动清零。
0：非 START 和地址字节
REV_2.8
68
www.fortiortech.com
FU6831/11/18
1：发送 START 或 RESTART 和地址字节
从机模式：
硬件收到 START 且地址字节匹配后置‘1’，软件写 0 清‘0’
如果从收到 START 但地址不匹配，START 不会置‘1’，且后续所有事件会被忽略，
直到收到下一个 START 事件。
从机模式下，START 和 STOP 决定当前 I2C 数据情况：
表 6-5 I2C 状态标志
START
STOP
描述
0
0
当前发送/接收的是数据字节
0
1
当前收到的是 STOP
1
0
当前收到的是 START + 地址字节
1
1
当前先收到的是 STOP，然后收到 START
+ 地址字节
注：当 I2CEN 为‘0’时，START 会被硬件自动清‘0’.
主机模式:
在 I2CBSY 为‘1’时，软件才能有效写‘1’，接着硬件开始发送 STOP，当发送完
STOP 后硬件自动清‘0’；如果 START 和 STOP 同时写‘1’，且 I2CBSY 为‘1’，则
I2C 先发送 STOP，发送完 STOP 后再发 START 和地址字节，此时 STOP 中断
会被忽略，发送完地址字节后才能产生中断。在发送数据的过程中，STOP 会被
暂时禁止写入，直至数据发送完毕。I2CEN=0，自动清零。
3
STOP
0：不发送 STOP
1：发送 STOP
从机模式:
硬件收到 STOP 后置‘1’，软件写 0 清‘0’
状态标志参考表 6-5
注：当 I2CEN 为‘0’时，STOP 会被硬件自动清‘0’.
I2C 事件完成指示。
硬件置‘1’，软件写 0 清‘0’；当 I2CEN 为‘0’时，STR 会被硬件自动清‘0’。
主机模式：
当硬件发送完 START 加地址字节或 DATA 字节，STR 硬件置‘1’，同时 SCL 会
2
STR
被拉低，直至 STR 被清‘0’才释放 SCL。
如果 START 和 STOP 同为‘1’，当硬件发送完 STOP 后，STR 硬件不会置‘1’，
需等 START 加地址字节发送完后才硬件置‘1’。
从机模式：
当硬件接收完 START 加地址匹配或 DATA 字节后， STR 硬件置‘1’，同时 SCL
会被拉低，直至 STR 被清‘0’。
1
REV_2.8
NACK
I2C 每发送或接收完一字节后第 9 位（即响应位）的状况。I2CEN=0，自动清零。
0：ACK
69
www.fortiortech.com
FU6831/11/18
1：NACK
主机读模式（I2CMS=1，DMOD=1），数据字节的响应位；从机写模式（I2CMS=0，
DMOD=0）
，数据字节的响应位。I2C 收完数据的第 8bit 后将 SCL 下拉
0: 第 9 位发送 ACK
1：第 9 位发送 NACK
主机写模式（I2CMS=1，DMOD=0），地址或数据字节的响应位；主机读模式
（ I2CMS=1 ， DMOD=1 ）， 地 址 字 节 的 响 应 位 ； 从 机 读 模 式 （ I2CMS=0 ，
DMOD=1）
，数据字节的响应位：
0: 第 9 位收到的是 ACK
1：第 9 位收到的是 NACK
注：无论 I2C 是主机模式还是从机模式，如果是 I2C 发送响应位，I2C 的 STR
是在字节的第 8 位接收完后置‘1’，同时 SCL 下拉为‘0’，NACK 位的值是表示即
将发送的第 9 位；如果是 I2C 接收响应位，I2C 的 STR 是在字节的第 9 位接收
完后置‘1’，同时 SCL 下拉为‘0’，NACK 位的值是表示当前收到的第 9 位。
I2C 中断请求标志位，清除 I2CIF 将允许 I2C 继续传输数据。
0：无 I2C 中断请求
1：有 I2C 中断请求
0
I2CIF
主机模式：
当 STR 为‘1’时，I2CIF 为‘1’，否则为‘0’。
从机模式：
当 STOP 为‘1’或者 STR 为‘1’时，I2CIF 为‘1’，否则为‘0’。
7
SPI
SPI 提供访问一个全双工同步串行总线的能力。SPI 可以作为主器件或从器件工作，可以使用 3
线或 4 线方式，并可在同一总线上支持多个主器件和从器件。从选择信号（NSS）可被配置为输入
以选择工作在从方式的 SPI，或在多主环境中禁止主方式操作，以避免两个以上主器件试图同时进
行数据传输时发生 SPI 总线冲突。NSS 可以被配置为片选输出（在主方式），或在 3 线操作时被禁
止。在主方式，可以用其他通用端口 I/O 引脚选择多个从器件。
操作说明
7.1
7.1.1
信号说明
下面介绍 SPI 所使用的 4 个信号（MOSI、MISO、SCK、NSS）
。
REV_2.8
70
www.fortiortech.com
FU6831/11/18
7.1.1.1
主输出、从输入（MOSI）
主出从入（MOSI）信号是主器件的输出和从器件的输入，用于从主器件到从器件的串行数据传
输。当 SPI 作为主器件时，该信号是输出；当 SPI 作为从器件时，该信号是输入。数据传输时最高
位在先。当被配置为主器件时，MOSI 由移位寄存器的 MSB 驱动。
7.1.1.2
主输入、从输出（MISO）
主入从出（MISO）信号是从器件的输出和主器件的输入，用于从从器件到主器件的串行数据传
输。当 SPI 作为主器件时，该信号是输入；当 SPI 作为从器件时，该信号是输出。数据传输时最高
位在先。当 SPI 被禁止或工作在 4 线从方式而未被选中时， MISO 引脚被置于高阻态。当作为从器
件工作在 3 线方式时，MISO 由移位寄存器的 MSB 驱动。
7.1.1.3
串行时钟（SCK）
串行时钟（SCK）信号是主器件的输出和从器件的输入，用于同步主器件和从器件之间在 MOSI
和 MISO 线上的串行数据传输。当 SPI 作为主器件时产生该信号。在 4 线从方式，当从器件未被选
中时（NSS=1），SCK 信号被忽略。
7.1.1.4
从选择（NSS）
从选择（NSS）信号的功能取决于 SPI_CTRL 寄存器中 NSSMD1 和 NSSMD0 位的设置。有 3
种可能的方式：
1． NSSMD[1:0] = 00：3 线主方式或从方式：SPI 工作在 3 线方式，NSS 被禁止。当作为从
器件工作在 3 线方式时，SPI 总是被选择。由于没有选择信号，SPI 必须是总线唯一的从器件。这
种情况用于一个主器件和一个从器件之间点对点通信。
2． NSSMD[1:0] = 01：4 线从方式或多主方式：SPI 工作在 4 线方式，NSS 作为输入。当作
为从器件时，NSS 选择从 SPI 器件。当作为主器件时，NSS 信号的负跳变禁止 SPI 的主器件功能，
因此可以在同一个 SPI 总线上使用多个主器件。
3． NSSMD[1:0] = 1x：4 线主方式：SPI 工作在 4 线方式，NSS 作为输出。NSSMD0 的设置
值决定 NSS 引脚的输出电平。这种配置只能在 SPI 作为主器件时使用。
图 7-1 图 7-2 图 7-3 给出了不同方式下的典型连接图。注意：NSSMD 位的设置影响器件的引
脚分配。当工作在 3 线主或从方式时，NSS 不被分配引脚。在所有其他方式，NSS 必须被映射到器
件引脚。
REV_2.8
71
www.fortiortech.com
FU6831/11/18
主器件
NSS
MISO
MOSI
SCK
GPIO
GPIO
MISO
MOSI 主器件
SCK
NSS
图 7-1 多主方式连接图
主器件
图 7-2
MISO
MOSI
SCK
MISO
MOSI 从器件
SCK
3 线单主方式和 3 线单从方式连接图
主器件
MISO
MOSI
SCK
NSS
GPIO
MISO
MOSI 从器件
SCK
NSS
MISO
MOSI 从器件
SCK
NSS
图 7-3
7.1.2
4 线单主方式和 4 线从方式连接图
SPI 主方式
只有 SPI 主器件能启动数据传输。通过将主允许标志（SPI_CFG 寄存器的 MSTEN）置 1 将
SPI 置于主方式。当处于主方式时，向 SPI 数据寄存器（SPI_DAT）写入一个字节时是写发送缓冲
器。如果 SPI 移位寄存器为空，发送缓冲器中的数据字节被传送到移位寄存器，数据传输开始。SPI
主器件立即在 MOSI 线上串行移出数据，同时在 SCK 上提供串行时钟。在传输结束后中断标志位
SPIF（SPI_CTRL 寄存器的 SPIF）标志被置为逻辑 1。如果中断被允许，在 SPIF 标志置位时将产
生一个中断请求。在全双工操作中，当 SPI 主器件在 MOSI 线向从器件发送数据时，被寻址的 SPI
从器件可以同时在 MISO 线上向主器件发送其移位寄存器中的内容。因此，SPIF 标志既作为发送完
成标志又作为接收数据准备好标志。从从器件接收的数据字节以 MSB 在先的形式传送到主器件的移
位寄存器。当一个数据字节被完全移入移位寄存器时，便被传送到接收缓冲器，处理器通过读
SPI_DAT 来读该缓冲器。
当被配置为主器件时，SPI 可以配置工作在下面的三种方式之一：多主方式、3 线单主方式或 4
线单主方式。当 NSSMD1=0 且 NSSMD0=1 时，是默认的多主方式。在该方式，NSS 是器件的输
REV_2.8
72
www.fortiortech.com
FU6831/11/18
入，用于禁止主 SPI，以允许另一主器件访问总线。在该方式，当 NSS 被拉为低电平时，MSTEN
位被硬件清 0，以禁止 SPI 主器件，且方式错误标志（SPI_CTRL 寄存器的 MODF）被置 1。如果
中断被允许，将产生中断。在多主系统中，当器件不作为系统主器件使用时，一般被默认为从器件。
在多主方式，可以用通用 I/O 引脚对从器件单独寻址（如果需要）。图 7-1 给出了两个主器件在多主
方式下的连接图。
当 NSSMD1=0 且 NSSMD0=0 时，SPI 工作在 3 线单主方式。在该方式，NSS 未被使用，也
不被映射到外部端口引脚。在该方式，应使用通用 I/O 引脚选择要寻址的从器件。图 7-2 给出了一
个 3 线主方式主器件和一个从器件的连接图。
当 NSSMD1=1 时，SPI 工作在 4 线单主方式。在该方式，NSS 被配置为输出引脚，可被用作
从选择信号去选中一个 SPI 器件。在该方式，NSS 的输出值由 NSSMD0 控制（软件写）。可以用通
用 I/O 引脚选择另外的从器件。图 7-3 给出了一个 4 线主方式主器件和两个从器件的连接图。
主方式配置
7.1.2.1
7.1.3
1.
配置 NSSMID，设置 3 线主方式、4 线单主方式、多主方式
2.
配置 CKPOL(SPI_CFG[4])，设置时钟极性；
3.
配置 CKPHA(SPI_CFG[5])，设置时钟相位；
4.
配置 MSTEN=1(SPI_CFG[6])，设置为主方式；
5.
配置 SPI_SCR，设置 SCK 频率；
6.
配置 SPIEN=1(SPI_CTRL[0])，使能 SPI；
7.
配置 SPI_DAT，写入操作数据，每写一次，发送和接收一个数据。
SPI 从方式
当 SPI 被使能而未被配置为主器件时，它将作为 SPI 从器件工作。作为从器件，由主器件控制
串行时钟（SCK），从 MOSI 移入数据，从 MISO 引脚移出数据。SPI 逻辑中的位计数器对 SCK 边
沿计数。当 8 位数据经过移位寄存器后，SPIF 标志被置为逻辑 1，接收到的字节被传送到接收缓冲
器。通过读 SPI_DAT 来读取接收缓冲器中的数据。从器件不能启动数据传送。通过写 SPI_DAT 来
预装要发送给主器件的数据。写往 SPI_DAT 的数据是双缓冲的，首先被放在发送缓冲器。如果移位
寄存器为空，发送缓冲器中的数据会立即被传送到移位寄存器。当移位寄存器中已经有数据时，SPI
将等到数据发送完后再将发送缓冲器的内容装入移位寄存器。
当被配置为从器件时，SPI 可以工作 4 线或 3 线方式。当 NSSMD1=0 且 NSSMD0=1 时，是默
认的 4 线方式。在 4 线方式，NSS 被分配端口引脚并被配置为数字输入。当 NSS 为逻辑 0 时，SPI
被使能；当 NSS 为逻辑 1 时，SPI 被禁止。在 NSS 的下降沿，位计数器被复位。注意，对应每次
字节传输，在第一个有效 SCK 边沿到来之前，NSS 信号必须被驱动到低电平至少两个系统时钟周
期。图 7-3 给出了两个 4 线方式从器件和一个主器件的连接图。
REV_2.8
73
www.fortiortech.com
FU6831/11/18
当 NSSMD1=0 且 NSSMD0=0 时，SPI 工作在 3 线从方式。在该方式，NSS 未被使用，也不
被映射到外部端口引脚。由于在 3 线从方式无法唯一地寻址从器件，所以 SPI 必须是总线上唯一的
从器件。需要注意的是，在 3 线从方式，没有外部手段对位计数器复位以判断是否收到一个完整的
字节。只能通过用 SPIEN 位禁止并重新使能 SPI 来复位位计数器。图 7-2 给出了一个 3 线从器件和
一个主器件的连接图。
从方式配置
7.1.3.1
1.
配置 NSSMID，设置 3 线从方式、4 线从方式
2.
配置 CKPOL(SPI_CFG[4])，设置时钟极性；
3.
配置 CKPHA(SPI_CFG[5])，设置时钟相位；
4.
配置 MSTEN=0(SPI_CFG[6])，设置为从方式；
5.
配置 SPIEN=1(SPI_CTRL[0])，使能 SPI；
6.
配置 SPI_DAT，写入操作数据，等待主机发送时钟信号。
7.1.4
SPI 中断源
如果 SPI 中断被允许（IE 寄存器的 SPIIE=1），在下述 4 个标志位被置 1 时将产生中断。
注意：这 4 个标志位都必须用软件清 0。
1．在每次字节传输结束，SPI 中断标志 SPIF 被置 1。该标志适用于所有 SPI 方式。
2．如果在发送缓冲器中的数据尚未被传送到移位寄存器时写 SPI_DAT，写冲突标志 WCOL 被
置 1。发生这种情况时，写 SPI_DAT 的操作被忽略，不会对发送缓冲器写入。该标志适用于所有
SPI 方式。
3．当 SPI 被配置为工作于多主方式的主器件而 NSS 被拉为低电平时，方式错误标志 MODF
被置 1。当发生方式错误时，MSTEN 和 SPIEN 位被清 0，以禁止 SPI 并允许另一个主器件访问总
线。
4．当 SPI 被配置为从器件并且一次传输结束，而接收缓冲器中还保持着上一次传输的数据未被
读取时，接收溢出标志 RXOVRN 被置 1。新接收的字节将不被传送到接收缓冲器，允许前面接收的
字节被读取。引起溢出的数据字节丢失。
7.1.5
串行时钟时序
使用 SPI 配置寄存器 SPI_CFG 中的时钟控制选择位可以在串行时钟相位和极性的 4 种组合中
选择其一。SPI_CFG 寄存器的 CKPHA 位选择两种时钟相位（锁存数据所用的边沿）中的一种。
SPI_CFG 寄存器的 CKPOL 位在高电平有效和低电平有效的时钟之间选择。主器件和从器件必须被
配置为使用相同的时钟相位和极性。注意：在改变时钟相位和极性期间应禁止 SPI（通过清除 SPIEN
REV_2.8
74
www.fortiortech.com
FU6831/11/18
位）。主方式下时钟和数据线的时序关系如图 7-4；从方式下时钟和数据线的时序关系如图 7-5 和图
7-6。
SCK
(CKPOL=0，CKPHA=0)
SCK
(CKPOL=0，CKPHA=1)
SCK
(CKPOL=1，CKPHA=0)
SCK
(CKPOL=1，CKPHA=1)
BIT 6
MSB
MOSI/MISO
BIT 4
BIT 5
BIT 3
BIT 2
BIT 1
LSB
NSS
图 7-4 主方式数据/时钟时序图
SCK
(CKPOL=0，CKPHA=0)
SCK
(CKPOL=1，CKPHA=0)
MOSI
MSB
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
LSB
MISO
MSB
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
LSB
NSS(4线方式)
图 7-5 从方式数据/时钟时序图(CKPHA=0)
SCK
(CKPOL=0，CKPHA=1)
SCK
(CKPOL=1，CKPHA=1)
MOSI
MSB
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
LSB
MISO
MSB
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
LSB
NSS(4线方式)
图 7-6 从方式数据/时钟时序图(CKPHA=1)
7.2
SPI 寄存器
7.2.1
SPI_CFG（0x4030）
表 7-1 SPI_CFG（0x4030）
位
7
6
5
4
3
2
1
0
名称
SPIBSY
MSTEN
CKPHA
CKPOL
SLVSEL
NSSIN
SRMT
RXBMT
类型
R
R/W
R/W
R/W
R
R
R
R
复位值
0
0
0
0
1
0
1
1
REV_2.8
75
www.fortiortech.com
FU6831/11/18
字段
名称
描述
[7]
SPIBSY
当一次 SPI 传输正在进行时（主或从方式），该位被置为逻辑 1。
[6]
MSTEN
主机/从机模式设置
0：slave（从机）
1：master（主机）
SPI 时钟相位
[5]
CKPHA
0：在 SCK 周期的第一个边沿采样数据
1：在 SCK 周期的第二个边沿采样数据
SPI 时钟极性
[4]
CKPOL
0：空闲电平为低
1：空闲电平为高
当 NSS 引脚为低电平时该位被置 1，表示 SPI 是被选中的从器件。
[3]
SLVSEL
当 NSS 引脚为高电平时（未被选中为从器件）该位被清 0。该位
不指示 NSS 引脚的即时值，而是该引脚输入的去噪信号。
[2]
NSSIN
该位指示读该寄存器时 NSS 引脚的即时值。该信号未被去噪。
移位寄存器空标志(只在从机模式时有效)
当所有数据都被移入/移出移位寄存器并且没有新数据可以从发送
[1]
SRMT
缓冲器读出或向接收缓冲器写入时，该位被置 1。当数据字节被从
发送缓冲器传送到移位寄存器或 SCK 发生变化时，该位被清 0。
注：在主方式时 SRMT = 1
接收暂存器空标志(只在从机模式时有效)
[0]
当接收缓冲器被读取且没有新数据时，该位被置 1。如果在接收缓
RXBMT
冲器中有新数据未被读取，则该位被清 0。
注：在主方式时，RXBMT = 1
相位模式/时钟极性：
00：上升沿接收，下降沿发送，空闲电平为低
01：上升沿发送，下降沿接收，空闲电平为高
10：上升沿发送，下降沿接收，空闲电平为低
11：上升沿接收，下降沿发送，空闲电平为高
7.2.2
SPI_CTRL（0x4031）
表 7-2 SPI_CTRL（0x4031）
位
7
6
5
4
3
2
名称
SPIF
WCOL
MODF
RXOVRN
类型
R/W0
R/W0
R/W0
R/W0
R/W
复位值
0
0
0
0
0
REV_2.8
76
1
NSSMID
0
TXBMT
SPIEN
R/W
R
R/W
0
1
0
www.fortiortech.com
FU6831/11/18
字段
名称
描述
[7]
SPIF
SPI 中断标志位
当每次传输完一个数据（8bit）之后，这位将由硬件拉高。此位必须
由软件写 0 清 0
写冲突标志位
[6]
当 TXBMT 为 0 时，写入 SPIDAT 则将此位拉高，
WCOL
，表示数据传送期间对 SPI 数据寄存器进行了写操作。
此位必须由软件写 0 清 0
模式错误标志位
[5]
当检测到主机模式冲突的时候将此位置为 1 (NSS is low, MSTEN =
MODF
1 and NSSMD[1:0]=01).
此位必须由软件写 0 清 0
接收 overrun 标志(只在从机模式下有效)
[4]
当前传输的最后一位已经移入 SPI 移位寄存器，而接收缓冲器中仍
RXOVRN
保存着前一次传输未被读取的数据时该位由硬件置为逻辑 1（并产生
一个 SPI 中断）。该位不会被硬件自动清 0，必须用软件写 0 清 0。
选择 NSS 工作方式：
[3:2]
00：3 线从方式或 3 线主方式。NSS 信号不连到端口引脚。
NSSMID
01：4 线从方式或多主方式（默认值）。NSS 总是器件的输入。
1x：4 线单主方式。
NSS 被分配一个输出引脚并输出 NSSMD0 的值。
发送缓冲器空标志
[1]
当新数据被写入发送缓冲器时，该位被清 0。当发送缓冲器中的数据
TXBMT
被传送到 SPI 移位寄存器时，该位被置 1，表示可以向发送缓冲器
写新数据。
SPI 使能位
[0]
SPIEN
0：禁止 SPI
1：使能 SPI
7.2.3
SPI_SCR（0x4032）
表 7-3 SPI_SCR（0x4032）
位
7
6
5
4
3
2
1
0
SPI_SCR
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
SPI 时钟频率设置，master 模式有效，仅在 SPIEN=0 时可写。
fsck = sysclk/2x(SPI_SCR[7:0] + 1)
[7:0]
SPI_SCR
for 0=CCR1
CNT TIM0_ARR，在中心对称模式或者边沿对齐向上计数模式
下，当TIM0_CNT达到TIM0_ARR值（向上溢出）时，CC1IF置1；在边沿对齐向
下计数模式下，当CNT达到0值（向下溢出）时，CC1IF置1。
Update interrupt flag（更新事件中断标记）
当产生更新事件时该位由硬件置1。它由软件清0。
0：无更新事件产生
[0]
UIF
1：更新事件等待响应。当寄存器被更新时该位由硬件置1：
--若TIM0_CR1寄存器的UDIS=0，当计数器上溢或下溢时；
--若TIM0_CR1寄存器的UDIS=0、URS=0，当设置TIM0_EGR寄存器的UG位软
件对计数器TIM0_CNT重新初始化时；
14.2.4
TIM0_EGR（0x4059）
表 14-4 TIM0_EGR（0x4059）
位
7
6
5
RSV
名称
4
3
2
1
0
COMG
CC4G
CC3G
CC2G
CC1G
UG
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
REV_2.8
156
www.fortiortech.com
FU6831/11/18
字段
名称
描述
[7:6]
RSV
保留位
compare control update generation（COM中断产生）
该位由软件置1，由硬件自动清0。
[5]
COMG
0：无动作；
1：当TIM0_CR2寄存器的CCPC=1，允许更新CCxE、CCxNE、CCxP，CCxNP，
OCxM位。
注：该位只对拥有互补输出的通道有效。
[4]
CC4G
[3]
CC3G
[2]
CC2G
compare channel 4 generation（比较通道4中断产生）
参考CC1G描述
compare channel 3 generation（比较通道3中断产生）
参考CC1G描述
compare channel 2 generation（比较通道2中断产生）
参考CC1G描述
compare channel 1 generation（比较通道1中断产生）
该位由软件置1，用于产生一个捕获/比较事件，由硬件自动清0。
[1]
CC1G
0：无动作；
1：在通道1上产生一个捕获/比较事件：
设置CC1IF=1，若开启对应的中断，则产生相应的中断。
Update generation（更新事件中断产生）
该位由软件置1，由硬件自动清0。
[0]
0：无动作；
UG
1：重新初始化计数器，并产生一个更新事件。注意预分频器的计数器也被清0(但
是预分频系数不变)。若在中心对称模式下或DIR=0(向上计数)则计数器被清0；
若DIR=1(向下计数)则计数器取TIM0_ARR的值。
14.2.5
TIM0_CCMR1（0x405A）
表 14-5 TIM0_CCMR1（0x405A）
位
7
6
5
4
OC2M
名称
3
2
OC2PE
1
0
OC1M
OC1PE
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
[7:5]
OC2M
[4]
OC2PE
描述
Output compare 2 mode（输出比较2模式）
参考OC1M描述
Output compare 2 preload enable（输出比较2预装载使能）
参考OC1PE描述
Output compare 1 mode（输出比较1模式）
[3:1]
OC1M
该3位定义了输出参考信号OC1REF的动作，而OC1REF决定了T0_OC1和
T0_OC1N的值。
REV_2.8
157
www.fortiortech.com
FU6831/11/18
000：冻结。输出比较寄存器TIM0_CCR1与计数器TIM0_CNT间的比较对
OC1REF不起作用；
001：匹配时设置通道1的输出为有效电平。当计数器TIM0_CNT的值与捕获/比
较寄存器1 (TIM0_CCR1)相同时，强制OC1REF为高。
010：匹配时设置通道1的输出为无效电平。当计数器TIM0_CNT的值与捕获/比
较寄存器1 (TIM0_CCR1)相同时，强制OC1REF为低。
011：翻转。当TIM0_CCR1=TIM0_CNT时，翻转OC1REF的电平。
100：强制为无效电平。强制OC1REF为低。
101：强制为有效电平。强制OC1REF为高。
110：PWM模式1－在向上计数时，一旦TIM0_CNTTIM0_CCR1时通道1
为无效电平(OC1REF=0)，否则为有效电平(OC1REF=1)。
111：PWM模式2－在向上计数时，一旦TIM0_CNTTIM0_CCR1时通道1
为有效电平，否则为无效电平。
注1：在PWM模式1或PWM模式2中，只有当比较结果改变了或在输出比较模式
中从冻结模式切换到PWM模式时，OC1REF电平才改变。
注2：在有互补输出的通道上，这些位是预装载的。如果TIM0_CR2寄存器的
CCPC=1，OCM位只有在COM事件发生时，才从预装载位取新值。
Output compare 1 preload enable（输出比较1预装载使能）
0：禁止TIM0_CCR1寄存器的预装载功能，可随时写入TIM0_CCR1寄存器，并
且新写入的数值立即起作用。
[0]
OC1PE
1：开启TIM0_CCR1寄存器的预装载功能，读写操作仅对预装载寄存器操作，
TIM0_CCR1的预装载值在更新事件到来时被加载至当前寄存器中。
注：为了操作正确，在PWM模式下必须使能预装载功能。但在单脉冲模式下
(TIM0_CR1寄存器的OPM=1)，它不是必须的。
14.2.6
TIM0_CCMR2（0x405B）
表 14-6 TIM0_CCMR2（0x405B）
位
7
6
5
4
OC4M
名称
3
2
OC4PE
1
0
OC3M
OC3PE
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
[7:5]
OC4M
[4]
OC4PE
[3:1]
OC3M
[0]
OC3PE
REV_2.8
描述
Output compare 4 mode（输出比较4模式）
参考OC1M描述
Output compare 4 preload enable（输出比较4预装载使能）
参考OC1PE描述
Output compare 3 mode（输出比较3模式）
参考OC1M描述
Output compare 3 preload enable（输出比较3预装载使能）
参考OC1PE描述
158
www.fortiortech.com
FU6831/11/18
14.2.7
TIM0_CCER1（0x405C）
表 14-7 TIM0_CCER1（0x405C）
位
7
6
5
4
3
2
1
0
名称
CC2NP
CC2NE
CC2P
CC2E
CC1NP
CC1NE
CC1P
CC1E
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
[7]
CC2NP
[6]
CC2NE
[5]
CC2P
[4]
CC2E
描述
compare channel 2 complementary output polarity（比较通道2互补输出极性）
参考CC1NP描述
compare channel 2 complementary output enable（比较通道2互补输出极性）
参考CC1NE描述
compare channel 2 output polarity（比较通道2输出极性）
参考CC1P描述
compare channel 2 output enable（比较通道2输出使能）
参考CC1E描述
compare channel 1 complementary output polarity（比较通道1互补输出极性）
0：T0_OC1N高电平有效；
[3]
CC1NP
1：T0_OC1N低电平有效。
注：对于有互补输出的通道，该位是预装载的。如果CCPC=1(TIM0_CR2寄存器)，
只有在COM事件发生时，CC1NP位才从预装载位中取新值。
compare channel 1 complementary output enable（比较通道1互补输出使能）
0：关闭–禁止T0_OC1N输出
[2]
CC1NE
1：开启–使能T0_OC1N输出
注：对于有互补输出的通道，该位是预装载的。如果CCPC=1(TIM0_CR2寄存器)，
只有在COM事件发生时，CC1NE位才从预装载位中取新值。当CC1E和CC1NE
同时为1，T0_OC1和T0_OC1N的输出自动插入死区。
compare channel 1 output polarity（比较通道1输出极性）
0：T0_OC1高电平有效；
[1]
CC1P
1：T0_OC1低电平有效。
注：对于有互补输出的通道，该位是预装载的。如果CCPC=1(TIM0_CR2寄存器)，
只有在COM事件发生时，CC1P位才从预装载位中取新值。
compare channel 1 output enable（比较通道1输出使能）
0：关闭–禁止T0_OC1输出
[0]
CC1E
1：开启–使能T0_OC1输出
注：对于有互补输出的通道，该位是预装载的。如果CCPC=1(TIM0_CR2寄存器)，
只有在COM事件发生时，CC1E位才从预装载位中取新值。当CC1E和CC1NE同
时为1，T0_OC1和T0_OC1N的输出自动插入死区。
REV_2.8
159
www.fortiortech.com
FU6831/11/18
14.2.8
TIM0_CCER2（0x405D）
表 14-8 TIM0_CCER2（0x405D）
位
7
6
5
4
3
2
1
0
名称
RSV
CCPC
CC4P
CC4E
CC3NP
CC3NE
CC3P
CC3E
类型
R
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7]
RSV
保留位
compare preloaded control（捕获/比较预装载控制位）
0：CCxE，CCxNE，CCxP，CCxNP 位(TIM0_CCERx 寄存器)和 OCxM 位
[6]
CCPC
(TIM0_CCMRx 寄存器)不是预装载的；
1：CCxE，CCxNE，CCxP，CCxNP 和 OCxM 位是预装载的；设置该位后，它们
只在设置了 COMG 位(TIM0_EGR 寄存器)后被更新。
注：该位只对具有互补输出的通道起作用。
[5]
CC4P
[4]
CC4E
[3]
CC3NP
[2]
CC3NE
[1]
CC3P
[0]
CC3E
14.2.9
compare channel 4 output polarity（比较通道4输出极性）
参考CC1P描述
compare channel 4 output enable（比较通道4输出使能）
参考CC1E描述
compare channel 3 complementary output polarity（比较通道3互补输出极性）
参考CC1NP描述
compare channel 3 complementary output enable（比较通道3互补输出极性）
参考CC1NE描述
compare channel 3 output polarity（比较通道3输出极性）
参考CC1P描述
compare channel 3 output enable（比较通道3输出使能）
参考CC1E描述
TIM0_CNTR（0x405E，0x405F）
表 14-9 TIM0_CNTRH（0x405E）
位
7
6
5
4
3
2
1
0
TIM0_CNTRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 14-10 TIM0_CNTRL（0x405F）
位
7
6
5
4
3
2
1
0
TIM0_CNTRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[15:0]
TIM0_CNTR
计数器的计数值
REV_2.8
160
www.fortiortech.com
FU6831/11/18
14.2.10
TIM0_PSCR（0x4062）
表 14-11 TIM0_PSCR（0x4062）
位
7
6
5
4
3
2
1
0
TIM0_PSCR
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
Prescaler value（预分频器的分频值）
预分频器用于对CK_PSC进行分频。
[7:0]
计数器的时钟频率(fCK_CNT)等于fCK_PSC/( PSCR[7:0]+1)。
TIM0_PSCR
PSCR包含了当更新事件产生时装入当前预分频器寄存器的值(更新
事件包括计数器被TIM0_EGR的UG位清0)。这意味着为了使新的值起
作用，必须产生一个更新事件。
14.2.11
TIM0_ARR（0x4060，0x4061）
表 14-12 TIM0_ARRH（0x4060）
位
7
6
5
4
3
2
1
0
TIM0_ARRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 14-13 TIM0_ARRL（0x4061）
位
7
6
5
4
3
2
1
0
TIM0_ARRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
Auto-reload value（自动重载值）
[15:0]
TIM0_ARR
ARR包含了将要装载入实际的自动重装载寄存器的值。
当自动重装载的值为空时，计数器不工作。
14.2.12
TIM0_RCR（0x4063）
表 14-14 TIM0_RCR（0x4063）
位
7
6
5
4
3
2
1
0
TIM0_RCR
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
REV_2.8
161
www.fortiortech.com
FU6831/11/18
字段
名称
描述
Repetition counter value（重复计数器的值）
开启了预装载功能后，这些位允许用户设置比较寄存器的更新速率(即
周期性地从预装载寄存器传输到当前寄存器)；如果允许产生更新中
断，则会同时影响产生更新中断的速率。
每次向下计数器REP_CNT达到0，会产生一个更新事件并且计数器
[7:0]
TIM0_RCR
REP_CNT重新从REP值开始计数。由于REP_CNT只有在周期更新事
件发生时才重载REP值，因此对TIM0_RCR寄存器写入的新值只在下
次周期更新事件发生时才起作用。
这意味着在PWM模式中，(REP+1)对应着：
--在边沿对齐模式下，PWM周期的数目；
--在中心对称模式下，PWM半周期的数目；
14.2.13
TIM0_CCR1（0xB6，0xB7）
表 14-15 TIM0_CCR1H（0xB7）
位
7
6
5
4
3
2
1
0
TIM0_CCR1H
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 14-16 TIM0_CCR1L（0xB6）
位
7
6
5
4
3
2
1
0
TIM0_CCR1L
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
compare channel 1 value（比较通道1的比较值）
CCR1包含了装入当前比较通道1寄存器的值(预装载值)。
如果在TIM0_CCMR1寄存器(OC1PE位)中未选择预装载功能，写入的数值
会立即传输至当前寄存器中。否则只有当更新事件发生时，此预装载值才传
[15:0]
TIM0_CCR1
输至当前比较通道1寄存器中。
如果使能了SVPWM/SPWM功能，则当SVPWM/SPWM运算结束后自动将
对应的结果存进当前比较通道1寄存器中。详细请参考第14.1.3节
当前比较通道1寄存器的值同计数器TIM0_CNT的值相比较产生OC1REF信
号。
14.2.14
TIM0_CCR2（0xBA，0xBB）
表 14-17 TIM0_CCR2H（0xBB）
位
7
6
5
4
3
2
1
0
TIM0_CCR2H
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
REV_2.8
162
www.fortiortech.com
FU6831/11/18
表 14-18 TIM0_CCR2L（0xBA）
位
7
6
5
4
3
2
1
0
TIM0_CCR2L
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
compare channel 2 value（比较通道2的比较值）
CCR2包含了装入当前比较通道2寄存器的值(预装载值)。
如果在TIM0_CCMR1寄存器(OC2PE位)中未选择预装载功能，写入
的数值会立即传输至当前寄存器中。否则只有当更新事件发生时，此
[15:0]
预装载值才传输至当前比较通道2寄存器中。
TIM0_CCR2
如果使能了SVPWM/SPWM功能，则当SVPWM/SPWM运算结束后自
动将对应的结果存进当前比较通道2寄存器中。详细请参考第14.1.3
节。
当前比较通道2寄存器的值同计数器TIM0_CNT的值相比较产生
OC2REF信号。
14.2.15
TIM0_CCR3（0xBC，0xBD）
表 14-19 TIM0_CCR3H（0xBD）
位
7
6
5
4
3
2
1
0
TIM0_CCR3H
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 14-20 TIM0_CCR3L（0xBC）
位
7
6
5
4
3
2
1
0
TIM0_CCR3L
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
compare channel 3 value（比较通道3的比较值）
CCR3包含了装入当前比较通道3寄存器的值(预装载值)。
如果在TIM0_CCMR2寄存器(OC3PE位)中未选择预装载功能，写入
的数值会立即传输至当前寄存器中。否则只有当更新事件发生时，此
[15:0]
TIM0_CCR3
预装载值才传输至当前比较通道3寄存器中。
如果使能了SVPWM/SPWM功能，则当SVPWM/SPWM运算结束后自
动将对应的结果存进当前比较通道3寄存器中。详细请参考第14.1.3
节。
当前比较通道3寄存器的值同计数器TIM0_CNT的值相比较产生
OC3REF信号。
REV_2.8
163
www.fortiortech.com
FU6831/11/18
14.2.16
TIM0_CCR4（0xBE，0xBF）
表 14-21 TIM0_CCR4H（0xBF）
7
位
6
5
4
3
2
1
0
TIM0_CCR4H
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 14-22 TIM0_CCR4L（0xBE）
7
位
6
5
4
3
2
1
0
TIM0_CCR4L
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
compare channel 4 value（比较通道4的比较值）
CCR4包含了装入当前比较通道4寄存器的值(预装载值)。
[15:0]
TIM0_CCR4
如果在TIM0_CCMR2寄存器(OC4PE位)中未选择预装载功能，写入的数值会立
即传输至当前寄存器中。否则只有当更新事件发生时，此预装载值才传输至当
前比较通道4寄存器中。
当前比较通道4寄存器的值同计数器TIM0_CNT的值相比较产生OC4REF信号。
14.2.17
TIM0_DTR（0x4064）
表 14-23 TIM0_DTR（0x4064）
7
位
6
5
4
3
2
1
0
TIM0_DTR
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
Deadtime（死区时间）
DTR为插入互补输出之间的死区持续时间。假设MCU时钟为
[7:0]
DTR[7:0]
24MHZ(41.67ns)
DT= (DTR+1) x 41.67ns
注：当DTR=0，不插入死区
15
TIMER1(TIM1)
15.1
Timer1 操作说明
Timer1 包含一个 16 位向上计数的基本定时器和一个 16 位向下计数的重载定时器，两个定时器
REV_2.8
164
www.fortiortech.com
FU6831/11/18
的计数源均为内部时钟。Timer1 具有如下特性：
1.
16 位向上计数的基本定时器用于记录基本定时器启动到位置检测或者写入时序的时
间
2.
16 位向下计数的重载定时器用于计时：位置检测到重载定时器下溢的时间
3.
4-bit 可编程分频器对两个定时器的计数时钟进行分频
4.
输入滤波和采样
5.
位置检测模块根据输入信号产生位置检测信号
6.
写入时序模块更新输出状态寄存器
7.
6 通道可配置为如下功能：
8.
a)
PWM 生成
b)
多步 PWM 生成
c)
单脉冲模式输出
d)
支持死区插入的 3 组互补输出
中断事件产生
a)
基本定时器的上溢中断
b)
重载定时器的下溢中断
c)
写入时序中断
d)
位置检测中断
e)
比较中断
Timer1 主要应用于 6 步/12 步的电机控制，可以根据不同需求输出不同调制方式的 PWM 波形。
Timer1 内部结构如图 15-1 所示。
CLOCK
CONTROL
BASE
TIMER
CLK
PRELOAD
TIMER
position
detect
TI0_O
TI0_1
TI1_O
TI1_1
TI2_O
TI2_1
counter
underflow
FILTER
&
SAMPLE
TI0
TI1
TI2
INPUT
STAGE
SAM_TRG
position
detect
WRITE
TIMING
data
update
PPG
OUTPUT
STAGE
T1_OC5
T1_OC4
T1_OC3
T1_OC2
T1_OC1
T1_OC0
图 15-1 Timer1 内部结构
REV_2.8
165
www.fortiortech.com
FU6831/11/18
15.1.1
Timer 计数单元
BRS
PDIF
0
WTIF
BCCR
CNT RESET
1
clk
CLOCK
CONTROL
PSC
CEN
BCNTR
COUNTER
BOIF
clk_psc
BARR
ROPM
OPS
= x11
RCNTR
COUNTER
RUIF
RCEN
PDIF
RARR
图 15-2 时基单元
Timer1 包含一个分频器，
一个 16 位向上计数的基本定时器，一个 16 位向下计数的重载定时器。
15.2.1.1Timer clock 控制器
Timer clock 控制器用于产生基本定时器和重载定时器的计数时钟源，由预分频器对计数时钟进
行分频。预分频器基于一个由 4 位寄存器 PSC 控制的 12 位计数器，可选择 16 种分频系数，时钟
源为内部时钟。由于这个控制寄存器没有缓冲器，分频系数改变会立刻更新，所以应该在基本定时
器和重载定时器都不工作时更新分频系数。
计数器的频率可以由下式计算：
fCK_CNT=fCK_PSC/PSC
假设 MCU 时钟为 24MHZ(41.67ns)
表 15-1 寄存器 PSC 不同值对应的时钟频率
PSC
系数(16进制)
CLK(HZ)
PSC
系数(16进制)
CLK(HZ)
0000
0x1
24M
1000
0x100
93.75K
0001
0x2
12M
1001
0x200
46.875K
0010
0x4
6M
1010
0x400
23.4375K
0011
0x8
3M
1011
0x600
15.625K
0100
0x10
1.5M
1100
0x800
11.71875K
0101
0x20
750K
1101
0xa00
9.375K
0110
0x40
375K
1110
0xc00
7.8125K
0111
0x80
187.5K
1111
0xe00
6.6964K
15.2.1.2 基本定时器
REV_2.8
166
www.fortiortech.com
FU6831/11/18
基本定时器包含一个 16 位向上计数的计数器，当计数值 TIM1_BCNTR 等于 TIM1_BARR，产
生上溢事件，基本定时器上溢中断标记 BOIF 置一，同时 TIM1_BCNTR 清零重新开始计数。
TIM1_CR2 寄存器的 BRS 选择计数器的事件复位源来自位置检测事件还是写入时序事件，当事件复
位信号产生，当前的计数值 TIM1_BCNTR 存进 TIM1_BCCR 寄存器，同时 TIM1_BCNTR 清零重
新开始计数。
TIM1_BCNTR
overflow
TIM1_BARR
TIM1_BCCR
0
t
CNT reset by
PDIF/WTIF
图 15-3 基本定时器计数波形图
TIM1_BARR 寄存器的值是立刻作用于计数器，所以应该在基本定时器停止工作的时候更新寄
存器。只有当计数值 TIM1_BCNTR 等于 TIM1_BARR，才会产生上溢事件，假如 TIM1_BCNTR 大
于 TIM1_BARR，TIM1_BCNTR 会计数到 0XFFFF 后再从 0 开始计数，因此，在寄存器复初始值时
要注意 TIM1_BCNTR 不能大于 TIM1_BARR。
15.2.1.3 重载定时器
重载定时器包含一个 16 位向下计数的计数器，当计数值 TIM1_RCNTR 计数到 0，产生下溢事
件，重载定时器下溢中断标记 RUIF 置一，同时 TIM1_RCNTR 重载 TIM1_RARR 寄存器的值。当
TIM1_CR1 寄存器的 ROPM 为一，即开启了单次模式，重载定时器只启动一次，当 TIM1_RCNTR
计数到 0，产生下溢事件，TIM1_RCNTR 重载 TIM1_RARR 寄存器的值，然后硬件自动将 TIM1_CR1
寄存器的 T1RCEN 清零。
TIM1_RCNTR
TIM1_RARR
0
t
underflow
图 15-4 重载定时器计数波形图
TIM1_CR1 寄存器的 T1RCEN 可以软件写以外，也可以配置 TIM1_CR3 寄存器的 OPS 等于
011/111，当位置检测事件发生，T1RCEN 会硬件置一。
REV_2.8
167
www.fortiortech.com
FU6831/11/18
15.1.2
输入滤波和采样
SAM_TRG from TIM2
0
TIx_0 from GPIO
TIx_1 from CMP
0
0
CMP_SAM_EN
INMx
TIx
1
FILTER
1
TIS
ENABLE
1
SAMPLE
IEEx
INCx
图 15-5 输入信号滤波和采样原理图
TIM1_CR2 寄存器的 TIS 选择输入源来自比较器还是 GPIO，输入可选择是否进行噪声滤波，
然后选择是否采样，TIM1_CR0 寄存器的 IEE2/IEE1/IEE0=1 使能输入检测，否则 TI2/TI1/TI0 输入
恒为无效电平。
15.1.2.1
滤波
CLK
INMx
01
00
滤波前
滤波后
4clk
8clk
4clk
图 15-6 滤波模块时序图
滤波电路根据 TIM1_CR2 寄存器的 TIx 可选择滤除脉宽为 4/8/16/32 时钟周期的输入噪声。使
能滤波功能，滤波后的信号会比滤波前的信号大概延迟 4~5/8~9/16~17/32~33 时钟周期。
15.1.2.2
采样
PPG
原始输入
噪声叠加
SAM_TRG
采样后
delay
图 15-7 采样模块时序图
采样电路主要应用于无 HALL 6 步/12 步的电机控制，在无 HALL 电机控制模式下，TI2/TI1/TI0
输入来源于比较器，由于比较器的输出有可能受到外围驱动电路 MOS 开关的干扰，从而带有 PPG
信号的干扰噪声。采样电路的采样点来自于 TIMER2，通过软件配置 TIM2_CMTR 寄存器，可以实
现在 PPG 周期信号的任意位置对输入信号进行采样，从而消除噪声。使能采样功能，会导致信号存
在不确定的延迟，延迟范围为 0 到采样周期。
REV_2.8
168
www.fortiortech.com
FU6831/11/18
15.1.3
位置检测事件
CMPE
‘1’
RDA
1
MATCH
{TI2,TI1,TI0}
0
TI0
PDIF
EDGE
DETECTOR
TI1
TI2
CPE
图 15-8 位置检测原理框图
位置检测事件可由以下两种事件产生，位置检测中断标记 PDIF 置一：通过检测输入（TI2/TI1/TI0）
的有效沿或者输入（TI2/TI1/TI0）和 RDA[2：0]因输入（TI2/TI1/TI0）的有效沿触发而产生匹配。
CMPE
CPE
10
01
00
11
TI2
TI1
TI0
position
detect
不检测
下降沿检测
上升沿检测
双沿检测
图 15-9 CMPE=0 位置检测时序图
TIM1_CR1 寄存器的 CPME 为 0 时，TIM1_CR0 寄存器的 CPE 决定输入的有效沿（不检测/
上升沿/下降沿/双沿），当输入（TI2/TI1/TI0）的有效沿到来，位置检测事件产生。
CMPE
CPE
RDA
11
100
101
010
001
TI2
TI1
TI0
position
detect
图 15-10 CMPE=1 位置检测时序图
TIM1_CR1 寄存器的 CPME 为 1 时，TIM1_CR0 寄存器的 CPE 决定输入的有效沿（不检测/
上升沿/下降沿/双沿），当输入（TI2/TI1/TI0）的有效沿到来，TI2/TI1/TI0 电平发生变化，与 RDA[2：
0]的值匹配时，位置检测事件产生。
REV_2.8
169
www.fortiortech.com
FU6831/11/18
15.1.4
写入时序事件
OPS
TIM1_BDRL wr signal
preload timer underflow
000
001
WTIF
PDIF
010
DBR
011
100
DR
OPM
101
110
111
图 15-11 写入时序框图
写入时序事件根据 TIM1_CR3 寄存器的 OPS 决定事件产生来源，写入时序事件产生后，写入
时序中断标记 WTIF 置一，同时 TIM1_DBRH/TIM1_DBRL 的值装载到 TIM1_DRH/TIM1_DRL。
15.1.5
输出
TIMER1
具 有
6
个 输 出 ， TIM1_OC0/TIM1_OC1 、 TIM1_OC2/TIM1_OC3 、
TIM1_OC4/TIM1_OC5 是 TIMER1 的三对互补输出，支持死区插入。原始输出信号 PPG 由 TIMER2
产生，配置 TIM1_CR1 寄存器的 WTS 选择数据更新后输出与 PPG 信号边沿的同步关系，PPG 信
号边沿同步能够防止短脉冲干扰。死区模块输出一组插入死区的互补 PPG 信号。
REV_2.8
170
www.fortiortech.com
FU6831/11/18
PPG from TIM2
‘0’ 00
01
‘0’ 10
PPG_dt
11
DEAD
ZONE PPG_dtn
EDGE
SYNCHRONIZATION
DTR
WTS
‘0’ 00
‘0’ 01
10
11
{OCM1[0],OCM0[0]}/
{OCM3[0],OCM2[0]}/
{OCM5[0],OCM4[0]}
0
T1_OC0/2/4
1
OCM0[1]/
OCM2[1]/
OCM4[1]
0
T1_OC1/3/5
1
OCM1[1]/
OCM3[1]/
OCM5[1]
图 15-12 输出框图
对于输出，通过配置 TIM1_DRH/TIM1_DRL 寄存器的 OCMx[0]，可以选择输出模式为无效电
平，原始输出 PPG 信号或者插入死区的互补输出。TIM1_DRH/TIM1_DRL 寄存器的 OCMx[1]配置
输出的极性。例如，配置 OCM1[0]=1，OCM0[0]=0，OCM1[1]=0，则 T1_OC1=PPG，不再是互补
输出。
15.1.5.1
PPG 边沿同步
为了避免在输出模式改变的时候可能出现短脉冲的情况，可以通过对 PPG 信号进行边沿同步。
通过配置 TIM1_CR1 寄存器的 WTS 可选择 PPG 信号上升沿、下降沿、双沿同步或者不同步。
REV_2.8
171
www.fortiortech.com
FU6831/11/18
PPG
case0
WTS=00
WTS=01
WTS=10
WTS=11
case1
WTS=00
WTS=01
WTS=10
WTS=11
case2
WTS=00
WTS=01
WTS=10
WTS=11
case3
WTS=00
WTS=01
WTS=10
WTS=11
case4
WTS=00
WTS=01
WTS=10
WTS=11
case5
WTS=00
WTS=01
WTS=10
WTS=11
glitch
glitch
glitch
glitch
TIM1_DRH/TIM1_DRL
update
TIM1_DRH/TIM1_DRL
update
图 15-13 PPG 边沿同步时序图
15.1.5.2
死区输出
对于互补的 PPG 信号，如果 TIM1_DTR 寄存器不等于 0，就使能了死区插入。当 PPG 上升沿
发生时，PPG_dt 的实际输出高电平比 PPG 的上升沿延迟 TIM1_DTR 设定的时间；当 PPG 下降沿
发生时，PPG_dtn 的实际输出高电平比 PPG 的下降沿延迟 TIM1_DTR 设定的时间。如果延迟时间
大于实际输出的脉宽，那么对应的通道脉宽不延迟，相反的通道脉宽不产生。
PPG
PPG_dt
PPG_dtn
tdelay
tdelay
tdelay
tdelay
图 15-14 带死区插入的互补输出
REV_2.8
172
www.fortiortech.com
FU6831/11/18
PPG
PPG_dt
PPG_dtn
图 15-15 死区时间大于负电平
PPG
PPG_dt
PPG_dtn
图 15-16 死区时间大于正电平
Timer1 中断
15.1.6
Timer 有 5 个中断请求源：
9.
基本定时器的上溢中断
10. 重载定时器的下溢中断
11. 位置检测中断
12. 数据更新中断
13. 比较中断
配置 TIM1_IER 对应的中断使能位可以使能对应的中断请求。
BOIF
BOIE
RUIF
RUIE
tim1_intr
WTIF
WTIE
PDIF
PDIE
CPIF
CPIE
图 15-17TIMER1 中断源
15.2
Timer1 寄存器
15.2.1
TIM1_CR0（0x4068）
表 15-2 TIM1_CR0（0x4068）
位
7
6
5
CPE
名称
4
3
2
1
0
INC2
INC1
INC0
IEE2
IEE1
IEE0
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
REV_2.8
173
www.fortiortech.com
FU6831/11/18
字段
名称
描述
TI0/TI1/TI2输入沿极性选择
这些位用于选择位置检测用的输入沿的极性，位置检测根据设定到这
些位的输入沿极性来触发。
[7:6]
CPE
00：不检测
01：上升沿检测
10：下降沿检测
11：双沿检测
[5]
INC2
参考INC0描述
[4]
INC1
参考INC0描述
TI0输入噪声滤波使能
滤波的噪声脉宽根据TIM1_CR2的INM0[1:0]决定
[3]
INC0
0：滤波不使能
1：滤波使能
注：使能滤波功能后，假如内部时钟停止后，输入变为无效
[2]
IEE2
[1]
IEE1
TI2输入使能
参考IEE0描述
TI1输入使能
参考IEE0描述
TI0 输入检测使能
[0]
0：禁止TI0 输入检测
IEE0
1：使能TI0 输入检测
注：设置该位前应该先设置TIM1_CR1寄存器的CMPE为0
15.2.2
TIM1_CR1（0x4069）
表 15-3 TIM1_CR1（0x4069）
位
7
6
5
4
3
2
0
名称
T1RCEN
ROPM
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
[7]
T1RCEN
WTS
1
CPD
CMPE
描述
重载定时器的计数器使能
0：禁止计数器
1：使能计数器
重载定时器单脉冲模式
[6]
ROPM
0：在重载定时器发生下溢事件时，计数器不停止；
1：在重载定时器发生下溢事件时，清除 T1RCEN 时，计数器停止。
PPG同步边沿选择
[5:4]
WTS
这些位用于选择与写入时序同步的PPG信号的下个同步边沿。
00：不同步
REV_2.8
174
www.fortiortech.com
FU6831/11/18
01：上升沿同步
10：下降沿同步
11：双沿同步
注：如果设置来自TIM2的PPG为强制0或1，需将WTS设置为00，否则可能因为
PPG没有沿变化而使得输出无法强制为0或1
比较位
[3:1]
CPD
这些位用于与输出数据TIM1_DRH寄存器的RDA[2:0]进行比较，该位的值和
RDA[2:0]的值匹配时，比较中断标志(CPIF) 置“1”。
位置检测比较使能位
[0]
CMPE
该位用于使能位置检测的比较操作
0：禁止位置检测比较
1：使能位置检测比较
15.2.3
TIM1_CR2（0x406A）
表 15-4 TIM1_CR2（0x406A）
位
7
6
5
4
3
2
0
名称
BRS
TIS
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
INM2
1
INM1
INM0
描述
基本定时器复位源选择
[7]
BRS
0：写入时序复位
1：位置检测复位
输入源（TI0/TI1/TI2）选择
[6]
TIS
0：比较器（CMP0/CMP1/CMP2）的输出作为输入
1：GPIO（P1_4/P1_6/P2_1）作为出入
[5:4]
INM2
[3:2]
INM1
TI2噪声脉宽选择
参考INM0描述
TI1噪声脉宽选择
参考INM0描述
TI0噪声脉宽选择，当噪声的脉宽小于设定值，噪声会被滤除。假设MCU时钟为
24MHZ(41.67ns)
[1:0]
INM0
00：4个时钟周期，4 x 47.67ns
01：8个时钟周期，8 x 47.67ns
10：16个时钟周期，16 x 47.67ns
11：32个时钟周期，32 x 47.67ns
REV_2.8
175
www.fortiortech.com
FU6831/11/18
15.2.4
TIM1_CR3（0x406B）
表 15-5 TIM1_CR3（0x406B）
位
7
6
5
4
3
2
PSC
名称
1
0
OPS
T1BCEN
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
定时器时钟分频选择
这些位用于对MCU时钟进行N分频作为基本定时器和重载定时器的计数时钟，假
设MCU时钟为24MHZ(41.67ns)
[7:4]
PSC
0000:0x1（24MHZ）
0001:0x2（12MHZ）
0010:0x4 （6MHZ）
0011:0x8（3MHZ）
0100:0x10（1.5MHZ）
0101:0x20（750KHZ）
0110:0x40 （375KHZ）
0111:0x80（187.5KHZ）
1000:0x100（93.75KHZ）
1001:0x200 （46.875KHZ）
1010:0x400（23.4375KHZ） 1011:0x600（15.625KHZ）
1100:0x800（11.71875KHZ） 1101:0xa00 （9.375KHZ）
1110:0xc00（7.8125KHZ）
1111:0xe00（6.6964KHZ）
数据传输方式选择
这些位用于选择TIM1_DBRH/TIM1_DBRL寄存器写入TIM1_DRH/TIM1_DRL寄
存器的传输方式
000：软件写TIM1_DBRH/TIM1_DBRL触发数据传输
001：16位重载定时器的下溢触发数据传输
010：位置检测输入触发数据传输
[3:1]
OPS
011：16位重载定时器的下溢触发数据传输，同时位置检测输入会使16位重载定
时器启动
100：16位重载定时器的下溢或者位置检测输入触发数据传输
101：16位重载定时器的下溢或者位置检测输入单次触发数据传输
110：位置检测输入单次触发数据传输
111：16位重载定时器的下溢单次触发数据传输，同时位置检测输入会使16位重
载定时器启动
基本定时器的计数器使能
[0]
T1BCEN
0：禁止计数器
1：使能计数器
15.2.5
TIM1_IER（0x406C）
表 15-6 TIM1_IER（0x406C）
位
7
6
5
4
RSV
名称
3
2
1
0
BOIE
RUIE
WTIE
PDIE
CPIE
类型
R
R
R
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
REV_2.8
176
www.fortiortech.com
FU6831/11/18
字段
名称
描述
[7:5]
RSV
保留位
基本定时器上溢中断使能
[4]
BOIE
0: 禁止上溢中断
1: 使能上溢中断
重载定时器下溢中断使能
[3]
RUIE
0: 禁止重载定时器下溢中断
1: 使能重载定时器下溢中断
写入时序中断使能
[2]
WTIE
0: 禁止写入时序中断
1: 使能写入时序中断
位置检测中断使能
[1]
PDIE
0: 禁止位置检测中断
1: 使能位置检测中断
比较中断使能
[0]
CPIE
0: 禁止比较中断
1: 使能比较中断
15.2.6
TIM1_SR（0x406D）
表 15-7 TIM1_SR（0x406D）
位
7
6
5
4
RSV
名称
3
2
1
0
BOIF
RUIF
WTIF
PDIF
CPIF
类型
R
R
R
R/W0
R/W0
R/W0
R/W0
R/W0
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7:5]
RSV
保留位
基本定时器上溢中断标记
当基本定时器向上计数，当TIM1_CNTR寄存器的值与TIM1_ARR寄存器的值比
[4]
BOIF
较匹配时，即发生上溢事件，TIM1_CNTR清零，该位由硬件置1，它由软件清0。
0：无事件发生；
1：上溢事件发生。
重载定时器下溢中断标记
重载定时器向下计数，当定时器TIM1_RCNTR寄存器的值等于0时，即发生下溢
[3]
RUIF
事件，TIM1_RCNTR重载TIM1_RARR寄存器的值，该位由硬件置1，它由软件
清0。
0：无事件发生；
1：下溢事件发生。
[2]
REV_2.8
WTIF
写入时序中断标记
当TIM1_DBRH/TIM1_DBRL寄存器传输到TIM1_DRH/TIM1_DRL寄存器，该位
177
www.fortiortech.com
FU6831/11/18
由硬件置1，它由软件清0。
0：无事件发生；
1：写入时序发生。
位置检测中断标记
当产生位置检测事件时该位由硬件置1。它由软件清0。以下情况会触发位置检测
事件：
--当TIM1_CR1寄存器的CMPE=1，输入（TI2,TI1,TI0）的值与RDA[2:0]的值匹
[1]
PDIF
配，同时根据TIM1_CR0的CPE检测到输入边沿的到来
--当TIM1_CR1寄存器的CMPE=0，根据TIM1_CR0的CPE检测到输入边沿的到
来
0：无事件发生；
1：位置检测事件发生。
比较中断标记
[0]
CPIF
当RDA[2:0]与CPD[2:0]匹配时该位由硬件置1，它由软件清0。
0：无匹配发生；
1：RDA[2:0]与CPD[2:0]的值匹配。
15.2.7
TIM1_DRH（0x406E）
表 15-8 TIM1_DRH（0x406E）
位
7
6
5
4
3
2
RDA
1
0
名称
RSV
类型
R
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7]
RSV
保留位
OCM5
OCM4
位置检测和CPD比较匹配值
软件设置RDA[2:0]的值，用于产生位置检测中断和CPD比较中断
[6:4]
RDA
--当TIM1_CR1寄存器的CMPE=1，输入（TI2,TI1,TI0）的值与RDA[2:0]的值匹
配，同时根据TIM1_CR0的CPE检测到输入边沿的到来，产生位置比较中断
--当RDA[2:0]与CPD[2:0]匹配时，产生比较中断
[3:2]
OCM5
[1:0]
OCM4
15.2.8
通道5输出(T1_OC5)模式
参考OCM1描述，T0_OC4和T0_OC5为互补通道
通道4输出(T1_OC4)模式
参考OCM0描述，T0_OC4和T0_OC5为互补通道
TIM1_DRL（0x406F）
表 15-9 TIM1_DRL（0x406F）
位
7
6
5
4
OCM3
名称
3
2
OCM2
1
0
OCM1
OCM0
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
REV_2.8
178
www.fortiortech.com
FU6831/11/18
字段
名称
描述
[7:6]
OCM3
[5:4]
OCM2
通道3输出(T1_OC3)模式
参考OCM1描述，T0_OC2和T0_OC3为互补通道
通道2输出(T1_OC2)模式
参考OCM0描述，T0_OC2和T0_OC3为互补通道
通道1输出(T1_OC1) 输出极性
[3]
OCM1[1]
0：T0_OC1高电平有效
1：T0_OC1低电平有效
通道1输出(T1_OC1) 输出使能
0：关闭–禁止T0_OC1输出
[2]
OCM1[0]
1：开启–使能T0_OC1输出
注：当OCM0[0]和OCM1[0]同时为1，T0_OC0和T0_OC1互补输出，同时T0_OC0
和T0_OC1的输出自动插入死区。
通道0输出(T1_OC0) 输出极性
[1]
OCM0[1]
0：T0_OC0高电平有效
1：T0_OC0低电平有效
通道0输出(T1_OC0) 输出使能
0：关闭–禁止T0_OC0输出
[0]
OCM0[0]
1：开启–使能T0_OC0输出
注：当OCM0[0]和OCM1[0]同时为1，T0_OC0和T0_OC1互补输出，同时T0_OC0
和T0_OC1的输出自动插入死区。
15.2.9
TIM1_DBRH/TIM1_DBRL(0x4070，0x4071)
TIM1_DBRH/TIM1_DBRL 中存储的是有待更新到 TIM1_DRH/TIM1_DRL 中的数据，寄存器定
义与 TIM1_DRH/TIM1_DRL 完全相同。
15.2.10
TIM1_BCCR（0x4072，0x4073）
表 15-10 TIM1_BCCRH（0x4072）
位
7
6
5
4
3
2
1
0
TIM1_BCCRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 15-11 TIM1_BCCRL（0x4073）
位
7
6
5
4
3
2
1
0
TIM1_BCCRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[15:0]
TIM1_BCCR
捕获基本定时器计数值
REV_2.8
179
www.fortiortech.com
FU6831/11/18
当基本定时器因为位置检测事件或者写入时序事件复位时，将复位前
的计数值存至CCR寄存器。
15.2.11
TIM1_RARR（0x4074，0x4075）
表 15-12 TIM1_RARRH（0x4074）
位
7
6
5
4
3
2
1
0
TIM1_RARRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 15-13 TIM1_RARRL（0x4075）
位
7
6
5
4
3
2
1
0
TIM1_RARRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
[15:0]
TIM1_RARR
15.2.12
描述
重载定时器的自动重载值
当重载定时器发生下溢中断，就将计数器的值重载为RARR的值
TIM1_RCNTR（0x4076，0x4077）
表 15-14 TIM1_RCNTRH（0x4076）
位
7
6
5
4
3
2
1
0
TIM1_RCNTRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 15-15 TIM1_RCNTRL（0x4077）
位
7
6
5
4
3
2
1
0
TIM1_RCNTRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[15:0]
TIM1_RCNTR
重载定时器的计数值
15.2.13
TIM1_BCNTR（0x407A，0x407B）
表 15-16 TIM1_BCNTRH（0x407A）
位
7
6
5
4
3
2
1
0
TIM1_BCNTRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
REV_2.8
180
www.fortiortech.com
FU6831/11/18
表 15-17 TIM1_BCNTRL（0x407B）
位
7
6
5
4
3
2
1
0
TIM1_BCNTRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[15:0]
TIM1_BCNTR
基本定时器的计数值
15.2.14
TIM1_BARR（0x4078，0x4079）
表 15-18 TIM1_BARRH（0x4078）
位
7
6
5
4
3
2
1
0
TIM1_BARRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 15-19 TIM1_BARRL（0x4079）
位
7
6
5
4
3
2
1
0
TIM1_BARRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
基本定时器的自动重载值
[15:0]
TIM1_BARR
当基本定时器的计数值等于BARR寄存器的值，即发生上溢中断，同
时计数器的值置为0
15.2.15
TIM1_DTR（0x4064）
表 15-20 TIM1_DTR（0x4064）
位
7
6
5
4
3
2
1
0
TIM1_DTR
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
Deadtime（死区时间）
DTR为插入互补输出之间的死区持续时间。假设MCU时钟为
[7:0]
TIM1_DTR
24MHZ(41.67ns)
DT= (DTR+1) x 41.67ns
注：当DTR=0，不插入死区
REV_2.8
181
www.fortiortech.com
FU6831/11/18
16
Capture timer(TIM2/TIM3/TIM4/TIM5)
16.1
Capture timer 操作说明
Capture timer 共有输出、输入 timer 和输入 counter 三种模式：
1.
输出模式：产生输出波形（PWM, one-pulse mode）
2.
输入 timer 模式：检测输入 PWM 的高低电平持续时间，可用于算出 PWM 占空比
3.
输入 counter 模式：检测输入规定的 PWM 个数所需的时间
Capture timer 主要包括：
1.
3-bit 可编程分频器对基本计数器的计数时钟进行分频
2.
16 位向上计数的基本计数器，计数时钟源为时钟控制器的输出
3.
输入 counter 模式专用的 16 位向上计数的专用计数器，计数时钟源为外部输入信号的
有效沿
4.
输入滤波模块
5.
边沿检测模块
6.
输出模块产生 PWM、单次比较输出
7.
中断事件产生
8.
TIMER2 输出模式下输出信号给 TIMER1 作 PPG 信号，可输出 ADC 触发信号和比较
器采样信号。
16.1.1
Capture timer 时钟控制器
时钟控制器用于产生基本定时器和重载定时器的计数时钟源，由预分频器对计数时钟进行分频。
预分频器基于一个由 3 位寄存器 PSC 控制的 8 位计数器，可选择 8 种分频系数，时钟源为内部时
钟。由于这个控制寄存器没有缓冲器，分频系数改变会立刻更新，所以应该在基本定时器和重载定
时器都不工作时更新分频系数。
计数器的频率可以由下式计算：
fCK_CNT=fCK_PSC/TxPSC
假设 MCU 时钟为 24MHZ(41.67ns)
表 16-1 寄存器 TxPSC 不同的值对应不同的时钟频率
TxPSC
系数(16进制)
CLK(HZ)
000
0x1
24M
001
0x2
12M
010
0x4
6M
011
0x8
3M
100
0x10
1.5M
101
0x20
750K
110
0x40
375K
111
0x80
187.5K
REV_2.8
182
www.fortiortech.com
FU6831/11/18
16.1.2
输出模式
TxARR
TxOPM
clk
TxPSC
CLOCK
CONTROL
TxCEN
TxDR
= CNTR
TxOCM
TxIR
COUNTER
clk_psc
‘0’
‘1’
oc
ocn
00
01
10
11
timx_oc
TxIF
图 16-1 输出模式原理框图
输出模式根据配置 IMx_CR0 寄存器的 Tx_OCM 和比较结果产生输出信号，同时产生相应中断。
16.2.2.1 强制输出模式
配置 TIMx_CR0 寄存器的 Tx_OCM= 00，输出比较信号强置为无效状态，即 TIMx_OC 始终为
低电平；配置 TIMx_CR0 寄存器的 Tx_OCM= 01，输出比较信号强置为有效状态，即 TIMx_OC 始
终为高电平；强制输出模式下，TIMx_DR 寄存器与计数值 TIMx_CNTR 仍然会进行比较，在比较匹
配发生时配置相关标志和产生中断。
16.2.2.2PWM 模式
PWM 模 式 根 据 TIMx_ARR 决 定 PWM 周 期 ， TIMx_DR 决 定 占 空 比 ， 占 空 比
=TIMx_DR/TIMx_ARR x 100%。配置 TIMx_CR0 寄存器的 Tx_OCM= 10，输出根据 TIMx_DR 寄
存器和数值 TIMx_CNTR 的比较结果（TIMx_CNTR≤TIMx_DR）输出低电平，反之输出高电平。配
置 TIMx_CR0 寄存器的 Tx_OCM= 11，输出根据 TIMx_DR 寄存器和数值 TIMx_CNTR 的比较结果
（TIMx_CNTR≤TIMx_DR）输出高电平，反之输出低电平。
16.2.2.3 中断事件
a) 当 TIMx_CNTR = TIMx_DR，产生比较匹配事件，中断标记 TIMx_CR1 寄存器的 IR 置一，
计数器接着计数；
b) 当 TIMx_CNTR = TIMx_ARR，产生上溢事件，中断标记 TIMx_CR1 寄存器的 IF 置一，计
数器清零，根据 TIMx_CR0 寄存器的 TxOPM 是否重新计数，TxOPM=1，停止计数；TxOPM=0，
重新计数。
REV_2.8
183
www.fortiortech.com
FU6831/11/18
TIMx_CNTR
0000
0001
103B
0002
103C
TIMx_DR
103C
TIMx_ARR
3002
3000
103D
3001
0000
0001
TIMx_OC
(TxOCM=00)
TIMx_OC
(TxOCM=01)
TIMx_OC
(TxOCM=10)
TIMx_OC
(TxOCM=11)
TxIR
TxIF
overflow
match
图 16-2 输出模式输出波形
16.2.2.4Timer2 的 ADC 触发和比较器采样功能
ADTR
= CNTR
ADC_TRG to ADC CH4
COUNTER
CMTR
= CNTR
SAM_TRG to TIM1
图 16-3 TIMER2 的 ADC 触发和比较器采样功能
ADC 触发功能是在控制电机的过程中对母线电流（ADC 的通道 4）进行自动采样。设置
ADC_CFG 寄存器的 AD_TRIG_EN=1，即使能 ADC 触发功能，设置 TIM2_ADTR 寄存器的值，当
计数值 TIM2_CNTR 等于 TIM2_ADTR 时，产生触发信号，对 ADC 的通道 4 进行采样，采样数据
存放在 ADC4_DR 寄存器。配置 ADC_CFG 寄存器的 AD_TRIG_IE=1，使能 ADC 触发中断功能，
当中断事件发生，中断标记 AD_TRIG_IF 硬件置一，中断标记可软件写零清零。
比 较 器 采 样 功 能 是 在 无 感 BLDC 控 制 电 机 的 过 程 中 对 U,V,W 的 反 电 动 势 （ 即 比 较 器
CMP0,CMP1,CMP2）进行采样。设置 CMP_CR2 寄存器的 CMPSAME=1，即使能比较器采样功能，
设置 TIM2_CMTR 寄存器的值，当计数值 TIM2_CNTR 等于 TIM2_CMTR 时，产生采样信号，对
CMP0,CMP1,CMP2 进行采样。
16.1.3
输入信号滤波和边沿检测
TxFE
0
TI from GPIO
FILTER
1
TI_NEG
EDGE ↓
DETECTOR TI_POS
↑
图 16-4 输入信号滤波和边沿检测框图
REV_2.8
184
www.fortiortech.com
FU6831/11/18
Timer 的输入信号 TI 来自 GPIO，输入可选择是否进行噪声滤波，边沿检测模块检测输入的上
升沿和下降沿供下一模块使用。
CLK
滤波前
滤波后
4clk
4clk
4clk
图 16-5 滤波模块时序图
滤波电路固定滤除脉宽为 4 时钟周期的输入噪声。配置 TIMx_CR1 寄存器的 Tx_FE = 1，即使
能滤波功能，滤波后的信号会比滤波前的信号大概延迟 4~5 时钟周期。
16.1.4
输入 timer 模式
TxDR
TxFE
TI from GPIO
1
FILTER
TxIP
TI_NEG
EDGE ↓
DETECTOR TI_POS
↑
0
TxOPM
clk
CLOCK
CONTROL
TxPSC
TxARR
CNTR
TxIR
TxIF
COUNTER
TxCEN
clk_psc
图 16-6 输入 timer 模式原理框图
输入 timer 模式检测 PWM 信号高电平和一个周期的时长，分别将计数值 TIMx_CNTR 存在
TIMx_DR 和 TIMx_ARR；输入信号可选择是否滤波；
TI
TI_NEG
TI_POS
TIMx_CNTR
XXXX
0000
0001
103B
103C
0000
TIMx_DR
103D
3000
3001
0000
103C
0000
TIMx_ARR
0001
3001
TxIR
TxIP
H level
start
H level
detect
period
detect
图 16-7 输入 timer 模式时序图
配置 TIMx_CR1 寄存器的 TxCEN = 1，即使能计数器，计数器向上计数，当 timer 检测到输入
的第一个上升沿时（下降沿无效），TIMx_CNTR 清零并重新计数；
当检测到输入的下降沿时，即输入的高电平检测完毕，此时将 TIMx_CNTR 的值存进 TIMx_DR，
REV_2.8
185
www.fortiortech.com
FU6831/11/18
同时中断标记 TIMx_CR1 寄存器的 IR 置一，TIMx_CNTR 接着向上计数；
当检测到输入的第二个上升沿时，当检测到输入的一个 PWM 周期时，此时将 TIMx_CNTR 的
值存进 TIMx_ARR，同时中断标记 TIMx_CR1 寄存器的 IP 置一，TIMx_CNTR 清零，根据 TIMx_CR0
寄存器的 TxOPM 是否重新计数，TxOPM=1，停止计数；TxOPM=0，重新计数。
当 timer 尚未检测到输入的第二个上升沿，计数值 TIMx_CNTR 达到 0xFFFF，发生上溢事件，
中断标记 TIMx_CR1 寄存器的 IF 置一，TIMx_CNTR 清零，根据 TIMx_CR0 寄存器的 TxOPM 是否
重新计数，TxOPM=1，停止计数；TxOPM=0，重新计数。
16.1.5
输入 counter 模式
TxFE
TI_NEG
EDGE ↓
DETECTOR TI_POS
↑
0
TI from GPIO
FILTER
TxCES
1
0
1
COUNTER
TxDR
TxOPM
clk
CLOCK
CONTROL
TxPSC
= CCNTR
TxIP
CNTR
TxCEN
COUNTER
TxIF
clk_psc
TxARR
图 16-8 输入 counter 模式原理框图
输入 counter 模式检测输入规定的 PWM 个数所需的时长，将基本计数器的计数值 TIMx_CNTR
存进 TIMx_ARR；输入信号可选择是否滤波；配置 TIMx_CR0 寄存器的 Tx_CES=1，输入信号的上
升沿作为专用计数器的计数有效边沿，反之输入信号的下降沿作为有效沿。
TI
TI_POS
CCNTR
TIMx_CNTR
0000 0001 0002
0003 0004 0005 0006
0008
0009
0000
0001
0000 1 2 3 4 5 6 7 8 9 A B C D E F 10 11 12 13 14 15 16 0 1 2 3 4
000A
TIMx_DR
TIMx_ARR
0007
0000
0016
TxIP
match
图 16-9 输入 counter 模式时序图
配置 TIMx_CR1 寄存器的 TxCEN = 1，即使能计数器，计数器向上计数，当 timer 检测到输入
的第一个有效沿时，TIMx_CNTR 清零并重新计数；
每当 timer 检测有效沿，专用计数器的计数值 CCNTR 加一；TIMx_DR 设定检测 PWM 个数的
目标值，当专用计数器的计数值达到目标值，将基本计数器的计数值 TIMx_CNTR 存进 TIMx_ARR，
同时中断标记 TIMx_CR1 寄存器的 IP 置一，TIMx_CNTR 和 CCNTR 清零，根据 TIMx_CR0 寄存
REV_2.8
186
www.fortiortech.com
FU6831/11/18
器的 TxOPM 是否重新计数，TxOPM=1，停止计数；TxOPM=0，重新计数。
当检测输入的 PWM 个数尚未达到目标值，计数值 TIMx_CNTR 已经达到 0xFFFF，发生上溢
事件，中断标记 TIMx_CR1 寄存器的 IF 置一；TIMx_CNTR 清零，CCNTR 不清零，配置 TxOPM=0，
TIMx_CNTR 重零开始计数，CCNTR 接着之前数值继续计数；配置 TxOPM=1，timer 停止工作，
TIMx_CNTR 停止计数，CCNTR 清零。
16.2
Capture timer 寄存器
TIMx_CR0(0xA1/0x9C/0x9E/0x89)（x 由 2 到 5）
16.2.1
表 16-2TIMx_CR0（0xA1/0x9C/0x9E/0x89）
位
7
6
5
4
3
TxPSC
名称
2
TxOCM
1
0
TxCES
TxCTM
TxOM
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
计数器时钟分频选择
这些位用于对MCU时钟进行N分频作为基本计数器的计数时钟，假设
MCU时钟为24MHZ(41.67ns)
[7:5]
TxPSC
000:0x1（24MHZ）
001:0x2（12MHZ）
010:0x4 （6MHZ）
011:0x8（3MHZ）
100:0x10（1.5MHZ）
101:0x20（750KHZ）
110:0x40 （375KHZ）
111:0x80（187.5KHZ）
输出比较模式选择
00：强制输出 0
11：强制输出 1
[4:3]
TxOCM
10：TIMx_CNTR≤TIMx_DR，输出 0；TIMx_CNTR >TIMx_DR，输
出1
11：TIMx_CNTR≤TIMx_DR，输出 1；TIMx_CNTR>TIMx_DR，输
出0
输入counter模式下有效沿选择
[2]
TxCES
0：下降沿计数
1：上升沿计数
输入模式选择
[1]
TxCTM
0：输入timer模式
1：输入counter模式
工作模式选择
[0]
TxOM
0：输入模式
1：输出模式
REV_2.8
187
www.fortiortech.com
FU6831/11/18
TIMx_CR1(0xA9/0x9D/0x9F/0x91)（x 由 2 到 5）
16.2.2
表 16-3 TIMx_CR1（0xA9/0x9D/0x9F/0x91）
位
7
6
5
4
3
2
1
0
名称
TxIR
TxIP
TxIF
TxIDE
TxIFE
TxFE
TxOPM
TxCEN
类型
R/W0
R/W0
R/W0
R/W0
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
输出模式：比较匹配标记
当计数器值TIMx_CNTR与比较值TIMx_DR匹配时该位由硬件置1。它由软件清0。
[7]
TxIR
输入timer模式：高电平脉宽检测标记
timer检测到输入高电平脉宽（即上升沿到下降沿）
，该位由硬件置1。它由软件清0。
0：无事件发生；
1：事件发生。
输入timer模式：PWM周期检测标记
timer检测到输入一个PWM周期（即上升沿到上升沿），该位由硬件置1。它由软件
清0。
[6]
TxIP
输入counter模式：输入PWM计数匹配标记
当输入PWM的个数达到TIMx_DR的值，该位由硬件置1。它由软件清0。
0：无事件发生；
1：事件发生。
输出模式：计数器上溢标记
当计数器值TIMx_CNTR与比较值TIMx_ARR匹配时，TIMx_CNTR清零，该位由硬
件置1。它由软件清0。
输入timer模式：计数器上溢标记
Timer尚未检测到输入一个PWM周期（即上升沿到上升沿）
，而计数器的值
[5]
TxIF
TIMx_CNTR累加到0xFFFF，产生上溢事件，TIMx_CNTR清零，该位由硬件置1。
它由软件清0。
输入counter模式：基本计数器上溢标记
当输入PWM的个数尚未达到TIMx_DR的值，而基本计数器的值TIMx_CNTR累加
到0xFFFF，产生上溢事件，TIMx_CNTR清零，该位由硬件置1。它由软件清0。
0：无事件发生；
1：事件发生。
输出模式：比较匹配中断使能
输入timer模式：PWM周期检测中断使能
[4]
TxIDE
输入counter模式：输入PWM计数匹配中断使能
0: 禁止事件中断；
1: 使能事件中断
输出模式：计数器上溢中断使能
[3]
TxIFE
输入timer模式：计数器上溢中断使能
输入counter模式：基本计数器上溢中断使能
0: 禁止更新事件中断；
REV_2.8
188
www.fortiortech.com
FU6831/11/18
1: 使能更新事件中断
输入噪声滤波使能
当噪声的脉宽小于4个时钟周期，噪声会被滤除。假设MCU时钟为
[2]
TxFE
24MHZ(41.67ns)，则滤波脉宽为166.67ns
0：禁止滤波功能；
1：使能滤波功能
单次模式
下列事件发生
输出模式：计数器上溢事件
[1]
TxOPM
输入 timer 模式：PWM 周期检测或计数器上溢事件
输入 counter 模式：输入 PWM 计数匹配或基本计数器上溢事件
0：在发生更新事件时，计数器不停止；
1：在发生更新事件时，计数器停止(清除TxCEN)。
基本计数器使能
[0]
TxCEN
0：禁止计数器；
1：使能计数器
TIMx_CNTR(0xAA,0xAB/0xA2,0xA3/0x92,0x93/0x8A,0x8B)（x 由 2 到 5）
16.2.3
表 16-4 TIMx_CNTRH（0xAB/0xA3/0x93/0x8B）
位
7
6
5
4
3
2
1
0
TIMx_CNTRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 16-5TIMx_CNTRL（0xAA/0xA2/0x92/0x8A）
位
7
6
5
4
3
2
1
0
TIMx_CNTRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[15:0]
TIMx_CNTR
基本计数器的计数值
TIMx_DR(0xAC,0xAD/0XA4,0xA5/0x94,0x95/0x8C,0x8D)（x 由 2 到 5）
16.2.4
表 16-6 TIMx_DRH（0xAD/0xA5/0x95/00x8D）
位
7
6
5
4
3
2
1
0
TIMx_DRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
REV_2.8
189
www.fortiortech.com
FU6831/11/18
表 16-7TIMx_DRL（0xAC/0xA4/0x94/0x8C）
位
7
6
5
4
3
2
1
0
TIMx_DRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
输出模式：比较匹配值（软件写）
[15:0]
TIMx_DR
输入 timer 模式：检测到高电平的计数值（硬件写）
输入counter模式：输入PWM的个数（软件写）
TIMx_ARR(0xAE,0xAF/0XA6,0XA7/0x96,0x97/0x8E,0x8F)（x 由 2 到 5）
16.2.5
表 16-8 TIMx_ARRH（0xAF/0xA7/0x97/0x8F）
位
7
6
5
4
3
2
1
0
TIMx_ARRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 16-9 TIMx_ARRL（0xAE/0xA6/0x96/0x8E）
位
7
6
5
4
3
2
1
0
TIMx_ARRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
输出模式：重载值（软件写）
[15:0]
TIMx_ARR
输入 timer 模式：检测到一个 PWM 周期的计数值（硬件写）
输入counter模式：输入PWM计数匹配时基本计数器的计数值（硬件写）
TIM2_CMTR（TIMER2 独有）（0xB2，0xB3）
16.2.6
表 16-10 TIM2_CMTRH（TIMER2 独有）（0xB3）
位
7
6
5
4
3
2
1
0
TIM2_CMTRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 16-11TIM2_CMTRL（TIMER2 独有）（0xB2）
位
7
6
5
4
3
2
1
0
TIM2_CMTRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
REV_2.8
190
www.fortiortech.com
FU6831/11/18
字段
名称
描述
[15:0]
TIM2_CMTR
CMP0，CMP1，CMP2比较器采样点设置
TIM2_ADTR（TIMER2 独有）（0xB4，0xB5）
16.2.7
表 16-12 TIM2_ADTRH（TIMER2 独有）（0xB5）
7
位
6
5
4
3
2
1
0
TIM2_ADTRH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
表 16-13TIM2_ADTRL（TIMER2 独有）（0xB4）
7
位
6
5
4
3
2
1
0
TIM2_ADTRL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[15:0]
TIM2_ADTR
ITRIP电流AD通道（CH4）触发点设置
17
Watchdog timer(WDT)
17.1
17.1.1
WDT 操作说明
基本功能框图
CCFG1[5](WDTEN)
0
1
FFFC
WDT_FLAG
0
MCU_DATA_BUS
WDT_REFRESH
WDT_REFRESH
WDTREL[7:0]
{WDTREL[7:0],8'b0}
1
1
0
FFFC
WDT_FLAG
0
图 17-1 WDT 基本功能框图
REV_2.8
191
www.fortiortech.com
FU6831/11/18
基本操作说明
17.1.2
芯片内置一个 16 位看门狗计数器，工作在 LS_OSC 时钟域。
1、 上电后软件对看门狗进行初始化；
2、 然后配置 WDT_CSR[WDTEN]启动看门狗计数；
3、 看门狗从{16’h0}开始计数，计到 FFFC 时产生看门狗复位，看门狗复位持续时长为
FFFC~FFFF；
4、 之后又从{WDT_REL，8’h0}开始计数；
5、 看门狗复位产生后设置 WDT_CSR[WDTF]为 1，该标志硬件置 1，软件写 0 清 0；
6、 软件设置 WDT_CSR[WDTRF]为 1，看门狗计数器会初始化为{WDT_REL，8’h0}；
7、 看门狗在芯片进入 IDE 的暂时状态时，看门狗计数跟着暂停；
8、 看门狗复位可选择是否启动 boot。
17.2
WDT 寄存器
17.2.1
WDT_CSR（0x4026）
表 17-1 WDT_CSR（0x4026）
位
7
6
5
4
3
2
1
RSV
名称
0
WDTF
WDTRF
类型
R
R
R
R
R
R
R/W0
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7:2]
RSV
保留
[1]
WDTF
看门狗复位标志
[0]
WDTRF
17.2.2
1：初始化看门狗计数器；
0：不初始化
WDT_REL（0x4027）
表 17-2 WDT_REL（0x4027）
位
7
6
5
4
3
2
1
0
WDT_REL
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7:0]
WDT_REL
设置看门狗计数器重新置位后的值的高 8 位。
REV_2.8
192
www.fortiortech.com
FU6831/11/18
18
RTC
18.1
操作说明
基本功能框图
18.1.1
RTC0TMH[7:0]
CNT_PROC
MCU_DATA_BUS
INT_CTRL
RTC0TML[7:0]
RTC0EN
(active high)
RTC0OV/IF
INT OUT
OV/IF INT
RTC0EN
(active high)
图 18-1 基本功能框图
操作说明
18.1.2
写寄存器 RTC0TMH 和 RTC0TML，设置 RTC 计数的重载值；
设置 RTC0STA[RTC0EN]为 1，使能 RTC 计数。
18.2
RTC 寄存器
计数寄存器：RTC0TM（0x4065，0x4066）
18.2.1
表 18-1RTC0TMH（0x4065）
位
7
6
5
4
3
2
1
0
RTC0TMH
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
1
1
1
1
1
1
1
1
表 18-2RTC0TML（0x4066）
位
7
6
5
4
3
2
1
0
RTC0TML
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
1
1
1
1
1
1
1
1
字段
名称
描述
RTC 计数寄存器。
[15:0]
RTC0TM
写入后，RTC 计数器以 32768Hz 从 0 计数到 RTC0TM[15:0]后溢出，中断，并
重载为 0 继续计数。
读出值为正在计数的值，为计数瞬间值。
REV_2.8
193
www.fortiortech.com
FU6831/11/18
控制寄存器：RTC0STA（0x4067）
18.2.2
表 18-3
7
位
6
5
4
3
2
RTC0OV
1
0
名称
RTC0EN
类型
R/W
R/W
R
R
R
R
R
R
复位值
0
0
0
0
0
0
0
0
字段
名称
RSV
/ RTC0IF
描述
RTC 使能位
7
RTC0EN
0：禁止
1：使能
RTC 计时溢出/中断标志位。
当 RTCIE 为 1 时，此位溢出后将产生中断，MCU 可软件清 0 此位。
当 RTCIE 为 0 时，此位溢出后不会产生中断，但仍有标志，MCU 可读取该标志
6
RTC0OV/
后将其清 0。
RTC0IF
0：RTC 未溢出。
1：RTC 发生了溢出，软件应清 0。
注意此时若 MCU 一直未清 0，该位不会自清 0。发生 RTC 中断时，软件应该清
零此位。
5:0
RSV
19
保留位
IO
19.1
IO 操作说明
1、 端口 P0.0~P0.7，P1.0~P1.7，P2.0~P2.7，P3.0~P3.7 映射到寄存器 P0，P1，P2，P3。
2、 P0_OE,P1_OE,P2_OE,P3_OE 用于配置 P0.0~P3.7 的输出使能
3、 P0.0~P3.7 均可使能上拉电阻，配置 P0_PU,P1_PU,P2_PU,P3_PU 对应的位为一。其中
P0.0~P0.1,P1.4~P1.7，P2.1~P2.2 的上拉电阻阻值约为 4.7KΩ，其余 PAD 的上拉电阻阻值约为
50KΩ。
4、 P1.4~P1.7，P2.0~P2.7，P3.0~P3.5 可配置为模拟 PAD，配置 P1_AN,P2_AN,P3_AN 对
应的位为一。PAD 配置为模拟 PAD 后，对应 PAD 的所有数字功能配置失效，寄存器 P1，P2，P3
对应的位检测到的端口状态为 0。
5、 三相 U、V、W 输出的输出源 OCUH/OCVH/OCWH 和 OCUL/OCVL/OCWL 可以来自于
TIMER0，TIMER1 和 FOC 模块，通过配置 DRV_CTL 寄存器的 OCS 进行选择。DRV_OUT 寄存
器 的 MOE 选 择 寄 存 器 配 置 的 空 闲 电 平 （ DRV_OUT 寄 存 器 的 OISUH/OISVH/OISWH 和
OISUL/OISVL/OISWL）还是输出源 OCUH/OCVH/OCWH 和 OCUL/OCVL/OCWL 送进 DRIVER 模
REV_2.8
194
www.fortiortech.com
FU6831/11/18
块。
6、 TIM0 端口输出可以来源于 TIMER0 的通道 4 输出 T0_OC4 和空闲电平 OIS4，通过
DRV_OUT 寄存器的 MOE 选择。
7、 DRV_OUT 寄存器的 MOE 可以由软件写零和写一，当发生过流保护时硬件会自动清零。
8、 IO 优先级:
a)
对于所有复用端口，GPIO 的优先级最低
b)
P0.1：I2C > TIMER4 > GPIO
c)
P0.5：UART > SPI > GPIO
d)
P0.6：UART > SPI > GPIO
e)
P0.7：CMP > SPI > TIMER5 > GPIO
f)
对于 UART，UT1EN 优先级高于 UT0EN，即当 UT1EN/UT0EN=11，P0.6 作为 UART 的
RXD；P0.5 和 P3.4 都为 UART 的 TXD
OCS
T1_OC0
T0_OC1
FOC_OC1H
00
01
10
11
MOE
OISUH
OCUH
OCS
T1_OC2
T0_OC2
FOC_OC2H
00
01
10
11
T0_OC3
FOC_OC3H
00
01
10
11
OCVH
T0_OC1N
FOC_OC1L
00
01
10
11
OCWH
T0_OC2N
FOC_OC2L
00
01
10
11
T0_OC3N
FOC_OC3L
00
01
10
11
0
1
WH
DRIVER
OISUL
OCUL
0
1
UL
MOE
OISVL
OCVL
OCS
T1_OC5
VH
MOE
OCS
T1_OC3
0
1
MOE
OISWH
OCS
T1_OC1
UH
MOE
OISVH
OCS
T1_OC4
0
1
0
1
VL
MOE
OISWL
OCWL
0
1
WL
图 19-1 三相 U/V/W 输出配置
REV_2.8
195
www.fortiortech.com
FU6831/11/18
19.2
IO 寄存器
19.2.1
P0_OE（0xFC）
表 19-1 P0_OE（0xFC）
位
7
6
5
4
3
1
0
P0_OE
名称
类型
复位值
字段
2
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
0
0
0
名称
描述
P0.0~P0.7的数字输出使能
[7:0]
P0_OE
1：使能输出
0：禁止输出
19.2.2
P1_OE（0xFD）
表 19-2 P1_OE（0xFD）
位
7
6
5
4
3
1
0
P1_OE
名称
类型
复位值
字段
2
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
0
0
0
名称
描述
P1.0~P1.7的数字输出使能
[7:0]
P1_OE
1：使能输出
0：禁止输出
19.2.3
P2_OE（0xFE）
表 19-3 P2_OE（0xFE）
位
7
6
5
4
3
复位值
字段
1
0
P2_OE
名称
类型
2
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
0
0
0
名称
描述
P2.0~P2.7的数字输出使能
[7:0]
P2_OE
1：使能输出
0：禁止输出
REV_2.8
196
www.fortiortech.com
FU6831/11/18
19.2.4
P3_OE（0xFF）
表 19-4 P3_OE（0xFF）
位
7
6
5
4
3
2
1
0
P3_OE
名称
类型
复位值
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
0
0
0
字段
名称
[7:0]
P3_OE
描述
P3.0~P3.7的数字输出使能
1：使能输出
0：禁止输出
19.2.5
P1_AN（0x4050）
表 19-5 P1_AN（0x4050）
位
7
6
5
4
3
P1_AN
名称
2
1
0
HBMODE
RSV
ODE1
ODE0
类型
R/W
R/W
R/W
R/W
R/W
R
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
P1.7~P1.4的模拟模式使能
[7:4]
P1_AN
1：使能
0：禁止
P1.3 模式配置，与 P1_OE.3 组合决定 P1.3 的功能模式。
[3]
[2]
HBMODE
RSV
HBMODE
P1_OE.3
P1.3 模式
0
0
数字输入
0
1
数字输出
1
0
模拟模式
1
1
数字强驱动输出，输出高可提
供强驱动，输出低的驱动能力
同‘01’数字输出模式。
保留位
P0.1 的漏极开路（open drain）使能
[1]
ODE1
1：使能
0：禁止
P0.0 的漏极开路（open drain）使能
[0]
ODE0
1：使能
0：禁止
REV_2.8
197
www.fortiortech.com
FU6831/11/18
19.2.6
P2_AN（0x4051）
表 19-6 P2_AN（0x4051）
位
7
6
5
4
3
2
1
0
P2_AN
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
P2.7~P2.0的模拟模式使能
[7:0]
P2_AN
1：使能
0：禁止
19.2.7
P3_AN（0x4052）
表 19-7P3_AN（0x4052）
位
7
6
5
4
3
2
RSV
名称
1
0
P3_AN
类型
R
R
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7:6]
RSV
保留位
P3.5~P3.0的模拟模式使能
[5:0]
P3_AN
1：使能
0：禁止
19.2.8
P0_PU（0x4053）
表 19-8 P0_PU（0x4053）
位
7
6
5
4
3
2
1
0
P0_PU
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
P0.7~P0.0的上拉电阻使能
[7:0]
P0_PU
1：使能
0：禁止
REV_2.8
198
www.fortiortech.com
FU6831/11/18
19.2.9
P1_PU（0x4054）
表 19-9 P1_PU（0x4054）
位
7
6
5
4
3
2
1
0
P1_PU
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
[7:0]
P1_PU
描述
P1.7~P1.0的上拉电阻使能
1：使能
0：禁止
19.2.10
P2_PU（0x4055）
表 19-10 P2_PU（0x4055）
位
7
6
5
4
3
2
1
0
P2_PU
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
P2.7~P2.0的上拉电阻使能
[7:0]
P2_PU
1：使能
0：禁止
19.2.11
P3_PU（0x4056）
表 19-11 P3_PU（0x4056）
位
7
6
5
4
3
2
1
0
P3_PU
名称
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
P3.7~P3.0的上拉电阻使能
[7:0]
P3_PU
1：使能
0：禁止
REV_2.8
199
www.fortiortech.com
FU6831/11/18
19.2.12
DRV_CTL（0x404D）
表 19-12DRV_CTL（0x404D）
位
7
6
5
4
3
2
RSV
名称
1
OCS
0
PDRVEN
DRVOE
类型
R
R
R
R
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7:4]
RSV
保留位
OCUH/OCVH/OCWH和OCUL/OCVL/OCWL输出数据源选择
0X：TIMER1输出（T1_OC0，T1_OC1，T1_OC2，T1_OC3，T1_OC4，
T1_OC5）
[3:2]
OCS
10：TIMER0输出（T0_0C1，T0_OC1N，T0_0C2，T0_OC2N，
T0_0C3，T0_OC3N）
11：FOC 输出（FOC_OC1H，FOC_OC1L，FOC_OC2H，FOC_OC2L，
FOC_OC3H，FOC_OC3L）
Driver 使能
0：禁止
[1]
1：使能
PDRVEN
注意：只针对 Predriver 模式有作用，Predriver 模式下 PDRVEN 为 1
将打开 VBB 的 LDO,约 1mS 后电压才稳定；Gate Driver 模式不需要
此位控制。
Driver输出使能
0: 禁止
[0]
DRVOE
1：使能
注意：如果是 Predriver 模式，应先将 PDRVEN 变高 1mS 后再设置
DRVOE 为 1，以免输出端口的电平不正确。
19.2.13
DRV_OUT（0xF8）
表 19-13 DRV_OUT（0xF8）
位
7
6
5
4
3
2
1
0
名称
MOE
OIS4
OISWL
OISWH
OISVL
OISVH
OISUL
OISUH
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
主输出使能
[7]
MOE
1：主输出UVW来源于TIMER0/TIMER1/FOC模块的输出，TIM0端口
输出来源于TIMER0的通道4输出T0_OC4
REV_2.8
200
www.fortiortech.com
FU6831/11/18
0：主输出UVW来源于空闲电平OISUH/OISVH/OISWH和
OISUL/OISVL/OISWL，TIM0输出来源于空闲电平OIS4
该位用于选择三相UVW上下桥输出和输出端口TIM0的来源。当
MOE=1，输出来源于TIMER0/TIMER1/FOC的有效驱动信号驱动电
机；当MOE=0，输出无效电平关闭六个通道的MOS。该位软件置1
和清0，母线电流保护产生（见26.1.2）时，硬件自清零，关闭输出。
[6]
OIS4
[5]
OISWL
[4]
OISWH
[3]
OISVL
[2]
OISVH
[1]
OISUL
[0]
OISUH
输出端口TIM0的输出空闲电平
该位设置输出 TIM0 的空闲电平，当 MOE=0，输出该空闲电平
WL的输出空闲电平
参考 OISUH 描述
WH的输出空闲电平
参考 OISUH 描述
VL的输出空闲电平
参考 OISUH 描述
VH的输出空闲电平
参考 OISUH 描述
UL的输出空闲电平
参考 OISUH 描述
UH的输出空闲电平
该位设置输出UH的空闲电平，当MOE=0，输出空闲电平关闭对应的
MOS。
19.2.14
PH_SEL（0x404C）
表 19-14 PH_SEL（0x404C）
位
7
6
5
4
3
2
1
0
名称
RSV
UT1EN
UT0EN
T4SEL
T3SEL
T2SEL
T5SEL
T0CH4SEL
类型
R
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[7]
RSV
保留位
UART端口使能1
[6]
UT1EN
0：P0.6，P0.5 作为 GPIO 或者 SPI 的端口
1：P0.6 作为 UART 的 RXD；P0.5 作为 UART 的 TXD
UART端口使能0
0：P3.4，P3.3作为GPIO
[5]
UT0EN
1：P3.3作为UART的RXD；P3.4作为UART的TXD
注：UT1EN 优先级高于 UT0EN，当 UT1EN/UT0EN=11，P0.6 作为
UART 的 RXD；P0.5 和 P3.4 都为 UART 的 TXD；
TIMER4端口使能
[4]
T4SEL
0：P0.1作为GPIO
1：P0.1作为TIMER4的输入输出
注：I2C 的优先级高于 TIMER4，当使能 I2C，P0.1 作为 I2C 的端口
REV_2.8
201
www.fortiortech.com
FU6831/11/18
SCL
TIMER3端口使能
[3]
T3SEL
0：P1.1 作为 GPIO
1：P1.1作为TIMER3的输入输出
TIMER2端口使能
[2]
T2SEL
0：P1.0 作为 GPIO
1：P1.0作为TIMER2的输入输出
TIMER5端口使能
0：P0.7作为GPIO
[1]
1：P0.7作为TIMER5的输入输出
T5SEL
注：比较器和 SPI 的优先级高于 TIMER5，只有当 CMP_CR2 寄存器
的 CMPOE=0 并且 SPI 不使能，T5SEL=1 时，P0.7 才作为 TIMER5
的输入输出
TIMER0端口使能
[0]
0：P3.2 作为 GPI
T0CH4SEL
1：P3.2作为TIMER0的通道4输出，根据DRVOE寄存器的MOE输出有
效输出T0_OC4还是空闲电平OIS4
19.2.15
P0（0x80）/P1（0x90）/P2（0xA0）/P3（0xB0）
端口输出寄存器 P0/1/2/3 支持读写访问，RMW（read-modify-write）指令访问的是寄存器的值
（RMW 指令参见），其他指令访问的是 PORT 管脚。
表 19-15 P0/P1/P2/P3
位
7
6
5
4
3
2
1
0
名称
Px[7]
Px[6]
Px[5]
Px[4]
Px[3]
Px[2]
Px[1]
Px[0]
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
寄存器名称
功能描述
R/W
初始值
P0[7:0]
端口寄存器 0
R/W
0x00
P1[7:0]
端口寄存器 1
R/W
0x00
P2[7:0]
端口寄存器 2
R/W
0x00
P3[7:0]
端口寄存器 3
R/W
0x00
表 19-16 read modify write instructions
指令
功能描述
ANL
Logic AND
ORL
Logic OR
XRL
Logic exclusive OR
JBC
Jump if bit is set and clear
CPL
Complement bit
INC,DEC
Increment, decrement byte
REV_2.8
202
www.fortiortech.com
FU6831/11/18
DJNZ
Decrement and jump if not zero
MOV Px,y, C
Move carry bit to bit y of port x
CLR Px,y
Clear bit y of port x
SETB Px,y
Set bit y of port x
时钟与振荡器
20
芯片包含四个时钟模块：内部快时钟、内部慢时钟、外部快时钟、外部慢时钟。系统时钟只能
工作在内部快时钟或者外部快时钟，由配置寄存器选择或者程序切换；内部慢时钟用于看门狗时钟，
可配置看门狗的溢出时间；外部快时钟用于芯片外部时钟输入或者外部晶体振荡模式；外部慢时钟
用于 RTC 计数使用。
20.1
外部快时钟
20.1.1
外部快时钟操作说明
外部快时钟工作有两种不同模式，晶体输入模式及外部时钟输入模式。
P3.6/XIN
osccnt
Resonator
R=10Mohm
P3.7/XOUT
MCDCLR
XTCURCFG
MCDEN
外部快时钟晶体输入模式
CLROST
20.1.1.1
MCD
MCD_EVT
xtosc
core
EN
EFCKEN
Glitch
filter
EFCK
XTGFCFG
图 20-1 外部快时钟 xtosc 模块晶体输入模式
外部快时钟晶体输入模式如图 20-1 所示。外部快时钟模块的功能是产生精准的 24MHz 频率的
时钟。
要使外部快时钟 xtosc 工作在晶体输入模式，需配置 Flash 的配置寄存器：ECMOD=0。
同时模块外部晶振的接法如图 20-1 所示。
要使外部快时钟 xtosc 模块在晶体输入模式下能够正常的工作，需配置：EFCKEN=1。
REV_2.8
203
www.fortiortech.com
FU6831/11/18
MCDEN
XT
GFCFG[1:0]
P3.6/XIN
Glitch
filter
EFCKEN
MCDCLR
外部快时钟外部时钟输入模式
20.1.1.2
MCD_EVT
MCD
EFCK
图 20-2 外部快时钟外部时钟输入模式
外部快时钟外部时钟输入模式如图 20-2 所示。
要使外部快时钟 xtosc 工作在外部时钟输入模式，需配置 Flash 的配置寄存器：ECMOD=1。
外部时钟由 XIN 的 pad 端口（即 P3.6）输入。
要使外部快时钟 xtosc 模块在外部时钟输入模式下正常的工作，需配置：EFCKEN=1。
CLR_OST 是清 OST 计数器的信号，高电平有效，当晶体电路作为晶体模式启动时，OST 计
数器会计数 1024 个时钟然后 EFCK 才会输出时钟，这是为了等待时钟稳定后才输出。
当晶体电路工作在外部时钟输入模式，OST 不起作用。OST 计数器在晶体电路没有使能时硬件
会自动清 0，CLR_OST 是用于时钟缺失时，系统自动切换时钟至内部时钟，然后软件重新切换时钟
至外部时钟时需要清除 OST 计数器，此时需要往 CLROST 送高脉冲。
XTOSC_EN 外部快时钟电路晶体模式使能端，高电平有效。
20.1.2
外部快时钟寄存器
20.1.2.1
OSC_CFG（SFR: 0xF1）
表 20-1 外部快时钟相关寄存器二
位
7
6
5
名称
EFCKEN
IFCKEN
类型
R/W
R/W
复位值
0
0
字段
名称
7
EFCKEN
6:0
REV_2.8
4
CKFLAG
3
2:0
ESOSCAE
ESOSCEN
RSV
R/W
R/W
R/W
R
0
0
0
0
/MCDRET
描述
外部快时钟强制使能端。
0：外部快时钟依据 EC_MODE 设置自动使能或禁止
1：外部快时钟强制使能
其他 7 位请参考表 21-1。
204
www.fortiortech.com
FU6831/11/18
20.2
内部快时钟
内部快时钟操作说明
20.2.1
IFCKEN
IFCK
FCK
24MHz
FOSCENB
fosc
图 20-3 内部快时钟的输入输出相关信号
内部快时钟的输入输出端的情况如图 20-3 所示。内部快时钟的作用是产生频率为 24MHz 的精
准时钟。要使内部快时钟工作，需配置：IFCKEN =0。睡眠模式时（PCON.STOP=1），内部快时钟
不工作。
20.2.2
内部快时钟寄存器
20.2.2.1
OSC_CFG（SFR: 0xF1）
表 20-2 内部快时钟相关寄存器
7
6
名称
EFCKEN
IFCKEN
类型
R/W
R/W
复位值
0
0
位
字段
名称
6
IFCKEN
7,5:0
REV_2.8
5
4
3
ESOSCAE
ESOSCEN
R/W
R/W
R/W
R
R
R
0
0
0
0
0
0
CKFLAG
/MCDRET
2
1
0
RSV
描述
内部快时钟强制使能端。
0：内部快时钟依据CKMOD设置自动使能或禁止:
1：内部快时钟强制使能
其他 7 位请参考表 21-1。
205
www.fortiortech.com
FU6831/11/18
20.3
外部慢时钟
外部慢时钟操作说明
20.3.1
P0.2/LXIN
LXIN
Resonator
P0.3/LXOUT
LXOUT
ESOSCEN
ESO_EN
ESOSCAE
ESO_AE
esosc
ESCK
ESCK
32768Hz
图 20-4 外部慢时钟 esosc 的端口输入输出情况
外部慢时钟 esosc 的端口情况如图 20-4 所示。外部慢时钟的作用是产生一个 32768Hz 频率的
时钟信号。
要使外部慢时钟工作，需配置：ESOSCEN=1，ESOSCAE=1。
20.3.2
外部慢时钟寄存器
20.3.2.1
OSC_CFG(SFR: 0xF1)
表 20-3 外部慢时钟相关寄存器一
位
7
6
5
4
3
ESOSCAE
ESOSCEN
CKFLAG
2
1
0
名称
EFCKEN
IFCKEN
类型
R/W
R/W
R/W
R/W
R/W
R
R
R
复位值
0
0
0
0
0
0
0
0
字段
名称
4
ESOSCAE
3
ESOSCEN
7:5,2:0
REV_2.8
/MCDRET
RSV
描述
外部慢时钟晶体 PIN 使能为模拟输入。
0：外部慢时钟晶体 PIN 是否模拟输入由其它 IO 控制位决定。
1：外部慢时钟晶体 PIN 为模拟输入。
外部慢时钟使能端。
0：禁止外部慢时钟。
1：使能外部慢时钟。
其他 6 位参考表 21-1。
206
www.fortiortech.com
FU6831/11/18
内部慢时钟
20.4
内部慢时钟操作说明
20.4.1
STOP
EN
ls_osc
VOUT
32768Hz
ISCLK
图 20-5 内部慢时钟 ISOSC 端口的输入输出情况
内部慢时钟的端口情况如图 20-5 所示。内部慢时钟的作用是产生 32768Hz 的频率的时钟信号。
睡眠模式下(PCON.STOP=1)，内部慢时钟不工作。
内部慢时钟寄存器
20.4.2
无。
21
时钟控制与 MCD 功能
21.1
晶体配置寄存器 OSC_CFG
表 21-1 OSC_CFG（0xF1）
位
7
6
5
名称
EFCKEN
IFCKEN
类型
R/W
R/W
复位值
0
0
字段
名称
7
EFCKEN
6
IFCKEN
5
CKFLAG /
MCDRET
REV_2.8
4
CKFLAG
3
2:0
ESOSCAE
ESOSCEN
RSV
R/W
R/W
R/W
R
0
0
0
0
/MCDRET
描述
外部快时钟强制使能。
0: 外部快时钟依据 CKMOD 设置自动使能或禁止。
1: 外部快时钟强制使能。
内部快时钟强制使能
0: 内部快时钟依据 CKMOD 设置自动使能或禁止。
1: 内部快时钟强制使能。
读：系统时钟标志：
0：系统正运行于内部快时钟下。
1：系统正运行于外部快时钟下。
注意：软件设置 CKMOD 时，系统时钟未必会立即切换成功，而是受双速模式、
时钟缺失状态的影响，而 CKFLAG 标志能够正确反映系统时钟状态。
207
www.fortiortech.com
FU6831/11/18
写：写入 1 时，退出当前由于 MCD_EVT 而强制使用的内部快时钟模式。
当外部快时钟缺失 MCD_EVT 事件发生时，系统自动激发内部快时钟，并自动
切换至内部快时钟，MCDIF 自动置为 1，依 MCDIE 可进入 MCD 中断，MCU
需清其为 0。然后，MCU 若要再次退回到外部快时钟，则需写 MCDRET 为 1。
退回到外部快时钟时，若 SPD2=1 则系统运行于内部快时钟下直到外部快时钟
出现，若 SPD2=0 则直接切到外部快时钟而无论此时外部快时钟是否存在。
MCDRET 维持一个内部快时钟周期的高电平，同时 CLROST 输出 1 周期高电
平
写入 0 时无意义。
外部慢时钟晶体 PIN 使能为模拟输入。
0 : 外部慢时钟晶体 PIN 是否模拟输入由其它 IO 控制位决定。
1 : 外部慢时钟晶体 PIN 为模拟输入。
外部慢时钟使能。
0 : 禁止外部慢时钟。
1 : 使能外部慢时钟。
保留位
4
ESOSCAE
3
ESOSCEN
2：0
RSV
21.2
MCD 功能与双速模式
MCD（Missing Clock Detect）功能即时钟缺失侦测。当系统运行于外部快时钟晶振模式时，外
部快时钟很容易受到各种噪声的干扰，当外部干扰很强时甚至有可能导致晶振停振，为防止这种情
况发生，可以使用 MCD 功能来降低这种情况下对系统的不良影响。
使用方法，预先设置配置寄存器 MCDEN=1，当系统运行于外部快时钟时，若外部晶振停振，
则芯片将会自动侦测到发生了时钟缺失事件，并且自动激发内部快时钟，自动切换至内部快时钟，
若预先设置了 MCDIE=1 中断使能，则此时切换到内部快时钟后系统会发出 MCD 中断，软件可在
MCD 中断服务程序中清零 MCD 中断标志位 MCDIF，并且读 CKFLAG 知道目前系统时钟是运行于
内部快时钟还是外部快时钟。
若此时软件还想使用回外部快时钟，则需再写 OSC_CFG.CKFLAG 为 1，即系统从目前的内部
快时钟模式自动退回到外部快时钟，并再次激发外部快时钟。
注意，设置 MCDEN=1 时，推荐设置 CCFG3.SPD2 为 1。
SPD2 为双速模式，设置 SPD2=1 时表示在切换时钟时，当目标时钟还没有稳定工作时，仍使
用原来的时钟，直到目标时钟稳定工作才切换到目标时钟，以此来降低因时钟激发/切换的故障而对
系统可靠性的影响。
REV_2.8
208
www.fortiortech.com
FU6831/11/18
22
ADC
ADC 功能框图
22.1
ADCBSY
ADCEN
ADCBS
ADCIE
ADC_INT
ADC
Control ADC_BUSY
FOC_TRIG
AD0
AD1
..
MUX
SAR ADC
DOUT[11:0]
AD7
VREF
(from vref module)VREFI
VDD5
ADC_MASK
ADCREF
ADC_CYC0 ~ 1
图 22-1 ADC 功能框图
22.2
ADC 操作说明
芯片内部集成一个支持 8 通道同步采样，精度为 10bit/12bit 可选的 ADC。启动 ADC 操作前，
设置好需要采样的对应通道的编号即设置寄存器 ADC_MASK，设置合适的每个通道的采样时钟周
期延时（最小值为 3），设置 ADC_STA 寄存器的 ADCEN 和 ADCBSY 位后，ADC 开始工作。
另外，ADC 支持触发功能，且触发功能优先级比 MCU 软件操作优先级高，触发源可来自于
TIMER2 和 FOC 模块，当 FOC 模块使能后，TIMER2 的 ADC 触发功能自动被禁止使用。
若使用 TIMER2 的 ADC 触发功能，则需要配置 TIMER2 的 TIM2_ADTR 寄存器，同时开启 ADC
TRIGGER 功能，即需设置 ADCEN=1、AD_TRIG_EN=1，当触发条件满足，将自动启动 ADC 模
块，并将采样的值存进 ADC4_DR 寄存器，详细请参考第 16.1.2 节；
若启动 FOC 功能（配置 FOC_SET0 寄存器的 FOC_EN=1），FOC 模块将自动启动 ADC 模块
并在需要的时候触发 ADC 采样，并将采样的值自动送至 FOC 模块，同时也送至对应的 ADCx_DR
寄存器。
注：ADC 的触发功能优先级较高，当触发条件满足需要 ADC 采样时，如果当前正在软件操作
ADC 采样，ADC 会打断当前操作，执行触发功能，触发功能采样完毕后恢复之前 ADC 软件操作的
动作。
REV_2.8
209
www.fortiortech.com
FU6831/11/18
ADC 具体操作步骤：
1.
设置合适的各通道采样时钟周期 ADC_SCYC，最小为 3，具体设置值应与实际应用环
境相关。
2.
设置合适的 ADC 参考电压 ADCREF。需要特别注意的是，若选择内部 VREF 做参考
电压，且选择 VREF=5V 档时，VDD5 必须大于 5.3V，
即在高压模式（VCC_MODE=0）
下，不能提供 VREF=5V 的应用。
3.
设置 ADCBS 采样位数。
4.
MCU 软件操作：
5.
6.
22.3
a)
设置需要采样的通道 ADC_MASK。
b)
设置是否开启 ADC 中断使能 ADCIE。
c)
设置 ADCEN=1,设置 ADCBSY=1 启动 ADC
d)
ADC 扫描采样结束后（ADCBSY=0）MCU 可读到 ADC0~7_DR 的值。
TIMER2 的触发功能：
a)
配置 TIMER2 为输出模式，设置 TIM2_ADTR，启动 TIMER2
b)
设置是否开启 ADC 触发中断使能 ADTRIGIE
c)
设置 ADTRIGEN=1
d)
触发条件满足后，ADC 采样，采样结束后，更新 ADC4_DR 的值
FOC 的触发功能
a)
启动 FOC 功能
b)
设置是否开启 ADC 触发中断使能 ADTRIGIE
c)
触发条件满足后，ADC 采样，采样结束后，更新对应的 ADCx_DR 寄存器
ADC 寄存器
22.3.1
ADC_STA（0x4037）
表 22-1 ADC_STA（0x4037）
位
7
6
5
4:2
1
0
名称
ADCEN
ADCBSY
ADCBS
RSV
ADCIE
ADCIF
类型
R/W
R/W1
R/W
R
R/W
R/W
复位值
0
0
0
0
0
0
字段
名称
描述
使能ADC功能
[7]
ADCEN
0:禁止。
1:使能。
REV_2.8
210
www.fortiortech.com
FU6831/11/18
ADC 忙标志。
MCU 操作 ADC 时应先写 ADCEN 位，使电路准备好，再写 ADCBSY 进行转
[6]
ADCBSY
换。MCU 写 1 后开始 ADC 转换，转换完毕硬件自动清 0。MCU 也可以读取此
位以判断 ADC 是否处于转换过程中。若此位已经为 1 时 MCU 再写 1 无意义。
此位 MCU 只可写 1，写 0 无意义，读出时表示 ADC 状态(不包括 TRIG 状态)。
ADC_MASK=0 时此位写 1 无意义。
ADC 分辨率设置
0: 12bit ADC. (Default)
[5]
ADCBS
1: 10bit ADC
注意：所有 TRIG 的数据除送到对应模块外，还保存在对应的 ADCx_DR 中，
其数据同时受 ADCBS 控制。
[4:2]
RSV
保留
ADC 中断使能。用于控制 ADCIF 是否向 MCU 发起中断事件。
（不包含 TRIG
[1]
ADCIE
模式中断）
0:禁止。
1:使能。
ADC转换结束标志位。当本次ADC转换完毕时，若ADCIE=1则向MCU发起ADC
中断事件。此位不受ADC_ IE节制。
[0]
0:本次ADC转换未完毕。
ADCIF
1:本次ADC转换完毕。
此位与 ADTRIGIF 共用 ADC 中断入口。软件应判断是 AD_TRIG_IF 还是
ADCIF，并对应清零此标志位。
22.3.2
ADC_CFG（0x4035）
表 22-2 ADC_CFG（0x4035）
位
7:5
4:3
2
1
0
名称
RSV
ADCREF
ADTRIGEN
ADTRIGIE
类型
R
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
字段
名称
描述
[7:5]
RSV
保留
ADTRIGIF
ADC 参考电压选择
0: VDD5
1: 外部 VREF
2: 内部 VREF。
[4:3]
ADCREF
3: 内部 VREF，同时 VREF 送出至 PAD
注意：
1. 选择 ADC 的电参考压为外部 VREF 时，应先将 P3.5 配置为模拟形式
（P3_AN[5]=1）
2. 选择内部 VREF 时，需要设置寄存器 VREF_CR 的 VREFEN 使能位为 1，
为 ADC 提供参考电压
REV_2.8
211
www.fortiortech.com
FU6831/11/18
ADC TRIG 功能使能。
0:禁止。
[2]
ADTRIGEN
1:使能。
注意：当需要 TIMER2 触发 ADC 功能时，MCU 需要置此位为 1，设置
TIM2_ADTR 并启动 TIMER2
ADC 触发（TRIG）中断使能位。用于控制 ADTRIGIF 是否向 MCU 发起中断
[1]
ADTRIGIE
事件
0:禁止。
1:使能。
ADC 触发模式结束标志位。此位不受 ADTRIGIE 节制。1：发生了 ADC 触发
事件并结束。
[0]
ADTRIGIF
0：未发生 ADC 触发。
此位与 ADCIF 共用 ADC 中断入口。软件应判断是 AD_TRIG_IF 还是 ADCIF，
并对应清 0 标志位。
22.3.3
ADC_MASK（0x4036）
表 22-3 ADC_MASK（0x4036）
7
6
5
4
3
2
1
0
ADC_MA
ADC_M
ADC_M
ADC_M
ADC_M
ADC_M
ADC_M
ADC_M
SK[7]
ASK[6]
ASK[5]
ASK[4]
ASK[3]
ASK[2]
ASK[1]
ASK[0]
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
位
名称
字段
名称
描述
[7]
ADC_MASK[7]
ADC 第 7 通道使能
[6]
ADC_MASK[6]
ADC 第 6 通道使能
[5]
ADC_MASK[5]
ADC 第 5 通道使能
[4]
ADC_MASK[4]
ADC 第 4 通道使能
[3]
ADC_MASK[3]
ADC 第 3 通道使能
[2]
ADC_MASK[2]
ADC 第 2 通道使能
[1]
ADC_MASK[1]
ADC 第 1 通道使能
[0]
ADC_MASK[0]
ADC 第 0 通道使能
22.3.4
ADC0_DR={ADC0_DRH,ADC0_DRL}（0x4038~0x4039）
表 22-4 ADC0_DR={ADC0_DRH,ADC0_DRL}（0x4038~0x4039）
ADC0_DRH（0x4038）
7:4
位
3
2
1
0
名称
RSV
DH[3]
DH[2]
DH[1]
DH[0]
类型
R
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
REV_2.8
212
www.fortiortech.com
FU6831/11/18
ADC0_DRL（0x4039）
7
位
6
5
4
3
2
1
0
名称
DL[7]
DL[6]
DL[5]
DL[4]
DL[3]
DL[2]
DL[1]
DL[0]
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[15:12]
RSV
[11:8]
DH
[7:0]
DL
22.3.5
保留
12bit 模式时，[11:8]为第0通道的高4位ADC转换数据
10bit 模式时，[9:8] 为第 0 通道的高 2 位 ADC 转换数据
ADC 转换完成后，第 0 通道的低 8 位数据
ADC1_DR={ADC1_DRH,ADC1_DRL}（0x403A~0x403B）
表 22-5 ADC1_DR={ADC1_DRH，ADC1_DRL}（0x403A~0x403B）
ADC1_DRH(0x403A)
7:4
位
3
2
1
0
名称
RSV
DH[3]
DH[2]
DH[1]
DH[0]
类型
R
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
ADC1_DRL(0x403B)
7
位
6
5
4
3
2
1
0
名称
DL[7]
DL[6]
DL[5]
DL[4]
DL[3]
DL[2]
DL[1]
DL[0]
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
[15:12]
描述
RSV
[11:8]
DH
[7:0]
DL
22.3.6
保留
12bit 模式时，[11:8]为第1通道的高4位ADC转换数据
10bit 模式时，[9:8] 为第 1 通道的高 2 位 ADC 转换数据
ADC 转换完成后，第 1 通道的低 8 位数据
ADC2_DR={ADC2_DRH,ADC2_DRL}（0x403C~0x403D）
表 22-6 ADC2_DR={ADC2_DRH, ADC2_DRL}（0x403C~0x403D）
ADC2_DRH(0x403C)
位
7:4
3
2
1
0
名称
RSV
DH[3]
DH[2]
DH[1]
DH[0]
类型
R
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
REV_2.8
213
www.fortiortech.com
FU6831/11/18
ADC2_DRL(0x403D)
7
位
6
5
4
3
2
1
0
名称
DL[7]
DL[6]
DL[5]
DL[4]
DL[3]
DL[2]
DL[1]
DL[0]
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[15:12]
RSV
[11:8]
DH
[7:0]
DL
22.3.7
保留
12bit 模式时，[11:8]为第2通道的高4位ADC转换数据
10bit 模式时，[9:8] 为第 2 通道的高 2 位 ADC 转换数据
ADC 转换完成后，第 2 通道的低 8 位数据
ADC3_DR={ADC3_DRH,ADC3_DRL}（0x403E~0x403F）
表 22-7 ADC3_DR={ADC3_DRH, ADC3_DRL}（0x403E~0x403F）
ADC3_DRH(0x403E)
7:4
位
3
2
1
0
名称
RSV
DH[3]
DH[2]
DH[1]
DH[0]
类型
R
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
ADC3_DRL(0x403F)
7
位
6
5
4
3
2
1
0
名称
DL[7]
DL[6]
DL[5]
DL[4]
DL[3]
DL[2]
DL[1]
DL[0]
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
[15:12]
描述
RSV
[11:8]
DH
[7:0]
DL
22.3.8
保留
12bit 模式时，[11:8]为第3通道的高4位ADC转换数据
10bit 模式时，[9:8] 为第 3 通道的高 2 位 ADC 转换数据
ADC 转换完成后，第 3 通道的低 8 位数据
ADC4_DR={ADC4_DRH,ADC4_DRL}（0x4040~0x4041）
表 22-8 ADC4_DR={ADC4_DRH，ADC4_DRL}（0x4040~0x4041）
ADC4_DRH(0x4040)
位
7:4
3
2
1
0
名称
RSV
DH[3]
DH[2]
DH[1]
DH[0]
类型
R
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
REV_2.8
214
www.fortiortech.com
FU6831/11/18
ADC4_DRL(0x4041)
7
位
6
5
4
3
2
1
0
名称
DL[7]
DL[6]
DL[5]
DL[4]
DL[3]
DL[2]
DL[1]
DL[0]
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
[15:12]
描述
RSV
[11:8]
DH
[7:0]
DL
22.3.9
保留
12bit 模式时，[11:8]为第4通道的高4位ADC转换数据
10bit 模式时，[9:8] 为第 4 通道的高 2 位 ADC 转换数据
ADC 转换完成后，第 4 通道的低 8 位数据
ADC5_DR={ADC5_DRH,ADC5_DRL}（0x4042~0x4043）
表 22-9 ADC5_DR={ADC5_DRH, ADC5_DRL}（0x4042~0x4043）
ADC5_DRH(0x4042)
7:4
位
3
2
1
0
名称
RSV
DH[3]
DH[2]
DH[1]
DH[0]
类型
R
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
ADC5_DRL(0x4043)
7
位
6
5
4
3
2
1
0
名称
DL[7]
DL[6]
DL[5]
DL[4]
DL[3]
DL[2]
DL[1]
DL[0]
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
[15:12]
描述
RSV
[11:8]
DH
[7:0]
DL
22.3.10
保留
12bit 模式时，[11:8]为第5通道的高4位ADC转换数据
10bit 模式时，[9:8] 为第 5 通道的高 2 位 ADC 转换数据
ADC 转换完成后，第 5 通道的低 8 位数据
ADC6_DR={ADC6_DRH,ADC6_DRL}（0x4044~0x4045）
表 22-10 ADC6_DR={ADC6_DRH, ADC6_DRL}（0x4044~0x4045）
ADC6_DRH(0x4044)
位
7:4
3
2
1
0
名称
RSV
DH[3]
DH[2]
DH[1]
DH[0]
类型
R
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
REV_2.8
215
www.fortiortech.com
FU6831/11/18
ADC6_DRL(0x4045)
7
位
6
5
4
3
2
1
0
名称
DL[7]
DL[6]
DL[5]
DL[4]
DL[3]
DL[2]
DL[1]
DL[0]
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
[15:12]
RSV
[11:8]
DH
[7:0]
DL
22.3.11
保留
12bit 模式时，[11:8]为第6通道的高4位ADC转换数据
10bit 模式时，[9:8] 为第 6 通道的高 2 位 ADC 转换数据
ADC 转换完成后，第 6 通道的低 8 位数据
ADC7_DR={ADC7_DRH,ADC7_DRL}（0x4046~0x4047）
表 22-11 ADC7_DR={ADC7_DRH，ADC7_DRL}（0x4046~0x4047）
ADC7_DRH(0x4046)
7:4
位
3
2
1
0
名称
RSV
DH[3]
DH[2]
DH[1]
DH[0]
类型
R
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
ADC7_DRL(0x4047)
7
位
6
5
4
3
2
1
0
名称
DL[7]
DL[6]
DL[5]
DL[4]
DL[3]
DL[2]
DL[1]
DL[0]
类型
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
[15:12]
RSV
[11:8]
DH
[7:0]
DL
22.3.12
描述
保留
12bit 模式时，[11:8]为第7通道的高4位ADC转换数据
10bit 模式时，[9:8] 为第 7 通道的高 2 位 ADC 转换数据
ADC 转换完成后，第 7 通道的低 8 位数据
ADC_SCYC0/ADC_SCYC1（0x4048~0x4049）
表 22-12 ADC_SCYC0/ADC_SCYC1（0x4048~0x4049）
ADC_SCYC0(0x4048)
7:4
位
3:0
名称
ADC23_SCYC[3:0]
ADC01_SCYC[3:0]
类型
R/W
R/W
复位值
0011
0011
REV_2.8
216
www.fortiortech.com
FU6831/11/18
字段
名称
描述
ADC采样时钟周期设置，通道2/通道3共用
ADC23_SCYC[3] = 0时，
[7:4]
ADC23_SCY
通道2/通道3采样时钟周期为ADC23_SCYC[2:0]个12MHz时钟周期。
C[3:0]
ADC23_SCYC[3] = 1 时，
通道 2/通道 3 采样时钟周期为(ADC23_SCYC[2:0]*8 + 7 )个 12MHz 时钟周
期。
ADC采样时钟周期设置，通道0/通道1共用
ADC01_SCYC[3] = 0时，
[3:0]
ADC01_SCY
通道0/通道1采样时钟周期为ADC01_SCYC[2:0]个12MHz时钟周期。
C[3:0]
ADC01_SCYC[3] = 1 时，
通道 0/通道 1 采样时钟周期为(ADC01_SCYC[2:0]*8 + 7 )个 12MHz 时钟周
期。
ADC_SCYC1(0x4049)
7:4
位
3:0
名称
ADC67_SCYC[3:0]
ADC45_SCYC[3:0]
类型
R/W
R/W
复位值
0011
0011
字段
名称
描述
ADC采样时钟周期设置，通道6/通道7共用
ADC67_SCYC[3] = 0时，
[7:4]
ADC67_SCYC[3:0]
通道6/通道7采样时钟周期为ADC67_SCYC[2:0]个12MHz时钟周期。
ADC67_SCYC[3] = 1 时，
通道 6/通道 7 采样时钟周期为(ADC67_SCYC[2:0]*8 + 7 )个 12MHz 时钟周
期。
ADC采样时钟周期设置，通道4/通道5共用
ADC45_SCYC[3] = 0时，
[3:0]
ADC45_SCYC[3:0]
通道4/通道5采样时钟周期为ADC45_SCYC[2:0]个12MHz时钟周期。
ADC45_SCYC[3] = 1 时，
通道 4/通道 5 采样时钟周期为(ADC45_SCYC[2:0]*8 + 7 )个 12MHz 时钟周
期。
REV_2.8
217
www.fortiortech.com
FU6831/11/18
VREF 参考电压
23
23.1
VREF 模块的操作说明
Vbgr
VREFISEL
VREFI
VREFVSEL
VREFEN
EN
VREF
图 23-1 VREF 模块的端口输入输出情况
VREF 模块的端口情况如图 23-1 所示。VREF 是参考电压生成模块，可向 ADC 提供内部参考
基准。
要使 VREF 工作，需要配置寄存器如下：VREFEN=1。VREFISEL 控制的是 VREF 模块中运放
的偏置电流，VREFISEL=0（default）时，为正常电流工作模式；VREFISEL=1 时，为半电流工作
模式。VREFVSEL 为输出电压 VREFI 电压控制端，具体见表 23-1。
23.2
VREF 模块的寄存器
23.2.1
VREF_CR(XRAM: 0x404F)
表 23-1 VREF_CR（0x404F）
位
7
6
5
4
3
2
名称
VREFVSEL
VREFISEL
VREFEN
类型
R/W
R/W
R/W
R
0
0
0
复 位
值
字段
0
0
名称
1
RSV
0
VHALFM
VHALFEN
R
R/W
R/W
0
0
0
描述
输出参考电压选择端。
00: 输出 3V；
7：6
VREFVSEL
01: 输出 4V；
10: 输出 4.5V
11: 输 出 5V
( 此 时 电 源 电 压 VDD5 必 须 大 于 5.3V ， 在 低 压 模 式
(VCC_MODE=1)或者高压双电源模式下才适用)
VREF 模块偏置电流模式选择端。
5
VREFISEL
0: 正常工作模式
1: 半电流工作模式
4
REV_2.8
VREFEN
VREF 模块使能信号，用于给 ADC 提供内部参考基准
218
www.fortiortech.com
FU6831/11/18
0：禁止
1：使能
3:2
RSV
保留位。
VHALF 模块工作模式选择端。
1
VHALFM
0: 选择 VHALF 为 VDD/2；
1: 选择 VHALF 为 VREF/2 （注意：这里 VREF 为内部 VREF 模块的输出）
VHALF 工作使能。复位值：0。
0
VHALFEN
0: 使 VHALF 不能正常工作；
1: 使 VHALF 正常工作。
VHALF 参考电压
24
24.1
VHALF 模块的操作说明
VREFI VDD5
VHALFM
R/2
VHALF
AMPISEL
VHALFEN
EN
P3.2/AD5/TIM0/VHALF
VHALF
图 24-1 VHALF 模块的端口输入输出情况
VHALF 模块的端口情况如图 24-1 所示。VHALF 的作用是产生一个参考电压。
要使 VHALF 模块正常工作，需配置寄存器如下：VHALFEN=1。
24.2
VHALF 模块的寄存器
24.2.1
VREF_CR(XRAM: 0x404F)
表 24-1 VHALF 相关寄存器一
位
名称
7
6
VREFVSEL
5
4
3
VREFISEL
VREFEN
2
1
RSV
0
VHALFM
VHALFEN
类型
R/W
R/W
R/W
R/W
R
R
R/W
R/W
复位值
0
0
0
0
0
0
0
0
字段
名称
7:2
1
REV_2.8
描述
其他 6 位请参考表 23-1。
VHALFM
VHALF 模块工作模式选择端。
0：选择 VHALF 为 VDD/2；
219
www.fortiortech.com
FU6831/11/18
1：选择 VHALF 为 VREF/2
VHALF 工作使能。复位值：0。
0
VHALFEN
0：使 VHALF 不能正常工作；
1：使VHALF正常工作。
24.2.2
AMP_CR(XRAM: 0x404E)
表 24-2 VHALF 相关寄存器二
7
位
6
5
4
3
2
1
0
名称
RSV
AMPISEL
AMP3EN
AMP2EN
AMP1EN
AMP0EN
类型
R
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
字段
名称
7，3：0
0
0
0
描述
其他5位请参考表25-1。
AMP3~0，VHALF的偏置电流选择。补码编码，值越大，电流越大。
[6:4]
25
AMPISEL
AMPISEL
电流设置
100B
1X
101B
2X
110B
3X
111B
4X
000B
5X
001B
6X
010B
7X
011B
8X
运放
FU6831/11/18 集成有 4 个高速独立运算放大器（运放），分别为 AMP0、AMP1、AMP2、AMP3。
每个运放均有独立的使能端。
REV_2.8
220
www.fortiortech.com
FU6831/11/18
运放操作说明
25.1
母线电流运放（AMP0）
25.1.1
运放连接如图 25-1 所示。
P3.1/AMP0P
AMP0
AMPISEL[2:0]
EN
AMP0EN
P3.0/AMP0M
P2.7/AD4/CMP3P/AMP0O
图 25-1 母线电流运放（AMP0）
如果要使能母线电流模块，需配置：AMP0EN=1。
母线电流运放的输入输出端对应的 pad 如图 25-1 所示。AMPISEL 控制的是放大器 AMP3~0，
四个放大器的偏置电流。使能 AMP0 运放前，应先使此运放相关的三个 GPIO 口全变成模拟模式，
即 P2.7，P3.0，P3.1 全变成模拟模式，设置 P2_AN[7]=1, P3_AN[1:0]=11B。
25.1.2
相电流运放（AMP1/AMP2/AMP3）
25.1.2.1
AMP1
P1.6/CMP1P/HALL1/AMP1P
AMPISEL[2:0]
AMP1EN
P1.7/CMP1M/AMP1M
P2.0/AD0/AMP1O
EN
AMP1
图 25-2 AMP1 输入输出相关 pad 的情况
如果要使能相电流运放 AMP1，需配置：AMP1EN=1。
相电流运放的输入输出端对应的 pad 如图 25-2 所示。AMPISEL 控制的是放大器 AMP0~3 的
偏置电流。使能 AMP1 运放前，应先使此运放相关的三个 GPIO 口全变成模拟模式，即 P1.6，P1.7，
REV_2.8
221
www.fortiortech.com
FU6831/11/18
P2.0 全变成模拟模式，设置 P1_AN[7:6]=11B, P2_AN[0]=1B。
25.1.2.2
AMP2
P2.1/CMP2P/HALL2/AMP2P
AMP2
AMPISEL[2:0]
AMP2EN
EN
P2.2/CMP2M/AMP2M
P2.3/AD1/AMP2O
图 25-3 AMP2 输入输出相关 pad 的情况
如果要使能相电流运放 AMP2，需配置：AMP2EN=1。
相电流运放的输入输出端对应的 pad 如图 25-3 所示。AMPISEL 控制的是放大器 AMP0~3 的偏
置电流。使能 AMP2 运放前，应先使与此运放相关的三个 GPIO 口全变成模拟模式，即 P2.1，P2.2，
P2.3 全变成模拟模式，设置 P2_AN[3:1]=111B。
25.1.2.3
AMP3
P1.5/CMP0M/AMP3P
AMP3
AMPISEL[2:0]
AMP3EN
EN
P1.4/CMP0P/AMP3M
P1.3/HBIAS/AMP3O
图 25-4 AMP3 输入输出相关 pad 的情况
如果要使能相电流运放 AMP3，需配置：AMP3EN=1。
相电流运放的输入输出端对应的 pad 如图 25-4 所示。AMPISEL 控制的是放大器 AMP0~3 的偏
置电流。使能 AMP3 运放前，应先使与此运放相关的三个 GPIO 端口全变成模拟模式，即 P1.3，
P1.4，P1.5 全变成模拟模式，设置 P1_AN[5:3]=111B，P1_OE.3=0。
REV_2.8
222
www.fortiortech.com
FU6831/11/18
25.2
运放寄存器
25.2.1
AMP_CR（0x404E）
表 25-1 AMP_CR（0x404E）
位
7
6
5
4
3
2
1
0
名称
RSV
AMPISEL
AMP3EN
AMP2EN
AMP1EN
AMP0EN
类型
R
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
0
0
字段
名称
描述
[7]
RSV
保留位
0
AMP3~0，VHALF的偏置电流选择。补码编码，值越大，电流越大。
[6:4]
AMPISEL
AMPISEL
电流设置
100B
1X
101B
2X
110B
3X
111B
4X
000B
5X
001B
6X
010B
7X
011B
8X
[3]
AMP3EN
使能AMP 3
[2]
AMP2EN
使能AMP 2
[1]
AMP1EN
使能AMP 1
[0]
AMP0EN
使能AMP 0
REV_2.8
223
www.fortiortech.com
FU6831/11/18
比较器
26
比较器操作说明
26.1
26.1.1
比较器 CMP3
P2.7/AD4/CMP3P/AMP0O
CMP3
CMP3OUT
CMP3EN
CMP3HYS[2:0]
EN
P2.6/CMP3M
图 26-1 比较器 CMP3 的输入输出相关信号
如果要使能比较器 CMP3，需配置：CMP_CR2 寄存器的 CMP3EN=1。
比较器的输入输出端对应的 pad 如图 26-1 所示。CMP3HYS 控制的是比较器 CMP3 的迟滞电
压。
26.1.2
母线电流保护
母线电流保护是根据母线电流保护信号的产生，自动关闭电机的输出，以达到保护芯片和电机
的目的。配置 EVT_FILT 寄存器的 MCLREN=1，产生保护事件自动关闭输出，同时上报保护中断。
配置 EVT_FILT 寄存器的 MCLREN=0，产生保护事件不会自动关闭输出，但是会上报保护中断。
母线电流保护事件可以配置 EVT_FILT 寄存器的 EFSRC 选择由比较器 CMP3 产生，或者通过
外部中断 INT0(P0.0)产生。当芯片外接 IPM 模块控制电机，IPM 的 FALUT 信号接 P0.0，配置
EVT_FILT 寄存器的 EFSRC=1，通过外部中断 INT0 产生母线电流保护信号，此时保护中断为外部
中断 INT0。配置 EVT_FILT 寄存器的 EFSRC=0，母线电流保护信号由比较器 CMP3 产生，通过比
较母线上采样电压的电压值，产生保护信号，此时保护中断为比较 CMP3 的中断。
母线电流保护事件的输入信号可以配置 EVT_FILT 寄存器的 EFEN=1 使能滤波功能，通过
EVT_FILT 寄存器的 EFDIV 选择滤波宽度。使能滤波功能，滤波后的信号会比滤波前的信号大概延
迟 4~5/8~9/16~17/24~25 时钟周期。
REV_2.8
224
www.fortiortech.com
FU6831/11/18
26.1.3
比较器 CMP0/CMP1/CMP2
BEMFREN
P2.1/CMP2P
EN
CMP2EN
P2.2/CMP2M
P1.6/CMP1P
CMP2OUT
CMP0HYS[2:0]
CMP2
CMP1
CMP1OUT
Sample
&
filter
CMP1EN
P1.7/CMP1M
CMP0HYS[2:0]
EN
P1.4/CMP0P
CMP0
CMP0OUT
CMP0EN
P1.5/CMP0M
P2.7/CMP3P
CMP0HYS[2:0]
EN
CMP3
CMPSEL
10
01
00
11
P0.7/CMPX0
CMP3OUT
CMP3EN
P2.6/CMP3M
CMP3HYS[2:0]
EN
图 26-2 比较器总的原理图
REV_2.8
225
www.fortiortech.com
FU6831/11/18
除去比较器 CMP3 外，CMP0/CMP1/CMP2 三个比较器是 BEMF/HALL 比较器，用于检测电机
的位置。如图 26-2 所示。图中，虚线为控制信号，开关上有小圆圈的，表示控制信号为低电平时，
开关闭合；否则，开关断开。开关上无小圆圈的，则表示控制信号为高电平时，开关闭合；否则，
开关断开。
要工作在 HALL 模式，需配置：BEMFREN =0。
使得电阻不接入，三个比较器的正负相端均由 pad 提供信号；
要工作在 BEMF 模式，需配置：BEMFREN=1。
使得电阻接入且三个比较器的负相端接到一起，
UVW 相的反电动势分别接 CMP0/CMP1/CMP2
的正相端，此时负相端对应的 pad 断开，可作其他用途。
比较器 CMP0/CMP1/CMP2 的输出信号送入滤波和采样 sample&filter 模块后送入 TIMER1。
CMP0EN/CMP1EN/CMP2EN 分别依次对应比较器 CMP0/CMP1/CMP2 的使能端，CMP0HYS
是比较器 CMP0/CMP1/CMP2 迟滞电压的总控制端。要使相应的比较器工作，只需要对应的比较器
的使能端为高电平即可。
比较器输出
26.1.4
四个比较器的输出接到多路选择器中，同时由 CMP_CR2 寄存器的 CMPSEL 选择其中一个比
较器信号输出到特定的 pad（P0.7）上，对应的 pad 在图中已标出。
26.2
比较器寄存器
26.2.1
CMP_CR0（0xD5）
表 26-1CMP_CR0（0xD5）
位
7
6
5
4
3
2
1
0
名称
CMP3IM
CMP2IM
CMP1IM
CMP0IM
类型
R/W
R/W
R/W
R/W
0
复位值
字段
名称
[7:6]
CMP3IM
[5:4]
CMP2IM
[3:2]
CMP1IM
0
0
0
0
0
0
0
描述
比较器CMP3中断模式
参考 CMP0IM 描述
比较器CMP2中断模式
参考 CMP0IM 描述
比较器CMP1中断模式
参考 CMP0IM 描述
比较器CMP0中断模式
00：不产生中断
[1:0]
CMP0IM
01：上升沿产生中断
10：下降沿产生中断
11：上升/下降沿均产生中断
REV_2.8
226
www.fortiortech.com
FU6831/11/18
26.2.2
CMP_CR1（0xD6）
表 26-2CMP_CR1（0xD6）
位
7
6
5
4
3
2
1
0
名称
RSV
BEMFREN
CMP3HYS
CMP0HYS
类型
R
R/W
R/W
R/W
复位值
0
0
0
0
字段
名称
描述
[7]
RSV
保留位
0
0
0
0
BEMF 电阻使能选择。阻值 6.8KΩ
[6]
BEMFREN
0：不使能，HALL 模式下必须为 0。
1：使能，此时P1.5、P1.7 、P2.2可用作其他用途。
CMP3 迟滞电压选择
CMP3HYS
[5:3]
CMP3HYS
迟滞电压
000
无迟滞
001
±2.5mV
010
-5mV
011
+5mV
100
±5mV
101
-7.5mV
110
+7.5mV
111
±7.5mV
CMP2~0迟滞电压选择
[2:0]
CMP0HYS
26.2.3
CMP0HYS
迟滞电压
000
无迟滞
001
±2.5mV
010
-5mV
011
+5mV
100
±5mV
101
-7.5mV
110
+7.5mV
111
±7.5mV
CMP_CR2（0xDA）
表 26-3 CMP_CR2（0xDA）
位
7
6
5
4
3
2
1
0
名称
CMP3EN
CMP2EN
CMP1EN
CMP0EN
CMPSAME
CMPSEL
类型
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
0
REV_2.8
227
0
CMPO
E
R/W
0
0
www.fortiortech.com
FU6831/11/18
字段
名称
描述
[7]
CMP3EN
使能比较CMP3
0：不使能
1：使能
使能比较CMP1
[6]
CMP2EN
0：不使能
1：使能
使能比较CMP1
[5]
CMP1EN
0：不使能
1：使能
使能比较CMP0
[4]
CMP0EN
0：不使能
1：使能
使能比较器CMP0,CMP1,CMP2采样功能
[3]
CMPSAME
0：不使能
1：使能
比较器输出选择
选择一路比较器信号输出到端口
[2:1]
CMPSEL
00：CMP0
01：CMP1
10：CMP2
11：CMP3
比较器输出使能
[0]
CMPOE
使能所选择的比较器信号输出到端口
0：禁止输出
1：使能输出
26.2.4
CMP_SR（0xD7）
表 26-4 CMP_SR(0xD7)
位
7
6
5
4
3
2
1
0
CMP2
CMP1OU
CMP0OU
CMP3IN
CMP2IN
CMP1IN
CMP0I
OUT
T
T
TR
TR
TR
NTR
名称
CMP3OUT
类型
R
R
R
R
R/W0
R/W0
R/W0
R/W0
复位值
0
0
0
0
0
0
0
0
字段
名称
描述
比较CMP3的比较结果
[7]
CMP3OUT
0：CMP3当前的比较结果为0
1：CMP3当前的比较结果为1
比较CMP2的比较结果
[6]
CMP2OUT
0：CMP2当前的比较结果为0
1：CMP2当前的比较结果为1
[5]
REV_2.8
CMP1OUT
比较CMP1的比较结果
228
www.fortiortech.com
FU6831/11/18
0：CMP1当前的比较结果为0
1：CMP1当前的比较结果为1
比较CMP0的比较结果
[4]
CMP0OUT
0：CMP0当前的比较结果为0
1：CMP0当前的比较结果为1
比较CMP3的中断标记
[3]
CMP3中断事件产生，该位由硬件置1。它由软件清0。
CMP3INTR
0：无事件产生
1：中断事件产生
比较CMP2的中断标记
[2]
CMP2中断事件产生，该位由硬件置1。它由软件清0。
CMP2INTR
0：无事件产生
1：中断事件产生
比较CMP1的中断标记
[1]
CMP1中断事件产生，该位由硬件置1。它由软件清0。
CMP1INTR
0：无事件产生
1：中断事件产生
比较CMP0的中断标记
[0]
CMP0中断事件产生，该位由硬件置1。它由软件清0。
CMP0INTR
0：无事件产生
1：中断事件产生
26.2.5
EVT_FILT（0xD9）
表 26-5 EVT_FILT(0xD9)
位
7
6
5
4
3
2
1
0
名称
TSDEN
TSDADJ
MCLREN
EFSRC
EFEN
EFDIV
类型
R/W
R/W
R/W
R/W
R/W
R/W
复位值
0
0
0
0
字段
名称
1
1
0
0
描述
Temperature sensor detect enable. 温度感应帧测使能。
[7]
TSDEN
0：不使能
1：使能。
Temperature sensor detect adj。温度感应帧测调节。
2’b00: 105℃感应。
[6:5]
TSDADJ
2’b01: 120℃感应。
2’b10: 135℃感应。
2’b11: 150℃感应。
MOE信号硬件清零使能
[4]
MCLREN
当使能该位，发生母线电流过冲事件会使MOE硬件清零
0：不使能
1：使能
REV_2.8
229
www.fortiortech.com
FU6831/11/18
母线电流保护事件的滤波模块输入来源
[3]
EFSRC
0：比较器CMP3，保护中断为CMP3中断
1：外部中断TIN0(P0.0)，保护中断为外部中断INT0
母线电流保护事件滤波使能
[2]
EFEN
0：不使能
1：使能
母线电流保护事件滤波宽度：
00 ：4 系统时钟周期
[1:0]
EFDIV
01 ：8 系统时钟周期
10 ：16 系统时钟周期
11 ：24 系统时钟周期
27
DIRVER
FU6831/11/18 的 DRIVER 输出根据 IC 类型输出不同。FU6811 为 Gate Driver 输出；FU6831
为 3P3N Predriver 输出；FU6818 为 6N Predriver 输出。
3P3N Predriver 模式（仅适用于 FU6831）
27.1
27.1.1
3P3N Predriver 功能框图及配置说明
VCC
x3
VCC
UH
WH
DRV_OE
H_PV
High Side
Predriver
VH
DRV_EN
H_PU
LS
H_PW
EN
EN
LDO10
UL
VL
WL
VBB
Motor
EN
L_W
x3
LS
L_V
Low Side
Predrdriver
L_U
IU
1uF
IV
ICOM
图 27-1 Predriver 3P3N 模式原理图
3P3N Predriver 驱动模式时，VCC 为输入信号，VBB 端口需外接 1~4.7uF 电容到地，在
H_PU/H_PV/H_PW 及 L_U/L_V/L_W 引脚为 Predriver 的输出信号，注意 H_PU/H_PV/H_PW 与内
部信号 UH/VH/WH 为反向关系。DRVOE 为模块的使能端，DRVOE 为 3P3N 模式下的输出使能端，
如图 27-1 所示。
配置 DRV_CTL 寄存器的 PDRVEN=1，使能 LDO10 工作，输出 VBB 电压。由于 LDO 稳定需
REV_2.8
230
www.fortiortech.com
FU6831/11/18
要一段时间，因此将 PDRVEN 置为高电平后，等 1mS，使 VBB 电压稳定。再配置寄存器 DRV_CTL
的 DRVOE=1，使能 Predriver 输出，此时 UH/VH/WH 分别被反向后送至 H_PU/H_PV/H_PW 引脚
用于驱动 PMOS 的栅极，UL/VL/WL 分别被送至 L_U/L_V/L_W 引脚用于驱动 NMOS 的栅极。由
PMOS 和 NMOS 驱动电机运转。
Gate Driver 模式（仅适用于 FU6811）
27.2
DRV_OE
EN
H_DU
UH
x6
VH
WH
UL
VL
VDD5
LS
Gate
Driver
H_DV
U
H_DW
L_DU
HVIC
L_DV
MOS
V
Motor
W
L_DW
WL
图 27-2 Gate Driver 模式的原理图
Gate Driver 如图 27-2 所示。进入该模式，DRVOE 为 Gate Driver 的使能信号，与 3P3N
Predriver 不同的是，Gate Driver 的输出接 HVIC，通过 HVIC 来驱动 MOS 的栅极。
REV_2.8
231
www.fortiortech.com
FU6831/11/18
6N Predriver 模式（适用于 FU6818）
VDRV
VL
LS
WL
RLGU
LV
RLGV
VDRV
LW
RLGW
RSC
LS
VDRV
RSV
LS
Motor
RSU
UL
VDRV
VSU
VSV
VSW
LU
RHV
RHGW
VSW
RHW
RHGV
RLW
LS
工商网监
湘ICP备2023018690号
