CA-IS3762LW

CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 CA-IS376x 高速六通道数字隔离器 1 产品特性 • • • • • • • • 信号传输速率: DC to 150Mbps 宽电源电压范围：2.5V to 5.5V 宽温度范围: -40°C to 125°C 无需启动初始化 默认输出高电平和低电平选项 优异的电磁抗扰度 高 CMTI: ±100kV/µs (典型值) 低功耗，(典型值): ▪ 电流为 1.5mA/通道（@5V， 1Mbps ） ▪ 电流为 6.6mA/通道（@5V， 100Mbps ） 精确时序 (典型值) ▪ 8ns 传播延迟 ▪ 1ns 脉冲宽度失真 ▪ 2ns 传播延迟偏差 ▪ 5ns 最小脉冲宽度 高达 5KVRMS 的隔离电压 隔离栅寿命: >40 年 具有使能端的三态输出 施密特触发器输入 窄体 SOIC16-NB(N)和宽体 SOIC16-WB(W) 封装，符 合 RoHS 标准 • • • • • • 2 应用 • • • • • • 工业自动化 电机控制 医疗电子 隔离开关电源 太阳能逆变器 隔离 ADC, DAC 3 概述 每条隔离通道的逻辑输入和输出缓冲器均由二氧化硅 (SiO2) 绝缘栅隔离。 CA-IS3760 六个通道都在同一个方 向上； CA-IS3761 具有五个前向和一个反向通道， CAIS3762 具有四个前向和两个反向通道， CA-IS3763 具有 三个前向和三个反向通道。所有设备都具有故障安全模 式选项。 如果输入侧电源掉电或信号丢失，对于后缀 为 L 的设备，默认输出为低，对于带有后缀 H 的设 备，默认输出为高。 CA-IS376x 器件具有高绝缘能力，有助于防止数据总线 或其他电路上的噪声和浪涌进入本地接地端，从而干扰 或损坏敏感电路。 高 CMTI 能力有望保证数字信号的正 确传输， CA-IS376x 器件采用 16 引脚窄体 SOIC 和 16 引 脚宽体 SOIC 封装。 所有产品均具有 3.75kVrms 的隔离 额定值，宽体封装的产品支持绝缘耐压高达 5kVrms。 器件信息 零件号 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 封装 SOIC16-NB (N) 9.90 mm × 3.90 mm SOIC16-WB(W) 10.30 mm × 7.50 mm 简化通道结构图 Channel A side Schmitt Trigger Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 Isolation Barrrier Channel B side Mixer VIN Driver VOUT Driver RX GNDA CA-IS376x 是一款高性能八通道数字隔离器，具有精确 的时序特性和低电源损耗。 在隔离 CMOS 数字 I/O 时， CA-IS376x 器件可提供高电磁抗扰度和低辐射。所有器 件版本均具有施密特触发器输入，可实现高抗噪性能。 封装尺寸(标称值) GNDB 通道 A 和 B 被隔离电容隔开。 GNDA 和 GNDB 分别连接 A 侧信号和 B 侧电源隔离接地。 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 4 订购指南 表 4-1 有效订购零件编号 2 型号 输入通道数 A侧 输入通道数 B侧 故障安全输 出状态 额定耐压 (kV) 输出使能 封装 CA-IS3760LN 6 0 低 3.75 无 SOIC16-NB CA-IS3760LW 6 0 低 5.0 无 SOIC16-WB CA-IS3760HN 6 0 高 3.75 无 SOIC16-NB CA-IS3760HW 6 0 高 5.0 无 SOIC16-WB CA-IS3761LN 5 1 低 3.75 无 SOIC16-NB CA-IS3761LW 5 1 低 5.0 无 SOIC16-WB CA-IS3761HN 5 1 高 3.75 无 SOIC16-NB CA-IS3761HW 5 1 高 5.0 无 SOIC16-WB CA-IS3762LN 4 2 低 3.75 无 SOIC16-NB CA-IS3762LW 4 2 低 5.0 无 SOIC16-WB CA-IS3762HN 4 2 高 3.75 无 SOIC16-NB CA-IS3762HW 4 2 高 5.0 无 SOIC16-WB CA-IS3763LN 3 3 低 3.75 无 SOIC16-NB CA-IS3763LW 3 3 低 5.0 无 SOIC16-WB CA-IS3763HN 3 3 高 3.75 无 SOIC16-NB CA-IS3763HW 3 3 高 5.0 无 SOIC16-WB Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 目录 1 2 3 4 5 6 6.9 产品特性 ............................................................1 应用 ...................................................................1 概述 ...................................................................1 订购指南 ............................................................2 引脚功能描述 ....................................................4 产品规格 ............................................................5 6.1 6.2 6.3 6.4 6.5 6.6 6.7 6.8 绝对最大额定值 .................................................5 ESD 额定值 .........................................................5 建议工作条件.....................................................5 热量信息.............................................................6 额定功率.............................................................6 隔离特性.............................................................7 安全相关认证.....................................................8 电气特性.............................................................9 6.8.1 6.8.2 6.8.3 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C..........9 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C.......9 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C.........9 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 电源电流特性 .................................................. 10 6.9.1 6.9.2 6.9.3 6.10 时序特性 ...................................................... 13 6.10.1 6.10.2 6.10.3 7 8 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C ....... 10 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C .... 11 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C ...... 12 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C... 13 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C 13 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C.. 13 参数测量信息 .................................................. 14 详细说明 .......................................................... 16 8.1 8.1 8.2 工作原理 .......................................................... 16 功能框图 .......................................................... 16 真值表 .............................................................. 17 9 应用电路 .......................................................... 18 10 封装信息 .......................................................... 19 10.1 10.2 SOIC16 宽体外形尺寸 ..................................... 19 SOIC16 窄体外形尺寸 ..................................... 20 TAPE AND REEL INFORMATION ................................. 21 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 5 引脚功能描述 CA-IS3760 16-Pin SOIC NB/WB Top View VI1 2 TX VI2 3 TX VI3 4 TX VI4 5 TX VI5 6 TX VI6 7 TX GNDA 8 CA-IS3761 16-Pin SOIC NB/WB Top View 16 VDDB VDDA 1 RX 15 VO1 VI1 2 TX RX 14 VO2 VI2 3 TX RX 13 VO3 VI3 4 TX RX 12 VO4 VI4 5 TX RX 11 VO5 VI5 6 TX RX 10 VO6 VO6 7 RX 9 GNDB GNDA 8 CA-IS3762 16-Pin SOIC NB/WB Top View VI1 2 TX VI2 3 TX VI3 4 TX VI4 5 TX VO5 6 RX VO6 7 RX GNDA 8 16 VDDB RX 15 VO1 RX 14 VO2 RX 13 VO3 RX 12 VO4 RX 11 VO5 TX 10 VI6 9 GNDB CA-IS3763 16-Pin SOIC NB/WB Top View 16 VDDB VDDA 1 RX 15 VO1 VI1 2 TX RX 14 VO2 VI2 3 TX RX 13 VO3 VI3 4 TX RX 12 VO4 VO4 5 RX TX 11 VI5 VO5 6 RX TX 10 VI6 VO6 7 RX 9 GNDB GNDA 8 ISOLATION BARRIER 1 ISOLATION BARRIER VDDA ISOLATION BARRIER 1 ISOLATION BARRIER VDDA 16 VDDB RX 15 VO1 RX 14 VO2 RX 13 VO3 TX 12 VI4 TX 11 VI5 TX 10 VI6 9 GNDB 图 5-1 CA-IS376x 顶部视图 表 5-1 CA-IS376x 引脚功能描述 引脚名称 VDDA VI1 VI2 VI3 VI4/VO4 VI5/VO5 VI6/VO6 GNDA GNDB VI6/VO6 VI5/VO5 VI4/VO4 VO3 VO2 VO1 VDDB 4 SOIC16 引脚编号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 类型 电源 逻辑输入 逻辑输入 逻辑输入 逻辑输入/输出 逻辑输入/输出 逻辑输入/输出 地 地 逻辑输入/输出 逻辑输入/输出 逻辑输入/输出 逻辑输入/输出 逻辑输入/输出 逻辑输入/输出 电源 描述 A 侧电源电压 A 侧逻辑输入 A 侧逻辑输入 A 侧逻辑输入 CA-IS3760/61/62 A 侧逻辑输入/ CA-IS3763 A 侧逻辑输出 CA-IS3760/61 A 侧逻辑输入/ CA-IS3762/63 A 侧逻辑输出 CA-IS3760 A 侧逻辑输入/ CA-IS3761/62/63 A 侧逻辑输出 A 侧接地基准点 B 侧接地基准点 CA-IS3761/62/63 B 侧逻辑输入/CA-IS3760 B 侧逻辑输出 CA-IS3762/63 B 侧逻辑输入/ CA-IS3760/61 B 侧逻辑输出 CA-IS3763 B 侧逻辑输入/ CA-IS3760/61/62 B 侧逻辑输出 B 侧逻辑输出 B 侧逻辑输出 B 侧逻辑输出 B 侧电源电压 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 产品规格 6 6.1 绝对最大额定值 1 参数 最小值 最大值 单位 -0.5 6.0 V VDDA, VDDB 电源电压 2 -0.5 VDDA+0.53 V Vin 输入电压 Ax, Bx, ENx -20 20 mA IO 输出电流 150 °C TJ 结温 TSTG 存储温度范围 -65 150 °C 备注: 1，等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范 操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。 2，除差分 I / O 总线电压以外的所有电压值，均相对于本地接地端子（GNDA 或 GNDB） ，并且是峰值电压值。 3，最大电压不得超过 6 V。 6.2 ESD 额定值 人体模型 (HBM), 根据 ANSI/ESDA/JEDEC JS-001,所有引脚 1 组件充电模式(CDM), 根据 JEDEC specification JESD22-C101, 所有引脚 2 VESD 静电放电 数值 ±4000 ±1000 单位 最大值 5.5 2.375 2.325 250 单位 V V V mV V 备注: 1，JEDEC 文件 JEP155 规定 500V HBM 可通过标准 ESD 控制过程实现安全制造。 2，JEDEC 文件 JEP157 规定 250V CDM 允许使用标准 ESD 控制过程进行安全制造。 6.3 建议工作条件 VDDA, VDDB VDD（UVLO+） VDD（UVLO-） VHYS（UVLO） 参数 电源电压 VDD 电源电压上升时的欠压阈值 VDD 电源电压下降时的欠压阈值 VDD 迟滞欠压阈值 IOH 高电平输出电流 IOL 低电平输出电流 VIH 输入阈值逻辑高电平 VIL 输入阈值逻辑低电平 DR 信号传输速率 TA 环境温度 备注: 1，VDDO = 输出侧 VDD Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 VDDO1 = 5V VDDO = 3.3V VDDO = 2.5V VDDO = 5V VDDO = 3.3V VDDO = 2.5V 最小值 2.375 1.95 1.88 70 -4 -2 -1 典型值 3.3 2.24 2.10 140 mA 4 2 1 2.0 0 -40 27 0.8 150 125 mA V V Mbps °C CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 6.4 热量信息 热量表 IC 结至环境的热阻 IC 结到壳（顶部）热阻 IC 结对板热阻 IC 结到顶部表征参数 IC 结至板表征参数 IC 结到壳（底部）热阻 RθJA RθJC(top) RθJB ψJT ψJB RθJC(bottom) 6.5 CA-IS376x W (SOIC) 16 Pins 83.4 46.0 48.0 19.1 47.5 n/a 单位 °C/W °C/W °C/W °C/W °C/W °C/W 额定功率 参数 CA-IS3760 PD PDA PDB CA-IS3761 PD PDA PDB CA-IS3762 PD PDA PDB CA-IS3763 PD PDA PDB 6 N (SOIC) 16 Pins 96.2 50.2 50.0 16.7 49.5 n/a 测试条件 最小值 典型值 最大值 单位 最大功耗 A 侧的最大功耗 B 侧的最大功耗 VDDA = VDDB = 5.5 V, CL = 15 pF, TJ = 150°C, 输入 75MHz 50% 占空比方 波 494 49 445 mW mW mW 最大功耗 A 侧的最大功耗 B 侧的最大功耗 VDDA = VDDB = 5.5 V, CL = 15 pF, TJ = 150°C, 输入 75MHz 50% 占空比方 波 494 113 381 mW mW mW 最大功耗 A 侧的最大功耗 B 侧的最大功耗 VDDA = VDDB = 5.5 V, CL = 15 pF, TJ = 150°C, 输入 75MHz 50% 占空比方 波 494 180 314 mW mW mW 最大功耗 A 侧的最大功耗 B 侧的最大功耗 VDDA = VDDB = 5.5 V, CL = 15 pF, TJ = 150°C, 输入 75MHz 50% 占空比方 波 494 247 247 mW mW mW Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 6.6 隔离特性 参数 CLR CPG DTI CTI 外部气隙（间隙）1 外部爬电距离 1 隔离距离 相对漏电指数 材料组 IEC 60664-1 过压类别 DIN V VDE V 0884-11:2017-012 VIORM 最大重复峰值隔离电压 VIOWM 最大工作隔离电压 VIOTM 最大瞬态隔离电压 VIOSM 最大浪涌隔离电压 3 qpd 表征电荷 4 CIO 栅电容, 输入到输出 5 RIO 绝缘电阻 5 测试条件 测量输入端至输出端，隔空最短距离 测量输入端至输出端，沿壳体最短距离 最小内部间隙 （内部距离) DIN EN 60112 (VDE 0303-11); IEC 60112 依据 IEC 60664-1 额定市电电压≤ 300 VRMS 额定市电电压≤ 400 VRMS 额定市电电压 ≤ 600 VRMS 交流电压(双极) 交流电压; 时间相关的介质击穿 (TDDB) 测试 直流电压 VTEST = VIOTM, t = 60 s (认证); VTEST = 1.2 × VIOTM, t= 1 s (100% 产品测试) 测试方法 依据 IEC 60065, 1.2/50 μs 波形, VTEST = 1.6 × VIOSM (生产测试) 方法 a，输入/输出安全测试子类 2/3 后， Vini = VIOTM, tini = 60 s; Vpd(m) = 1.2 × VIORM, tm = 10 s 方法 a，环境测试子类 1 后， Vini = VIOTM, tini = 60 s; Vpd(m) = 1.6 × VIORM, tm = 10 s Method b1, 常规测试 (100% 生产测试) 和前期 预处理 (抽样测试) Vini = 1.2 × VIOTM, tini = 1 s; Vpd(m) = 1.875 × VIORM, tm = 1 s VIO = 0.4 × sin (2πft), f = 1 MHz VIO = 500 V, TA = 25°C VIO = 500 V, 100°C ≤ TA ≤ 125°C VIO = 500 V at TS = 150°C 污染度 W 8 8 14 >600 I I-IV I-IV I-III 数值 N 4 4 14 >600 I I-III I-III n/a 单位 mm mm μm V 1414 1000 1414 637 450 637 VPK VRMS VDC 7070 5300 VPK 6250 5000 VPK ≤5 ≤5 ≤5 ≤5 ≤5 ≤5 ~0.5 >1012 >1011 >109 2 ~0.5 >1012 >1011 >109 2 pF 5000 3750 VRMS pC Ω UL 1577 VISO 最大隔离电压 VTEST = VISO , t = 60 s (认证), VTEST = 1.2 × VISO , t = 1 s (100%生产测试) 备注: 1. 根据应用的特定设备隔离标准应用爬电距离和间隙要求。 注意保持电路板设计的爬电距离和间隙距离，以确保印刷电路板上隔离 器的安装焊盘不会缩短该距离。 在某些情况下印刷电路板上的爬电距离和间隙相等。 在印刷电路板上插入凹槽的技术有助于提 高这些指标。 2. 该标准仅适用于安全等级内的安全电气绝缘。 应通过适当的保护电路确保符合安全等级。 3. 测试在空气或油中进行，以确定隔离屏障的固有浪涌抗扰度。 4. 表征电荷是由局部放电引起的放电电荷(pd)。 5. 栅两侧的所有引脚连接在一起，形成双端子器件 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 6.7 安全相关认证 VDE(申请中) 根据 DIN V VDE V 088411:2017-01 认证 8 CSA(申请中) 根据 IEC60950-1, IEC 62368-1 和 IEC 60601-1 认证 UL(申请中) UL1577 器件认证程序认 证 CQC(申请中) 根据 GB4943.1-2011 认 证 TUV(申请中) 根据 EN61010-1:2010 (3rd Ed)和 EN 609501:2006/A2:2013 认证 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 6.8 电气特性 6.8.1 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C VOH VOL VIT+(IN) VIT-(IN) VI(HYS) IIH IIL ZO CMTI 参数 输出电压逻辑高电平 输出电压逻辑低电平 正输入阈值 负输入阈值 输入阈值迟滞 输入高电平漏电流 输入低电平漏电流 输出阻抗 2 共模瞬变抗扰度 测试条件 IOH = -4mA; 图 7-1 IOL = 4mA; 图 7-1 CI 输入电容 VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 5 V 3 VIH = VDDA at Ax or Bx or ENx VIL = 0 V at Ax or Bx VI = VDDI1 or 0 V, VCM = 1200 V; 图 7-3 最小值 典型值 VDDO1-0.4 4.8 0.2 1.4 1.67 1.0 1.23 0.30 0.44 最大值 0.4 1.9 1.4 0.50 4 -4 75 50 100 单位 V V V V V µA µA Ω kV/µs 2 pF 备注: 1. VDDI =输入侧 VDD, VDDO = 输出侧 VDD 2. 正常隔离器通道的输出阻抗约为 50Ω±40％。 3. 从引脚到地测量。 6.8.2 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C 参数 VOH VOL VIT+(IN) VIT-(IN) VI(HYS) IIH IIL ZO CMTI 输出电压逻辑高电平 输出电压逻辑低电平 正输入阈值 负输入阈值 输入阈值迟滞 输入高电平漏电流 输入低电平漏电流 输出阻抗 2 共模瞬变抗扰度 CI 输入电容 3 测试条件 IOH = -4mA; 图 7-1 IOL = 4mA; 图 7-1 VIH = VDDA at Ax or Bx or ENx VIL = 0 V at Ax or Bx VI = VDDI1 or 0 V, VCM = 1200 V; 图 7-3 最小值 典型值 最大值 VDDO1-0.4 3.1 0.2 0.4 1.4 1.67 1.9 1.0 1.23 1.4 0.30 0.44 0.50 4 -4 50 75 100 VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 3.3V 2 单位 V V V V V µA µA Ω kV/µs pF 备注: 1. VDDI =输入侧 VDD, VDDO = 输出侧 VDD 2. 正常隔离器通道的输出阻抗约为 50Ω±40％。 3. 从引脚到地测量。 6.8.3 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C 参数 VOH VOL VIT+(IN) VIT-(IN) VI(HYS) IIH IIL ZO CMTI 输出电压逻辑高电平 输出电压逻辑低电平 正输入阈值 负输入阈值 输入阈值迟滞 输入高电平漏电流 输入低电平漏电流 输出阻抗 2 共模瞬变抗扰度 CI 输入电容 3 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 测试条件 IOH = -4mA; 图 7-1 IOL = 4mA; 图 7-1 最小值 典型值 VDDO1-0.4 2.3 0.2 1.4 1.67 1.0 1.23 0.30 0.44 VIH = VDDA at Ax or Bx or ENx VIL = 0 V at Ax or Bx -4 VI = VDDI or 0 V, VCM = 1200 V; 图 7-3 75 1 VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 2.5V 50 100 2 最大值 0.4 1.9 1.4 0.50 4 单位 V V V V V µA µA Ω kV/µs pF CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 备注: 1. VDDI =输入侧 VDD, VDDO = 输出侧 VDD 2. 正常隔离器通道的输出阻抗约为 50Ω±40％。 3. 从引脚到地测量。 6.9 电源电流特性 6.9.1 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C 参数 CA-IS3760 电源电流 –直流信号 电源电流 – 交流信号 测试条件 电源电流 VIN = 0V (CA-IS3760L); VIN = VDDA (CA-IS3760H) VIN = VDDA (CA-IS3760L); VIN = 0V(CA-IS3760H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF 最小值 典型值 最大值 单位 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.4 4.2 5.9 4.4 3.7 4.6 3.7 7.5 3.7 36.0 2.1 6.2 8.9 6.6 5.5 6.9 5.5 11.2 5.5 53.9 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.9 2.9 5.7 4.9 3.9 4.7 4.4 7.0 9.1 30.8 2.9 5.9 8.5 7.3 5.8 7.0 6.5 10.5 13.7 46.2 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 2.4 3.4 5.5 5.1 4.1 4.5 5.0 6.4 14.5 25.4 3.6 5.1 8.2 7.6 6.1 6.7 7.5 9.5 21.8 38.0 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 2.9 2.9 5.3 5.3 4.3 4.3 5.7 5.7 19.9 19.9 4.4 4.4 7.9 7.9 6.4 6.4 8.5 8.5 29.9 29.9 mA CA-IS3761 电源电流 –直流信号 电源电流 – 交流信号 VIN = 0V (CA-IS3761L); VIN = VDDI1 (CA-IS3761H) VIN = VDDI1 (CA-IS3761L); VIN = 0V(CA-IS3761H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF CA-IS3762 电源电流 –直流信号 电源电流 – 交流信号 VIN = 0V (CA-IS3762L); VIN = VDDI1 (CA-IS3762H) VIN = VDDI1 (CA-IS3762L); VIN = 0V(CA-IS3762H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF l CA-IS3763 电源电流 –直流信号 电源电流 – 交流信号 VIN = 0V (CA-IS3763L); VIN = VDDI1 (CA-IS3763H) VIN = VDDI1 (CA-IS3763L); VIN = 0V(CA-IS3763H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF 备注: 1. VDDI = 输入侧 VDD 10 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 6.9.2 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C 参数 CA-IS3760 电源电流 –直流信号 电源电流 – 交流信号 测试条件 电源电流 VIN = 0V (CA-IS3760L); VIN = VDDA (CA-IS3760H) VIN = VDDA (CA-IS3760L); VIN = 0V(CA-IS3760H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF 最小值 典型值 最大值 单位 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.4 4.2 5.9 4.4 3.7 4.6 3.7 6.7 3.7 27.0 2.1 6.2 8.9 6.6 5.5 6.9 5.5 10.0 5.5 40.4 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.9 2.9 5.7 4.9 3.9 4.7 4.2 6.4 7.6 23.3 2.9 5.9 8.5 7.3 5.8 7.0 6.3 9.6 11.4 34.9 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 2.4 3.4 5.5 5.1 4.1 4.5 4.8 5.8 11.5 19.4 3.6 5.1 8.2 7.6 6.1 6.7 7.1 8.8 17.3 29.0 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 2.9 2.9 5.3 5.3 4.3 4.3 5.3 5.3 15.4 15.4 4.4 4.4 7.9 7.9 6.4 6.4 8.0 8.0 23.2 23.2 mA CA-IS3761 电源电流 –直流信号 电源电流 – 交流信号 VIN = 0V (CA-IS3761L); VIN = VDDI1 (CA-IS3761H) VIN = VDDI1 (CA-IS3761L); VIN = 0V(CA-IS3761H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF CA-IS3762 电源电流 –直流信号 电源电流 – 交流信号 VIN = 0V (CA-IS3762L); VIN = VDDI1 (CA-IS3762H) VIN = VDDI1 (CA-IS3762L); VIN = 0V(CA-IS3762H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF CA-IS3763 电源电流 –直流信号 电源电流 – 交流信号 备注: 1. VDDI = 输入侧 VDD Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 VIN = 0V (CA-IS3763L); VIN = VDDI1 (CA-IS3763H) VIN = VDDI1 (CA-IS3763L); VIN = 0V(CA-IS3763H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 6.9.3 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C 参数 CA-IS3760 电源电流 –直流信号 电源电流 – 交流信号 测试条件 电源电流 VIN = 0V (CA-IS3760L); VIN = VDDA (CA-IS3760H) VIN = VDDA (CA-IS3760L); VIN = 0V(CA-IS3760H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF 最小值 典型值 最大值 单位 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.4 4.2 5.9 4.4 3.7 4.6 3.7 6.1 3.7 21.0 2.1 6.2 8.9 6.6 5.5 6.9 5.5 9.2 5.5 31.4 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.9 2.9 5.7 4.9 3.9 4.7 4.1 5.9 6.6 18.3 2.9 5.9 8.5 7.3 5.8 7.0 6.2 8.9 9.9 27.4 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 2.4 3.4 5.5 5.1 4.1 4.5 4.6 5.5 9.5 15.4 3.6 5.1 8.2 7.6 6.1 6.7 6.9 8.2 14.3 23.0 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 2.9 2.9 5.3 5.3 4.3 4.3 5.0 5.0 12.4 12.4 4.4 4.4 7.9 7.9 6.4 6.4 7.5 7.5 18.7 18.7 mA CA-IS3761 电源电流 –直流信号 电源电流 – 交流信号 VIN = 0V (CA-IS3761L); VIN = VDDI1 (CA-IS3761H) VIN = VDDI1 (CA-IS3761L); VIN = 0V(CA-IS3761H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF CA-IS3762 电源电流 –直流信号 电源电流 – 交流信号 VIN = 0V (CA-IS3762L); VIN = VDDI1 (CA-IS3762H) VIN = VDDI1 (CA-IS3762L); VIN = 0V(CA-IS3762H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF CA-IS3763 电源电流 –直流信号 电源电流 – 交流信号 VIN = 0V (CA-IS3763L); VIN = VDDI1 (CA-IS3763H) VIN = VDDI1 (CA-IS3763L); VIN = 0V(CA-IS3763H) 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF 备注: 1. VDDI = 输入侧 VDD 12 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 6.10 时序特性 6.10.1 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C 参数 DR PWmin tPLH, tPHL PWD tsk(o) tsk(pp) tr tf tDO tSU 备注: 测试说明 数据速率 最小脉宽 传播延迟 脉冲宽度失真 |tPLH - tPHL| 通道到通道输出偏移时间 1 片与片之间通道输出偏移时间 2 输出上升时间 输出下降时间 默认输出延迟时间从输入电源损耗 启动时间 图 7-1 同方向通道 图 7-1 图 7-1 图 7-2 最小值 典型值 最大值 0 150 5.0 5.0 8.0 13.0 0.2 4.5 0.4 2.5 2.0 4.5 2.5 4.0 2.5 4.0 8 12 15 40 单位 Mbps ns ns ns ns ns ns ns ns µs 1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差 2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值 6.10.2 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C 参数 测试说明 最小值 典型值 最大值 0 150 DR 数据速率 5.0 PWmin 最小脉宽 5.0 8.0 13.0 tPLH, tPHL 传播延迟 图 7-1 0.2 4.5 PWD 脉冲宽度失真 |tPLH - tPHL| 0.4 2.5 tsk(o) 通道到通道输出偏移时间 1 同方向通道 2 2.0 4.5 tsk(pp) 片与片之间通道输出偏移时间 2.5 4.0 tr 输出上升时间 图 7-1 2.5 4.0 tf 输出下降时间 图 7-1 8 12 tDO 默认输出延迟时间从输入电源损耗 图 7-2 15 40 tSU 启动时间 备注: 1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差 2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值 单位 Mbps ns ns ns ns ns ns ns ns µs 6.10.3 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C 参数 测试说明 最小值 典型值 最大值 0 150 DR 数据速率 5.0 PWmin 最小脉宽 5.0 8.0 13.0 tPLH, tPHL 传播延迟 图 7-1 0.2 5.0 PWD 脉冲宽度失真 |tPLH - tPHL| 0.4 2.5 tsk(o) 通道到通道输出偏移时间 1 同方向通道 2 2.0 5.0 tsk(pp) 片与片之间通道输出偏移时间 2.5 4.0 tr 输出上升时间 图 7-1 2.5 4.0 tf 输出下降时间 图 7-1 8 12 tDO 默认输出延迟时间从输入电源损耗 图 7-2 15 40 tSU 启动时间 备注: 1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差 2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 单位 Mbps ns ns ns ns ns ns ns ns µs CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 参数测量信息 Isolation Barrier 7 IN VIN1 OUT VIN VOUT 50% tPHL tPLH CL2 50Ω 50% 90% VOUT 50% 50% 10% tf tr 备注: 1. 信号发生器产生输入信号 VIN 具有以下约束条件:波形频率≤100kHz，占空比 50%，tr≤3ns，tf≤3ns。由于波形发生 器的输出阻抗 Zout = 50Ω，图中的 50Ω 电阻是用来匹配。在实际应用中不需要。 2. CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间，因此它是时序特性测量的关键因 素。 图 7-1 时序特性测试电路和电压波形 VDDI1 VDDO VDDI VDDO IN = 0 V for CA-IS376xH IN = VDDI for CA-IS376xL IN Isolation Barrier 2.15V OUT 0V VOUT tDO Default High for CA-IS376xH CL2 VOH VOUT 50% Default Low for CA-IS376xL VOL 备注: 1. 信号发生器产生输入信号 VIN 具有以下约束条件:波形频率≤100kHz，占空比 50%，tr≤3ns，tf≤3ns。由于波形发生 器的输出阻抗 Zout = 50Ω，图中的 50Ω 电阻是用来匹配。在实际应用中不需要。 2. CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间，因此它是时序特性测量的关键因 素。 图 7-2 默认输出延迟时间测试电路和电压波形 14 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 VDDI CBP4 Isolation Barrier IN VDDO OUT VOUT3 CBP4 CL2 GNDA High Voltage Surge Generator1 GNDB 备注: 1. 高压浪涌脉冲发生器产生振幅> 1kV，上升/下降时间 100kV /μs 的重复高压脉 冲。 2. CL 是大约 15pF 的负载电容以及仪表电容。 3. 通过 - 失败标准：每当高压浪涌到来时，输出必须保持稳定。 4. CBP 是 0.1~1uF 的旁路电容。 图 7-3 共模瞬变抗扰度测试电路 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 8 详细说明 8.1 工作原理 CA-IS37xx 系列产品采用全差分隔离电容技术。由 SiO2 构成的高压隔离电容为不同的电压域之间提供可靠的绝缘 屏障，并提供可靠的高频信号传输路径；为了保证稳定的数据传输质量，引入开关键控(OOK)调制解调技术。发射机 (TX)将输入信号调制到载波频率上，即 TX 在一个输入状态下通过隔离电容传递高频信号，而在另一个输入状态下无信 号通过隔离电容，然后接收机根据检测到的带内数据重建输入信号。这个架构为隔离的不同电压域之间提供了可靠的 数据传输路径，在启动时不需要考虑初始化。全差分的隔离电容架构可以最大限度地提高信号共模瞬态抗干扰能力。 CA-IS37xx 系列产品采用先进的电路技术可以有效的抑制载波信号和 IO 开关引入的 EMI。相比于电感耦合隔离架 构，电容耦合架构具有更高的电磁抗干扰能力。OOK 调制方案消除了脉冲调制方案中可能出现的脉冲丢失引起的误码 现象。 图 8-1 和图 8-2 分别为单通道功能框图和 OOK 开关键控调制方案波形示意图。 8.1 功能框图 Isolation Barrier Transmitter (TX) Receiver (RX) Schmitt Trigger Driver VIN Demodulator Modulator RF Carrier Generator VOUT EN 图 8-1 单通道功能框图 VIN Signal through isolation barrier VOUT 图 8-2 OOK 开关键控调制方案波形示意图 16 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 8.2 真值表 表 9-1 CA-IS376x 器件真值表。 表 8-1 真值表 1 VDDI VDDO PU PU PD PU 输入(Ax/Bx)2 H L 输出使能 (ENx)3,4 H L Open Default X Default 输出 (Ax/Bx) 正常运行模式： 通道的输出跟随通道输入状态 默认输出故障安全模式： 如果通道的输入保持断开状态，则其输出将变为默认值( CA-IS376xL 为低 ， CAIS376xH 输出为高) 默认输出故障安全模式： 如果输入侧 VDD 未通电，则输出进入默认输出故障安全模式（CCA-IS376xL 为低电 平，CA-IS376xH 为高电平） 如果输出侧 VDD 未供电，则输出的状态不确定 3 X PD X Undetermined 备注: 1. VDDI =输入侧 VDD; VDDO =输出侧 VDD; PU = 上电 (VCC ≥ 2.375 V); PD = 断电(VCC ≤ 2.25 V); X = 无关; H =高电平; L =低电平。 2. 强驱动的输入信号可以通过内部保护二极管微弱地驱动浮动的 VDD，从而导致输出不确定。 3. 当 2.25V < VDDI，VDDO < 2.375 V 时，输出处于不确定状态。 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 9 应用电路 相比于光耦器件，CA-IS37xx 系列数字隔离器不需要外部元件来提供偏置或限制电流能力，只需要两个外部 VDD 旁路电容（0.1μF 至 1μF）即可工作。 CA-IS37xx 产品输入同时兼容 CMOS 和 TTL 电平，仅吸收微安级的输入漏电流， 无需外部缓冲电路即可驱动。 输出电阻为 50Ω（轨到轨输出） ，可提供正向和反向通道配置。 图 9-1 显示了 CA-IS3763 产品的典型应用电路。图 9-2 显示了 CA-IS37xx 系列产品的典型应用电路。 0.1uF VDD1 VDD2 2mm maximum from VDDA 0.1uF 2mm maximum from VDDB VDDA VDDB A1 TX IN2 A2 TX IN3 A3 TX OUT4 A4 RX OUT5 A5 RX OUT6 A6 RX ISOLATION BARRIER IN1 RX B1 OUT1 RX B2 OUT2 RX B3 OUT3 TX B4 IN4 TX B5 IN5 TX B6 IN6 GNDA GNDB 图 9-1 SOIC-16 CA-IS3763 典型应用电路 CA-IS37xx Series Products VDD1 VDDA VDD2 VDDB 0.1uF 0.1uF IN1 A1 TX INm-1 Am-1 TX OUTm Am RX OUTn An RX ISOLATION BARRIER GNDA GNDB OUT1 RX B1 RX Bm-1 TX Bm INm TX Bn INn OUTm-1 图 9-2 CA-IS37xx 系列数字隔离器应用原理图 18 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 10 封装信息 10.1 SOIC16 宽体外形尺寸 下图说明了 CA-IS376x 系列数字隔离器采用 SOIC16 宽体封装大小尺寸图和建议焊盘尺寸图。 尺寸以毫米为单位 10.40 10.20 0.60 1.27 9 16 2.00 7.60 7.40 10.50 10.10 9.30 PIN I ID 1 8 TOP VIEW RECOMMENDED LAND PATTERN 1.10 0.97 2.35 2.25 2.65 2.35 0.43 0.35 1.27BSC FRONT VIEW Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 0.30 0.10 0.85 0.55 8° 0° 1.40REF LEFT-SIDE VIEW CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 10.2 SOIC16 窄体外形尺寸 下图说明了 CA-IS376x 系列数字隔离器采用 SOIC16 窄体封装大小尺寸图和建议焊盘尺寸图。 尺寸以毫米为单位 10.00 9.80 16 0.60 1.27 9 2.00 4.00 3.80 5.40 6.20 5.80 PIN I ID 1 8 TOP VIEW RECOMMENDED LAND PATTERN 0.75 0.55 1.65 1.25 0.50 0.25 1.80 1.35 0.51 0.356 1.27BSC 0.25 0.10 0.90 0.45 8° 0° 1.04REF FRONT VIEW 20 LEFT-SIDE VIEW Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 TAPE AND REEL INFORMATION TAPE DIMENSIONS REEL DIMENSIONS A0 B0 K0 W P1 Dimension designed to accommodate the component width Dimension designed to accommodate the component length Dimension designed to accommodate the component thickness Overall width of the carrier tape Pitch between successive cavity centers QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE *All dimensions are nominal Device Package Type Package Drawing Pins SPQ CA-IS3760LNR CA-IS3760LWR CA-IS3760HNR CA-IS3760HWR CA-IS3761LNR CA-IS3761LWR CA-IS3761HNR CA-IS3761HWR CA-IS3762LNR CA-IS3762LWR CA-IS3762HNR CA-IS3762HWR CA-IS3763LNR CA-IS3763LWR CA-IS3763HNR CA-IS3763HWR SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC N W N W N W N W N W N W N W N W 16 16 16 16 16 16 16 16 16 16 16 16 16 16 16 16 2500 1000 2500 1000 2500 1000 2500 1000 2500 1000 2500 1000 2500 1000 2500 1000 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 Reel Diameter (mm) 330 330 330 330 330 330 330 330 330 330 330 330 330 330 330 330 Reel Width W1 (mm) A0 (mm) B0 (mm) K0 (mm) P1 (mm) W (mm) Pin1 Quadrant 12.4 16.4 12.4 16.4 12.4 16.4 12.4 16.4 12.4 16.4 12.4 16.4 12.4 16.4 12.4 16.4 6.5 10.8 6.5 10.8 6.5 10.8 6.5 10.8 6.5 10.8 6.5 10.8 6.5 10.8 6.5 10.8 10.3 10.7 10.3 10.7 10.3 10.7 10.3 10.7 10.3 10.7 10.3 10.7 10.3 10.7 10.3 10.7 2.1 2.9 2.1 2.9 2.1 2.9 2.1 2.9 2.1 2.9 2.1 2.9 2.1 2.9 2.1 2.9 8.0 12.0 8.0 12.0 8.0 12.0 8.0 12.0 8.0 12.0 8.0 12.0 8.0 12.0 8.0 12.0 16.0 24.0 16.0 24.0 16.0 24.0 16.0 24.0 16.0 24.0 16.0 24.0 16.0 24.0 16.0 24.0 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 CA-IS3760, CA-IS3761, CA-IS3762, CA-IS3763 上海川土微电子有限公司 重要声明 上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保 留因技术革新而改变上述资料的权利。 Chipanalog 产品全部经过出厂测试。 针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog 对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。 除此之外不得复制或展示所述资源， 如 因使用所述资源而产生任何索赔、 赔偿、 成本、 损失及债务等， Chipanalog 对此概不负责。 商标信息 Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。 http://www.chipanalog.com 22 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司