APM32E103RET6

数据手册 Datasheet APM32E103xCxE 基于 Arm® Cortex®-M3 内核的 32 位微控制器 版本：V1.1 产品特性   内核  32 位 Arm® Cortex®-M3 内核 2 个 I2C 接 口 （ 1Mbit/s ）， 支 持 SMBus/PMBus。 最高 120MHz 工作频率 3 个 USART ， 2 个 UART ， 支 持 ISO7816、LIN 和 IrDA 等功能 存储器及接口 Flash：容量最高为 512KB 3 个 SPI（2 个可复用 I2S），最大传输 速度 18Mbps SRAM：容量最高为 128KB 2 个 CAN，支持 USBD 和 CAN 同时 独立工作 1 个 USBD EMMC：支持 CF 卡、SRAM、PSRAM、 SDRAM、NOR 和 NAND 存储器  时钟 1 个 SDIO 接口  HSECLK：支持 4~16MHz 外部晶体/ 陶瓷振荡器 LSECLK：支持 32.768KHz 晶体/陶瓷 振荡器 HSICLK：出厂校准的 8MHz RC 振荡 器 2 个 12 位的 DAC  电源与电源管理 4 个 16 位通用定时器 TMR2/3/4/5，每 个定时器有 4 个独立通道可以用来输 入捕获、输出比较、PWM 与脉冲计数 等功能 VDDA 范围：2.0～3.6V 备份域电源 VBAT 范围：1.8V～3.6V 2 个 16 位基本定时器 TMR6/7 支持上电/掉电复位（POR/PDR） 2 个看门狗定时器：一个独立看门狗 IWDT 和一个窗口看门狗 WWDT 支持可编程电源电压检测器（PVD） 1 个 24 位自减型系统定时器 Sys Tick Timer 低功耗模式 支持睡眠、停机、待机三种模式  DMA 两个 DMA，DMA1 有 7 个通道,DMA2 有 5 个通道   RTC 支持日历功能  84Bytes 备份寄存器  FPU 浮点运算单元 SWD  CRC 计算单元 I/O  96 位唯一设备 ID 最多有 112 个 I/O  芯片封装 调试接口 JTAG  定时器 2 个可以提供 7 通道 PWM 输出的 16 位高级定时器 TMR1/8，支持死区生成 和刹车输入等功能 VDD 范围：2.0～3.6V  模拟外设 3 个 12 位的 ADC PLL：锁相环，支持 2~16 倍频  通信外设 所有 I/O 都可以映射到外部中断向量 最多有 87 个容忍 5V 输入的 I/O w w w. g e e h y. c o m QFN48/LQFP48/LQFP64/LQFP100/ LQFP144 Page 1 目录 产品特性 ....................................................................................................................... 1 产品信息 ....................................................................................................................... 6 引脚信息 ....................................................................................................................... 7 引脚分布 .......................................................................................................................................... 7 引脚功能描述 ................................................................................................................................. 10 功能描述 ..................................................................................................................... 20 系统架构 ........................................................................................................................................ 21 4.1.1 系统框图 .................................................................................................................................................. 21 4.1.2 地址映射 .................................................................................................................................................. 22 4.1.3 启动配置 .................................................................................................................................................. 22 内核................................................................................................................................................ 23 中断控制器 ..................................................................................................................................... 23 4.3.1 嵌套的向量式中断控制器(NVIC) .............................................................................................................. 23 4.3.2 外部中断/事件控制器(EINT)..................................................................................................................... 23 存储器 ............................................................................................................................................ 23 时钟................................................................................................................................................ 23 4.5.1 时钟树 ...................................................................................................................................................... 24 4.5.2 时钟源 ...................................................................................................................................................... 25 4.5.3 系统时钟 .................................................................................................................................................. 25 4.5.4 总线时钟 .................................................................................................................................................. 25 电源与电源管理 .............................................................................................................................. 25 4.6.1 电源方案 .................................................................................................................................................. 25 4.6.2 调压器 ...................................................................................................................................................... 25 4.6.3 电源电压监控器 ....................................................................................................................................... 25 低功耗模式 ..................................................................................................................................... 26 DMA ............................................................................................................................................... 26 GPIO .............................................................................................................................................. 26 通信外设 ........................................................................................................................................ 26 w w w. g e e h y. c o m Page 2 4.10.1 USART/UART .......................................................................................................................................... 26 4.10.2 I2C ........................................................................................................................................................... 27 4.10.3 SPI/I2S..................................................................................................................................................... 27 4.10.4 CAN ......................................................................................................................................................... 27 4.10.5 USBD ....................................................................................................................................................... 27 4.10.6 USBD 接口与 CAN 接口的同时使用 ........................................................................................................ 28 模拟外设 ........................................................................................................................................ 28 4.11.1 ADC ......................................................................................................................................................... 28 4.11.2 DAC ......................................................................................................................................................... 28 定时器 ............................................................................................................................................ 28 RTC ............................................................................................................................................... 30 4.13.1 备份寄存器 ............................................................................................................................................... 30 CRC ............................................................................................................................................... 30 浮点运算单元（FPU） ................................................................................................................... 30 电气特性 ..................................................................................................................... 31 电气特性测试条件 .......................................................................................................................... 31 5.1.1 最大值和最小值 ....................................................................................................................................... 31 5.1.2 典型值 ...................................................................................................................................................... 31 5.1.3 典型曲线 .................................................................................................................................................. 31 5.1.4 电源方案 .................................................................................................................................................. 31 5.1.5 负载电容 .................................................................................................................................................. 32 通用工作条件下的测试 ................................................................................................................... 33 绝对最大额定值 .............................................................................................................................. 33 5.3.1 最大温度特性 ........................................................................................................................................... 33 5.3.2 最大额定电压特性 .................................................................................................................................... 33 5.3.3 最大额定电流特性 .................................................................................................................................... 34 5.3.4 静电放电（ESD） .................................................................................................................................... 34 5.3.5 静态栓锁（LU） ...................................................................................................................................... 34 存储器 ............................................................................................................................................ 35 5.4.1 Flash 特性 ................................................................................................................................................ 35 w w w. g e e h y. c o m Page 3 时钟................................................................................................................................................ 35 5.5.1 外部时钟源特性 ....................................................................................................................................... 35 5.5.2 内部时钟源特性 ....................................................................................................................................... 36 5.5.3 PLL 特性 .................................................................................................................................................. 36 电源与电源管理 .............................................................................................................................. 37 5.6.1 内嵌复位和电源控制模块特性测试 .......................................................................................................... 37 功耗................................................................................................................................................ 38 5.7.1 功耗测试环境 ........................................................................................................................................... 38 5.7.2 运行模式功耗 ........................................................................................................................................... 38 5.7.3 睡眠模式功耗 ........................................................................................................................................... 40 5.7.4 停机、待机模式功耗 ................................................................................................................................ 43 5.7.5 备份域功耗 ............................................................................................................................................... 43 5.7.6 外设功耗 .................................................................................................................................................. 43 低功耗模式唤醒时间....................................................................................................................... 45 引脚特性 ........................................................................................................................................ 45 5.9.1 I/O 引脚特性............................................................................................................................................. 45 5.9.2 NRST 引脚特性........................................................................................................................................ 47 通信外设 ........................................................................................................................................ 47 5.10.1 I2C 外设特性 ............................................................................................................................................ 47 5.10.2 SPI 外设特性............................................................................................................................................ 48 模拟外设 ........................................................................................................................................ 50 5.11.1 ADC ......................................................................................................................................................... 50 5.11.2 DAC ......................................................................................................................................................... 51 封装信息 ..................................................................................................................... 53 LQFP144 封装图 ............................................................................................................................ 53 LQFP100 封装图 ............................................................................................................................ 55 LQFP64 封装图 .............................................................................................................................. 58 LQFP48 封装图 .............................................................................................................................. 60 QFN48 封装图................................................................................................................................ 63 包装信息 ..................................................................................................................... 65 w w w. g e e h y. c o m Page 4 带状包装 ........................................................................................................................................ 65 托盘包装 ........................................................................................................................................ 66 订货信息 ..................................................................................................................... 68 常用功能模块命名 ....................................................................................................... 69 修订历史 ..................................................................................................................... 70 w w w. g e e h y. c o m Page 5 产品信息 APM32E103xCxE 产品功能和外设配置请参阅下表。 表格 1 APM32E103xCxE 系列芯片功能和外设 APM32E103xCxE 产品 CC 型号 CE CC QFN48 封装 CE RC LQFP48 Arm® 内核及最大工作频率 RE LQFP64 32-bit VC VE LQFP100 ZC ZE LQFP144 Cortex®-M3@120MHz 2.0~3.6V 工作电压 Flash(KB) 256 512 256 512 256 512 256 512 256 512 SRAM(KB) 64 128 64 128 64 128 64 128 64 128 存储控制器（EMMC） GPIOs 37 USART/UART 通信接口 无 51 3 SPI/I2S 3/2 I2C 2 I2C3 1 USBD 1 CAN 2 80 112 1 16 位高级 1 2 2 系统滴答定时器 1 看门狗 2 1 实时时钟 单元 2 外部通道 10 3 16 内部通道 2 12 位 单元 2 DAC 通道 2 工作温度 w w w. g e e h y. c o m SDRAM） 0 16 位基本 ADC SDRAM） SDIO 4 12 位 有（支持 3/2 16 位通用 定时器 有（不支持 21 环境温度：-40°C 至 85°C/-40°C 至 105°C 结温度：-40°C 至 105°C/-40°C 至 125°C Page 6 引脚信息 引脚分布 图 1 APM32E103xCxE 系列 LQFP144 引脚分布图 w w w. g e e h y. c o m Page 7 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 VDD_3 VSS_3 PE1 PE0 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PD7 PD6 PD5 PD4 PD3 PD2 PD1 PD0 PC12 PC11 PC10 PA15 PA14 图 2 APM32E103xCxE 系列 LQFP100 引脚分布图 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 LQFP100 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 VDD_2 VSS_2 NC PA13 PA12 PA11 PA10 PA9 PA8 PC9 PC8 PC7 PC6 PD15 PD14 PD13 PD12 PD11 PD10 PD9 PD8 PB15 PB14 PB13 PB12 PA3 VSS_4 VDD_4 PA4 PA5 PA6 PA7 PC4 PC5 PB0 PB1 PB2 PE7 PE8 PE9 PE10 PE11 PE12 PE13 PE14 PE15 PB10 PB11 VSS_1 VDD_1 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 PE2 PE3 PE4 PE5 PE6 VBAT PC13-TAMPER-RTC PC14-OSC32_IN PC15-OSC32_OUT VSS_5 VDD_5 OSC_IN OSC_OUT NRST PC0 PC1 PC2 PC3 VSSA VREFVREF+ VDDA PA0-WKUP PA1 PA2 w w w. g e e h y. c o m Page 8 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 VDD_3 VSS_3 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PD2 PC12 PC11 PC10 PA15 PA14 图 3 APM32E103xCxE 系列 LQFP64 引脚分布图 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 LQFP64 VDD_2 VSS_2 PA13 PA12 PA11 PA10 PA9 PA8 PC9 PC8 PC7 PC6 PB15 PB14 PB13 PB12 PA3 VSS_4 VDD_4 PA4 PA5 PA6 PA7 PC4 PC5 PB0 PB1 PB2 PB10 PB11 VSS_1 VDD_1 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 VBAT PC13-TAMPER-RTC PC14-OSC32_IN PC15-OSC32_OUT PD0-OSC_IN PD1-OSC_OUT NRST PC0 PC1 PC2 PC3 VSSA VDDA PA0-WKUP PA1 PA2 48 47 46 45 44 43 42 41 40 39 38 37 VDD_3 VSS_3 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PA15 PA14 图 4 APM32E103xCxE 系列 LQFP48 引脚分布图 1 2 3 4 5 6 7 8 9 10 11 12 LQFP48 36 35 34 33 32 31 30 29 28 27 26 25 VDD_2 VSS_2 PA13 PA12 PA11 PA10 PA9 PA8 PB15 PB14 PB13 PB12 PA3 PA4 PA5 PA6 PA7 PB0 PB1 PB2 PB10 PB11 VSS_1 VDD_1 13 14 15 16 17 18 19 20 21 22 23 24 VBAT PC13-TAMPER-RTC PC14-OSC32_IN PC15-OSC32_OUT PD0-OSC_IN PD1-OSC_OUT NRST VSSA VDDA PA0-WKUP PA1 PA2 w w w. g e e h y. c o m Page 9 48 47 46 45 44 43 42 41 40 39 38 37 VDD_3 VSS_3 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PA15 PA14 图 5 APM32E103xCxE 系列 QFN48 引脚分布图 1 2 3 4 5 6 7 8 9 10 11 12 36 35 34 33 32 31 30 29 28 27 26 25 QFN48 Exposed pad VDD_2 VSS_2 PA13 PA12 PA11 PA10 PA9 PA8 PB15 PB14 PB13 PB12 PA3 PA4 PA5 PA6 PA7 PB0 PB1 PB2 PB10 PB11 VSS_1 VDD_1 13 14 15 16 17 18 19 20 21 22 23 24 VBAT PC13-TAMPER-RTC PC14-OSC32_IN PC15-OSC32_OUT PD0-OSC_IN PD1-OSC_OUT NRST VSSA VDDA PA0 PA1 PA2 引脚功能描述 表格 2 输出引脚表中使用的图例/缩写 名称 缩写 引脚名称 引脚类型 定义 除非引脚名称下方的括号中另有规定，否则复位期间和复位后的引脚功能与实际引脚名称相同 P 电源引脚 I 仅输入引脚 I/O I/O 引脚 5T 5V 容忍 I/O 5Tf 5V 容忍 I/O，FM+功能 STDA 3.3V 标准、直接连接到 ADC 的 I/O STD 3.3V 标准 I/O B 专用 Boot0 引脚 RST 内置弱上拉电阻的双向复位引脚 I/O 结构 除非注释另有规定，否则复位期间和复位后，所有 I/O 都设置为浮空输入 注意 默认复用功 引脚功 能 能 重定义功能 w w w. g e e h y. c o m 通过外设寄存器直接选择/启用此功能 通过 AFIO 的重映射寄存器选择此功能 Page 10 表格 3 APM32E103xCxE 引脚功能描述 名称 类 (复位后的功能) 型 PE2 I/O 结构 5T 默认复用功能 TRACECK, SMC_A23 QFN48/L LQFP6 LQFP10 LQFP14 QFP48 4 0 4 - - - 1 1 - - - 2 2 - - - 3 3 - - - 4 4 - - - 5 5 重定义功能 TRACED0, PE3 I/O 5T SMC_A19, DMC_DQ4 PE4 I/O 5T TRACED1, SMC_A20 TRACED2, PE5 I/O 5T SMC_A21, DMC_DQ5 TRACED3, PE6 I/O 5T SMC_A22, DMC_DQ6 VBAT P - - - 1 1 6 6 I/O STD TAMPER_RTC - 2 2 7 7 I/O STD OSC32_IN - 3 3 8 8 I/O STD OSC32_OUT - 4 4 9 9 PF0 I/O 5T - - - - 10 PF1 I/O 5T - - - - 11 PF2 I/O 5T - - - - 12 PF3 I/O 5T - - - - 13 PF4 I/O 5T - - - - 14 PF5 I/O 5T - - - - 15 VSS_5 P - - - - - 10 16 VDD_5 P - - - - - 11 17 - - - - 18 PC13-TAMPERRTC (PC13) PC14OSC32_IN (PC14) PC15OSC32_OUT (PC15) SMC_A0, DMC_DQ7 SMC_A1 SMC_A2, DMC_CS SMC_A3 SMC_A4, DMC_RAS SMC_A5, DMC_CAS ADC3_IN4, PF6 I/O - SMC_NIORD, DMC_WE w w w. g e e h y. c o m P a g e 11 名称 类 (复位后的功能) 型 PF7 I/O - PF8 I/O - PF9 I/O - 结构 默认复用功能 ADC3_IN5, SMC_NREG ADC3_IN6, SMC_NIOWR ADC3_IN7, SMC_CD QFN48/L LQFP6 LQFP10 LQFP14 QFP48 4 0 4 - - - - 19 - - - - 20 - - - - 21 - - - - 22 重定义功能 ADC3_IN8, PF10 I/O - SMC_INTR, DMC_LDQM OSC_IN I STD - PD0 5 5 12 23 OSC_OUT O STD - PD1 6 6 13 24 NRST I/O RST - - 7 7 14 25 PC0 I/O STDA ADC123_IN10 - - 8 15 26 PC1 I/O STDA ADC123_IN11 - - 9 16 27 PC2 I/O STDA ADC123_IN12 - - 10 17 28 PC3 I/O STDA ADC123_IN13 - - 11 18 29 VSSA P - - - 8 12 19 30 VREF- P - - - - - 20 31 VREF+ P - - - - - 21 32 VDDA P - - - 9 13 22 33 - 10 14 23 34 - 11 15 24 35 - 12 16 25 36 - 13 17 26 37 WKUP, USART2_CTS, PA0-WKUP (PA0) I/O STDA ADC123_IN0, TMR2_CH1_ETR, TMR5_CH1, TMR8_ETR USART2_RTS, PA1 I/O STDA ADC123_IN1, TMR5_CH2, TMR2_CH2 USART2_TX, PA2 I/O STDA TMR5_CH3, ADC123_IN2, TMR2_CH3 USART2_RX, PA3 I/O STDA TMR5_CH4, ADC123_IN3, w w w. g e e h y. c o m Page 12 名称 类 (复位后的功能) 型 结构 默认复用功能 重定义功能 QFN48/L LQFP6 LQFP10 LQFP14 QFP48 4 0 4 TMR2_CH4 VSS_4 P - - - - 18 27 38 VDD_4 P - - - - 19 28 39 - 14 20 29 40 - 15 21 30 41 TMR1_BKIN 16 22 31 42 TMR1_CH1N 17 23 32 43 SPI1_NSS, PA4 I/O STDA USART2_CK, DAC_OUT1, ADC12_IN4 SPI1_SCK, PA5 I/O STDA DAC_OUT2, ADC12_IN5 SPI1_MISO, PA6 I/O STDA TMR8_BKIN, ADC12_IN6 TMR3_CH1 SPI1_MOSI, PA7 I/O STDA TMR8_CH1N, ADC12_IN7, TMR3_CH2 PC4 I/O STDA ADC12_IN14 - - 24 33 44 PC5 I/O STDA ADC12_IN15 - - 25 34 45 TMR1_CH2N 18 26 35 46 TMR1_CH3N 19 27 36 47 - 20 28 37 48 - - - - 49 - - - - 50 ADC12_IN8, PB0 I/O STDA TMR3_CH3, TMR8_CH2N ADC12_IN9, PB1 I/O STDA TMR3_CH4, TMR8_CH3N PB2 I/O 5T PF11 I/O 5T PF12 I/O 5T VSS_6 P - - - - - - 51 VDD_6 P - - - - - - 52 PF13 I/O 5T - - - - 53 PF14 I/O 5T - - - - 54 (PB2,BOOT1) w w w. g e e h y. c o m SMC_NIOS16, DMC_BA SMC_A6, DMC_A10 SMC_A7, DMC_A0 SMC_A8, DMC_A1 Page 13 名称 类 (复位后的功能) 型 PF15 I/O 5T PG0 I/O 5T PG1 I/O 5T PE7 I/O 5T PE8 I/O 5T PE9 I/O 5T VSS_7 P - VDD_7 P - PE10 I/O 5T PE11 I/O 5T PE12 I/O 5T PE13 I/O 5T PE14 I/O 5T PE15 I/O 5T 结构 QFN48/L LQFP6 LQFP10 LQFP14 QFP48 4 0 4 - - - - 55 - - - - 56 SMC_A11 - - - - 57 SMC_D4 TMR1_ETR - - 38 58 TMR1_CH1N - - 39 59 TMR1_CH1 - - 40 60 - - - - - 61 - - - - - 62 TMR1_CH2N - - 41 63 TMR1_CH2 - - 42 64 TMR1_CH3N - - 43 65 TMR1_CH3 - - 44 66 TMR1_CH4 - - 45 67 TMR1_BKIN - - 46 68 TMR2_CH3 21 29 47 69 TMR2_CH4 22 30 48 70 默认复用功能 SMC_A9, DMC_A2 SMC_A10, DMC_A3 SMC_D5, DMC_A4 SMC_D6, DMC_A5 SMC_D7, DMC_A6 SMC_D8, DMC_A7 SMC_D9, DMC_A8 SMC_D10, DMC_A9 SMC_D11 SMC_D12, DMC_CK 重定义功能 I2C2_SCL, PB10 I/O 5T USART3_TX, DMC_UDQM I2C2_SDA, PB11 I/O 5T USART3_RX, CKE VSS_1 P - - - 23 31 49 71 VDD_1 P - - - 24 32 50 72 - 25 33 51 73 - 26 34 52 74 SPI2_NSS, I2S2_WS, PB12 I/O 5T I2C2_SMBAI, USART3_CK, TMR1_BKIN, CAN2_RX PB13 w w w. g e e h y. c o m I/O 5T SPI2_SCK, Page 14 名称 类 (复位后的功能) 型 结构 默认复用功能 QFN48/L LQFP6 LQFP10 LQFP14 QFP48 4 0 4 - 27 35 53 75 - 28 36 54 76 重定义功能 I2S2_CK, USART3_CTS, TMR1_CH1N, CAN2_TX SPI2_MISO, PB14 I/O 5T TMR1_CH2N, USART3_RTS SPI2_MOSI, PB15 I/O 5T I2S2_SD, TMR1_CH3N PD8 I/O 5T SMC_D13 USART3_TX - - 55 77 PD9 I/O 5T SMC_D14 USART3_RX - - 56 78 PD10 I/O 5T SMC_D15 USART3_CK - - 57 79 PD11 I/O 5T SMC_A16 USART3_CTS - - 58 80 PD12 I/O 5T SMC_A17 - - 59 81 PD13 I/O 5T SMC_A18 TMR4_CH2 - - 60 82 VSS_8 P - - - - - - 83 VDD_8 P - - - - - - 84 PD14 I/O 5T SMC_D0 TMR4_CH3 - - 61 85 PD15 I/O 5T SMC_D1 TMR4_CH4 - - 62 86 PG2 I/O 5T SMC_A12 - - - - 87 PG3 I/O 5T SMC_A13 - - - - 88 PG4 I/O 5T SMC_A14 - - - - 89 PG5 I/O 5T SMC_A15 - - - - 90 PG6 I/O 5T SMC_INT2 - - - - 91 PG7 I/O 5T SMC_INT3 - - - - 92 PG8 I/O 5T DMC_CLK - - - - 93 VSS_9 P - - - - - - 94 VDD_9 P - - - - - - 95 TMR3_CH1 - 37 63 96 TMR3_CH2 - 38 64 97 TMR4_CH1, USART3_RTS I2S2_MCK, PC6 I/O 5T TMR8_CH1, SDIO_D6 I2S3_MCK, PC7 I/O 5T TMR8_CH2, SDIO_D7 w w w. g e e h y. c o m Page 15 名称 类 (复位后的功能) 型 PC8 I/O 5T PC9 I/O 5T 结构 默认复用功能 TMR8_CH3, SDIO_D0 TMR8_CH4, SDIO_D1 QFN48/L LQFP6 LQFP10 LQFP14 QFP48 4 0 4 TMR3_CH3 - 39 65 98 TMR3_CH4 - 40 66 99 - 29 41 67 100 - 30 42 68 101 - 31 43 69 102 - 32 44 70 103 - 33 45 71 104 重定义功能 USART1_CK, PA8 I/O 5T TMR1_CH1, MCO PA9 I/O 5T PA10 I/O 5T USART1_TX, TMR1_CH2 USART1_RX, TMR1_CH3 USART1_CTS, USBDDM, PA11 I/O 5T USBD2DM, CAN1_RX, TMR1_CH4 USART1_RTS, USBDDP PA12 I/O 5T USBD2DP, CAN1_TX, TMR1_ETR PA13 I/O 5T - PA13 34 46 72 105 NC - - 未连接 - - - 73 106 VSS_2 P - - - 35 47 74 107 VDD_2 P - - - 36 48 75 108 I/O 5T - PA14 37 49 76 109 38 50 77 110 USART3_TX - 51 78 111 USART3_RX - 52 79 112 USART3_CK - 53 80 113 (JTMS,SWDIO) PA14 (JTCK,SWCLK) PA15 (JTDI) I/O 5T SPI3_NSS, I2S3_WS TMR2_CH1_E TR,PA15, SPI1_NSS UART4_TX, PC10 I/O 5T SDIO_D2, DMC_DQ8 UART4_RX, PC11 I/O 5T SDIO_D3, DMC_DQ9 PC12 w w w. g e e h y. c o m I/O 5T UART5_TX, SDIO_CK Page 16 名称 类 (复位后的功能) 型 PD0 (OSC_IN) PD1 (OSC_OUT) 结构 默认复用功能 重定义功能 QFN48/L LQFP6 LQFP10 LQFP14 QFP48 4 0 4 I/O 5T SMC_D2 CAN_RX - - 81 114 I/O 5T SMC_D3 CAN_TX - - 82 115 - - 54 83 116 USART2_CTS - - 84 117 USART2_RTS - - 85 118 USART2_TX - - 86 119 TMR3_ETR, PD2 I/O 5T UART5_RX, SDIO_CMD, DMC_DQ10 SMC_CLK, PD3 I/O 5T PD4 I/O 5T PD5 I/O 5T VSS_10 P - - - - - - 120 VDD_10 P - - - - - - 121 PD6 I/O 5T USART2_RX - - 87 122 PD7 I/O 5T USART2_CK - - 88 123 - - - - 124 - - - - 125 - - - - 126 - - - - 127 - - - - 128 - - - - 129 DMC_DQ11 SMC_NOE, DMC_DQ12 SMC_NWE, DMC_DQ13 SMC_NWAIT, DMC_DQ14 SMC_NE1, SMC_NCE2 SMC_NE2, PG9 I/O 5T SMC_NCE3, DMC_DQ15 SMC_NCE4_1, PG10 I/O 5T PG11 I/O 5T PG12 I/O 5T PG13 I/O 5T PG14 I/O 5T VSS_11 P - - - - - - 130 VDD_11 P - - - - - - 131 PG15 I/O 5T DMC_DQ3 - - - - 132 39 55 89 133 PB3 (JTDO) w w w. g e e h y. c o m I/O 5T SMC_NE3 SMC_NCE4_2 SMC_NE4, DMC_DQ0 SMC_A24, DMC_DQ1 SMC_A25, DMC_DQ2 SPI3_SCK, I2S3_CK PB3, TRACESWO, TMR2_CH2, Page 17 名称 类 (复位后的功能) 型 结构 默认复用功能 QFN48/L LQFP6 LQFP10 LQFP14 QFP48 4 0 4 40 56 90 134 41 57 91 135 42 58 92 136 USART1_RX 43 59 93 137 - 44 60 94 138 45 61 95 139 46 62 96 140 - - - 97 141 重定义功能 SPI1_SCK PB4 (NJTRST) PB5 PB4, I/O 5T SPI3_MISO SPI1_MISO I/O STD I2C1_SMBAI, TMR3_CH2, SPI3_MOSI, SPI1_MOSI, I2S3_SD CAN2_RX I2C1_SCL, PB6 TMR3_CH1, I/O 5T I2C3_SCL, TMR4_CH1 USART1_TX, CAN2_TX I2C1_SDA, PB7 I/O 5T I2C3_SDA, SMC_NADV, TMR4_CH2 BOOT0 PB8 PB9 I I/O I/O B 5T 5T TMR4_CH3, SDIO_D4 TMR4_CH4, SDIO_D5 TMR4_ETR, I2C1_SCL, I2C3_SCL, CAN1_RX I2C1_SDA, I2C3_SDA, CAN1_TX PE0 I/O 5T PE1 I/O 5T SMC_NBL1 - - - 98 142 VSS_3 P - - - 47 63 99 143 VDD_3 P - - - 48 64 100 144 SMC_NBL0 注意： (1) 可以使用的功能依选定的型号而定。对于具有较少外设模块的型号，始终是包含较小编号的功能模 块。例如，某个型号只有 1 个 SPI 和 2 个 USART 时，它们即是 SPI1 和 USART1 及 USART2。 (2) PC13，PC14 和 PC15 引脚通过电源开关进行供电，而这个电源开关只能够吸收有限的电流 （3mA）。因此这三个引脚作为输出引脚时有以下限制：在同一时间只有一个引脚能作为输出，作为 输出脚时只能工作在 2MHz 模式下，最大驱动负载为 30pF，并且不能作为电流源（如驱动 LED）。 (3) 这些引脚在备份区域第一次上电时处于主功能状态下，之后即使复位，这些引脚的状态由备份区域寄 存器控制（这些寄存器不会被主复位系统所复位）。关于如何控制这些 IO 口的具体信息，请参考用户 手册的电池备份区域和 BAKPR 寄存器的相关章节。 (4) 此类复用功能能够由软件配置到其他引脚上（如果相应的封装型号有此引脚），详细信息请参考用户 手册的复用功能 I/O 章节和调试设置章节。 (5) LQFP64 封装的引脚 5 和引脚 6，在芯片复位后默认配置为 OSC_IN 和 OSC_OUT 功能脚。软件可以 重新设置这两个引脚为 PD0 和 PD1 功能。但对于 LQFP100 封装，由于 PD0 和 PD1 为固有的功能 w w w. g e e h y. c o m Page 18 引脚，因此没有必要再由软件进行重映像设置。更多详细信息请参考参考手册的复用功能 I/O 章节和 调试设置章节。在输出模式下，PD0 和 PD1 只能配置为 50MHz 输出模式。 w w w. g e e h y. c o m Page 19 功能描述 本章主要介绍 APM32E103xCxE 系列产品系统架构、中断、片上存储器、时钟、电源、外设特 点，有关 Arm® Cortex®-M3 内核的相关信息，请参考 Arm® Cortex®-M3 技术参考手册，该手册 可以在 ARM 公司的网站下载。 w w w. g e e h y. c o m Page 20 系统架构 4.1.1 系统框图 图 6 APM32E103xCxE 系统框图 Arm® Cortex®-M3 I-Code D-Code Systen Bus JTAG/SWD FMC BUS MATRIX EMMC FLASH DMA1/2 FPU AHB/APB1 BRIDGE SRAM AHB BUS CRC SDIO AHB/APB2 BRIDGE TMR2/3/4/5/6/7 AFIO RTC EINT WWDT GPIO A/B/C/D/E/F/G IWDT ADC1/2/3 SPI2/I2S2 TMR1/8 SPI3/I2S3 SPI1 USART2/3 USART1 UART4/5 温度传感器 I2C1/I2C3 I2C2 USBD CAN1/2 DAC*2 BAKPR PMU w w w. g e e h y. c o m Page 21 4.1.2 地址映射 图 7 APM32E103xCxE 系列地址映射图 0xFFFF FFFF Reserved M3内核外设 0xE000 0000 Reserved AHB 外设 0x4001 8000 Reserved APB2 外设 0x4001 0000 Reserved APB1 外设 0x4000 0000 Reserved 0x2002 0000 SRAM 0x2000 0000 Reserved 0x1FFF F80F 选项字节 0x1FFF F800 系统存储区 I2C2 I2C1/I2C3 0x1FFF F000 Reserved Flash 0x0800 0000 映射区 0x0000 0000 4.1.3 EMMC 寄存器 EMMC bank Reserved FPU Reserved CRC Reserved Flash Interface Reserved RCM Reserved DMA2 DMA1 Reserved SDIO Reserved ADC3 USART1 TMR8 SPI1 TMR1 ADC2 ADC1 Port G Port F Port E Port D Port C Port B Port A EINT AFIO Reserved DAC PMU BAKPR Reserved CAN1/2 Shared USBD/CAN SRAM 512 bytes USBD 寄存器 UART5 UART4 USART3 USART2 Reserved SPI3/I2S3 SPI2/I2S2 Reserved IWDT WWDT RTC Reserved TMR7 TMR6 TMR5 TMR4 TMR3 TMR2 0xA000 0FFF 0xA000 0000 0x4002 4400 0x4002 4000 0x4002 0x4002 0x4002 0x4002 0x4002 0x4002 0x4002 0x4002 0x4002 0x4001 0x4001 0x4001 0x4001 0x4001 0x4001 3400 3000 2400 2000 1400 1000 0400 0400 0000 8400 8000 4000 3C00 3800 3400 EMMC bank4 PCCARD 0x9FFF FFFF 0x9000 0000 EMMC bank 3 NAND (NAND2) 0x8000 0000 EMMC bank 2 NAND (NAND1) 0x7000 0000 EMMC bank 1 NOR/PSRAM 4/SDRAM 0x6C00 0000 EMMC bank 1 NOR/PSRAM 3/SDRAM 0x6800 0000 EMMC bank 1 NOR/PSRAM 2/SDRAM 0x6400 0000 EMMC bank 1 NOR/PSRAM 1/SDRAM 0x6000 0000 0x4001 3000 0x4001 2C00 0x4001 2800 0x4001 2400 0x4001 2000 0x4001 1C00 0x4001 1800 0x4001 1400 0x4001 1000 0x4001 0C00 0x4001 0800 0x4001 0x4001 0x4000 0x4000 0400 0000 7800 7400 0x4000 7000 0x4000 6C00 0x4000 6800 0x4000 6400 0x4000 6000 0x4000 0x4000 0x4000 0x4000 0x4000 0x4000 0x4000 5C00 5800 5400 5000 4C00 4800 4400 0x4000 4000 0x4000 3C00 0x4000 0x4000 0x4000 0x4000 3800 3400 3000 2C00 0x4000 2800 0x4000 1800 0x4000 1400 0x4000 1000 0x4000 0C00 0x4000 0800 0x4000 0400 0x4000 0000 启动配置 启动时，用户可设置 Boot 引脚的高低电平选择以下三种启动模式中的一种：  从主存储器启动  从 BootLoader 启动  从内置 SRAM 启动 w w w. g e e h y. c o m Page 22 若从 BootLoader 启动，用户可使用 USART 接口重新编程用户 Flash。 内核 APM32E103xCxE 的内核是 Arm® Cortex®-M3，基于该平台开发成本低、功耗低，可提供优良的 计算性能和先进的系统中断响应，兼容所有 ARM 工具和软件。 中断控制器 4.3.1 嵌套的向量式中断控制器(NVIC) 内置 1 个嵌套向量中断控制器（NVIC），NVIC 能够处理多达 65 个可屏蔽中断通道（不包括 16 个 Cortex®-M3 的中断线）和 16 个优先级；可直接向内核传递中断向量入口地址，从而达到低延 迟的中断响应处理，能优先处理晚到的较高优先级中断。 4.3.2 外部中断/事件控制器(EINT) 外部中断/事件控制器有 19 个边沿检测器，每个检测器包含边沿检测电路、中断/事件请求产生电 路；每个检测器可配置为上升沿触发、下降沿、双边沿触发，也能够单独屏蔽；最多 112 个 GPIO 可连接到 16 个外部中断线。 存储器 片上存储器包括主存储区、SRAM、信息块，其中信息块包括系统存储区、选项字节，系统存储 区存放 BootLoader、96 位唯一设备 ID、主存储区容量信息；系统存储区出厂时已写入程序，不 可擦写。 表格 4 片上存储区 4.4.1 存储器 最大容量 功能 主存储区 512 KB 存放用户程序和数据 SRAM 128 KB CPU 能以 0 等待周期访问（读/写） 系统存储区 2KB 存放 BootLoader、96 位唯一设备 ID、主存储区容量信息 选项字节 16Bytes 配置主存储区读写保护、MCU 工作方式 可配置的外部存储控制器（EMMC） APM32E103xCxE 增强型系列集成了 EMMC 模块，由 SMC（静态存储控制器）、DMC（动态存 储控制器）组成，支持 PC 卡/CF 卡、SRAM、SDRAM、PSRAM、NOR 和 NAND。 功能介绍：  三个 EMMC 中断源，经过逻辑或连到 NVIC 单元  写 FIFO  代码可以在除 NAND 闪存和 PC 卡外的片外存储器运行  与 LCD 连接 w w w. g e e h y. c o m Page 23 4.4.2 液晶显示器并行接口（LCD） EMMC 可以配置成与多数图形 LCD 控制器的无缝连接，它支持 Intel 8080 和 Motorola 6800 的 模式，并能够灵活地与特定的 LCD 接口。使用这个 LCD 并行接口可以很方便地构建简易的图形 应用环境，或使用专用加速控制器的高性能方案。 时钟 4.5.1 时钟树 APM32E103xCxE 的时钟树见下图： 图 8 APM32E103xCxE 时钟树 USBD Prescaler /1,1.5, 2,2.5 LSICLK RC 48MHz USBDCLK FPU Prescaler /1,2 FPUCLK /8 Cortex System Clock IWDTCLK FCLK RTCSEL[1:0] SMCCLK OSC32_OUT OSC32_IN LSECLK OSC 32.768 KHz /1,2,4 RTC /128 CSS OSC_OUT OSC_IN 4-16MHz HSECLK OSC /2 8MHz HSICLK SYSCLK 120MHz MAX ×2.3.4 ...16 PLL /2 SCSEL APB1 Rrescaler /1,2,4,8,16 MCO MCO TMR2,3,4,5,6,7 if(APB1 prescaler=1)×1 else×2 60MHz MAX ADC Prescaler /2,4,6,8 /2 PLLCLK HSICLK HSECLK HCLK AHB Prescaler /1,2...512 60MHz MAX FMCCLK HCLK/2 120MHz MAX PLLHSEPSC PLLSEL /2 DMCCLK SDIOCLK TMRxCLK (x=2,3. ..7) PCLK1 ADCCLK 120MHz MAX APB2 PRESCLAER /1,2,4,8,16 TMR1,8 if(APB2 prescaler=1)×1 else×2 TMRxCLK (x=1,8) SYSCLK 120MHz MAX PCLK2 I2SxCLK (x=2,3) w w w. g e e h y. c o m Page 24 4.5.2 时钟源 时钟源按速度分为高速时钟、低速时钟，高速时钟有 HSICLK、HSECLK，低速时钟有 LSECLK、LSICLK；按片内/外分为内部时钟、外部时钟，内部时钟有 HSICLK、LSICLK，外部 时钟有 HSECLK、LSECLK，其中 HSICLK 在出厂时会校准精度至±1%。 4.5.3 系统时钟 可选择 HSICLK、PLLCLK、HSECLK 作为系统时钟，PLLCLK 的时钟源可选择 HSICLK、 HSECLK 中的一种，配置 PLL 的倍频系数、分频系数可获得所需系统时钟。 产品复位启动时，默认选择 HSICLK 作为系统时钟，之后用户可自行选择上述时钟源中的一种作 为系统时钟。当检测到 HSECLK 失效时，系统将自动地切换回 HSICLK，如果使能了中断，软件 可以接收到相应的中断。 4.5.4 总线时钟 内置 AHB、APB1、APB2 总线，AHB 的时钟源是 SYSCLK，APB1、APB2 的时钟源是 HCLK；配置分频系数可获得所需的时钟，AHB 和高速 APB2 的最高频率为 120MHz，APB1 的 最高频率是 60MHz。 电源与电源管理 4.6.1 电源方案 表格 5 电源方案 名称 电压范围 说明 VDD 2.0～3.6V 通过 VDD 引脚给 I/O（具体 IO 见引脚分布图）、内部调压器供电。 VDDA/VSSA 2.0～3.6V VBAT 1.8～3.6V 4.6.2 为 ADC、DAC、复位模块、RC 振荡器和 PLL 的模拟部分供电；使用 ADC 或 DAC 时，VDDA 不得小于 2.4V，VDDA 和 VSSA 必须分别连接到 VDD 和 VSS。 当关闭 VDD 时，通过内部电源切换器，为 RTC、外部 32KHz 振荡器和后备寄 存器供电。 调压器 表格 6 调压器工作模式 名称 说明 主模式（MR） 用于运行模式 低功耗模式（LPR） 用于停机模式 掉电模式 用于待机模式，此时调压器高阻输出，内核电路掉电，调压器功耗为零，寄存器和 SRAM 的数据会全部丢失。 注：调压器在复位后始终处于工作状态，在掉电模式下高阻输出。 4.6.3 电源电压监控器 产品内部集成了上电复位（POR）和掉电复位（PDR）电路。这两种电路始终处于工作状态。当 w w w. g e e h y. c o m Page 25 掉电复位电路监测到电源电压低于规定的阈值（VPOR/PDR）时，即使外部复位电路，系统保持复 位状态。 该产品内置能够监测 VDD 并将其与 VPVD 阈值比较的可编程电源电压监控器（PVD），当 VDD 在 VPVD 阈值范围外且中断使能时会产生中断，可通过中断服务程序将 MCU 设置成安全状态。 低功耗模式 APM32E103xCxE 支持睡眠、停机、待机三种低功耗模式，这三种模式在功耗、唤醒时间长短、 唤醒方式存在差异，可依据实际应用需求选择低功耗模式。 表格 7 低功耗模式 模式 睡眠模式 说明 内核停止工作，所有外设处于工作状态，可通过中断/事件唤醒 在 SRAM 和寄存器数据不丢失的情况下，停机模式可达到最低的功耗； 停机模式 内部 1.3V 供电模块的时钟都会停止，HSECLK 晶体谐振器、HSICLK、PLL 被禁止，调压器可配置普 通模式或低功耗模式； 任何外部中断线可唤醒 MCU，外部中断线包括 16 个外部中断线之一、PVD 输出、RTC、USBD。 该模式功耗最低； 内部调压器被关闭，所有 1.3V 供电模块掉电，HSECLK 晶体谐振器、HSICLK、PLL 时钟关闭， 待机模式 SRAM 和寄存器的数据消失，RTC 区域、后备寄存器内容仍然保留，待机电路仍工作； NRST 上的外部复位信号、IWDT 复位、WKUP 引脚上的上升边沿或 RTC 的事件都会唤醒 MCU 退出 待机模式。 DMA 内置 2 个 DMA，DMA1 支持 7 路通道，DMA2 支持 5 路通道。每个通道支持多个 DMA 请求， 但同一时刻只允许 1 个 DMA 请求进入 DMA 通道。支持 DMA 请求的外设有：ADC、SPI、 USART、I2C、TMRx。可配置 4 级 DMA 通道优先级。支持“存储器→存储器、存储器→外设、 外设→存储器”数据传输（存储器包括 Flash、SRAM、SDRAM）。 GPIO GPIO 可以配置为通用输入、通用输出、复用功能、模拟输入输出。通用输入可以配置成浮空输 入、上拉输入、下拉输入，通用输出可以配置成推挽输出、开漏输出，复用功能可以用于数字外 设，模拟输入输出可以用于模拟外设以及低功耗模式；可以配置使能/禁止上拉/下拉电阻；可以 配置 2MHz、10MHz、50MHz 的速度，速度越大，功耗、噪声也会越大。 通信外设 4.10.1 USART/UART 该芯片内置多达 5 个通用同步/异步收发器，USART1 接口通信速率可达 4.5Mbit/s，其它 USART/UART 的通信速率可达 2.25Mbit/s，所有 USART/UART 可配置波特率、奇偶校验位、停 止位、数据位长度，除了 UART5 外所有其它 USART/UART 都可以支持 DMA。各个 w w w. g e e h y. c o m Page 26 USART/UART 功能差异如下表： 表格 8 USART/UART 功能差异 USART 模式/功能 USART1 USART2 USART3 UART4 UART5 调制解调器的硬件流控制 √ √ √ — — 同步模式 √ √ √ √ √ 智能卡模式 √ √ √ — — IrDASIR 编码解码器功能 √ √ √ √ √ LIN 模式 √ √ √ √ √ 单线半双工模式 √ √ √ √ √ 支持 DMA 功能 √ √ √ √ — 注：√=支持。 4.10.2 I2C 内置 I2C1/2、I2C3 总线接口，I2C1 与 I2C3 共用硬件接口、寄存器基地址，因此 I2C1 与 I2C3 不能同时使用。 I2C1/2 均可工作于多主模式或从模式，支持 7 位或 10 位寻址，7 位从模式时支持双从地址寻 址，通信速率支持标准模式（最高 100kbit/s）、快速模式（最高 400kbit/s）；内置了硬件 CRC 发 生器/校验器；它们可以使用 DMA 操作并支持 SMBus 总线 2.0 版/PMBus 总线。 I2C3 总线，可以在标准模式、快速模式、高速模式下运行，高速模式和快速模式设备是向下兼容 的。 4.10.3 SPI/I2S 内置 3 个 SPI，在主模式、从模式下均支持全双工、半双工通信，可使用 DMA 控制器，可配置 每帧 4~16 位，通信速率最高 18Mbit/s。 内置 2 个 I2S（分别与 SPI2、SPI3 复用），支持主模式、从模式半双工通信，支持同步传输，可 配置 16 位或 32 位分辨率的 16 位、24 位、32 位数据传输，音频采样率可配置的范围是 8kHz~48kHz；当一个或者两个 I2S 接口配置为主模式，其主时钟可以以 256 倍采样频率输出给 外部的 DAC 或解码器（CODEC）。 4.10.4 CAN 内置 2 个 CAN（CAN1 与 CAN2 可同时使用），兼容 2.0A 和 2.0B(主动）规范，通信速率最高可 达 1Mbit/s。它可以接收和发送 11 位标识符的标准帧，也可以接收和发送 29 位标识符的扩展 帧。具有 3 个发送邮箱和 2 个接收 FIFO，3 级 28 个可调节的滤波器。 4.10.5 USBD 产品内嵌兼容全速 USBD 设备的模块 USBD，遵循全速 USBD 设备（12 兆位/秒）标准，端点可 由软件配置，具有待机/唤醒功能。USBD 专用的 48MHz 时钟由内部 PLL 直接产生，使用 USBD 功能时，系统时钟只能是 48MHz、72MHz、96MHz、120MHz 中的一个，可分别经过 1 分频、 w w w. g e e h y. c o m Page 27 1.5 分频、2 分频、2.5 分频获得 USBD 所需的 48MHz。 4.10.6 USBD 接口与 CAN 接口的同时使用 本产品 USBD1（2）与 CAN1（2）共用同一个专用的 512 字节的 SRAM 存储器用于数据的发送 和接收，因此所以 USBD 和 CAN 可同时使用。具体情况如下：  USBD1 与 CAN2 可以同时使用  USBD2 与 CAN1 可以同时使用  USBD1 与 USBD2 不可以同时使用  CAN1 与 CAN2 可以同时使用 注意：虽然实际上有 2 个一模一样的 USBD（引脚也相同），但是它们不能同时使用，所以相当于只有 1 个。用户可以通过 重映射（引脚的复用功能）实现“同时使用”。 模拟外设 4.11.1 ADC 内置 3 个 ADC，精度为 12 位，每个 ADC 最多有 21 个外部通道和 2 个内部通道,内部通道分别 测量温度传感器电压和参考电压。其中 ADC1 和 ADC2 都有 16 个外部通道，ADC3 一般有 8 个 外部通道，各通道 A/D 转换模式有单次、连续、扫描或间断，ADC 转换结果可以左对齐或右对 齐存储在 16 位数据寄存器中；支持模拟看门狗，支持 DMA。 4.11.1.1 温度传感器 内置 1 个温度传感器（TSensor），内部连接 ADC_IN16 通道，传感器产生的电压随着温度线性 变化，可通过 ADC 获取转换的电压值换算成温度。 4.11.1.2 内部参考电压 内置参考电压 VREFINT，内部连接 ADC_IN17 通道，可通过 ADC 获取该 VREFINT；VREFINT 为 ADC 提供稳定的电压输出。 4.11.2 DAC 内置 2 个 12 位 DAC，每个 DAC 对应一个输出通道，可配置为 8 位、12 位模式，支持 DMA 功 能，波形产生支持噪声波、三角波，转换方式支持单独或同时转换，触发方式支持外部信号触 发、内部定时器更新触发。 定时器 内置 2 个 16 位高级定时器（TMR1/8）、4 个通用定时器（TMR2/3/4/5）、两个基本定时器 （TMR6/7）、1 个独立看门狗定时器、一个窗口看门狗定时器和 1 个系统滴答定时器。 看门狗定时器可以用来检测程序是否正常运行。 系统滴答定时器时内核的外设，具有自动重装载功能，当计数器为 0 时能产生一个可屏蔽系统中 断，可以用于实时操作系统和普通延时。 w w w. g e e h y. c o m Page 28 表格 9 高级/通用/基本和系统滴答定时器功能比较 定时器 类型 系统滴答定时器 基本定时器 通用定时器 高级定时器 定时器 名称 Sys Tick Timer 计数器 分辨率 计数器 类型 TMR7 TMR2 TMR3 TMR4 TMR5 TMR1 TMR8 24 位 16 位 16 位 16 位 向下 向上 向上，向下，向上/下 向上，向下，向上/下 1~65536 之间的任意整数 1~65536 之间的任意整数 预分频 1~65536 之间的任 - 系数 TMR6 意整数 产生 DMA 请 - 可以 可以 可以 - - 4 4 - 没有 没有 有 求 捕获/比 较通道 互补输 出 共 9 根引脚： 引脚特 - 性 - 共 5 根引脚： 1 路外部触发信号输入引脚， 1 路外部触发信号输入引脚， 1 路刹车输入信号引脚， 4 路通道（非互补通道）引脚 3 对互补通道引脚， 1 路通道（非互补通道）引脚 具有带死区插入的互补 PWM 输 专用于实时操作 提供同步或事件链接功能 系统 具有自动重加载 用于产生 DAC 触 功能 功能 发信号。 说明 当计数器为 0 时 可以作为 16 位通 能产生一个可屏 用型时基计数器。 蔽系统中断 在调试模式下，计数器可以被冻 结。 -可用于产生 PWM 输出 每个定时器都有独立的 DMA 请 求机制。 可以处理增量编码器的信号 可编程时钟源 出 配置为 16 位标准定时器时，它 与 TMRx 定时器具有相同的功 能。 配置为 16 位 PWM 发生器时， 它具有全调制能力(0~100%)。 在调试模式下，计数器可以被冻 结，同时 PWM 输出被禁止。 提供同步或事件链接功能。 表格 10 独立看门狗和窗口看门狗定时器 名称 计数器分辨率 计数器类型 预分频系数 功能说明 由一个内部独立的 RC 振荡器提供时钟；因为这个 RC 振 荡器独立于主时钟，所以它可运行于停机和待机模式。 独立看门狗 12 位 向下 1~256 之间 在发生问题时可复位整个系统。 的任意整数 可以作为一个自由定时器为应用程序提供超时管理。 通过选项字节可以配置成是软件或硬件启动看门狗。 在调试模式下，计数器可以被冻结。 w w w. g e e h y. c o m Page 29 名称 计数器分辨率 计数器类型 预分频系数 功能说明 可以设置成自由运行。 窗口看门狗 7位 向下 在发生问题时可复位整个系统。 - 由主时钟驱动，具有早期预警中断功能； 在调试模式下，计数器可以被冻结。 RTC 内置 1 个 RTC，引脚有 LSECLK 信号输入引脚（OSC32_IN、OSC32_OUT）、1 个 TAMP 输入 信号检测引脚（TAMP） ；时钟源可选择外部 32.768kHz 的外部晶振、谐振器或振荡器、 LSICLK、HSECLK/128；默认由 VDD 供电，当 VDD 断电时，可自动切换至 VBAT 供电，RTC 配置 及时间数据不丢失；产生系统复位、软件复位、电源复位时，RTC 配置及时间数据不丢失；支持 闹钟、日历功能。 4.13.1 备份寄存器 内置 84Bytes 备份寄存器，默认由 VDD 供电，当 VDD 断电时，可自动切换至 VBAT 供电，备份寄 存器数据不丢失；产生系统复位、软件复位、电源复位时，备份寄存器数据不丢失。 CRC 内置 1 个 CRC（循环冗余校验）计算单元，可产生 CRC 码，可操作 8 位、16 位、32 位数据。 浮点运算单元（FPU） 产品内置独立的 FPU 浮点运算处理单元，支持 IEEE754 标准，支持单精度浮点运算，支持的算 法有：CMP、SUM、SUB、PRDCT、MAC、DIV、INVRGSQT、RGSQT、SUMSQ、DOT、 浮点到整数转换和整数到浮点转换。 w w w. g e e h y. c o m Page 30 电气特性 电气特性测试条件 5.1.1 最大值和最小值 除非特别说明，所有产品是在 TA=25℃下在生产线上进行测试的。其最大和最小值可支持所定最 恶劣的环境温度、供电电压和时钟频率。 在每个表格下方的注解中说明是通过综合评估、设计仿真或工艺特性得到的数据，没有在生产线 上进行测试；在综合评估的基础上，通过样本测试，取其平均值再加减三倍的标准差(平均±3∑) 得到最大和最小数值。 5.1.2 典型值 除非特别说明，典型数据是基于 TA=25℃、VDD=VDDA=3.3V 测量，这些数据仅用于设计指导。 5.1.3 典型曲线 除非特别说明，典型曲线仅用于设计指导而未经测试。 5.1.4 电源方案 图 9 电源方案 MCU VBAT VBAT VDD 电源开关 LSECLK、 RTC、 备份寄存器 VSS VDDX x×100nF＋ 1×4.7μF 输入施密特 触发器、 输出缓冲器 内核、 Flash、 调压器 SRAM、 I/O逻辑、 输入施密特 触发器、 输出缓冲器 VDD VDDA 1×10nF＋ 1×1μF VDD 1×10nF＋ 1×1μF w w w. g e e h y. c o m 数字外设 RC振荡器、 模拟外设 VSSA VREF+ ADC、DAC VREF- Page 31 说明：图中的 VDDx 表示 VDD 的个数是 x 个 5.1.5 负载电容 图 10 测量引脚参数时的负载条件 MCU引脚 c=50p 图 11 引脚输入电压测量方案 MCU引脚 VIN 图 12 功耗测量方案 VDD A IDDA A VBAT VDDX VREF+ VSS VDDA VSSA IDD_VBAT A w w w. g e e h y. c o m MCU IDD VBAT VREF- Page 32 通用工作条件下的测试 表格 11 通用工作条件 符号 参数 条件 最小值 最大值 fHCLK 内部 AHB 时钟频率 - - 120 fPCLK1 内部 APB1 时钟频率 - - 60 fPCLK2 内部 APB2 时钟频率 - - 120 VDD 主电源电压 - 2 3.6 VDD 3.6 单位 MHz V 模拟电源电压 （都未使用 ADC、DAC 时） 必须与 VDD 相 模拟电源电压 同 VDDA V （使用 ADC、DAC 时） 2.4 3.6 备份域电源电压 - 1.8 3.6 V 环境温度（温度标号 6） 最大功率耗散 -40 85 ℃ 环境温度（温度标号 7） 最大功率耗散 -40 105 ℃ VBAT TA 绝对最大额定值 器件上的载荷如果超过绝对最大额定值，可能会导致器件永久性的损坏。这里只是给出能承受的 最大载荷，不保证在此条件下器件的功能运行正常。 5.3.1 最大温度特性 表格 12 温度特性 符号 描述 数值 单位 TSTG 储存温度范围 -55 ~ +150 ℃ TJ 最大结温度 150 ℃ 5.3.2 最大额定电压特性 所有的电源(VDD,VDDA)和地(VSS,VSSA)引脚必须始终连接到外部限定范围内的供电电源上。 表格 13 最大额定电压特性 符号 描述 最小值 最大值 VDD - VSS 外部主供电电压 -0.3 4.0 VDDA-VSSA 外部模拟电源电压 -0.3 4.0 VBAT-VSS 外部备份域电源电压 -0.3 4.0 VDD-VDDA VDD>VDDA 允许的电压差 - 0.3 VIN 在 5V 容忍的引脚上的输入电压 VSS-0.3 5.5 w w w. g e e h y. c o m 单位 V Page 33 符号 描述 最小值 最大值 在其它引脚上的输入电压 VSS-0.3 VDD + 0.3 | ΔVDDx | 不同供电引脚之间的电压差 - 50 | VSSx-VSS | 不同接地引脚之间的电压差 - 50 单位 mV 5.3.3 最大额定电流特性 表格 14 电流特性 符号 描述 最大值 IVDD 经过 VDD/VDDA 电源线的总电流(供应电流) (1) 150 IVSS 经过 VSS 地线的总电流(流出电流) (1) 150 任意 I/O 和控制引脚上的灌电流 25 任意 I/O 和控制引脚上的拉电流 -25 5T 引脚的注入电流(3) -5/+0 其他引脚的注入电流(4) ±5 所有 I/O 和控制引脚上的总注入电流(5) ±25 单位 IIO mA IINJ(PIN) (2) ΣIINJ(PIN)(2) 1． 所有的电源(VDD, VDDA)和地(VSS, VSSA)必须始终在允许范围内。 2． 流出电流会干扰器件的模拟性能。 3． I/O 不能进行正注入；VIN VDD 时，电流流入引脚；当 VIN8MHz 时，开启 PLL；否则关闭 PLL。 表格 26 程序在 RAM 中执行，运行模式的功耗 参数 条件 HSECLK bypass(2)，使能所有外设 运行模式功耗 fHCLK 典型值(1) 最大值(1) TA=25℃，VDD=3.3V TA=105℃，VDD=3.6V IDDA(μA) IDD(mA） IDDA(μA) IDD(mA) 96MHz 218.11 18.82 254.07 19.78 72MHz 168.27 14.51 198.01 15.31 48MHz 121.38 10.23 145.28 11.22 36MHz 98.49 7.91 119.64 8.85 24MHz 121.37 5.75 145.12 6.69 16MHz 91.32 4.23 111.49 5.54 8MHz 17.85 2.22 26.07 3.37 96MHz 218.15 12.98 253.06 13.84 72MHz 168.21 10.19 197.29 10.91 HSECLK bypass(2)，关闭所有外设 w w w. g e e h y. c o m Page 39 参数 条件 fHCLK 典型值(1) 最大值(1) TA=25℃，VDD=3.3V TA=105℃，VDD=3.6V IDDA(μA) IDD(mA） IDDA(μA) IDD(mA) 48MHz 121.37 7.19 144.47 8.23 36MHz 98.45 5.76 119.07 6.70 24MHz 121.38 4.27 144.40 5.33 16MHz 91.31 3.28 111.54 4.37 8MHz 17.84 2.23 25.98 3.37 64MHz 237.31 13.98 272.39 15.31 48MHz 206.81 10.51 239.84 12.06 32MHz 184.48 8.14 216.88 9.59 24MHz 163.22 5.41 195.99 6.97 16MHz 177.24 3.61 209.78 5.25 8MHz 102.72 1.89 130.84 3.45 64MHz 237.31 7.79 272.15 9.41 48MHz 206.70 5.97 239.51 7.38 32MHz 184.51 4.29 216.97 6.33 24MHz 163.17 2.96 196.29 4.53 16MHz 177.19 2.06 209.49 3.79 8MHz 102.68 1.10 130.88 2.92 HSICLK(2)，使能所有外设 HSICLK(2)，关闭所有外设 注： （1）由综合评估得出，不在生产中测试。 （2）外部时钟为 8MHz，当 fHCLK>8MHz 时，开启 PLL；否则关闭 PLL。 5.7.3 睡眠模式功耗 表格 27 程序在 Flash 中执行，睡眠模式下的功耗 参数 睡眠模式功耗 条件 fHCLK 典型值(1) 最大值(1) TA=25℃，VDD=3.3V TA=105℃，VDD=3.6V IDDA(μA) IDD(mA） IDDA(μA) IDD(mA) 96 MHz 218.32 14.26 254.68 15.10 72MHz 152.47 9.76 180.70 10.58 48MHz 121.43 7.47 145.37 8.33 36MHz 98.48 5.80 119.78 6.79 24MHz 121.32 4.11 145.35 5.03 16MHz 91.28 2.94 112.16 3.97 HSECLK bypass(2)，使能所有外设 w w w. g e e h y. c o m Page 40 参数 条件 HSECLK bypass(2)，关闭所有外设 fHCLK 典型值(1) 最大值(1) TA=25℃，VDD=3.3V TA=105℃，VDD=3.6V IDDA(μA) IDD(mA） IDDA(μA) IDD(mA) 8MHz 17.84 1.70 25.92 2.69 96 MHz 217.98 3.23 254.24 4.08 72MHz 152.21 2.35 180.39 3.29 48MHz 121.22 1.92 146.02 2.87 36MHz 98.38 1.59 119.88 2.58 24MHz 121.23 1.27 145.50 2.28 16MHz 91.20 1.05 112.22 2.04 8MHz 17.81 0.78 25.89 1.75 64MHz 237.16 9.60 265.57 9.76 48MHz 206.68 6.92 232.79 7.61 32MHz 184.45 5.30 209.44 5.83 24MHz 163.15 3.65 187.49 4.21 16MHz 177.10 2.53 201.95 3.10 8MHz 102.66 1.32 122.81 1.93 64MHz 237.18 1.90 266.22 2.52 48MHz 206.62 1.48 233.01 2.10 32MHz 184.34 1.17 209.43 1.79 24MHz 163.05 0.84 187.62 1.50 16MHz 177.13 0.62 202.01 1.27 8MHz 102.67 0.35 122.81 1.02 HSICLK(2)，使能所有外设 HSICLK(2)，关闭所有外设 注： （1）由综合评估得出，不在生产中测试。 （2）外部时钟为 8MHz，当 fHCLK>8MHz 时，开启 PLL；否则关闭 PLL 表格 28 程序在 RAM 中执行，睡眠模式下的功耗 参数 睡眠模式功耗 条件 fHCLK 典型值(1) 最大值(1) TA=25℃，VDD=3.3V TA=105℃，VDD=3.6V IDDA(μA) IDD(mA） IDDA(μA) IDD(mA) 96MHz 215.97 14.06 250.92 15.59 72MHz 165.85 10.84 196.02 10.74 48MHz 119.17 7.44 142.13 7.71 36MHz 96.50 5.77 117.08 5.84 HSECLK bypass(2)，使能所有外设 w w w. g e e h y. c o m Page 41 参数 条件 HSECLK bypass(2)，关闭所有外设 fHCLK 典型值(1) 最大值(1) TA=25℃，VDD=3.3V TA=105℃，VDD=3.6V IDDA(μA) IDD(mA） IDDA(μA) IDD(mA) 24MHz 119.21 3.93 136.05 4.35 16MHz 89.36 2.77 109.38 3.14 8MHz 17.73 1.6 23.65 2.01 96MHz 215.53 3.12 248.57 3.64 72MHz 165.75 2.44 192.92 3.14 48MHz 118.99 1.80 141.57 2.24 36MHz 96.46 1.44 117.39 1.94 24MHz 119.11 1.15 142.46 1.63 16MHz 89.21 0.94 109.67 1.36 8MHz 17.71 0.66 23.00 1.14 64MHz 237.15 9.31 265.75 9.74 48MHz 206.68 7.13 232.94 7.56 36MHz 184.39 5.44 209.27 5.87 24MHz 163.18 3.51 187.51 4.27 16MHz 177.19 2.45 201.95 3.12 8MHz 102.68 1.28 122.82 1.91 64MHz 237.19 1.93 266.13 2.54 48MHz 206.65 1.47 233.12 2.10 36MHz 184.36 1.13 209.35 1.80 24MHz 163.10 0.82 187.67 1.50 16MHz 177.13 0.62 202.00 1.29 8MHz 102.60 0.36 122.86 1.03 HSICLK(2)，使能所有外设 HSICLK(2)，关闭所有外设 注： （1）由综合评估得出，不在生产中测试。 （2）外部时钟为 8MHz，当 fHCLK>8MHz 时，开启 PLL；否则关闭 PLL w w w. g e e h y. c o m Page 42 5.7.4 停机、待机模式功耗 表格 29 停机、待机模式功耗 最大值(1)， 典型值(1)，(TA=25℃) 参数 条件 VDD=2.4V VDD=3.3V VDD=3.6V (VDD=3.6V) 单 TA=105℃ 位 IDDA IDD IDDA IDD IDDA IDD IDDA IDD 3.658 43.12 4.308 42.15 4.719 43.18 7.421 614.478 3.667 36.77 4.324 36.69 4.695 37.13 7.039 552.132 2.911 0.47 3.85 1.01 4.342 1.31 5.937 5.468 2.919 0.27 3.846 0.75 4.336 1.15 5.918 4.587 2.346 0.05 2.964 0.17 3.343 0.40 4.985 4.172 调压器处于运行模式，低速和高速内 停机 模式 功耗 部 RC 振荡器和高速振荡器处于关闭 状态(没有独立看门狗) 调压器处于低功耗模式，低速和高速 内部 RC 振荡器和高速振荡器处于关 闭状态(没有独立看门狗) 低速内部 RC 振荡器和独立看门狗处 于开启状态 待机 低速内部 RC 振荡器处于开启状态,独 模式 立看门狗处于关闭状态 功耗 低速内部 RC 振荡器和独立看门狗处 于关闭状态，低速振荡器和 RTC 处于 μA 关闭状态 注：（1）由综合评估得出，不在生产中测试。 5.7.5 备份域功耗 表格 30 备份域功耗 典型值(1)，TA=25℃ 符号 最大值(1)，VBAT=3.6V 单 条件 IDD_VB 低速振荡器和 RTC 处于 AT 开启状态 VBAT=2.0V VBAT=2.4V VBAT=3.3V TA=25℃ TA=85℃ TA=105℃ 位 1.106 1.268 1.704 1.956 2.568 3.256 μA 注：（1）由综合评估得出，不在生产中测试。 5.7.6 外设功耗 采用 HSECLK Bypass 1M 作为时钟源，fPCLK=fHCLK=1M。 外设功耗＝使能该外设时钟的电流－禁止该外设的时钟的电流。 表格 31 外设功耗 参数 外设 典型值(1) TA=25℃，VDD=3.3V DMA1 0.3 DMA2 0.34 EMMC 0.31 CRC 0.14 AHB w w w. g e e h y. c o m 单位 mA Page 43 参数 外设 典型值(1) TA=25℃，VDD=3.3V SDIO 0.52 TMR2 0.25 TMR3 0.24 TMR4 0.4 TMR5 0.36 TMR6 0.06 TMR7 0.08 WWDT 0.04 IWDT 0.07 SPI2/I2S2 0.2 SPI3/I2S3 0.29 USART2 0.36 USART3 0.33 UART4 0.16 UART5 0.2 I2C1 0.22 I2C2 0.18 USBD 0.42 CAN1 0.25 CAN2 0.25 BAKPR 0.02 PMU 0.02 DAC 0.16 GPIOA 0.13 GPIOB 0.13 GPIOC 0.07 GPIOD 0.05 GPIOE 0.06 GPIOF 0.16 GPIOG 0.24 ADC1 0.39 ADC2 0.28 ADC3 0.28 单位 APB1 APB2 w w w. g e e h y. c o m Page 44 参数 外设 典型值(1) TA=25℃，VDD=3.3V TMR1 0.4 TMR8 0.4 SPI1 0.13 USART1 0.2 单位 注：由综合评估得出，不在生产中测试。 低功耗模式唤醒时间 低功耗唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令的时间，其中 VDD=VDDA。 表格 32 低功耗唤醒时间 典型值(TA=25℃) 符号 参数 tWUSLEEP 从睡眠模式唤醒 tWUSTOP 从停机模式唤醒 tWUSTDBY 条件 最小值 最大值 2V 3.3V 3.6V - 0.52 0.61 0.60 0.57 0.65 调压器处于运行模式 1.83 2.24 1.91 1.86 2.26 调压器处于低功耗模式 2.66 4.18 2.95 2.82 4.61 - 59.56 76.40 63.74 61.29 84.56 单位 μs 从待机模式唤醒 注：由综合评估得出，不在生产中测试。 引脚特性 5.9.1 I/O 引脚特性 表格 33 直流特性（测试条件 VDD=2.7~3.6V，TA=-40~105℃） 符号 参数 VIL 输入低电平电压 条件 最小值 典型值 最大值 -0.5 - 0.35VDD 单位 CMOS 端口 VIH 输入高电平电压 0.65VDD - VDD+0.5 VIL 输入低电平电压 -0.5 - 0.8 2 - VDD+0.5 标准 I/O 引脚，输入高电平电压 TTL 端口 V VIH 5V 容忍 I/O 引脚，输入高电平电压 2 标准 I/O 脚施密特触发器电压迟滞 Vhys 200 - - mV 5%VDD - - mV - - ±1 5V 容忍 I/O 脚施密特触发器电压迟滞 VSS ≤ VIN ≤ VDD 输入漏电流 Ilkg 标准 I/O 端口 VIN=5V， 5V 容忍端口 RPU 5.5 弱上拉等效电阻 w w w. g e e h y. c o m VIN=VSS μA - - 3 30 40 50 kΩ Page 45 符号 参数 条件 最小值 典型值 最大值 单位 RPD 弱下拉等效电阻 VIN=VDD 30 40 50 kΩ 注：由综合评估得出，不在生产中测试。 表格 34 交流特性 MODEy[1:0] 符号 参数 fmax(IO)out 最大频率 tf(IO)out 输出高至低电平的下降时间 tr(IO)out 输出低至高电平的上升时间 fmax(IO)out 最大频率 tf(IO)out 输出高至低电平的下降时间 tr(IO)out 输出低至高电平的上升时间 fmax(IO)out 最大频率 tf(IO)out 输出高至低电平的下降时间 tr(IO)out 输出低至高电平的上升时间 的配置 条件 - 2 MHz CL=50 pF， - 125 VDD =2~3.6V - 125 - 10 CL=50 pF， - 25 VDD =2~3.6V - 25 - 50 CL=30 pF， - 5 VDD =2.7~3.6V - 5 CL=50 pF， VDD =2~3.6V CL=30 pF， VDD =2.7~3.6V 11 (50MHz) 单位 VDD=2~3.6V 01 (10MHz) 最大值 CL=50 pF， 10 (2MHz) 最小值 ns MHz ns MHz ns 注：（1）I/O 端口的速度可以通过 MODEy 配置。 （2）由综合评估得出，不在生产中测试。 图 13 输入输出交流特性定义 90% 外部输出 负载是50pF 10% 50% 50% 90% 10% tr(IO)OUT tr(IO)OUT T 如果(tr+tf)小于等于(2/3)T,并且占空比是（45~55%） 当负载为50pf时，达到最大的频率 注：由综合评估得出，不在生产中测试。 表格 35 输出驱动电流特性（测试条件 VDD=2.7~3.6V，TA=-40~105℃） 符号 参数 条件 最小值 最大值 VOL 输出低电平，当 8 个引脚同时吸收电流 IIO = +8mA - 0.49 VOH 输出高电平，当 8 个引脚同时输出电流 2.7V