AT32F435/437系列 数据手册
基于ARM® 32位的Cortex® -M4微控制器+FPU，带256 K字节至4032 K字节
内部闪存、sLib、双QSPI、SDRAM、双OTGFS、以太网、
摄像头、18个定时器、3个ADC、23个通信接口
功能
DMA
内核：带有FPU的ARM® 32位的Cortex® -M4
CPU
− 2个通用型DMA和1个增强型EDMA控制器
− 最高288 MHz工作频率，带存储器保护单元
（MPU），内建单周期乘法和硬件除法
− 合计22通道
多达116个快速GPIO端口
− 内建浮点运算单元（FPU）
− 所有GPIO口可以映像到16个外部中断
（EXINT）
− 具有DSP指令集
存储器
− 几乎所有GPIO口可容忍5V输入信号
− 256 K字节至4032 K字节的内部闪存存储器
多达18个定时器（TMR）
− sLib：将指定之主存储区设为执行代码安全
库区，此区代码仅能调用无法读取
− 默认384 K字节的SRAM，最大可设定为512
K字节
− 具有16位数据总线的外部存储器控制器
（XMC）：支持CF卡、SRAM、PSRAM、
NOR、NAND和SDRAM存储器
− 多达13个16位和2个32位定时器，每个定时器
最多达4个用于输入/输出/PWM/脉冲计数的通
道
− 2个看门狗定时器（一般型WDT和窗口型
WWDT）
− 系统滴答定时器：24位递减计数器
− 多达2个QSPI接口，用于连接外部SPI闪存存
储器或SPI RAM扩展，支持地址映射模式
XMC作为LCD并口，兼容8080/6800模式
ERTC：增强型RTC，具有自动唤醒、闹钟、亚
秒级精度、及硬件日历，带校准功能
多达23个通信接口
− 多达3个I2C接口，支持SMBus/PMBus
电源控制（PWC）
− 多达4个USART/4个UART接口，支持
ISO7816、LIN、IrDA接口、调制解调控制和
RS485驱动使能，支持TX/RX可配置引脚互换
− 2.6至3.6 V供电
− 上电复位（POR）、低电压复位（LVR）、
电源电压监测器（PVM）
− 低功耗模式：睡眠、深睡眠、和待机
− 多达4个SPI接口（36 M位/秒），4个均可用
为I2S接口，其中I2S2/I2S3支持全双工
− VBAT为LEXT、ERTC和20个32位的电池供电
寄存器（BPR）供电
− 多达2个CAN接口（2.0B主动）
时钟和复位管理（CRM）
− 多达2个OTG全速控制器，设备模式时支持无
晶振（Crystal-less）
− 4至25 MHz晶振（HEXT）
− 多达2个SDIO接口
− 内置经出厂调校的48 MHz高速内部时钟
（HICK），25 °C达1 %精度，-40 °C至
+105 °C达2.5 %精度，带自动时钟校准
（ACC）功能
− 红外发射器（IRTMR）
− 10/100M以太网MAC（EMAC）：有专用
DMA和4 K字节SRAM，支持IEEE 1588，
MII/RMII接口（只有AT32F437支持）
− PLL可灵活配置倍频和分频系数
8~14位数字摄像头并口（DVP）
− 32 kHz晶振（LEXT）
CRC计算单元
− 低速内部时钟（LICK）
96位的芯片唯一码（UID）
模拟模块
− 3个12位5.33 MSPS A/D转换器，多达24个
外部输入通道；分辨率12/10/8/6位可调；硬
件过采样最高达16位分辨率
调试模式
− 串行线调试（SWD）和JTAG接口
温度范围：-40至+105 °C
− 温度传感器（VTS）、内部参考电压
（VINTRV）、VBAT电池电压监控（VBAT/4）
− 2个12位D/A转换器
2022.1.13
第 1页
版本 2.01
AT32F435/437系列 数据手册
封装
− LQFP144 20 x 20 mm
− LQFP100 14 x 14 mm
− LQFP64 10 x 10 mm
− LQFP48 7 x 7 mm
− QFN48 6 x 6 mm
表 1. AT32F435 选型列表
内部闪存存储器
型号
4032 K字节
AT32F435ZMT7 ， AT32F435VMT7 ，
AT32F435RMT7 ， AT32F435CMT7 ，
AT32F435CMU7
1024 K字节
AT32F435ZGT7 ， AT32F435VGT7 ，
AT32F435RGT7 ， AT32F435CGT7 ，
AT32F435CGU7
256 K字节
AT32F435ZCT7 ， AT32F435VCT7 ，
AT32F435RCT7 ， AT32F435CCT7 ，
AT32F435CCU7
表 2. AT32F437 选型列表
内部闪存存储器
2022.1.13
第 2页
型号
4032 K字节
AT32F437ZMT7 ， AT32F437VMT7 ，
AT32F437RMT7
1024 K字节
AT32F437ZGT7 ， AT32F437VGT7 ，
AT32F437RGT7
256 K字节
AT32F437ZCT7 ， AT32F437VCT7 ，
AT32F437RCT7
版本 2.01
AT32F435/437系列 数据手册
目录
1
规格说明 ................................................................................................................ 13
2
功能简介 ................................................................................................................ 18
2.1
ARM® Cortex® -M4 和 FPU ....................................................................................... 18
2.2
存储器 .................................................................................................................... 19
2.3
2.4
2022.1.13
2.2.1
内置闪存存储器（Flash） ..........................................................................................19
2.2.2
存储器保护单元（MPU） ........................................................................................... 19
2.2.3
内置随机存取存储器（SRAM） .................................................................................19
2.2.4
外部存储控制器（XMC） ........................................................................................... 19
2.2.5
四线串行外设存储器接口（QSPI）............................................................................19
中断 ........................................................................................................................ 20
2.3.1
嵌套的向量式中断控制器（NVIC）............................................................................20
2.3.2
外部中断（EXINT） ...................................................................................................20
电源控制（PWC） ................................................................................................. 20
2.4.1
供电方案 .....................................................................................................................20
2.4.2
复位和电源电压监测器（POR / LVR / PVM） ........................................................... 20
2.4.3
电压调节器（LDO） ...................................................................................................20
2.4.4
低功耗模式 .................................................................................................................21
2.5
启动模式 ................................................................................................................. 21
2.6
时钟 ........................................................................................................................ 22
2.7
通用输入输出口（GPIO） ...................................................................................... 22
2.8
直接存储器访问控制器（DMA） ............................................................................. 22
2.9
定时器（TMR） ...................................................................................................... 23
2.9.1
高级定时器（TMR1，TMR8，和 TMR20）............................................................... 23
2.9.2
通用定时器（TMR2~5 和 TMR9~14）.......................................................................24
2.9.3
基本定时器（TMR6 和 TMR7） .................................................................................24
2.9.4
系统滴答定时器（SysTick） ......................................................................................24
第 3页
版本 2.01
AT32F435/437系列 数据手册
2.10 看门狗（WDT） ..................................................................................................... 24
2.11 窗口型看门狗（WWDT） ....................................................................................... 24
2.12 增强型实时时钟（ERTC）和电池供电寄存器（BPR） ........................................... 25
2.13 通信接口 ................................................................................................................. 25
2.13.1 串行外设接口（SPI）/内部集成音频接口（I2S） ......................................................25
2.13.2 通用同步/异步收发器（USART） ..............................................................................25
2.13.3 内部集成电路总线（I2C） ..........................................................................................26
2.13.4 安全数字输入/输出接口（SDIO） ..............................................................................26
2.13.5 控制器区域网络（CAN） ........................................................................................... 26
2.13.6 通用串行总线 On-The-Go 全速（OTGFS） .............................................................. 27
2.13.7 红外发射器（IRTMR） ............................................................................................... 27
2.13.8 以太网 MAC 接口（EMAC） ......................................................................................27
2.14 数字摄像头并口（DVP） ........................................................................................ 28
2.15 循环冗余校验（CRC）计算单元 ............................................................................. 28
2.16 模拟/数字转换器（ADC） ....................................................................................... 28
2.16.1 温度传感器（VTS） .....................................................................................................29
2.16.2 内部参考电压（VINTRV） ............................................................................................. 29
2.16.3 VBAT 电池电压监控（VBAT/4） .....................................................................................29
2.17 数字/模拟转换器（DAC） ....................................................................................... 29
2.18 串行线（SWD）/ JTAG 调试接口 ........................................................................... 29
3
引脚功能定义 ......................................................................................................... 30
4
存储器地址映射 ...................................................................................................... 45
5
电气特性 ................................................................................................................ 46
5.1
2022.1.13
测试条件 ................................................................................................................. 46
5.1.1
最小和最大数值 ..........................................................................................................46
5.1.2
典型数值 .....................................................................................................................46
5.1.3
典型曲线 .....................................................................................................................46
5.1.4
供电方案 .....................................................................................................................46
第 4页
版本 2.01
AT32F435/437系列 数据手册
5.2
5.3
绝对最大值 ............................................................................................................. 47
5.2.1
额定值 .........................................................................................................................47
5.2.2
电气敏感性 .................................................................................................................48
规格 ........................................................................................................................ 49
5.3.1
通用工作条件 ..............................................................................................................49
5.3.2
上电和掉电时的工作条件............................................................................................ 50
5.3.3
内嵌复位和电源控制模块特性 ....................................................................................50
5.3.4
存储器特性 .................................................................................................................51
5.3.5
供电电流特性 ..............................................................................................................52
5.3.6
外部时钟源特性 ..........................................................................................................61
5.3.7
内部时钟源特性 ..........................................................................................................65
5.3.8
PLL 特性 .....................................................................................................................66
5.3.9
低功耗模式唤醒时间 ...................................................................................................66
5.3.10 EMC 特性 ...................................................................................................................66
5.3.11 GPIO 端口特性 ...........................................................................................................67
5.3.12 NRST 引脚特性 ..........................................................................................................69
5.3.13 XMC（含 SDRAM）特性 ........................................................................................... 69
5.3.14 TMR 定时器特性 .........................................................................................................89
5.3.15 SPI/I2S 接口特性.........................................................................................................89
5.3.16 QSPI 接口特性............................................................................................................93
5.3.17 I2C 接口特性 ...............................................................................................................93
5.3.18 SDIO 接口特性 ...........................................................................................................94
5.3.19 OTGFS 接口特性 ........................................................................................................95
5.3.20 EMAC 接口特性 ..........................................................................................................96
5.3.21 DVP 接口特性 .............................................................................................................98
5.3.22 12 位 ADC 特性 ..........................................................................................................99
5.3.23 内部参照电压（VINTRV）特性....................................................................................102
5.3.24 温度传感器（VTS）特性 ...........................................................................................102
5.3.25 VBAT 电池电压监控特性 .............................................................................................103
5.3.26 12 位 DAC 特性 ........................................................................................................104
2022.1.13
第 5页
版本 2.01
AT32F435/437系列 数据手册
6
封装数据 .............................................................................................................. 105
6.1
LQFP144 封装 ...................................................................................................... 105
6.2
LQFP100 封装 ...................................................................................................... 107
6.3
LQFP64 封装 ........................................................................................................ 109
6.4
LQFP48 封装 ......................................................................................................... 111
6.5
QFN48 封装 ...........................................................................................................113
6.6
封装丝印 ................................................................................................................114
6.7
热特性 ...................................................................................................................115
7
型号说明 ...............................................................................................................116
8
文档版本历史 ........................................................................................................117
2022.1.13
第 6页
版本 2.01
AT32F435/437系列 数据手册
表目录
表 1. AT32F435 选型列表 ..................................................................................................................... 2
表 2. AT32F437 选型列表 ..................................................................................................................... 2
表 3. AT32F435 系列产品功能和配置 ................................................................................................ 14
表 4. AT32F437 系列产品功能和配置 ................................................................................................ 16
表 5. 启动加载程序（Bootloader）的型号支持和引脚配置............................................................... 21
表 6. 定时器功能比较 ........................................................................................................................ 23
表 7. USART/UART 功能比较 ............................................................................................................ 26
表 8. AT32F435/437 系列引脚定义 .................................................................................................... 34
表 9. XMC 引脚定义 ........................................................................................................................... 42
表 10. 电压特性 ................................................................................................................................. 47
表 11. 电流特性.................................................................................................................................. 47
表 12. 温度特性 ................................................................................................................................. 47
表 13. ESD 值..................................................................................................................................... 48
表 14. Latch-up 值 .............................................................................................................................. 48
表 15. 通用工作条件 .......................................................................................................................... 49
表 16. 通用工作条件中数字电源工作电压及和环境温度条件 ............................................................ 49
表 17. 上电和掉电时的工作条件 ........................................................................................................ 50
表 18. 内嵌复位和电源控制模块特性 ................................................................................................ 50
表 19. 内部闪存存储器特性 ............................................................................................................... 51
表 20. 内部闪存存储器寿命和数据保存期限...................................................................................... 51
表 21. 运行模式下的典型电流消耗 .................................................................................................... 53
表 22. 睡眠模式下的典型电流消耗 .................................................................................................... 54
表 23. 运行模式下的最大电流消耗 .................................................................................................... 55
表 24. 睡眠模式下的最大电流消耗 .................................................................................................... 56
表 25. 深睡眠和待机模式下的典型和最大电流消耗........................................................................... 57
表 26. VBAT 的典型和最大电流消耗 ..................................................................................................... 58
表 27. 内置外设的电流消耗 ............................................................................................................... 59
表 28. HEXT 4 ~ 25 MHz 晶振特性 .................................................................................................... 61
表 29. 高速外部用户时钟特性 ........................................................................................................... 62
表 30. LEXT 32.768 kHz 晶振特性 ..................................................................................................... 63
2022.1.13
第 7页
版本 2.01
AT32F435/437系列 数据手册
表 31. 低速外部用户时钟特性 ........................................................................................................... 64
表 32. HICK 时钟特性 ........................................................................................................................ 65
表 33. LICK 时钟特性 ......................................................................................................................... 65
表 34. PLL 特性 .................................................................................................................................. 66
表 35. 低功耗模式的唤醒时间 ........................................................................................................... 66
表 36. EMS 特性................................................................................................................................. 66
表 37. GPIO 静态特性 ........................................................................................................................ 67
表 38. 输出电压特性 .......................................................................................................................... 68
表 39. 输入交流特性 .......................................................................................................................... 68
表 40. NRST 引脚特性 ....................................................................................................................... 69
表 41. 异步非总线复用的 SRAM/PSRAM/NOR 读操作时序 ............................................................. 70
表 42. 异步非总线复用的 SRAM/PSRAM/NOR 写操作时序 ............................................................. 71
表 43. 异步总线复用的 PSRAM/NOR 读操作时序 ............................................................................ 72
表 44. 异步总线复用的 PSRAM/NOR 写操作时序 ............................................................................ 73
表 45. 同步非总线复用 PSRAM/NOR 读操作时序 ............................................................................ 75
表 46. 同步非总线复用 PSRAM 写操作时序 ..................................................................................... 76
表 47. 同步总线复用 PSRAM/NOR 读操作时序 ................................................................................ 77
表 48. 同步总线复用 PSRAM 写操作时序 ......................................................................................... 78
表 49. NAND 闪存读写操作时序 ........................................................................................................ 79
表 50. PC 卡/CF 卡读写操作时序 ....................................................................................................... 83
表 51. SDRAM 读操作时序 ................................................................................................................ 87
表 52. SDRAM 写操作时序 ................................................................................................................ 88
表 53. TMR 定时器特性 ...................................................................................................................... 89
表 54. SPI 特性................................................................................................................................... 89
表 55. I2S 特性 .................................................................................................................................... 91
表 56. SD/MMC 接口特性 .................................................................................................................. 94
表 57. OTGFS 启动时间..................................................................................................................... 95
表 58. OTGFS 直流特性..................................................................................................................... 95
表 59. OTGFS 电气特性..................................................................................................................... 95
表 60. EMAC 直流特性 ....................................................................................................................... 96
表 61. EMAC 的 SMI 接口信号动态特性 ............................................................................................ 96
表 62. EMAC 的 RMII 接口信号动态特性 ........................................................................................... 96
2022.1.13
第 8页
版本 2.01
AT32F435/437系列 数据手册
表 63. EMAC 的 MII 接口信号动态特性.............................................................................................. 97
表 64. ADC 特性 ................................................................................................................................. 99
表 65. fADC = 80 MHz 时的最大 RAIN ................................................................................................. 100
表 66. ADC 精度 ............................................................................................................................... 100
表 67. 内置参照电压特性 ................................................................................................................. 102
表 68. 温度传感器特性 .................................................................................................................... 102
表 69. VBAT 监控特性......................................................................................................................... 103
表 70. DAC 特性 ............................................................................................................................... 104
表 71. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装机械数据 ............................................. 106
表 72. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装数据 .................................................... 108
表 73. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装数据 ........................................................ 110
表 74. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装数据 ............................................................ 112
表 75. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装数据........................................................... 113
表 76. 封装的热特性 ........................................................................................................................ 115
表 77. AT32F435/437 系列型号说明 ................................................................................................ 116
表 78. 文档版本历史 ........................................................................................................................ 117
2022.1.13
第 9页
版本 2.01
AT32F435/437系列 数据手册
图目录
图 1. AT32F435/437 系列功能框图 .................................................................................................... 18
图 2. AT32F435/437 系列 LQFP144 引脚分布 .................................................................................. 30
图 3. AT32F435/437 系列 LQFP100 引脚分布 .................................................................................. 31
图 4. AT32F435/437 系列 LQFP64 引脚分布 .................................................................................... 32
图 5. AT32F435 系列 LQFP48 引脚分布............................................................................................ 33
图 6. AT32F435 系列 QFN48 引脚分布 ............................................................................................. 33
图 7. 存储器图（以 AT32F435/437xMx7 为例） .............................................................................. 45
图 8. 供电方案 ................................................................................................................................... 46
图 9. 上电复位和低电压复位的波形图 ............................................................................................... 51
图 10. 调节器在运行模式，LDO 1.2V 时，深睡眠模式下的典型电流消耗在不同的 VDD 时与
温度的对比.............................................................................................................................. 57
图 11. 调节器在低功耗模式，LDO 1.0V 时，深睡眠模式下的典型电流消耗在不同的 VDD 时与
温度的对比.............................................................................................................................. 57
图 12. 待机模式下的典型电流消耗在不同的 VDD 时与温度的对比..................................................... 58
图 13. VBAT 的典型电流消耗（LEXT 和 ERTC 开启）在不同的 VBAT 电压时与温度的对比 ............... 58
图 14. 使用 8 MHz 晶振的典型应用 ................................................................................................... 61
图 15. 外部高速时钟源的交流时序图 ................................................................................................ 62
图 16. 使用 32.768 kHz 晶振的典型应用 ........................................................................................... 63
图 17. 外部低速时钟源的交流时序图 ................................................................................................ 64
图 18. HICK 时钟精度与温度的对比................................................................................................... 65
图 19. 建议的 NRST 引脚保护........................................................................................................... 69
图 20. 异步非总线复用的 SRAM/PSRAM/NOR 读操作波形 ............................................................. 70
图 21. 异步非总线复用的 SRAM/PSRAM/NOR 写操作波形 ............................................................. 71
图 22. 异步总线复用 PSRAM/NOR 读操作波形 ................................................................................ 72
图 23. 异步总线复用 PSRAM/NOR 写操作波形 ................................................................................ 73
图 24. 同步非总线复用 PSRAM/NOR 读操作波形 ............................................................................ 75
图 25. 同步非总线复用 PSRAM 写操作波形 ..................................................................................... 76
图 26. 同步总线复用 PSRAM/NOR 读操作波形 ................................................................................ 77
图 27. 同步总线复用 PSRAM 写操作波形 ......................................................................................... 78
图 28. NAND 控制器读操作波形 ........................................................................................................ 80
2022.1.13
第 10 页
版本 2.01
AT32F435/437系列 数据手册
图 29. NAND 控制器写操作波形 ........................................................................................................ 80
图 30. NAND 控制器在通用存储空间的读操作波形 ........................................................................... 80
图 31. NAND 控制器在通用存储空间的写操作波形 ........................................................................... 81
图 32. 通用存储空间读操作的 PC 卡/CF 卡控制器波形 .................................................................... 84
图 33. 通用存储空间写操作的 PC 卡/CF 卡控制器波形 .................................................................... 84
图 34. 属性存储空间读操作的 PC 卡/CF 卡控制器波形 .................................................................... 85
图 35. 属性存储空间写操作的 PC 卡/CF 卡控制器波形 .................................................................... 85
图 36. I/O 空间读操作的 PC 卡/CF 卡控制器波形 .............................................................................. 86
图 37. I/O 空间写操作的 PC 卡/CF 卡控制器波形 .............................................................................. 86
图 38. SDRAM 读操作波形 ................................................................................................................ 87
图 39. SDRAM 写操作波形 ................................................................................................................ 88
图 40. SPI 时序图 – 从模式和 CPHA = 0 .......................................................................................... 90
图 41. SPI 时序图 – 从模式和 CPHA = 1 .......................................................................................... 90
图 42. SPI 时序图 – 主模式 .............................................................................................................. 90
图 43. I2S 从模式时序图（Philips 协议） ........................................................................................... 91
图 44. I2S 主模式时序图（Philips 协议） ........................................................................................... 92
图 45. QSPI 时序图 ............................................................................................................................ 93
图 46. SDIO 高速模式 ........................................................................................................................ 94
图 47. SD 默认模式 ............................................................................................................................ 94
图 48. OTGFS 时序：数据信号上升和下降时间定义 ......................................................................... 95
图 49. EMAC 的 SMI 接口时序图 ....................................................................................................... 96
图 50. EMAC 的 RMII 接口时序图 ...................................................................................................... 97
图 51. EMAC 的 MII 接口时序图 ........................................................................................................ 97
图 52. DVP 时序图 ............................................................................................................................. 98
图 53. ADC 精度特性........................................................................................................................ 100
图 54. 使用 ADC 典型的连接图 ....................................................................................................... 101
图 55. 供电电源和参考电源去耦线路（VREF+未与 VDDA 相连） ....................................................... 101
图 56. 供电电源和参考电源去耦线路（VREF+与 VDDA 相连） .......................................................... 101
图 57. VTS 对温度理想曲线图 ........................................................................................................... 103
图 58. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装图 ........................................................ 105
图 59. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装图 ........................................................ 107
2022.1.13
第 11 页
版本 2.01
AT32F435/437系列 数据手册
图 60. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装图 ............................................................ 109
图 61. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装图 .................................................................111
图 62. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装图 .............................................................. 113
图 63. 丝印示意图 ............................................................................................................................ 114
2022.1.13
第 12 页
版本 2.01
AT32F435/437系列 数据手册
1
规格说明
AT32F435/437系列微控制器基于高性能的ARM® Cortex® -M4 32位的RISC内核，最高工作频率达到
288 MHz，Cortex® -M4内核带有单精度浮点运算单元（FPU），支持所有ARM® 单精度数据处理指令
和数据类型。它还具有DSP指令和提高应用安全性的存储器保护单元（MPU）。
AT32F435/437系列产品内置高速存储器（高达4032 K字节的内存和最高可配置为512 K字节的
SRAM），丰富的GPIO端口和联接到两条APB总线的外设。内置存储器可设置任意范围程序区受sLib
保护，成为执行代码安全库区。另外AT32F435/437系列产品包含高阶的存储器扩展：1个外部存储
器控制器（XMC）（包含SDRAM接口）和2个四线串行外设接口（QSPI）。
AT32F435/437系列产品提供3个12位的ADC、2个12位的DAC、13个通用16位定时器（包括3个用于
电机控制的PWM高级定时器）、2个通用32位定时器、1个低功耗ERTC。它们还带有标准和先进的
通信接口：多达3个I2C接口、4个SPI接口（可用为I2S接口）、2个SDIO接口、4个USART和4个
UART接口、1个红外发射器、2个OTGFS接口、2个CAN接口、1个数字摄像头并行接口（DVP）、
和1个以太网MAC接口。
AT32F435/437系列产品可工作于-40 °C至+105 °C的温度范围，供电电压2.6 V至3.6 V，省电模式可
达到低功耗应用的要求。
AT32F435/437系列产品提供各种不同封装形式；根据不同的封装形式，其系列产品之间是完全地引
脚兼容，软件和功能上也兼容，仅产品中的外设配置不尽相同。
2022.1.13
第 13 页
版本 2.01
AT32F435/437系列 数据手册
表 3. AT32F435 系列产品功能和配置
型号
AT32F435xxU7
CC
CG
CM
AT32F435xxT7
CC
CG
CM
RC
内部闪存(1)(2)
频率（MHz）
定时器
通信接口
RM
VC
VG
VM
ZC
ZG
ZM
288
ZW（K 字节）
256
256
256
256
256
256
256
256
256
256
256
256
256
256
256
NZW（K 字节）
0
768
3776
0
768
3776
0
768
3776
0
768
3776
0
768
3776
加总（K 字节）
256
1024 4032
256
1024 4032
SRAM(2)（K 字节）
模拟模块
RG
256
1024 4032
256
1024 4032
256
1024 4032
384（出厂默认），最大可设定为 512
XMC
-
-
1(3)
1(4)(5)
1
SDRAM
-
-
-
1(4)
1
QSPI
2
2
2
2
2
高级
3
3
3
3
3
32 位通用
2
2
2
2
2
16 位通用
8
8
8
8
8
基本
2
2
2
2
2
SysTick
1
1
1
1
1
WDT
1
1
1
1
1
WWDT
1
1
1
1
1
ERTC
1
1
1
1
1
I2 C
3
3
3
3
3
SPI/I2S
4/4（2 个全双工）
4/4（2 个全双工）
4/4（2 个全双工）
4/4（2 个全双工）
4/4（2 个全双工）
4+4
4+4
4+4
USART + UART
3+
4(6)
3+
4(6)
SDIO
1(7)
1(7)
2
2
2
OTGFS
2
2
2
2
2
CAN
2
2
2
2
2
红外发射器
1
1
1
1
1
16
24
12 位 ADC 转换器/
通道数
3
10
10
16
12 位 DAC 转换器
2
DVP(8)
1
1
1
1
1
GPIO
39
39
53
84
116
LQFP100
14 x 14 mm
LQFP144
20 x 20 mm
工作温度
封装形式
2022.1.13
-40 °C 至+105 °C
QFN48
6 x 6 mm
LQFP48
7 x 7 mm
LQFP64
10 x 10 mm
第 14 页
版本 2.01
AT32F435/437系列 数据手册
(1) ZW = 零等待（zero wait-state），可达SYSCLK 288 MHz
NZW = 非零等待（non-zero wait-state）
(2) 透过用户系统数据设置支持内部闪存存储器和SRAM分配使用，以每64 K字节为一个级距配置。
以内部内存加总为256 K字节的产品为例，内部闪存存储器和SRAM可以设置为以下三种配置：
- ZW：256 K字节，NZW：0 K字节，SRAM：384 K字节；（出厂默认值）
- ZW：192 K字节，NZW：64 K字节，SRAM：448 K字节；
- ZW：128 K字节，NZW：128 K字节，SRAM：512 K字节。
以内部内存加总为1024 K字节的产品为例，内部闪存存储器和SRAM可以设置为以下七种配置：
- ZW：512 K字节，NZW：512 K字节，SRAM：128 K字节；
……
- ZW：256 K字节，NZW：768 K字节，SRAM：384 K字节；（出厂默认值）
……
- ZW：128 K字节，NZW：896 K字节，SRAM：512 K字节。
以内部内存加总为4032 K字节的产品为例，内部闪存存储器和SRAM可以设置为以下七种配置：
- ZW：512 K字节，NZW：3520 K字节，SRAM：128 K字节；
……
- ZW：256 K字节，NZW：3776 K字节，SRAM：384 K字节；（出厂默认值）
……
- ZW：128 K字节，NZW：3904 K字节，SRAM：512 K字节。
(3) LQFP64封装XMC仅支持推动8位模式LCD屏。
(4) LQFP100封装XMC仅支持片选支持直接连接复用信号的NOR/PSRAM存储器、16位或8位NAND闪存存储器、和SDRAM。封
装没有Port G，因此中断线无法使用。
(5) LQFP100封装XMC透过外加锁存器件可连接非复用信号的PSRAM和SRAM，请参见应用笔记AN0068。
(6) LQFP48和QFN48封装无UART8，USART6因缺少CK引脚，只能作UART使用。
(7) LQFP48和QFN48封装SDIO1/2仅可选用一组使用，其中SDIO2最高支持4位（D0~D3）模式。
(8) 仅LQFP144封装支持最高14位模式，LQFP48和QFN48封装仅支时8位模式，LQFP100和LQFP64封装支时最高12位模式。
2022.1.13
第 15 页
版本 2.01
AT32F435/437系列 数据手册
表 4. AT32F437 系列产品功能和配置
AT32F437xxT7
型号
RC
RG
RM
VC
VG
内部闪存(1)(2)
频率（MHz）
ZC
ZG
ZM
288
ZW（K 字节）
256
256
256
256
256
256
256
256
256
NZW（K 字节）
0
768
3776
0
768
3776
0
768
3776
加总（K 字节）
256
1024
4032
256
1024
4032
256
1024
4032
SRAM(2)（K 字节）
384（出厂默认），最大可设定为 512
1(4)(5)
1
SDRAM
-
1(4)
1
QSPI
2
2
2
高级
3
3
3
32 位通用
2
2
2
16 位通用
8
8
8
基本
2
2
2
SysTick
1
1
1
WDT
1
1
1
WWDT
1
1
1
ERTC
1
1
1
I2 C
3
3
3
SPI/I2S
4/4（2 个全双工）
4/4（2 个全双工）
4/4（2 个全双工）
USART + UART
4+4
4+4
4+4
SDIO
2
2
2
OTGFS
2
2
2
CAN
2
2
2
以太网 MAC
1
1
1
红外发射器
1
1
1
定时器
XMC
1(3)
通信接口
模拟模块
VM
12 位 ADC 转换器/
通道数
3
16
16
12 位 DAC 转换器
2
DVP(6)
1
1
1
GPIO
53
84
116
工作温度
封装形式
2022.1.13
24
-40 °C 至+105 °C
LQFP64
10 x 10 mm
LQFP100
14 x 14 mm
第 16 页
LQFP144
20 x 20 mm
版本 2.01
AT32F435/437系列 数据手册
(1) ZW = 零等待（zero wait-state），可达SYSCLK 288 MHz
NZW = 非零等待（non-zero wait-state）
(2) 透过用户系统数据设置支持内部闪存存储器和SRAM分配使用，以每64 K字节为一个级距配置。
以内部内存加总为256 K字节的产品为例，内部闪存存储器和SRAM可以设置为以下三种配置：
- ZW：256 K字节，NZW：0 K字节，SRAM：384 K字节；（出厂默认值）
- ZW：192 K字节，NZW：64 K字节，SRAM：448 K字节；
- ZW：128 K字节，NZW：128 K字节，SRAM：512 K字节。
以内部内存加总为1024 K字节的产品为例，内部闪存存储器和SRAM可以设置为以下七种配置：
- ZW：512 K字节，NZW：512 K字节，SRAM：128 K字节；
……
- ZW：256 K字节，NZW：768 K字节，SRAM：384 K字节；（出厂默认值）
……
- ZW：128 K字节，NZW：896 K字节，SRAM：512 K字节。
以内部内存加总为4032 K字节的产品为例，内部闪存存储器和SRAM可以设置为以下七种配置：
- ZW：512 K字节，NZW：3520 K字节，SRAM：128 K字节；
……
- ZW：256 K字节，NZW：3776 K字节，SRAM：384 K字节；（出厂默认值）
……
- ZW：128 K字节，NZW：3904 K字节，SRAM：512 K字节。
(3) LQFP64封装XMC仅支持推动8位模式LCD屏。
(4) LQFP100封装XMC仅支持片选支持直接连接复用信号的NOR/PSRAM存储器、16位或8位NAND闪存存储器、和SDRAM。封
装没有Port G，因此中断线无法使用。
(5) LQFP100封装XMC透过外加锁存器件可连接非复用信号的PSRAM和SRAM，请参见应用笔记AN0068。
(6) 仅LQFP144封装支持最高14位模式，LQFP100和LQFP64封装支时最高12位模式。
2022.1.13
第 17 页
版本 2.01
AT32F435/437系列 数据手册
2
功能简介
2.1
ARM® Cortex® -M4 和 FPU
ARM® Cortex® -M4是最新一代的嵌入式ARM® 内核处理器，它是一款32位的RISC高性能处理器，具
有优异的代码效率，卓越的计算性能和先进的中断系统响应。该处理器支持一组DSP指令，能够实
现有效的信号处理和复杂的算法执行。它配有的单精度FPU（浮点单元）可加速浮点运算需求并防止
饱和。图1是AT32F435/437系列产品的功能框图。
图 1. AT32F435/437 系列功能框图
HEXT 4~25 MHz
SWD/JTAG
XMC
CPU
ARM Cortex-M4
(最高频率 288 MHz)
DMA1/2
EDMA
22通道
SRAM
各1280字节
OTGFS1/2
以太网MAC
10/100M
以太网DMA
PLL
最高288 MHz
SDIO1/2
AHB 总线矩阵 (最高频率288 MHz)
NVIC
HICK 48 MHz
HCLK
PCLK1
PCLK2
CRM
Flash
控制器
Flash
SRAM
控制器
SRAM
@VDD
POR/LVR
PVM
LDO
QSPI1/2
DVP
GPIO
SRAM 4 K字节
APB1
桥接器
APB2
桥接器
TMR2/5
SCFG/EXINT
@VDD
TMR1/8/20
TMR12/13/14
WDT
SPI1/I2S1
SPI2/I2S2
SPI3/I2S3
USART2/3
UART4/5
UART7/8
LICK
40 kHz
@VBAT
ERTC
BPR
LEXT
32 kHz
APB2 总线 (最高频率144 MHz)
PWC
APB1 总线 (最高频率144 MHz)
TMR3/4
SPI4/I2S4
USART1/6
TMR9/10/11
温度感测器
ADCIF1
ADC1
I2C1/2/3
ADCIF2
ADC2
CAN1/2
ADCIF3
ADC3
@VDDA
DAC1
DAC2
@VDDA
2022.1.13
DAC
控制器
TMR6/7
ACC
WWDT
第 18 页
版本 2.01
AT32F435/437系列 数据手册
2.2
存储器
2.2.1
内置闪存存储器（Flash）
内置高达4032 K字节的内部闪存存储器，用于存放程序和数据。内置存储器可指定任意一范围程序
区受sLib保护，成为仅能执行无法被读取的执行代码安全库区。sLib是基于保护方案商代码安全之
下，又顾及其客户便于进行二次开发而设计的。加速寄存器位NZW_BST使能后可整体提升NZW区代
码执行效能，但需注意AHB最高时钟频率较禁能时低，使用时请遵照表15之限制。
片上另有18 K字节的启动程序代码区区，启动加载程序（Bootloader）存放于其中。
另外内部包含用户系统数据区块，用于配置访问擦写保护、看门狗自启动等硬件设置行为。用户系统
数据对于存储器提供擦写保护和访问保护各自设置功能，其中访问保护有2个级别可配置。
2.2.2
存储器保护单元（MPU）
存储器保护单元（MPU）用于管理CPU对存储器的访问，防止一个任务意外损坏另一个激活任务所
使用的存储器或资源。此存储区由最多8个保护区组成，还可依次再被分为最多8个子区。保护区大
小可为32字节至可寻址存储器的整个4 G字节。MPU特别适合有一些关键的或认证的代码必须受到保
护，以免被其它任务的错误行为影响。它通常是一个RTOS（实时操作系统）。
2.2.3
内置随机存取存储器（SRAM）
默认384 K字节的内置SRAM，可设置最高达512 K字节。CPU能以零等待周期访问（读/写）。
2.2.4
外部存储控制器（XMC）
AT32F435/437系列集成了外部存储控制器模块（XMC）。它具有4个片选输出，支持CF卡、
SRAM、PSRAM、NOR闪存、NAND闪存和SDRAM。
主要功能：
8位和16位数据总线宽度；
读FIFO，用于SDRAM控制器；
写FIFO。
XMC也可以配置成与多数图形LCD控制器连接，它支持Intel 8080和Motorola 6800的模式。
2.2.5
四线串行外设存储器接口（QSPI）
AT32F435/437系列产品内置2个四线串行外设接口（QSPI），是一种专用的通信接口，连接单、
双、或四条数据线的SPI闪存存储器或SPI RAM。可工作于间接模式（使用寄存器执行全部操作）、
状态轮询模式、或地址映射模式，最高映射256 M字节的外部闪存存储器或RAM。QSPI允许字节、
半字和字访问，支持芯片内执行（XIP）操作，并完全可编程操作码和帧格式。
2022.1.13
第 19 页
版本 2.01
AT32F435/437系列 数据手册
2.3
中断
2.3.1
嵌套的向量式中断控制器（NVIC）
AT32F435/437系列产品内置嵌套的向量式中断控制器，可管理16个优先级，处理Cortex® -M4内核的
可屏蔽中断通道及16个中断线。该模块以最小的中断延迟提供灵活的中断管理功能。
2.3.2
外部中断（EXINT）
外部中断（EXINT）与NVIC直接连接，EXINT包含22个边沿检测器，用于产生中断请求。每个中断
线都可以独立地配置它的触发事件（上升沿、下降沿、或双边沿），并能够单独地被屏蔽；挂起寄存
器维持所有中断请求的状态。外部中断其中最多有16根可从GPIO中选择连接。
2.4
电源控制（PWC）
2.4.1
供电方案
2.4.2
VDD = 2.6 ~ 3.6 V：VDD引脚为GPIO引脚和内部LDO等内部模块供电。
VDDA = 2.6 ~ 3.6 V：为ADC和DAC供电。VDDA和VSSA必须分别连接到VDD和VSS。
VBAT = 1.62 ~ 3.6 V：VBAT引脚允许从外部电池、外部超级电容器为器件的VBAT域供电，或当没
有外部电池及外部超级电容器时从VDD供电。当没有VDD存在时，VBAT引脚（通过内部电源切换
器）为ERTC、外部32 kHz晶振（LEXT）和电池供电寄存器（BPR）供电。
复位和电源电压监测器（POR / LVR / PVM）
本产品内部集成了上电复位（POR）和低电压复位（LVR）电路，该电路始终处于工作状态，可使器
件在供电超过2.6 V时工作；当VDD压降低于规定阈值（VLVR）时，置器件于复位状态，而不必使用外
部复位电路。
产品中还包含一个电源电压监测器（PVM），它监视VDDD供电并与阈值VPVM比较，当VDD低于或高
于阈值VPVM时产生中断。PVM功能需要通过程序开启。
2.4.3
电压调节器（LDO）
LDO有三个操作模式：正常模式、低功耗模式、和关断模式。
正常模式：用于正常的运行操作并可用于CPU的深睡眠模式；
低功耗模式：可用于CPU的深睡眠模式；
关断模式：用于CPU的待机模式。LDO的输出为高阻状态，内核电路的供电切断，寄存器和
SRAM的内容将丢失。
该LDO在复位后处于正常模式工作状态。
LDO另有输出电压调整功能，除默认的1.2 V外，支持1.3/1.1/1.0 V软件可调，提供效能及功耗之间
最大适应可能。不同LDO电压适应AHB时钟最高频率见表15。使用者须遵照AT32F435/437系列参考
手册进行正确的LDO电压切换与系统时钟设置步骤。
2022.1.13
第 20 页
版本 2.01
AT32F435/437系列 数据手册
2.4.4
低功耗模式
AT32F435/437系列产品支持三种低功耗模式：
睡眠模式（Sleep）
在睡眠模式，只有CPU停止，所有外设处于工作状态并可在发生中断/事件时唤醒CPU。
深睡眠模式（Deepsleep）
深睡眠模式下可以实现低功耗，同时保持SRAM和寄存器的内容。此时，LDO供电域中的所有时
钟都会停止，PLL、HICK时钟、和HEXT晶振也被关闭。还可以将LDO置于正常模式或低功耗模
式并调整输出电压。
可以通过任一配置成EXINT的信号把微控制器从深睡眠模式中唤醒，EXINT信号可以是16个外
部GPIO口之一、PVM的输出、ERTC闹钟/唤醒/入侵检测/时间戳事件、OTGFS或以太网MAC的
唤醒信号。
待机模式（Standby）
在待机模式下可以达到最低的电能消耗。内部的LDO被关闭，因此所有内部LDO供电被切断，
PLL、HICK时钟、和HEXT晶振也被关闭。进入待机模式后，SRAM和寄存器的内容将消失，但
电池供电寄存器的内容仍然保留，待机电路仍工作。
从待机模式退出的条件是：NRST上的外部复位信号、WDT复位、WKUPx引脚上的一个上升边
沿或ERTC的闹钟/唤醒/入侵检测/时间戳事件。
注：
在进入深睡眠或待机模式时，ERTC对应的时钟不会被停止。WDT视用户系统数据设置决定。
2.5
启动模式
在启动时，通过对启动引脚设置可以选择三种启动模式中的一种：
从程序内部闪存存储器启动。对于AT32F435/437xG/xM，用户可以选择从任意一个内部闪存储
块启动。默认选择片1（Bank 1），也可以设置用户系统数据从而选择片2（Bank 2）；
从启动程序代码区区启动；
从内部SRAM启动。
启动加载程序（Bootloader）存放于启动程序代码区区中，可以通过USART1，USART2，
USART3， OTGFS1，或OTGFS2对闪存重新编程。表5提供启动加载程序（Bootloader）对
AT32F435/437的型号支持和引脚配置。
表 5. 启动加载程序（Bootloader）的型号支持和引脚配置
外设
适用型号
USART1
全部型号
USART2
对应引脚
PA9：USART1_TX
PA10：USART1_RX
AT32F435ZxT7，AT32F435VxT7
PD5：USART2_TX
AT32F437ZxT7，AT32F437VxT7
PD6：USART2_RX
其它型号
PA2：USART2_TX
PA3：USART2_RX
USART3
AT32F435ZxT7，AT32F435VxT7，AT32F435RxT7
PC10：USART3_TX
AT32F437ZxT7，AT32F437VxT7，AT32F437RxT7
PC11：USART3_RX
其它型号
PB10：USART3_TX
PB11：USART3_RX
2022.1.13
第 21 页
版本 2.01
AT32F435/437系列 数据手册
2.6
外设
适用型号
OTGFS1
全部型号
OTGFS2
全部型号
对应引脚
PA11：OTGFS1_DPA12：OTGFS1_D+
PB14：OTGFS2_DPB15：OTGFS2_D+
时钟
系统时钟在复位后，高速内部48 MHz时钟（HICK）经6分频后（8 MHz）被选为默认的CPU时钟，
随后可以选择外部的、具失效监控的4~25 MHz高速晶振（HEXT）；当检测到高速外部晶振失效
时，它将被关闭，系统将自动地切换到HICK，软件可以接收到相应的中断。同样当PLL使用的高速
外部晶振失效时，硬件也会如此自动设置。
时钟控制分成多个预分频器用于配置AHB的频率和APB（APB1和APB2）的频率。AHB的最高频率
是288 MHz，APB的最高频率为144 MHz。
另外，AT32F435/437系列产品内嵌一个特别的自动时钟校准（ACC）模块，高速内部时钟HICK 48
MHz可被此模块校准，可保证在整个芯片可操作温度范围内HICK的最佳准确度。
2.7
通用输入输出口（GPIO）
每个GPIO引脚都可以由软件配置成输出（推挽或开漏、带或不带上拉/下拉）、输入（浮空、带或不
带上拉/下拉）或复用的外设功能端口。多数GPIO引脚都与数字或模拟的多个外设共享。所有的
GPIO引脚都有大电流通过能力。
在需要的情况下，GPIO引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入GPIO寄存
器。
2.8
直接存储器访问控制器（DMA）
AT32F435/437系列产品具有两个通用DMA（DMA1和DMA2）加上一个增强型EDMA共22个通道。
它们能够管理存储器到存储器、外设到存储器、存储器到外设的传输。它们具有用于APB/AHB外设
的专用FIFO，支持突发传输，其设计可提供最大外设带宽（AHB/APB）。
DMA/EDMA控制器支持循环缓冲区管理，当控制器到达缓冲区末尾时，无需专门代码。EDMA控制
器还有双缓冲特性，可自动使用和切换两个存储器缓冲，而不需要特殊代码。
每个数据通道都与专用的硬件DMA/EDMA请求相连，同时支持软件触发。通过软件进行相关配置，
并且数据源和数据目标之间传输的数据量不受限制。
DMA/EDMA可以用于主要的外设：SPI和I2S，I2C，USART，高级、通用和基本定时器TMRx，
DAC，SDIO，ADC，DVP，和QSPI。
2022.1.13
第 22 页
版本 2.01
AT32F435/437系列 数据手册
2.9
定时器（TMR）
AT32F435/437系列产品包含最多3个高级定时器、10个通用定时器和2个基本定时器，以及1个系统
滴答定时器。
下表比较了高级定时器、通用定时器和基本定时器的功能：
表 6. 定时器功能比较
定时器类型
定时器
计数器
计数器类型
预分频系数
产生 DMA 请求 捕获/比较通道
互补输出
分辩率
TMR1
高级
TMR8
16 位
递增，递减， 1~65536 之间
递增/递减
的任意整数
有
4
3
有
4
无
有
4
无
无
2
无
无
1
无
有
无
无
TMR20
TMR2
TMR5
TMR3
TMR4
通用
TMR9
TMR12
32 位
16 位
递增，递减， 1~65536 之间
递增/递减
的任意整数
递增，递减， 1~65536 之间
递增/递减
16 位
递增
16 位
递增
16 位
递增
的任意整数
1~65536 之间
的任意整数
TMR10
TMR11
TMR13
1~65536 之间
的任意整数
TMR14
基本
TMR6
TMR7
2.9.1
1~65536 之间
的任意整数
高级定时器（TMR1，TMR8，和 TMR20）
三个高级定时器（TMR1，TMR8，和TMR20）可以被看成是分配到6个通道的三相PWM发生器，它
具有带死区插入的互补PWM输出，还可以被当成完整的通用定时器。四个独立的通道可以用于：
输入捕获
输出比较
产生PWM（边缘或中心对齐模式）
单周期输出
配置为16位通用定时器时，它与TMRx定时器具有相同的功能。配置为16位PWM发生器时，它具有
全调制能力（0~100 %）。
在调试模式下，计数器可以被冻结，同时PWM输出被禁止，从而切断由这些输出所控制的开关。
很多功能都与通用定时器相同，内部结构也相同，因此高级定时器可以通过定时器链接功能与通用定
时器协同操作，提供同步或事件链接功能。
2022.1.13
第 23 页
版本 2.01
AT32F435/437系列 数据手册
2.9.2
通用定时器（TMR2~5 和 TMR9~14）
AT32F435/437系列产品中，内置了多达10个可同步运行的定时器。
TMR2，TMR3，TMR4和TMR5
AT32F435/437系列内置了多达4个通用定时器（TMR2，TMR3，TMR4和TMR5）。TMR2和
TMR5是基于一个32位动加载递加/递减计数器和一个16位的预分频器。而TMR3和TMR4是基于
一个16位动加载递加/递减计数器和一个16位的预分频器。这些定时器在最大的封装配置中可提
供4个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出。
它们还能通过定时器链接功能与高级定时器共同工作，提供同步或事件链接功能。在调试模式
下，计数器可以被冻结。任一通用定时器都能用于产生PWM输出。每个定时器都有独立的DMA
请求机制。
这些定时器还能够处理增量编码器的信号，也能处理1至3个霍尔传感器的数字输出。
TMR9和TMR12
TMR9和TMR12都有一个16位的自动加载递加计数器、一个16位的预分频器和2个独立的通道，
每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出，它们可以与全功能通用定时
器（TMR2，TMR3，TMR4和TMR5）同步。它们也可以用作简单的定时器。
TMR10，TMR11，TMR13和TMR14
这些定时器都有一个16位的自动加载递加计数器、一个16位的预分频器和1个独立的通道，每个
通道都可用于输入捕获、输出比较、PWM和单周期模式输出，它们可以与全功能通用定时器
（TMR2，TMR3，TMR4和TMR5）同步。它们也可以用作简单的定时器。
2.9.3
基本定时器（TMR6 和 TMR7）
这2个定时器主要是用于产生DAC触发信号，也可当成通用的16位时基计数器。
2.9.4
系统滴答定时器（SysTick）
这个定时器是专用于实时操作系统，也可当成一个标准的递减计数器。它包含以下述功能：
2.10
24位的递减计数器
自动重加载功能
当计数器为0时能产生一个可屏蔽系统中断
可编程时钟源
看门狗（WDT）
看门狗由一个12位的递减计数器和一个8位的预分频器所组成，它由低速内部LICK提供时钟；因为这
个时钟独立于主时钟，所以它可运行于深睡眠和待机模式。它可以被当成看门狗用于在发生错误时复
位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过用户系统数据可以配置看门狗是
否自启动。在调试模式下，计数器可以被冻结。
2.11
窗口型看门狗（WWDT）
窗口型看门狗内有一个7位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生
错误时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻
结。
2022.1.13
第 24 页
版本 2.01
AT32F435/437系列 数据手册
2.12
增强型实时时钟（ERTC）和电池供电寄存器（BPR）
电池供电域包括：
增强型实时时钟（ERTC）
20个32位电池供电寄存器（BPR）
增强型实时时钟（ERTC）是一个独立的BCD定时器/计数器。它支持下列功能：
日历具有秒、分、小时（12或24小时格式）、星期几、日、月、年，格式为BCD（二进码十进
数）。
提供二进制格式的亚秒值。
自动调整每月的天数为28、29（闰年）、30、还是31天。
可编程闹钟和可编程的周期性中断具有从深睡眠和待机模式唤醒的能力。
为补偿天然石英的偏差，可通过512 Hz的外部输出对ERTC进行校准。
两个闹钟寄存器用于在特定的时间生成闹铃，可单独屏蔽日历字段以比较闹钟。为生成周期性中断，
使用了分辨率可编程的16位可编程二进制自动重载递减计数器，可从每隔120 μs至每隔36小时自动
唤醒和周期性闹铃。其它32位寄存器还包含可编程的闹钟亚秒、秒、分钟、小时、星期几和日期。
20位的预分频器用于时间基准时钟。默认情况下，它被配置为从32.768 kHz时钟生成1秒的时间基
准。
电池供电寄存器（BPR）为32位寄存器存储80字节的用户应用数据。电池供电寄存器不会在系统复
位或电源复位时复位，也不会在器件从待机模式唤醒时复位。
ERTC和BPR通过开关供电，当VDD电源存在时，该开关选择VDD供电，否则选择由VBAT引脚供电。
2.13
通信接口
2.13.1 串行外设接口（SPI）/内部集成音频接口（I2S）
多达4个SPI接口，在从或主模式下，全双工和半双工的通信速率可达36兆位/秒。3位的预分频器可
产生8种主模式频率，可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡、MMC、和
SDHC模式。所有的SPI接口都可以使用DMA操作。
SPI接口可配置为TI模式工作，用于主模式和从模式的通信。
4个标准的I2S接口（与SPI复用）可以在主或从模式下工作于半双工，以及I2S2和I2S3全双工模式。
这4个接口可以配置为16/24/32位分辨率的输入或输出通道工作，支持音频采样频率从8 kHz到192
kHz。当任一个I2S接口配置为主模式，它的主时钟可以以256倍采样频率输出给外部的DAC或
CODEC（解码器）。所有I2S均可使用DMA控制器。
2.13.2 通用同步/异步收发器（USART）
AT32F435/437系列产品中，内置了4个通用同步/异步收发器（USART1，USART2，USART3和
USART6），和4个通用异步收发器（UART4，UART5，UART7和UART8）。
这8个接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信
模式和LIN主/从功能。这8个接口接口通信速率均可达9兆位/秒。
USART1，USART2，USART3和USART6接口还提供了具有硬件的CTS和RTS信号管理、兼容
ISO7816的智能卡模式和类似SPI通信模式。所有接口都可以使用DMA操作。
2022.1.13
第 25 页
版本 2.01
AT32F435/437系列 数据手册
表 7. USART/UART 功能比较
USART/UART 功能
USART1 USART2 USART3
UART4
UART5
USART6
UART7
UART8
调制解调器的硬件流控
支持
支持
支持
-
-
支持
-
-
使用 DMA 连续通信
支持
支持
支持
支持
支持
支持
支持
支持
多处理器通信
支持
支持
支持
支持
支持
支持
支持
支持
同步模式
支持
支持
支持
-
-
支持
-
-
智能卡模式
支持
支持
支持
-
-
支持
-
-
单线半双工通
支持
支持
支持
支持
支持
支持
支持
支持
红外 IrDA SIR 编解码
支持
支持
支持
支持
支持
支持
支持
支持
LIN 模式
支持
支持
支持
支持
支持
支持
支持
支持
TX/RX 交换
支持
支持
支持
支持
支持
支持
支持
支持
RS-485 驱动使能
支持
支持
支持
-
-
支持
-
-
2.13.3 内部集成电路总线（I2C）
多达3个I2C总线接口，能够工作于多主模式或从模式。它们支持标准模式（standard mode，最高
100 kHz）、快速模式（fast mode，最高400 kHz）、和增强快速模式（fast mode plus，最高1
MHz），部分GPIO支持超高电流吸入能力20 mA。
I2C接口支持7位或10位寻址，7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。
它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。
2.13.4 安全数字输入/输出接口（SDIO）
2个SD/SDIO/MMC主机接口，可以支持MMC卡系统规范4.2版中的3个不同的数据总线模式：1位
（默认）、4位和8位。在8位模式下，该接口可以使数据传输速率达到48 MHz，该接口兼容SD存储
卡规范2.0版。
SDIO存储卡规范2.0版支持两种数据总线模式：1位（默认）和4位。
目前的芯片版本只能一次支持一个SD/SDIO/MMC4.2版的卡，但可以同时支持多个MMC4.1版或之前
版本的卡。
除了SD/SDIO/MMC/eMMC，这个接口完全与CE-ATA数字协议版本1.1兼容。
2.13.5 控制器区域网络（CAN）
2个CAN接口兼容规范2.0A和2.0B（主动），位速率高达1兆位/秒。它可以接收和发送11位标识符的
标准帧，也可以接收和发送29位标识符的扩展帧。每个CAN具有3个发送邮箱，2个具3级深度的接收
FIFO，和28个可调节的滤波器。每个CAN都分配有368字节的专用SRAM，此专用SRAM不和另一个
CAN或其他硬件外设共享。
2022.1.13
第 26 页
版本 2.01
AT32F435/437系列 数据手册
2.13.6 通用串行总线 On-The-Go 全速（OTGFS）
AT32F435/437内置2个集成了收发器的OTG全速（12 Mb/s）设备和主机模式控制模块。OTGFS模
块兼容USB2.0和OTG1.3协议。它具有可由软件配置的端点设置，并支持挂起/恢复机制。OTGFS模
块专用的48 MHz时钟由内部主PLL产生，用作设备模式也可直接来自48 MHz HICK时钟源。
每个OTGFS模块特性有：
专用的1280字节SRAM（不和另一OTGFS模块或其他任何外设共享）
8个IN + 8个OUT端点（包含端点0，设备模式）
16个通道（主机模式）
SOF输出
兼容USB2.0协议，提供以下传输速率：
− 主机模式：全速和低速
− 设备模式：全速
2.13.7 红外发射器（IRTMR）
AT32F435/437系列产品提供了红外发射器。基于TMR10、USART1、或USART2与TMR11间的内
部连接。TMR11用于提供载波频率，TMR10、USART1、或USART2提供要发送的主信号。红外输
出信号在PB9或PA13上可用。
为生成红外遥控信号，必须正确配置TMR10通道1和TMR11通道1以生成正确的波形。所有标准IR脉
冲调制模式都可通过编程两个定时器输出比较通道获得。
2.13.8 以太网 MAC 接口（EMAC）
此外设只有AT32F437系列产品支持。
AT32F437芯片提供兼容IEEE-802.3-2002的媒体访问控制器（MAC），通过业界标准的媒体独立接
口（MII）或减少的媒体独立接口（RMII）提供以太网LAN通信。AT32F437芯片需要外接物理接口
器件（PHY）来连接物理的LAN总线（双绞线，光纤等）。PHY通过17根信号线（MII接口）或9根
信号线（RMII接口）来连接AT32F435/437芯片的EMAC接口，并通过AT32F435/437芯片输出的25
MHz（MII接口）或50 MHz（RMII接口）时钟信号来驱动。
以太网MAC接口片具有以下特性：
2022.1.13
支持10 M和100 Mbit/s的通讯率
使用专用的DMA控制器，以提供在专用SRAM和描述符之间的高速数据传输
支持带标签的MAC帧（支持VLAN）
支持半双工（CSMA/CD）和全双工操作
支持MAC控制子层（控制帧）
32位CRC生成和去除
物理和多播地址的多种地址过滤模式（多播和组播地址）
每个传送和接收帧的32位状态码
内置FIFO用于帧的传输和接收。发送FIFO和接收FIFO各有2 K字节，共4 K字节
支持兼容IEEE 1588的硬件PTP协议（精密时间协议），时间戳比较输出连接到TMR2的触发输
入
当系统时间大于目标时间时触发中断
第 27 页
版本 2.01
AT32F435/437系列 数据手册
2.14
数字摄像头并口（DVP）
AT32F435/437内置有数字摄像头接口，可通过8位至14位并行接口与数字摄像头模块连接以接收视
频数据。该摄像头接口可支持的数据传输速率可在54 MHz时高达54兆字节/秒。它具有以下特性：
2.15
输入像素时钟和同步信号的可编程极性
并行数据通信可为8、10、12、14位
支持8位逐行视频单色或原始拜尔格式、YCbCr 4:2:2逐行视频、RGB 565逐行视频、或压缩数
据（如JPEG）
连续模式或快照（单帧）模式
自动裁剪图像的能力
灰阶影像二值化转换
循环冗余校验（CRC）计算单元
CRC（循环冗余校验）计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC
码。在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。
2.16
模拟/数字转换器（ADC）
AT32F435/437系列产品内嵌3个12位的模拟/数字转换器（ADC），具有以下功能：
可配置12位、10位、8位、或6位分辨率，带自校准功能
5.33 MSPS的12位分辨率最高转换率，可通过降低分辨率来缩短转换时间
共享多达24个外部通道
3个内部专用通道：内部温度传感器（VTS）、内部参考电压（VINTRV）、和VBAT监测（VBAT/4）
可独立设置各通道采样时间
2到256倍硬件过采样，最高达等效16位分辨率
转换可通过以下方式启动：
− 通过软件启动普通转换和抢占转换
− 通过极性可配置的硬件触发器（内部定时器事件或GPIO输入事件）启动普通转换和抢占转换
转换模式：
− ADC可转换单个通道，也可一系列通道序列转换
− 序列模式会在每次触发时对选定的输入执行一次转换
− 反复模式可连续转换选定的输入
2022.1.13
− 分割模式
单从机或双从机下ADC之间同时模式或位移模式转换的控制
电压监测功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阈
值时，将产生中断
所有ADC都可以使用DMA操作
第 28 页
版本 2.01
AT32F435/437系列 数据手册
2.16.1 温度传感器（VTS）
温度传感器产生一个随温度线性变化的电压VTS。温度传感器在内部被连接到ADC1_IN16的输入通道
上，用于将传感器的输出转换到数字数值。
由于工艺不同，温度传感器的偏移因芯片而异，因此内部温度传感器主要适合检测温度变化的应用，
而不是检测绝对温度的应用。如果需要读取精确温度，则应使用外部温度传感器部分。
2.16.2 内部参考电压（VINTRV）
内部参考电压（VINTRV）为ADC提供了一个稳定的电压输出。VINTRV内部连接到ADC1_IN17输入通
道。
2.16.3 VBAT 电池电压监控（VBAT/4）
此嵌入式的硬件使用内部ADC通道ADC1_IN18测量VBAT电池电压。因为VBAT电压可能高于VREF+或
VDDA，超出ADC的输入范围，所以VBAT引脚内部连至除4的桥，转换出的数字值为VBAT电压的1/4。
2.17
数字/模拟转换器（DAC）
两个12位带缓冲的DAC通道可以用于转换2路数字信号成为2路模拟电压输出。
DAC具有下述功能：
两个DAC转换器：各有一个输出通道
8位或12位单调输出
12位模式下的左右数据对齐
同步更新功能
产生噪声波
产生三角波
双DAC通道独立或同时转换
每个通道都可使用DMA功能
外部触发进行转换
输入参考电压为VREF+
AT32F435/437系列产品中有数个触发DAC转换的输入。DAC通道可以由定时器的更新输出触发，更
新输出也可连接到不同的DMA通道。
2.18
串行线（SWD）/ JTAG 调试接口
内嵌的ARM® SWJ-DP接口，这是一个由串行线和JTAG调试端口结合而成，可以实现要连接到目标的
串行线调试接口或JTAG接口。JTAG的TMS和TCK信号分别与SWDIO和SWCLK共享引脚。
2022.1.13
第 29 页
版本 2.01
AT32F435/437系列 数据手册
3
引脚功能定义
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
LQFP144
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
VDD
VSS
PH2
PA13
PA12
PA11
PA10
PA9
PA8
PC9
PC8
PC7
PC6
VDD
VSS
PG8
PG7
PG6
PG5
PG4
PG3
PG2
PD15
PD14
VDD
VSS
PD13
PD12
PD11
PD10
PD9
PD8
PB15
PB14
PB13
PB12
PA3
VSS
VDD
PA4
PA5
PA6
PA7
PC4
PC5
PB0
PB1
PB2
PF11
PF12
VSS
VDD
PF13
PF14
PF15
PG0
PG1
PE7
PE8
PE9
VSS
VDD
PE10
PE11
PE12
PE13
PE14
PE15
PB10
PB11
PH3
VDD
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
PE2
PE3
PE4
PE5
PE6
VBAT
PC13
PC14
PC15
PF0
PF1
PF2
PF3
PF4
PF5
VSS
VDD
PF6
PF7
PF8
PF9
PF10
PH0
PH1
NRST
PC0
PC1
PC2
PC3
NC
VSSA/VREFVREF+
VDDA
PA0
PA1
PA2
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
VDD
VSS
PE1
PE0
PB9
PB8
BOOT0
PB7
PB6
PB5
PB4
PB3
PG15
VDD
VSS
PG14
PG13
PG12
PG11
PG10
PG9
PD7
PD6
VDD
VSS
PD5
PD4
PD3
PD2
PD1
PD0
PC12
PC11
PC10
PA15
PA14
图 2. AT32F435/437 系列 LQFP144 引脚分布
2022.1.13
第 30 页
版本 2.01
AT32F435/437系列 数据手册
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
LQFP100
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
VDD
VSS
PH2
PA13
PA12
PA11
PA10
PA9
PA8
PC9
PC8
PC7
PC6
PD15
PD14
PD13
PD12
PD11
PD10
PD9
PD8
PB15
PB14
PB13
PB12
PA3
VSS
VDD
PA4
PA5
PA6
PA7
PC4
PC5
PB0
PB1
PB2
PE7
PE8
PE9
PE10
PE11
PE12
PE13
PE14
PE15
PB10
PB11
PH3
VDD
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
PE2
PE3
PE4
PE5
PE6
VBAT
PC13
PC14
PC15
VSS
VDD
PH0
PH1
NRST
PC0
PC1
PC2
PC3
NC
VSSA/VREFVREF+
VDDA
PA0
PA1
PA2
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
VDD
VSS
PE1
PE0
PB9
PB8
BOOT0
PB7
PB6
PB5
PB4
PB3
PD7
PD6
PD5
PD4
PD3
PD2
PD1
PD0
PC12
PC11
PC10
PA15
PA14
图 3. AT32F435/437 系列 LQFP100 引脚分布
2022.1.13
第 31 页
版本 2.01
AT32F435/437系列 数据手册
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
VDD
VSS
PB9
PB8
BOOT0
PB7
PB6
PB5
PB4
PB3
PD2
PC12
PC11
PC10
PA15
PA14
图 4. AT32F435/437 系列 LQFP64 引脚分布
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
LQFP64
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
VDD
PH2
PA13
PA12
PA11
PA10
PA9
PA8
PC9
PC8
PC7
PC6
PB15
PB14
PB13
PB12
PA3
VSS
VDD
PA4
PA5
PA6
PA7
PC4
PC5
PB0
PB1
PB2
PB10
PB11
PH3
VDD
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
VBAT
PC13
PC14
PC15
PH0
PH1
NRST
PC0
PC1
PC2
PC3
VSSA/VREFVDDA/VREF+
PA0
PA1
PA2
2022.1.13
第 32 页
版本 2.01
AT32F435/437系列 数据手册
48
47
46
45
44
43
42
41
40
39
38
37
VDD
VSS
PB9
PB8
BOOT0
PB7
PB6
PB5
PB4
PB3
PA15
PA14
图 5. AT32F435 系列 LQFP48 引脚分布
36
35
34
33
32
31
30
29
28
27
26
25
LQFP48
13
14
15
16
17
18
19
20
21
22
23
24
1
2
3
4
5
6
7
8
9
10
11
12
VDD
PH2
PA13
PA12
PA11
PA10
PA9
PA8
PB15
PB14
PB13
PB12
PA3
PA4
PA5
PA6
PA7
PB0
PB1
PB2
PB10
PB11
PH3
VDD
VBAT
PC13
PC14
PC15
PH0
PH1
NRST
VSSA/VREFVDDA/VREF+
PA0
PA1
PA2
48
47
46
45
44
43
42
41
40
39
38
37
VDD
VSS
PB9
PB8
BOOT0
PB7
PB6
PB5
PB4
PB3
PA15
PA14
图 6. AT32F435 系列 QFN48 引脚分布
EPAD
2022.1.13
QFN48
49
36
35
34
33
32
31
30
29
28
27
26
25
13
14
15
16
17
18
19
20
21
22
23
24
1
2
3
4
5
6
7
8
9
10
11
12
VDD
PH2
PA13
PA12
PA11
PA10
PA9
PA8
PB15
PB14
PB13
PB12
PA3
PA4
PA5
PA6
PA7
PB0
PB1
PB2
PB10
PB11
PH3
VDD
VBAT
PC13
PC14
PC15
PH0
PH1
NRST
VSSA/VREFVDDA/VREF+
PA0
PA1
PA2
第 33 页
版本 2.01
AT32F435/437系列 数据手册
下表为AT32F435/437系列引脚定义，”-”表示对应封装下没有该引脚。除非在引脚名下面的括号中特
别说明，复位期间和复位后的引脚功能与实际引脚名相同。除非特别注释说明，否则在复位期间和复
位后所有GPIO都设为浮空输入。引脚复用是通过GPIOx_MUXx寄存器选择功能，附加功能是通过外
设寄存器直接选择/启用的功能。
表 8. AT32F435/437 系列引脚定义
1
PE2
I/O
FT
-
-
2
2
PE3
I/O
FT
TMR3_CH1 / TMR20_CH2 /
XMC_A19 / DVP_D9
-
-
-
3
3
PE4
I/O
FT
CLKOUT1 / TMR3_CH2 /
SPI4_CS / I2S4_WS / TMR20_CH1C /
XMC_A20 / DVP_D4
-
-
-
4
4
PE5
I/O
FT
TMR3_CH3 / TMR9_CH1 /
SPI4_MISO / TMR20_CH2C /
XMC_A21 / DVP_D6
-
-
-
5
5
PE6
I/O
FT
TMR3_CH4 / TMR9_CH2 /
SPI4_MOSI / I2S4_SD / TMR20_CH3C /
XMC_SDNRAS / XMC_A22 / DVP_D7
-
1
1
6
6
VBAT
S
-
2
2
7
7
PC13(4)(5)
I/O
FT
-
ERTC_AF1 / WKUP2
3
3
8
8
PC14 / LEXT_IN
(PC14)(4)(5)
I/O TC
-
LEXT_IN
4
4
9
9
PC15 / LEXT_OUT
(PC15)(4)(5)
I/O TC
-
LEXT_OUT
-
-
-
10
PF0
I/O
FT
I2C2_SDA / XMC_A0
-
-
-
11
PF1
I/O
FT
I2C2_SCL / XMC_A1
-
-
-
12
PF2
I/O
FT
TMR20_CH3 / I2C2_SMBA / XMC_A2
-
-
-
13
PF3
I/O FTa
TMR20_CH4 / XMC_A3
ADC3_IN9
-
-
-
14
PF4
I/O FTa
TMR20_CH1C / XMC_A4
ADC3_IN14
-
-
-
15
PF5
I/O FTa
TMR20_CH2C / XMC_A5
ADC3_IN15
-
-
10
16
VSS
S
-
数字地
-
-
11
17
VDD
S
-
数字电源
-
-
-
18
PF6
I/O FTa
TMR10_CH1 / TMR20_CH4 /
UART7_RX / QSPI1_IO3 / XMC_NIORD
ADC3_IN4
-
-
-
19
PF7
I/O FTa
TMR11_CH1 / TMR20_BRK /
UART7_TX / QSPI1_IO2 / XMC_NREG
ADC3_IN5
-
-
-
20
PF8
I/O FTa TMR13_CH1 / QSPI1_IO0 / XMC_NIOWR
-
-
-
21
PF9
I/O FTa
TMR14_CH1 / TMR20_BRK /
QSPI1_IO1 / XMC_CD
ADC3_IN7
-
-
-
22
PF10
I/O FTa
TMR1_EXT / TMR5_CH4 /
QSPI1_SCK / XMC_INTR / DVP_D11
ADC3_IN8
2022.1.13
引脚名称
（复位后功能）
引脚类型(1)
1
LQFP144
-
LQFP100
-
TMR3_EXT / SPI4_SCK / I2S4_CK /
TMR20_CH1 /
QSPI1_IO2 / XMC_SDNCAS /
EMAC_MII_TXD3 / XMC_A23
LQFP64
复用功能(3)
LQFP48 /
QFN48
GPIO结构(2)
引脚号
附加功能
-
电池供电电源
第 34 页
ADC3_IN6
版本 2.01
AT32F435/437系列 数据手册
LQFP64
LQFP100
LQFP144
GPIO结构(2)
复用功能(3)
5
5
12
23
PH0 / HEXT_IN
(PH0)
I/O TC
I2C1_SDA
HEXT_IN
6
6
13
24
PH1 / HEXT_OUT
(PH1)
I/O TC
I2C1_SCL
HEXT_OUT
7
7
14
25
NRST
-
8
15
26
PC0
I/O FTa
I2C3_SCL / UART7_TX /
SDIO2_D0 / XMC_SDNWE
ADC123_IN10(6)
-
9
16
27
PC1
I/O FTa
I2C3_SDA / SPI3_MOSI / I2S3_SD /
SPI2_MOSI / I2S2_SD / UART7_RX
SDIO2_D1 / EMAC_MDC
ADC123_IN11(6)
引脚名称
（复位后功能）
引脚类型(1)
LQFP48 /
QFN48
引脚号
I/O
器件复位输入/ 内部复位输出（低电平有效）
R
-
10
17
28
PC2
TMR20_CH2 /
SPI2_MISO / I2S2_SDEXT / UART8_TX /
I/O FTa
SDIO2_D2 / EMAC_MII_TXD2 /
XMC_SDCS0 / XMC_NWE
-
11
18
29
PC3
I/O FTa
-
-
19
30
8
12
20
31
VSSA / VREF-
S
-
模拟地 / 负参考电压
-
-
21
32
VREF+
S
-
正参考电压
-
-
22
33
VDDA
S
-
模拟电源
9
13
-
-
VDDA / VREF+
S
-
模拟电源 / 正参考电压
10
14
23
34
附加功能
ADC123_IN12(6)
SPI2_MOSI / I2S2_SD /
UART8_RX / QSPI2_IO1 /
SDIO2_D3 / EMAC_MII_TX_CLK /
XMC_SDCKE0 / XMC_A0
ADC123_IN13(6)
未连接
PA0
TMR2_CH1 / TMR2_EXT /
TMR5_CH1 / TMR8_EXT /
I/O FTa
I2C2_SCL / USART2_CTS / UART4_TX /
EMAC_MII_CRS
ADC123_IN0(6) /
ERTC_AF2 / WKUP1
11
15
24
35
PA1
I/O Fta
TMR2_CH2 / TMR5_CH2 /
I2C2_SDA / SPI4_MOSI / I2S4_SD /
USART2_RTS_DE / UART4_RX /
QSPI1_IO3 / EMAC_MII_RX_CLK /
EMAC_RMII_REF_CLK
12
16
25
36
PA2
I/O Fta
TMR2_CH3 / TMR5_CH3 / TMR9_CH1 /
USART2_TX / SDIO2_CK /
EMAC_MDIO / XMC_D4
ADC123_IN2
I/O Fta
TMR2_CH4 / TMR5_CH4 / TMR9_CH2 /
I2S2_MCK / USART2_RX / QSPI2_IO3 /
SDIO2_CMD / EMAC_MII_COL /
XMC_D5
ADC123_IN3
13
17
26
37
PA3
-
18
27
38
VSS
S
-
数字地
-
19
28
39
VDD
S
-
数字电源
14
15
20
21
2022.1.13
29
30
40
41
ADC123_IN1(6)
PA4
SPI1_CS / I2S1_WS /
SPI3_CS / I2S3_WS /
I/O Fta
USART2_CK / USART6_TX /
ADC12_IN4 / DAC1_OUT
SDIO2_D4 / SDIO2_D0 / OTGFS2_SOF /
DVP_HSYNC / XMC_D6
PA5
TMR2_CH1 / TMR2_EXT / TMR8_CH1C /
SPI1_SCK / I2S1_CK /
I/O Fta
ADC12_IN5 / DAC2_OUT
USART6_RX / QSPI2_IO2 /
SDIO2_D5 / SDIO2_D1 / XMC_D7
第 35 页
版本 2.01
16
17
-
-
18
22
23
24
25
26
31
32
33
34
35
42
43
44
45
46
引脚名称
（复位后功能）
PA6
PA7
PC4
PC5
PB0
引脚类型(1)
LQFP144
LQFP100
LQFP64
LQFP48 /
QFN48
引脚号
GPIO结构(2)
AT32F435/437系列 数据手册
复用功能(3)
附加功能
I/O Fta
TMR1_BRK / TMR3_CH1 / TMR8_BRK /
SPI1_MISO / I2S2_MCK /
USART3_CTS / TMR13_CH1 /
QSPI1_IO0 / SDIO2_D2 / SDIO1_CMD /
DVP_PCLK / SDIO2_D6
ADC12_IN6
I/O Fta
TMR1_CH1C / TMR3_CH2 /
TMR8_CH1C / SPI1_MOSI / I2S1_SD /
TMR14_CH1 / QSPI1_IO1 /
EMAC_MII_RX_DV /
EMAC_RMII_CRS_DV /
XMC_SDNWE / SDIO2_D3 / SDIO2_D7
ADC12_IN7
I/O Fta
TMR9_CH1 / I2S1_MCK /
USART3_TX / QSPI1_IO2 /
EMAC_MII_RXD0 /
EMAC_RMII_RXD0 /
XMC_SDCS0 / SDIO2_CK / XMC_NE4
ADC12_IN14
I/O Fta
TMR9_CH2 / I2C1_SMBA /
USART3_RX / QSPI1_IO3 /
EMAC_MII_RXD1 /
EMAC_RMII_RXD1 /
XMC_SDCKE0 / SDIO2_CMD /
XMC_NOE
ADC12_IN15
I/O Fta
TMR1_CH2C / TMR3_CH3 /
TMR8_CH2C / I2S1_MCK /
USART2_RX / SPI3_MOSI / I2S3_SD /
USART3_CK / QSPI2_IO0 / QSPI1_IO0 /
EMAC_MII_RXD2 / SDIO1_D1
ADC12_IN8
I/O Fta
TMR1_CH3C / TMR3_CH4 /
TMR8_CH3C / SPI2_SCK / I2S2_CK /
USART3_RTS_DE /
QSPI1_SCK / QSPI2_SCK /
EMAC_MII_RXD3 / SDIO1_D2
ADC12_IN9
19
27
36
47
PB1
20
28
37
48
PB2 / BOOT1
(PB2)
I/O
FT
TMR2_CH4 / TMR20_CH1 /
I2C3_SMBA / SPI3_MOSI / I2S3_SD /
QSPI1_SCK / SDIO1_CK
-
-
-
-
49
PF11
I/O
FT
TMR20_EXT / TMR8_EXT /
XMC_SDNRAS / DVP_D12
-
-
-
-
50
PF12
I/O
FT
TMR20_CH1 / TMR8_BRK / XMC_A6
-
-
-
-
51
VSS
S
-
数字地
-
-
-
52
VDD
S
-
数字电源
-
-
-
53
PF13
I/O
FT
-
-
-
54
PF14
-
-
-
55
-
-
-
-
-
-
TMR20_CH2 / I2C3_SMBA / XMC_A7
-
I/O FTf
TMR20_CH3 / I2C3_SCL / XMC_A8
-
PF15
I/O FTf
TMR20_CH4 / I2C3_SDA / XMC_A9
-
56
PG0
I/O
FT
TMR20_CH1C / SPI1_MISO /
CAN1_RX / XMC_A10
-
-
57
PG1
I/O
FT
TMR20_CH2C / SPI1_MOSI / I2S1_SD /
CAN1_TX / XMC_A11
-
-
38
58
PE7
I/O
FT
TMR1_EXT / UART7_RX /
QSPI2_IO0 / XMC_D4
-
-
39
59
PE8
I/O
FT
TMR1_CH1C / UART4_TX / UART7_TX /
QSPI2_IO1 / XMC_D5
-
2022.1.13
第 36 页
版本 2.01
AT32F435/437系列 数据手册
LQFP48 /
QFN48
LQFP64
LQFP100
LQFP144
引脚名称
（复位后功能）
引脚类型(1)
GPIO结构(2)
引脚号
复用功能(3)
-
-
40
60
PE9
I/O
FT
TMR1_CH1 / UART4_RX /
QSPI2_IO2 / XMC_D6
-
-
-
61
VSS
S
-
数字地
-
-
-
62
VDD
S
-
数字电源
-
-
41
63
PE10
I/O
FT
TMR1_CH2C / UART5_TX /
QSPI2_IO3 / XMC_D7
-
-
-
42
64
PE11
I/O
FT
TMR1_CH2 / SPI4_CS / I2S4_WS /
UART5_RX / XMC_D8
-
-
-
43
65
PE12
I/O
FT
TMR1_CH3C / SPI1_CS / I2S1_WS /
SPI4_SCK / I2S4_CK / XMC_D9
-
-
-
44
66
PE13
I/O
FT
TMR1_CH3 / SPI1_SCK / I2S1_CK /
SPI4_MISO / XMC_D10
-
-
-
45
67
PE14
I/O
FT
TMR1_CH4 / SPI1_MISO /
SPI4_MOSI / I2S4_SD / XMC_D11
-
-
-
46
68
PE15
I/O
FT
TMR1_BRK / SPI1_MOSI / I2S1_SD /
XMC_D12
-
TMR2_CH3 / I2C2_SCL / SPI2_SCK /
I2S2_CK / I2S3_MCK / USART3_TX /
QSPI1_CS / QSPI1_IO1 /
EMAC_MII_RX_ER / SDIO1_D7 /
XMC_NOE
-
附加功能
-
21
29
47
69
PB10
I/O FTf
22
30
48
70
PB11
I/O
FT
TMR2_CH4 / TMR5_CH4 /
I2C2_SDA / USART3_RX / QSPI1_IO0 /
EMAC_MII_TX_EN / EMAC_RMII_TX_EN
-
23
31
49
71
PH3
I/O
FT
TMR5_CH2 / I2C2_SDA /
UART4_TX / QSPI1_IO1
-
24
32
50
72
VDD
S
-
25
26
27
33
34
35
51
52
53
73
74
75
PB12
I/O
数字电源
FT
TMR1_BRK / TMR5_CH1 /
I2C2_SMBA / SPI2_CS / I2S2_WS /
SPI4_CS / I2S4_WS /
SPI3_SCK / I2S3_CK /
USART3_CK / CAN2_RX /
EMAC_MII_TXD0 / EMAC_RMII_TXD0 /
OTGFS2_ID / XMC_D13
-
FT
TMR1_CH1C / I2C3_SMBA /
SPI2_SCK / I2S2_CK /
SPI4_SCK / I2S4_CK /
I2C3_SCL / USART3_CTS / CAN2_TX /
EMAC_MII_TXD1 / EMAC_RMII_TXD1 /
OTGFS2_VBUS
-
PB13
I/O
PB14
TMR1_CH2C / TMR8_CH2C / I2C3_SDA /
SPI2_MISO / I2S2_SDEXT /
I/O TC
USART3_RTS_DE / TMR12_CH1 /
OTGFS2_D- / SDIO1_D6 / XMC_D0
-
-
28
36
54
76
PB15
ERTC_REFIN /
TMR1_CH3C / TMR8_CH3C / I2C3_SCL /
I/O TC
SPI2_MOSI / I2S2_SD / TMR12_CH2 /
OTGFS2_D+ / SDIO1_CK
-
-
55
77
PD8
I/O
2022.1.13
FT
USART3_TX / EMAC_MII_RX_DV /
EMAC_RMII_CRS_DV / XMC_D13
第 37 页
-
版本 2.01
AT32F435/437系列 数据手册
LQFP48 /
QFN48
LQFP64
LQFP100
LQFP144
引脚名称
（复位后功能）
引脚类型(1)
GPIO结构(2)
引脚号
复用功能(3)
-
-
56
78
PD9
I/O
FT
USART3_RX / EMAC_MII_RXD0 /
MAC_RMII_RXD0 / XMC_D14
-
-
-
57
79
PD10
I/O
FT
USART3_CK / EMAC_MII_RXD1 /
EMAC_RMII_RXD1 / XMC_D15
-
-
-
58
80
PD11
I/O
FT
I2C2_SMBA / USART3_CTS /
QSPI1 _IO0 /
XMC_A14 / XMC_SDBA0 /
EMAC_MII_RXD2 / XMC_A16_CLE
-
-
-
59
81
PD12
I/O FTf
TMR4_CH1 / I2C2_SCL /
USART3_RTS_DE / QSPI1 _IO1 /
XMC_A15 / XMC_SDBA1 /
EMAC_MII_RXD3 / XMC_A17_ALE
-
-
-
60
82
PD13
I/O FTf
TMR4_CH2 / I2C2_SDA /
UART8_TX / QSPI1_IO3 /
XMC_SDCLK / XMC_A18
-
-
-
-
83
VSS
S
-
数字地
-
-
-
84
VDD
S
-
数字电源
-
-
61
85
PD14
I/O FTf
TMR4_CH3 / I2C3_SCL /
UART8_RX / XMC_D0
-
-
-
62
86
PD15
I/O FTf
TMR4_CH4 / I2C3_SDA / XMC_D1
-
-
-
-
87
PG2
I/O
FT
TMR20_CH3C / XMC_A12
-
-
-
-
88
PG3
I/O
FT
TMR20_BRK / XMC_A13
-
-
-
-
89
PG4
I/O
FT
XMC_A14 / XMC_SDBA0
-
-
-
-
90
PG5
I/O
FT
TMR20_EXT / XMC_A15 / XMC_SDBA1
-
-
-
-
91
PG6
I/O
FT
QSPI1_CS / XMC_INT2 / DVP_D12
-
-
-
-
92
PG7
I/O
FT
USART6_CK / XMC_INT3 / DVP_D13
-
-
-
-
93
PG8
I/O
FT
QSPI2_CS / USART6_RTS_DE /
EMAC_PPS_OUT / XMC_SDCLK
-
-
-
-
94
VSS
S
-
数字地
-
-
-
95
VDD
S
-
数字电源
-
37
63
96
PC6
I/O
FT
TMR3_CH1 / TMR8_CH1 / I2C1_SCL /
I2S2_MCK / USART6_TX / XMC_A0 /
SDIO1_D6 / DVP_D0 / XMC_D1
-
FT
TMR3_CH2 / TMR8_CH2 / I2C1_SDA /
SPI2_SCK / I2S2_CK / I2S3_MCK /
USART6_RX / XMC_A1 / SDIO1_D7 /
DVP_D1
-
FT
TMR3_CH3 / TMR8_CH3 /
I2S4_MCK / TMR20_CH3 /
UART8_TX / USART6_CK / QSPI1_IO2 /
XMC_A2 / SDIO1_D0 / DVP_D2
-
-
-
-
-
38
39
64
65
97
98
PC7
PC8
I/O
I/O
-
40
66
99
PC9
I/O
FT
CLKOUT2 / TMR3_CH4 / TMR8_CH4 /
I2C3_SDA / UART8_RX /
QSPI1_IO0 / XMC_A3 / OTGFS2_OE /
SDIO1_D1 / DVP_D3
29
41
67
100
PA8
I/O
FT
CLKOUT1 / TMR1_CH1 / I2C3_SCL /
USART1_CK / USART2_TX /
OTGFS1_SOF / SDIO1_D1 / XMC_A4
2022.1.13
第 38 页
附加功能
版本 2.01
AT32F435/437系列 数据手册
101
PA9
I/O
FT
31
43
69
102
PA10
I/O
FT
TMR1_CH3 / SPI2_MOSI / I2S2_SD /
I2S4_MCK / USART1_RX / I2C1_SDA /
OTGFS1_ID / DVP_D1
-
-
引脚名称
（复位后功能）
引脚类型(1)
68
LQFP144
42
LQFP100
30
TMR1_CH2 / I2C3_SMBA /
SPI2_SCK / I2S2_CK /
USART1_TX / I2C1_SCL /
OTGFS1_VBUS / SDIO1_D2 / DVP_D0
LQFP64
复用功能(3)
LQFP48 /
QFN48
GPIO结构(2)
引脚号
附加功能
-
32
44
70
103
PA11
I/O TC
TMR1_CH4 / I2C2_SCL /
SPI2_CS / I2S2_WS /
SPI4_MISO / USART1_CTS /
USART6_TX / CAN1_RX /
OTGFS1_D- / DVP_D2
33
45
71
104
PA12
I/O TC
TMR1_EXT / I2C2_SDA / SPI2_MISO /
USART1_RTS_DE / USART6_RX /
CAN1_TX / OTGFS1_D+ / DVP_D3
-
34
46
72
105
PA13
(JTMS / SWDIO)
I/O
FT
JTMS / SWDIO / IR_OUT /
SPI3_MISO / OTGFS1_OE
-
35
47
73
106
PH2
I/O
FT
TMR5_CH1 / I2C2_SCL /
UART4_RX / QSPI1_IO0
-
-
-
74
107
VSS
S
-
数字地
36
48
75
108
VDD
S
-
数字电源
37
49
76
109
PA14
(JTCK / SWCLK)
I/O
FT
JTCK / SWCLK /
SPI3_MOSI / I2S3_SD / USART2_TX
-
-
38
50
77
110
PA15
(JTDI)
I/O
FT
JTDI / TMR2_CH1 / TMR2_EXT /
SPI1_CS / I2S1_WS /
SPI3_CS / I2S3_WS /
USART1_TX / USART2_RX /
QSPI2 _IO1 / QSPI1_IO2 /
XMC_NE2 / XMC_NCE3
-
51
78
111
PC10
I/O
FT
TMR5_CH2 / SPI3_SCK / I2S3_CK /
USART3_TX / UART4_TX /
QSPI1 _IO1 / SDIO1_D2 / DVP_D8
-
FT
TMR5_CH3 / I2S3_SDEXT / SPI3_MISO /
USART3_RX / UART4_RX /
QSPI1_CS / SDIO1_D3 /
DVP_D4 / XMC_D2
-
-
-
52
79
112
PC11
I/O
-
53
80
113
PC12
I/O
FT
TMR11_CH1 / I2C2_SDA /
SPI3_MOSI / I2S3_SD /
USART3_CK / UART5_TX /
SDIO1_CK / DVP_D9 / XMC_D3
-
-
81
114
PD0
I/O
FT
SPI4_MISO/ SPI3_MOSI / I2S3_SD /
SPI2_CS / I2S2_WS / CAN1_RX /
XMC_A5 / XMC_D2
-
-
-
82
115
PD1
I/O
FT
SPI2_SCK / I2S2_CK /
SPI2_CS / I2S2_WS / CAN1_TX /
XMC_A6 / XMC_D3
-
-
54
83
116
PD2
I/O
FT
TMR3_EXT / USART3_RTS_DE /
UART5_RX / XMC_A7 /
SDIO1_CMD / DVP_D11 / XMC_NWE
-
2022.1.13
第 39 页
版本 2.01
AT32F435/437系列 数据手册
117
PD3
I/O
FT
-
-
85
118
PD4
I/O
FT
SPI2_MOSI / I2S2_SD /
USART2_RTS_DE / XMC_A9 / XMC_NOE
-
-
-
86
119
PD5
I/O
FT
USART2_TX / XMC_A10 / XMC_NWE
-
-
-
-
120
VSS
S
-
数字地
-
-
-
121
VDD
S
-
数字电源
-
-
87
122
PD6
I/O
FT
SPI3_MOSI / I2S3_SD / USART2_RX /
XMC_A11 / XMC_NWAIT / DVP_D10
-
-
-
88
123
PD7
I/O
FT
USART2_CK /
XMC_A12 / XMC_NE1 / XMC_NCE2
-
-
-
-
124
PG9
I/O
FT
USART6_RX / QSPI1_IO2 /
XMC_NE2 / XMC_NCE3 / DVP_VSYNC
-
-
-
-
125
PG10
I/O
FT
QSPI2_IO2 /
XMC_NE3 / XMC_NCE4_1 / DVP_D2
-
-
引脚名称
（复位后功能）
引脚类型(1)
84
LQFP144
-
LQFP100
-
SPI2_SCK / I2S2_CK /
SPI2_MISO / USART2_CTS /
QSPI1_SCK / XMC_A8 / XMC_CLK /
DVP_D5
LQFP64
复用功能(3)
LQFP48 /
QFN48
GPIO结构(2)
引脚号
附加功能
-
-
-
-
126
PG11
I/O
QSPI2_IO3 / SPI4_SCK / I2S4_CK /
CAN2_RX /
FT
EMAC_MII_TX_EN / EMAC_RMII_TX_EN /
XMC_NCE4_2 / DVP_D3
-
-
-
127
PG12
I/O
FT
QSPI2_IO1 / SPI4_MISO /
USART6_RTS_DE / CAN2_TX / XMC_NE4
-
FT
QSPI2_SCK / SPI4_MOSI / I2S4_SD /
USART6_CTS /
EMAC_MII_TXD0 / EMAC_RMII_TXD0 /
XMC_A24
-
QSPI2_ IO0 / SPI4_CS / I2S4_WS /
USART6_TX / QSPI1_IO3 /
EMAC_MII_TXD1 / EMAC_RMII_TXD1 /
XMC_A25
-
-
-
-
128
PG13
I/O
-
-
-
129
PG14
I/O
FT
-
-
-
130
VSS
S
-
数字地
-
-
-
131
VDD
S
-
数字电源
-
-
-
132
PG15
I/O
FT
39
40
41
55
56
57
2022.1.13
89
90
91
133
PB3
(JTDO)
134
PB4
(NJTRST)
135
PB5
USART6_CTS / XMC_SDNCAS /
DVP_D13
-
JTDO / TMR2_CH2 / I2C2_SDA /
SPI1_SCK / I2S1_CK /
SPI3_SCK / I2S3_CK /
USART1_RX / UART7_RX /
I2C2_SDA / QSPI1_IO3 / DVP_D4 /
SWO
-
FT
JNTRST / TMR3_CH1 / I2C3_SDA /
SPI1_MISO / SPI3_MISO / I2S3_SDEXT /
UART7_TX / I2C3_SDA /
SDIO1_D0 / DVP_D5
-
FT
TMR3_CH2 / I2C1_SMBA /
SPI1_MOSI / I2S1_SD /
SPI3_MOSI / I2S3_SD /
USART1_CK / UART5_RX /
CAN2_RX / EMAC_PPS_OUT /
XMC_SDCKE1 / DVP_D10 / SDIO1_D3
-
I/O FTf
I/O
I/O
第 40 页
版本 2.01
42
58
92
136
引脚名称
（复位后功能）
PB6
引脚类型(1)
LQFP144
LQFP100
LQFP64
LQFP48 /
QFN48
引脚号
I/O
GPIO结构(2)
AT32F435/437系列 数据手册
复用功能(3)
附加功能
FT
TMR4_CH1 / I2C1_SCL /
I2S1_MCK / SPI4_CS / I2S4_WS /
USART1_TX / UART5_TX /
CAN2_TX / QSPI1_CS /
XMC_SDCS1 / DVP_D5 / SDIO1_D0
-
-
43
59
93
137
PB7
I/O
FT
TMR4_CH2 / TMR8_BRK /
I2C1_SDA / SPI4_SCK / I2S4_CK /
USART1_RX / QSPI2_IO1 /
XMC_NADV / DVP_VSYNC / SDIO1_D0
44
60
94
138
BOOT0
I
B
-
-
FT
TMR2_CH1 / TMR2_EXT /
TMR4_CH3 / TMR10_CH1 /
I2C1_SCL / SPI4_MISO / UART5_RX /
CAN1_RX / QSPI2_CS /
EMAC_MII_TXD3 / SDIO1_D4 / DVP_D6
-
IR_OUT / TMR2_CH2 /
TMR4_CH4 / TMR11_CH1 /
I2C1_SDA / SPI2_CS/I2S2_WS /
SPI4_MOSI / I2S4_SD / I2C2_SDA /
UART5_TX / CAN1_TX / QSPI1_CS /
SDIO1_D5 / DVP_D7
-
45
61
95
139
PB8
I/O
46
62
96
140
PB9
I/O FTf
-
-
97
141
PE0
I/O
FT
TMR4_EXT / TMR20_EXT / UART8_RX /
XMC_LB / XMC_SDDQML / DVP_D2
-
-
-
98
142
PE1
I/O
FT
TMR1_CH2C / TMR20_CH4 / UART8_TX /
XMC_UB / XMC_SDDQMH / DVP_D3
-
47
63
99
143
VSS
S
-
数字地
48
64
100 144
VDD
S
-
数字电源
-/49
-
EPAD
S
-
数字地
-
-
(1) I = 输入，O = 输出，S = 电源。
(2) TC = 标准电平，FT = 一般5 V电平容忍，FTa = 带模拟功能5 V电平容忍，FTf = 5 V电平容忍带20 mA吸入能力，R = 配有
内置弱上拉电阻的双向复位引脚，B = 配有内置弱下拉电阻的专用BOOT0引脚。其中FTa引脚设置为输入浮空、输入上拉、
或输入下拉时，具有5 V电平容忍特性；设置为模拟模式时，不具5 V电平容忍特性，此时输入电平必须小于VDD + 0.3V。
(3) 可用功能取决于所选型号。任一GPIO皆拥有EVENTOUT功能。
(4) PC13，PC14和PC15引脚通过电源开关进行供电，而这个电源开关只能够推动有限的电流（3 mA）
，因此这三个引脚作为输
出引脚时不能作为电流源（如驱动LED）
。
(5) 这些引脚在电池供电区域第一次上电时处于主功能状态下，之后即使复位，这些引脚的状态由电池供电区域寄存器控制（这
些寄存器不会被主复位系统所复位）
。关于如何控制这些I/O口的具体信息，请参考AT32F435/437系列参考手册的电池电池供
电区域和BPR寄存器的相关章节。
(6) PA0，PA1，PC0，PC1，PC2，和PC3为ADC快速通道；其它为慢速通道。
2022.1.13
第 41 页
版本 2.01
AT32F435/437系列 数据手册
表 9. XMC 引脚定义
XMC
引脚名称
CF卡
2022.1.13
SRAM/PSRA 复用信号的
M/NOR
PSRAM/NOR
NAND16位
SDRAM(1)
LQFP100 LQFP64
PF0
A0
A0
-
-
-
A0
-
-
PF1
A1
A1
-
-
-
A1
-
-
PF2
A2
A2
-
-
-
A2
-
-
PF3
A3
A3
-
-
-
A3
-
-
PF4
A4
A4
-
-
-
A4
-
-
PF5
A5
A5
-
-
-
A5
-
-
PF12
A6
A6
-
-
-
A6
-
-
PF13
A7
A7
-
-
-
A7
-
-
PF14
A8
A8
-
-
-
A8
-
-
PF15
A9
A9
-
-
-
A9
-
-
PG0
A10
A10
-
-
-
A10
-
-
PG1
-
A11
-
-
-
A11
-
-
PG2
-
A12
-
-
-
A12
-
-
PG3
-
A13
-
-
-
-
PG4
-
A14
-
-
-
SDBA0
-
-
PG5
-
A15
-
-
-
SDBA1
-
-
PD11
-
A14 / A16
A14 / A16
- / CLE
SDBA0
-
有
-
PD12
-
A15 / A17
A15 / A17
- / ALE
SDBA1
-
有
-
PD13
-
A18
A18
-
SDCLK
-
有
-
PE3
-
A19
A19
-
-
有
-
PE4
-
A20
A20
-
-
有
-
PE5
-
A21
A21
-
-
有
-
PE6
-
A22
A22
-
SDNRAS
有
-
PE2
-
A23
A23
-
SDNCAS
有
-
PG13
-
A24
A24
-
-
-
-
PG14
-
A25
A25
-
-
-
-
PC3
-
A0
-
-
-
有
有
PC6
A0 / D1
A0 / D1
- / AD1
- / D1
A0
-
有
有
PC7
A1
A1
-
-
A1
-
有
有
PC8
A2
A2
-
-
A2
-
有
有
PC9
A3
A3
-
-
A3
-
有
有
PA8
A4
A4
-
-
A4
-
有
有
PD0
A5 / D2
A5 / D2
- / AD2
- / D2
A5
D2
有
-
PD1
A6 / D3
A6 / D3
- / AD3
- / D3
A6
D3
有
-
PD2
A7 / NEW
A7 / NEW
NEW
NEW
A7
-
有
有
PD3
A8 / -
A8 / CLK
- / CLK
-
A8
-
有
-
PD4
A9 / NOE
A9 / NOE
- / NOE
- / NOE
A9
-
有
-
第 42 页
-
版本 2.01
AT32F435/437系列 数据手册
XMC
引脚名称
CF卡
2022.1.13
SRAM/PSRA 复用信号的
M/NOR
PSRAM/NOR
NAND16位
SDRAM(1)
LQFP100 LQFP64
PD5
A10 / NEW
A10 / NEW
- / NEW
- / NEW
A10
-
有
-
PD6
- / NWAIT
A11 / NWAIT
- / NWAIT
- / NWAIT
A11
-
有
-
PD7
-
A12 / NE1
- / NE1
- / NCE2
A12
-
有
-
PD14
D0
D0
AD0
D0
D0
有
-
PD15
D1
D1
AD1
D1
D1
有
-
PE7
D4
D4
AD4
D4
D4
有
-
PE8
D5
D5
AD5
D5
D5
有
-
PE9
D6
D6
AD6
D6
D6
有
-
PE10
D7
D7
AD7
D7
D7
有
-
PE11
D8
D8
AD8
D8
D8
有
-
PE12
D9
D9
AD9
D9
D9
有
-
PE13
D10
D10
AD10
D10
D10
有
-
PE14
D11
D11
AD11
D11
D11
有
-
PE15
D12
D12
AD12
D12
D12
有
-
PD8
D13
D13
AD13
D13
D13
有
-
PD9
D14
D14
AD14
D14
D14
有
-
PD10
D15
D15
AD15
D15
D15
有
-
PB14
D0
D0
AD0
D0
-
有
有
PC6
D1
D1
AD1
D1
-
有
有
PC11
D2
D2
AD2
D2
D2
-
有
有
PC12
D3
D3
AD3
D3
D3
-
有
有
PA2
D4
D4
AD4
D4
-
有
有
PA3
D5
D5
AD5
D5
-
有
有
PA4
D6
D6
AD6
D6
-
有
有
PA5
D7
D7
AD7
D7
-
有
有
PB12
D13
D13
AD13
D13
-
有
有
PD7
-
NE1
NE1
NCE2
-
有
-
PG9
-
NE2
NE2
NCE3
-
-
-
PA15
-
NE2
NE2
NCE3
-
有
有
PG10
NCE4_1
NE3
NE3
-
-
-
-
PG11
NCE4_2
-
-
-
-
-
-
PG12
-
NE4
NE4
-
-
-
-
PC4
-
NE4
NE4
-
SDCS0
有
有
PB7
-
-
NADV
-
-
有
有
PB10
NOE
NOE
NOE
NOE
-
有
有
PC5
NOE
NOE
NOE
NOE
SDCKE0
有
有
PC2
NEW
NEW
NEW
NEW
SDCS0
有
有
第 43 页
版本 2.01
AT32F435/437系列 数据手册
XMC
引脚名称
CF卡
SRAM/PSRA 复用信号的
M/NOR
PSRAM/NOR
NAND16位
SDRAM(1)
LQFP100 LQFP64
PF6
NIORD
-
-
-
-
-
-
PF7
NREG
-
-
-
-
-
-
PF8
NIOWR
-
-
-
-
-
-
PF9
CD
-
-
-
-
-
-
PF10
INTR
-
-
-
-
-
-
PG6
-
-
-
INT2
-
-
-
PG7
-
-
-
INT3
-
-
-
PE0
-
LB
LB
-
SDDQML
有
-
PE1
-
UB
UB
-
SDDQMH
有
-
PG8
-
-
-
-
-
-
PC0
-
-
-
-
SDNWE
有
-
PF11
-
-
-
-
SDNRAS
-
-
PG15
-
-
-
-
SDNCAS
-
-
PA7
-
-
-
-
SDNWE
有
有
PB5
-
-
-
-
SDCKE1
有
-
PB6
-
-
-
-
SDCS1
有
-
-
SDCLK
(1) SDRAM的地址、块地址、数据、和时钟推荐使用以下两种组合。若混合使用功能仍可正常工作但无法达到最高
效能。
2022.1.13
第 44 页
版本 2.01
AT32F435/437系列 数据手册
4
存储器地址映射
图 7. 存储器图（以 AT32F435/437xMx7 为例）
0xFFFF_FFFF
Cortex-M4的
内部外设
0x5FFF_FFFF
保留
0x5005_0400
0x5005_03FF
0x5000_0000
0x4FFF_FFFF
0xE000_0000
0xDFFF_FFFF
外设2
保留
XMC (SDRAM)(1)
0x4300_0000
0x42FF_FFFF
外设1的位绑定映射区
0x4200_0000
0x41FF_FFFF
0x4008_0000
0x4007_FFFF
0x4000_0000
0xC000_0000
0xBFFF_FFFF
QSPI2(1)
保留
外设1
XMC (PC卡)
0xA800_0000
0xA7FF_FFFF
0x3FFF_FFFF
保留
保留
0x22C0_0000
0x22BF_FFFF
0x2200_0000
0x21FF_FFFF
0x2003_8000
0x2003_7FFF
0x2001_0000
0x2000_FFFF
0x2000_0000
0x1FFF_FFFF
0x1FFF_D000
0x1FFF_CFFF
0x1FFF_C000
0x1FFF_BFFF
0x1FFF_4000
0x1FFF_3FFF
0xB000_0000
0xAFFF_FFFF
SRAM的位绑定映射区
QSPI控制寄存器
保留
XMC控制寄存器
SRAM2
0xA000_3000
0xA000_2FFF
0xA000_1000
0xA000_0FFF
0xA000_0000
0x9FFF_FFFF
QSPI1
0x9000_0000
0x8FFF_FFFF
SRAM1
XMC (NAND)(1)
保留
用户系统数据区
XMC (PSRAM /
SRAM / NOR)(1)
保留
启动程序代码区
0x7000_0000
0x6FFF_FFFF
0x6000_0000
0x5FFF_FFFF
外设
0x1FFF_0000
0x1FFE_FFFF
0x4000_0000
0x3FFF_FFFF
保留
SRAM
0x1001_0000
0x1000_FFFF
0x1000_0000
0x0FFF_FFFF
0x083F_0000
0x082E_FFFF
0x0820_0000
0x081F_FFFF
0x0800_0000
0x07FF_FFFF
0x003F_0000
0x002E_FFFF
0x0000_0000
0x2000_0000
0x1FFF_FFFF
SRAM1映射区
保留
代码
0x0000_0000
内部闪存存储器
片2 (Bank 2)
内部闪存存储器
片1 (Bank 1)
保留
根据BOOT引脚设置
对齐闪存、
SRAM或用户系统数据区
(1) 软件可设置部分区块逻辑地址互换重映射。0x6000_0000至0x9FFF_FFFF为代码可执行区。请参考
AT32F435/437系列参考手册。
2022.1.13
第 45 页
版本 2.01
AT32F435/437系列 数据手册
5
电气特性
5.1
测试条件
5.1.1
最小和最大数值
所有最小和最大值是在最坏的条件下测得。在每个表格下方的注解中说明为通过综合评估、设计模
拟和/或工艺特性得到的数据，不会在生产线上进行测试。
5.1.2
典型数值
典型数据是基于TA = 25 °C和VDD = 3.3 V。
5.1.3
典型曲线
典型曲线仅用于设计指导而未经测试。
5.1.4
供电方案
图 8. 供电方案
VBAT
1.62-3.6v
Backup circuitry
(LICK, RTC, Wake-up logic, BPR)
Power switch
GPIO
IN
Level shifter
OUT
IO
Logic
Kernel logic
(CPU,
Digital
＆ Memories)
VDD
VDD...
LDO
1 x 100 nF each VDD/VSS pair
VSS...
VDD
VDDA
VREF
100 nF
+ 1 µF
VREF+
100 nF
+ 1 µF
ADC/
DAC
HICK, PLL,
...
VSSA/VREF-
2022.1.13
第 46 页
版本 2.01
AT32F435/437系列 数据手册
5.2
绝对最大值
5.2.1
额定值
加在器件上的载荷如果超过「绝对最大额定值」列表（表10，表11，表12）中给出的值，可能会导致
器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味在此条件下器件的功能性操作无
误。器件长期工作在最大值条件下会影响器件的可靠性。
表 10. 电压特性
符号
VDDx-VSS
描述
外部主供电电压
最小值
最大值
-0.3
4.0
VSS-0.3
6.0
VSS-0.3
4.0
单位
在FT，FTf引脚上的输入电压
在FTa引脚上的输入电压，引脚设置为输入浮空、
VIN
输入上拉、或输入下拉模式
V
在TC引脚上的输入电压
在FTa引脚上的输入电压，引脚设置为模拟模式
|ΔVDDx|
不同供电引脚之间的电压差
-
50
|VSSx-VSS|
不同接地引脚之间的电压差
-
50
mV
表 11. 电流特性
描述
符号
最大值
IVDD
最小值
外部主供电电压（包含VDDA和VDD
）
250
IVSS
经过VSS地线的总电流（流出电流）
250
任意GPIO和控制引脚上的输出灌电流
25
任意GPIO和控制引脚上的输出电流
-25
IIO
单位
mA
表 12. 温度特性
符号
TSTG
TJ
2022.1.13
储存温度范围
描述
数值
最小值
-60 ~ +150
最大结温度
125
第 47 页
单位
°C
版本 2.01
AT32F435/437系列 数据手册
5.2.2
电气敏感性
基于三个不同的测试（HBM，CDM，和LU），使用标准的测量方法，对芯片进行强度测试以决定
它的电气敏感性方面的性能。
静电放电（ESD）
静电放电施加到所有样品的所有引脚上。这个测试符合JS-001-2017/JS-002-2018标准。
表 13. ESD 值
符号
参数
条件
类型
最小值(1)
VESD(HBM)
静电放电电压（人体模型）
TA = +25 °C，符合JS-001-2017
3A
±4000
VESD(CDM)
静电放电电压（充电设备模型） TA = +25 °C，符合JS-002-2018
III
±1000
单位
V
(1) 由综合评估得出，不在生产中测试。
静态栓锁（Static latch-up）
为了评估栓锁性能需要在样品上进行符合EIA/JESD78E集成电路栓锁标准的互补静态栓锁测试：
为每个电源引脚，提供超过极限的供电电压。
在每个输入、输出和可配置的GPIO引脚上注入电流。
表 14. Latch-up 值
符号
LU
2022.1.13
参数
静态栓锁
条件
TA = +105 °C，符合EIA/JESD78E
第 48 页
级别/类型
II 类A（±200 mA）
版本 2.01
AT32F435/437系列 数据手册
5.3
规格
5.3.1
通用工作条件
表 15. 通用工作条件
符号
参数
条件
最小值
最大值
LDO电压1.3 V
0
288
LDO电压1.2 V
0
240
LDO电压1.1 V
0
192
LDO电压1.0 V
0
144
LDO电压1.3 V
0
192
LDO电压1.2 V
0
160
LDO电压1.1 V
0
136
LDO电压1.0 V
0
108
LDO电压1.3 V
0
144
LDO电压1.2 V
0
120
LDO电压1.1 V
0
96
LDO电压1.0 V
0
72
NZW_BST关闭加速设置
fHCLK
内部AHB时钟频率
NZW_BST打开加速设置
fPCLK1/2
内部APB1/2时钟频率
VDD
数字电源工作电压
VDDA
模拟电源工作电压
VBAT
电池供电工作电压
PD
TA
功率耗散：TA = 105 °C
-
VDD
V
3.6
LQFP144
-
402
LQFP100
-
316
LQFP64
-
310
LQFP48
-
320
QFN48
-
625
参见表16
-
MHz
V
1.62
环境温度
MHz
参见表16
必须与VDD相同
-
单位
V
mW
°C
表 16. 通用工作条件中数字电源工作电压和环境温度条件
符号
参数
条件
最小值
最大值
单位
-
2.6
3.6
V
LDO电压1.2/1.1/1.0 V
-40
105
LDO电压1.3 V
-40
85
不需存取ERTC
VDD
数字电源工作电压
TA
环境温度
°C
需存取ERTC
注：LDO电压为1.3 V且VDD < 3.0 V时，ERTC寄存器禁止存取。若VDD < 3.0 V时需存取ERTC寄存器，软件可将
LDO调降为1.2 V或以下，并参见表15注意AHB时钟频率不超过对应的最大值。关于调整LDO电压的正确步
骤，请参见AT32F435/437系列参考手册的PWC和CRM章节。
2022.1.13
VDD
数字电源工作电压
TA
环境温度
LDO电压1.2/1.1/1.0 V
2.6
3.6
LDO电压1.3 V
3.0
3.6
LDO电压1.2/1.1/1.0 V
-40
105
LDO电压1.3 V
-40
85
第 49 页
V
°C
版本 2.01
AT32F435/437系列 数据手册
5.3.2
上电和掉电时的工作条件
表 17. 上电和掉电时的工作条件
符号
tVDD
5.3.3
参数
条件
VDD上升速率
最小值
最大值
单位
0
∞
ms/V
20
∞
μs/V
-
VDD下降速率
内嵌复位和电源控制模块特性
表 18. 内嵌复位和电源控制模块特性
符号
VPVM
VPVMhyst(2)
参数
条件
电源电压监测器的电平选择
最小值 典型值 最大值
单位
PLS[2:0] = 001（上升沿）(1)
2.19
2.28
2.37
V
PLS[2:0] =
001（下降沿）(1)
2.09
2.18
2.27
V
PLS[2:0] =
010（上升沿）(2)
2.28
2.38
2.48
V
PLS[2:0] =
010（下降沿）(2)
2.18
2.28
2.38
V
PLS[2:0] =
011（上升沿）(2)
2.38
2.48
2.58
V
PLS[2:0] =
011（下降沿）(2)
2.28
2.38
2.48
V
PLS[2:0] =
100（上升沿）(2)
2.47
2.58
2.69
V
PLS[2:0] =
100（下降沿）(2)
2.37
2.48
2.59
V
PLS[2:0] =
101（上升沿）(2)
2.57
2.68
2.79
V
PLS[2:0] =
101（下降沿）(2)
2.47
2.58
2.69
V
PLS[2:0] = 110（上升沿）(2)
2.66
2.78
2.9
V
PLS[2:0] = 110（下降沿）(2)
2.56
2.68
2.8
V
PLS[2:0] = 111（上升沿）
2.76
2.88
3
V
PLS[2:0] = 111（下降沿）
2.66
2.78
2.9
V
PVM迟滞
-
-
100
-
mV
VPOR(2)
上电复位阈值
-
2.02
2.2
2.45
V
VLVR(2)
低电压复位阈值
-
1.84(3)
2.07
2.3
V
LVR迟滞
-
-
130
-
mV
ZW = 128 K字节
-
10
-
ZW = 256 K字节
-
15
-
ZW = 512 K字节
-
25
-
VLVRhyst(2)
TRSTTEMPO(2)
复位持续时间：VDD高于VPOR且持续
时间超过TRSTTEMPO后CPU开始运行
ms
(1) PLS[2:0] = 001电平可能因低于VPOR无法使用。
(2) 由综合评估得出，不在生产中测试。
(3) 产品的特性由设计保证至最小的数值VLVR。
2022.1.13
第 50 页
版本 2.01
AT32F435/437系列 数据手册
图 9. 上电复位和低电压复位的波形图
VDD
POR
VLVRhyst
LVR
TRSTTEMPO
t
Reset
5.3.4
存储器特性
表 19. 内部闪存存储器特性
符号
TPROG
tSE
tBLE
tBKE
参数
条件
典型值(1)
最大值(1)
单位
-
50
200
μs
AT32F435/437xC
50
500
AT32F435/437xG
50
500
AT32F435/437xM
45
400
AT32F435/437xC
250
2300
AT32F435/437xG
200
2300
AT32F435/437xM
225
2000
AT32F435/437xC
2.5
5
AT32F435/437xG
1.6
20
AT32F435/437xM
7.2
64
编程时间
扇区擦除时间
区块擦除时间
片擦除时间
ms
ms
s
(1) 由设计保证，不在生产中测试。
表 20. 内部闪存存储器寿命和数据保存期限
符号
参数
条件
最小值(1)
典型值
最大值
单位
NEND
寿命（擦写次数）
TA = -40 ~ 105 °C
100
-
-
千次
tRET
数据保存期限
TA = 105 °C
10
-
-
年
(1) 由设计保证，不在生产中测试。
2022.1.13
第 51 页
版本 2.01
AT32F435/437系列 数据手册
5.3.5
供电电流特性
电流消耗是与多种参数和因素有关的综合指标，由综合评估得出，不在生产中测试。这些参数和因素
包括工作电压、环境温度、GPIO引脚的负载、产品的软件配置、工作频率、GPIO脚的翻转速率、以
及执行的代码等。
典型和最大电流消耗
微控制器处于下述条件下：
所有的GPIO引脚都处于模拟模式。
指令预取功能开启（提示：这个参数必须在设置时钟和总线分频之前设置）。
当开启外设时：
− 若fHCLK > 144 MHz，fPCLK1 = fHCLK/2，fPCLK2 = fHCLK/2，fADCCLK = fPCLK2/2；
− 若fHCLK ≤ 144 MHz，fPCLK1 = fHCLK，fPCLK2 = fHCLK，fADCCLK = fPCLK2/2。
代码运行在ZW区
除非特别标注，典型值是在VDD = 3.3 V和TA = 25 °C时测试得到，最大值是在VDD = 3.6 V时测试
得到。
2022.1.13
第 52 页
版本 2.01
AT32F435/437系列 数据手册
表 21. 运行模式下的典型电流消耗
典型值
符号
参数
条件
fHCLK
大值
电压 使能所有外设 使能EMAC外 关闭所有外设
所有外设
288 MHz
1.3
231.6
222.7
59.9
264 MHz
1.3
213.1
204.9
55.2
240 MHz
1.2
178.1
171.3
46.3
216 MHz
1.2
160.9
154.7
42.0
192 MHz
1.1
130.8
125.8
34.2
168 MHz
1.1
115.0
110.5
30.2
144 MHz
1.0
97.5
94.1
24.3
120 MHz
1.0
82.1
79.2
20.9
108 MHz
1.0
74.1
71.5
19.1
72 MHz
1.0
50.1
48.4
13.4
48 MHz
1.0
34.4
33.2
9.86
36 MHz
1.0
26.3
25.4
7.91
24 MHz
1.0
18.5
17.9
6.23
16 MHz
1.0
13.0
12.6
4.83
8 MHz
1.0
7.08
6.89
3.19
4 MHz
1.0
4.56
4.45
2.61
2 MHz
1.0
3.31
3.24
2.33
运行模式的
1 MHz
1.0
2.67
2.62
2.18
供应电流
288 MHz
1.3
231.3
222.4
59.7
264 MHz
1.3
212.7
204.5
55.0
240 MHz
1.2
177.8
170.9
46.1
216 MHz
1.2
160.6
154.4
41.7
192 MHz
1.1
130.6
125.6
33.9
168 MHz
1.1
114.8
110.3
30.0
144 MHz
1.0
97.3
93.9
24.0
120 MHz
1.0
81.9
79.0
20.7
108 MHz
1.0
73.9
71.2
18.7
72 MHz
1.0
49.9
48.1
13.1
48 MHz
1.0
34.1
32.9
9.54
36 MHz
1.0
26.0
25.1
7.57
24 MHz
1.0
18.2
17.6
5.88
16 MHz
1.0
12.7
12.3
4.48
8 MHz
1.0
6.73
6.54
2.84
4 MHz
1.0
4.21
4.11
2.25
2 MHz
1.0
2.95
2.89
1.97
1 MHz
1.0
2.32
2.28
1.82
高速外部晶振
(1)(2)
（HEXT）
IDD
LDO
高速内部时钟
(2)
（HICK）
单位
mA
mA
(1) 外部时钟为8 MHz。
(2) 当fHCLK > 8 MHz时启用PLL。
2022.1.13
第 53 页
版本 2.01
AT32F435/437系列 数据手册
表 22. 睡眠模式下的典型电流消耗
典型值
符号
参数
条件
fHCLK
大值
电压 使能所有外设 使能EMAC外 关闭所有外设
所有外设
288 MHz
1.3
210.2
201.1
36.4
264 MHz
1.3
193.2
185.0
33.7
240 MHz
1.2
161.4
154.5
28.3
216 MHz
1.2
145.8
139.6
25.8
192 MHz
1.1
118.5
113.4
20.9
168 MHz
1.1
104.1
99.7
18.6
144 MHz
1.0
89.1
85.6
15.1
120 MHz
1.0
75.0
72.1
13.3
108 MHz
1.0
67.7
65.1
12.2
72 MHz
1.0
45.9
44.1
8.80
48 MHz
1.0
31.5
30.4
6.84
36 MHz
1.0
24.2
23.3
5.65
24 MHz
1.0
17.1
16.5
4.75
16 MHz
1.0
12.1
11.7
3.86
8 MHz
1.0
6.67
6.49
2.73
4 MHz
1.0
4.39
4.30
2.41
2 MHz
1.0
3.25
3.20
2.25
睡眠模式的
1 MHz
1.0
2.68
2.65
2.17
供应电流
288 MHz
1.3
209.8
200.8
36.1
264 MHz
1.3
192.9
184.6
33.4
240 MHz
1.2
161.1
154.2
28.0
216 MHz
1.2
145.5
139.3
25.5
192 MHz
1.1
118.3
113.2
20.6
168 MHz
1.1
103.9
99.5
18.3
144 MHz
1.0
88.9
85.4
14.8
120 MHz
1.0
74.8
71.9
13.0
108 MHz
1.0
67.5
64.9
11.8
72 MHz
1.0
45.6
43.9
8.46
48 MHz
1.0
31.3
30.1
6.50
36 MHz
1.0
23.9
23.0
5.31
24 MHz
1.0
16.8
16.2
4.40
16 MHz
1.0
11.8
11.4
3.51
8 MHz
1.0
6.33
6.15
2.38
4 MHz
1.0
4.05
3.95
2.06
2 MHz
1.0
2.91
2.86
1.90
1 MHz
1.0
2.34
2.31
1.82
高速外部晶振
(1)(2)
（HEXT）
IDD
LDO
高速内部时钟
(2)
（HICK）
单位
mA
mA
(1) 外部时钟为8 MHz。
(2) 当fHCLK > 8 MHz时启用PLL。
2022.1.13
第 54 页
版本 2.01
AT32F435/437系列 数据手册
表 23. 运行模式下的最大电流消耗
符号
参数
最大值
条件
fHCLK
TA = 85 °C
TA = 105 °C
288 MHz
1.3
260.2
276.7
240 MHz
1.2
196.1
211.1
192 MHz
1.1
144.5
156.6
144 MHz
1.0
108.0
117.9
120 MHz
1.0
92.6
102.6
高速外部晶振（HEXT）
108 MHz
1.0
84.6
94.6
使能所有外设
72 MHz
1.0
60.6
70.6
48 MHz
1.0
44.7
55.0
36 MHz
1.0
36.6
46.8
24 MHz
1.0
28.7
38.7
16 MHz
1.0
23.1
33.1
8 MHz
1.0
17.1
27.0
288 MHz
1.3
252.3
267.7
240 MHz
1.2
189.20
204.3
192 MHz
1.1
139.4
151.6
144 MHz
1.0
104.6
114.6
120 MHz
1.0
89.6
99.8
(1)
IDD
单位
LDO电压
(1)
运行模式的
高速外部晶振（HEXT）
108 MHz
1.0
82.0
92.1
供应电流
使能EMAC外所有外设
72 MHz
1.0
58.8
68.9
48 MHz
1.0
43.6
53.8
36 MHz
1.0
35.7
45.9
24 MHz
1.0
28.1
38.2
16 MHz
1.0
22.8
32.7
8 MHz
1.0
17.0
26.9
288 MHz
1.3
79.1
97.1
240 MHz
1.2
61.9
75.8
192 MHz
1.1
46.6
58.4
144 MHz
1.0
34.3
44.3
120 MHz
1.0
30.9
40.9
高速外部晶振（HEXT）
108 MHz
1.0
29.0
39.0
关闭所有外设
72 MHz
1.0
23.3
33.2
48 MHz
1.0
19.8
29.7
36 MHz
1.0
17.8
27.7
24 MHz
1.0
16.1
26.0
16 MHz
1.0
14.7
24.6
8 MHz
1.0
13.1
22.9
(1)
mA
mA
mA
(1) 外部时钟为8 MHz，当fHCLK > 8 MHz时启用PLL。
2022.1.13
第 55 页
版本 2.01
AT32F435/437系列 数据手册
表 24. 睡眠模式下的最大电流消耗
符号
参数
最大值
条件
fHCLK
TA = 85 °C
TA = 105 °C
288 MHz
1.3
232.6
252.0
240 MHz
1.2
178.3
192.6
192 MHz
1.1
131.5
143.3
144 MHz
1.0
99.1
108.7
120 MHz
1.0
85.2
94.7
高速外部晶振（HEXT）
108 MHz
1.0
77.9
87.4
使能所有外设
72 MHz
1.0
56.1
65.5
48 MHz
1.0
41.7
51.0
36 MHz
1.0
34.3
43.5
24 MHz
1.0
27.2
36.3
16 MHz
1.0
22.1
31.2
8 MHz
1.0
16.6
25.7
288 MHz
1.3
225.6
243.2
240 MHz
1.2
171.5
185.9
192 MHz
1.1
126.5
138.3
144 MHz
1.0
95.8
105.2
120 MHz
1.0
82.3
91.8
(1)
IDD
单位
LDO电压
(1)
睡眠模式的
高速外部晶振（HEXT）
108 MHz
1.0
75.4
84.8
供应电流
使能EMAC外所有外设
72 MHz
1.0
54.4
63.8
48 MHz
1.0
40.6
49.8
36 MHz
1.0
33.5
42.6
24 MHz
1.0
26.7
35.6
16 MHz
1.0
21.8
30.7
8 MHz
1.0
16.5
25.4
288 MHz
1.3
55.2
72.6
240 MHz
1.2
43.6
57.0
192 MHz
1.1
33.2
44.3
144 MHz
1.0
25.0
34.2
120 MHz
1.0
23.2
32.3
高速外部晶振（HEXT）
108 MHz
1.0
22.1
31.2
关闭所有外设
72 MHz
1.0
18.7
27.7
48 MHz
1.0
16.7
25.7
36 MHz
1.0
15.5
24.5
24 MHz
1.0
14.6
23.6
16 MHz
1.0
13.7
22.7
8 MHz
1.0
12.5
21.5
(1)
mA
mA
mA
(1) 外部时钟为8 MHz，当fHCLK > 8 MHz时启用PLL。
2022.1.13
第 56 页
版本 2.01
AT32F435/437系列 数据手册
表 25. 深睡眠和待机模式下的典型和最大电流消耗
典型值(1)
符号
参数
条件
LDO 处于运行模式，输出 1.2 V，
深睡眠模式
HICK 和 HEXT 关闭，WDT 关闭
的供应电流
LDO 处于低功耗模式，输出 1.0 V，
IDD
HICK 和 HEXT 关闭，WDT 关闭
最大值(2)
VDD/VBAT
VDD/VBAT
TA =
TA =
= 2.6 V
= 3.3 V
85 °C
105 °C
1.26
1.27
17.1
29.8
单位
mA
0.75
0.76
11.1
20.0
待机模式的
LEXT和ERTC关闭
9.15
10.92
16.1
20.3
供应电流
LEXT和ERTC开启
10.63
13.51
18.3
22.6
μA
(1) 典型值是在TA = 25 °C下测试得到。
(2) 由综合评估得出，不在生产中测试。
图 10. 调节器在运行模式，LDO 1.2V 时，深睡眠模式下的典型电流消耗在不同的 VDD 时与温度的对比
图 11. 调节器在低功耗模式，LDO 1.0V 时，深睡眠模式下的典型电流消耗在不同的 VDD 时与温度的对比
2022.1.13
第 57 页
版本 2.01
AT32F435/437系列 数据手册
图 12. 待机模式下的典型电流消耗在不同的 VDD 时与温度的对比
表 26. VBAT 的典型和最大电流消耗
典型值(1)
符号
IDD_VBAT
参数
VBAT的供应
电流
条件
LEXT和ERTC开启，VDD < VLVR
最大值(2)
VBAT =
VBAT =
VBAT =
TA =
TA =
1.62 V
2.6 V
3.3 V
85 °C
105 °C
1.04
1.49
1.89
2.59
3.10
单位
μA
(1) 典型值是在TA = 25 °C下测试得到。
(2) 由综合评估得出，不在生产中测试。
图 13. VBAT 的典型电流消耗（LEXT 和 ERTC 开启）在不同的 VBAT 电压时与温度的对比
2022.1.13
第 58 页
版本 2.01
AT32F435/437系列 数据手册
内置外设电流消耗
微控制器的工作条件如下：
所有的GPIO引脚都处于模拟模式。
给出的数值是通过测量只开启一个外设的时钟与关闭所有外设的时钟电流消耗相差值计算得出。
表 27. 内置外设的电流消耗
典型值
内置外设
AHB
单位
LDO = 1.3 V
LDO = 1.2 V
LDO = 1.1 V
LDO = 1.0 V
DMA1
14.67
13.39
12.21
11.08
DMA2
14.85
13.56
12.36
11.22
EDMA
68.04
62.02
56.48
51.21
GPIOA
2.68
2.46
2.24
2.04
GPIOB
2.66
2.44
2.21
2.02
GPIOC
2.65
2.42
2.22
2.02
GPIOD
2.58
2.38
2.17
1.98
GPIOE
2.67
2.46
2.23
2.04
GPIOF
2.58
2.37
2.16
1.97
GPIOG
2.64
2.42
2.20
2.02
GPIOH
2.59
2.39
2.18
1.99
XMC
43.05
39.29
35.81
32.47
QSPI1
49.85
45.54
41.53
37.69
QSPI2
50.05
45.66
41.59
37.72
CRC
1.74
1.60
1.46
1.34
SDIO1
20.30
18.51
16.86
15.28
SDIO2
20.56
18.76
17.12
15.54
OTGFS1
58.65
53.58
48.87
44.36
OTGFS2
59.09
53.96
49.17
44.62
DVP
8.12
7.42
6.76
6.15
32.68
29.84
27.21
24.69
TMR2
12.43
11.33
10.32
9.37
TMR3
9.11
8.30
7.57
6.86
TMR4
9.29
8.47
7.71
7.00
TMR5
12.17
11.12
10.13
9.20
TMR6
1.71
1.58
1.44
1.31
TMR7
1.59
1.47
1.34
1.22
TMR12
5.54
5.07
4.63
4.22
TMR13
3.59
3.31
3.01
2.74
TMR14
3.71
3.42
3.12
2.85
WWDT
0.79
0.73
0.67
0.61
SPI2/I2S2
10.21
9.34
8.52
7.73
SPI3/I2S3
7.80
7.16
6.53
5.95
μA/MHz
EMAC
EMAC_TX
EMAC_RX
EMAC_PTP
APB1
2022.1.13
第 59 页
版本 2.01
AT32F435/437系列 数据手册
典型值
内置外设
APB1
APB2
2022.1.13
单位
LDO = 1.3 V
LDO = 1.2 V
LDO = 1.1 V
LDO = 1.0 V
USART2
3.14
2.87
2.62
2.38
USART3
3.09
2.83
2.58
2.35
UART4
3.04
2.78
2.53
2.31
UART5
2.96
2.72
2.47
2.25
I2C1
7.28
6.66
6.07
5.52
I2C2
7.31
6.69
6.09
5.54
I2C3
7.25
6.64
6.06
5.51
CAN1
4.92
4.51
4.11
3.75
CAN2
4.56
4.18
3.81
3.48
PWC
0.55
0.54
0.48
0.46
DAC
2.72
2.50
2.28
2.08
UART7
3.06
2.80
2.56
2.33
UART8
3.07
2.80
2.56
2.33
TMR1
13.26
12.11
11.04
10.02
TMR8
13.44
12.28
11.21
10.17
USART1
3.24
2.97
2.71
2.47
USART6
3.44
3.15
2.87
2.62
ADC1
15.11
13.80
12.56
11.40
ADC2
15.02
13.70
12.49
11.34
ADC3
14.95
13.65
12.44
11.30
SPI1/I2S1
5.70
5.22
4.77
4.33
SPI4/I2S4
3.67
3.36
3.07
2.80
SCFG
0.95
0.88
0.80
0.74
TMR9
5.89
5.40
4.93
4.48
TMR10
3.72
3.41
3.12
2.84
TMR11
3.97
3.63
3.31
3.02
TMR20
12.88
11.74
10.69
9.70
ACC
1.12
1.02
0.93
0.86
第 60 页
μA/MHz
版本 2.01
AT32F435/437系列 数据手册
5.3.6
外部时钟源特性
使用晶体/陶瓷谐振器产生的高速外部时钟
高速外部晶振（HEXT）可以使用一个4 ~ 25 MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所
给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，
谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶
体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。
表 28. HEXT 4 ~ 25 MHz 晶振特性(1)(2)
符号
fHEXT_IN
参数
振荡器频率
tSU(HEXT)(3) 启动时间
条件
最小值
典型值
最大值
单位
-
4
8
25
MHz
-
2
-
ms
VDD是稳定的
(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
(2) 由综合评估得出，不在生产中测试。
(3) tSU(HEXT)是启动时间，是从软件使能HEXT开始测量，直至得到稳定的8 MHz振荡这段时间。这个数值是在一个标
准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。
对于CL1和CL2，建议使用高质量的、为高频应用而设计的（典型值为）5 ~ 25 pF之间的瓷介电容
器，并挑选符合要求的晶体或谐振器。通常CL1和CL2具有相同参数。晶体制造商通常以CL1和CL2的串
行组合给出负载电容的参数。在选择CL1和CL2时，PCB和MCU引脚的容抗应该考虑在内（可以粗略
地把引脚与PCB板的电容按10 pF估计）。
图 14. 使用 8 MHz 晶振的典型应用
CL1
HEXT_IN
8 MHz
crystal
fHEXT
RF
Bias
Controlled
gain
HEXT_OUT
CL2
2022.1.13
第 61 页
版本 2.01
AT32F435/437系列 数据手册
使用外部振荡源产生的高速外部时钟
下表中给出的特性参数是使用一个高速的外部时钟源测得。
表 29. 高速外部用户时钟特性
符号
参数
条件
最小值
典型值
最大值
单位
1
8
25
MHz
fHEXT_ext
用户外部时钟频率(1)
VHEXTH
HEXT_IN输入引脚高电平电压
0.7VDD
-
VDD
VHEXTL
HEXT_IN输入引脚低电平电压
VSS
-
0.3VDD
5
-
-
tw(HEXT)
tw(HEXT)
tr(HEXT)
tf(HEXT)
Cin(HEXT)
-
HEXT_IN高或低的时间(1)
ns
HEXT_IN上升或下降的时间(1)
HEXT_IN输入容抗(1)
Duty(HEXT) 占空比
IL
V
-
-
20
-
-
5
-
pF
-
45
-
55
%
-
-
±1
μA
VSS ≤ VIN ≤ VDD
HEXT_IN输入漏电流
(1) 由设计保证，不在生产中测试。
图 15. 外部高速时钟源的交流时序图
VHEXTH
90%
10%
V
HEXTL
tr(HEXT)
tf(HEXT)
tW(HEXT)t
tW(HEXT)
THEXT
External
clock source
2022.1.13
fHEXT_ext
HEXT_IN
第 62 页
IL
版本 2.01
AT32F435/437系列 数据手册
使用晶体/陶瓷谐振器产生的低速外部时钟
低速外部晶振（LEXT）可以使用一个32.768 kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给
出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐
振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体
谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。
表 30. LEXT 32.768 kHz 晶振特性(1)(2)
符号
tSU(LEXT)
参数
启动时间
条件
最小值
典型值
最大值
单位
-
200
-
ms
VDD是稳定的
(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
(2) 由综合评估得出，不在生产中测试。
对于CL1和CL2，建议使用高质量的5 ~ 15 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。
通常CL1和CL2具有相同参数。晶体制造商通常以CL1和CL2的串行组合给出负载电容的参数。
负载电容CL是基于下列算式计算出：CL = CL1 x CL2 / (CL1 + CL2) + Cstray，其中Cstray是引脚的电容和
PCB板或PCB相关的电容，它的典型值是介于2 pF至7 pF之间。
图 16. 使用 32.768 kHz 晶振的典型应用
CL1
LEXT_IN
32.768 kHz
crystal
fLEXT
RF
Bias
Controlled
gain
LEXT_OUT
CL2
注：
2022.1.13
LEXT_IN和LEXT_OUT间不需要外部电阻，也禁止添加。
第 63 页
版本 2.01
AT32F435/437系列 数据手册
使用外部振荡源产生的低速外部时钟
下表中给出的特性参数是使用一个低速的外部时钟源测得。
表 31. 低速外部用户时钟特性
符号
参数
条件
最小值
典型值
最大值
单位
-
32.768
1000
kHz
fLEXT_ext
用户外部时钟频率(1)
VLEXTH
LEXT_IN输入引脚高电平电压
0.7VDD
-
VDD
VLEXTL
LEXT_IN输入引脚低电平电压
VSS
-
0.3VDD
450
-
-
tw(LEXT)
tw(LEXT)
tr(LEXT)
tf(LEXT)
Cin(LEXT)
Duty(LEXT)
IL
-
LEXT_IN高或低的时间(1)
V
ns
LEXT_IN上升或下降的时间(1)
-
-
50
LEXT_IN输入容抗(1)
-
-
5
-
pF
占空比
-
30
-
70
%
-
-
±1
μA
VSS ≤ VIN ≤ VDD
LEXT_IN输入漏电流
(1) 由设计保证，不在生产中测试。
图 17. 外部低速时钟源的交流时序图
VLEXTH
90%
10%
V
LEXTL
tr(LEXT)
tf(LEXT)
tW(LEXT)t
tW(LEXT)
TLEXT
External
clock source
2022.1.13
fLEXT_ext
LEXT_IN
第 64 页
IL
版本 2.01
AT32F435/437系列 数据手册
5.3.7
内部时钟源特性
高速内部时钟（HICK）
表 32. HICK 时钟特性
符号
fHICK
参数
条件
最小值
典型值
最大值
单位
-
-
48
-
MHz
-
45
-
55
%
频率
DuCy(HICK) 占空比
ACCHICK
使用者校准（以寄存器CMR_CTRL）
-
-
1(1)
ACC校准
-
-
0.25(1)
TA = -40 ~ 105 °C
-2.5
-
2.5
TA = -40 ~ 85 °C
-2
-
2
-1.5
-
1.5
-1
0.5
1
HICK振荡器的精度
出厂校准(2)
TA = 0 ~ 70 °C
TA = 25 °C
%
tSU(HICK)(2)
HICK振荡器启动时间
-
-
-
10
μs
IDD(HICK)(2)
HICK振荡器功耗
-
-
355
455
μA
(1) 由设计保证，不在生产中测试。
(2) 由综合评估得出，不在生产中测试。
图 18. HICK 时钟精度与温度的对比
低速内部时钟（LICK）
表 33. LICK 时钟特性
符号
fLICK(1)
参数
频率
条件
最小值
典型值
最大值
单位
-
30
40
60
kHz
(1) 由综合评估得出，不在生产中测试。
2022.1.13
第 65 页
版本 2.01
AT32F435/437系列 数据手册
5.3.8
PLL 特性
表 34. PLL 特性
符号
fPLL_IN
fPLL_OUT
参数
最小值
典型值
最大值(1)
单位
PLL输入时钟(2)
2
8
16
MHz
PLL输入时钟占空比
40
-
60
%
PLL倍频输出时钟
16
-
288
MHz
tLOCK
PLL锁相时间
-
-
200
μs
Jitter
Cycle-to-cycle jitter
-
-
300
ps
(1) 由综合评估得出，不在生产中测试。
(2) 需要注意使用正确的倍频系数，从而根据PLL输入时钟频率使得fPLL_OUT处于允许范围内。
5.3.9
低功耗模式唤醒时间
下表列出的唤醒时间是在系统时钟为HICK时钟的唤醒阶段测量得到。唤醒时使用的时钟源依据当前
的操作模式而定：
睡眠模式：时钟源是进入睡眠模式时所使用的时钟；
深睡眠或待机模式：时钟源是HICK时钟。
表 35. 低功耗模式的唤醒时间
符号
tWUSLEEP
tWUDEEPSLEEP
tWUSTDBY
参数
条件
典型值
单位
-
1.8
μs
LDO处于运行模式
330
LDO处于低功耗模式
360
从睡眠模式唤醒
从深睡眠模式唤醒
从待机模式唤醒
ZW = 128 K字节
5
ZW = 256 K字节
10
ZW = 512 K字节
20
μs
ms
5.3.10 EMC 特性
敏感性测试是在产品的综合评估时抽样进行测试的。
功能性EMS（电磁敏感性）
EFT：在VDD和VSS上通过耦合/去耦合网路施加一个瞬变电压的脉冲群（正向和反向）直到产生
功能性错误。这个测试符合IEC 61000-4-4标准。
表 36. EMS 特性
符号
参数
条件
在VDD和VSS上通过符合IEC 61000-4-4规
范的耦合/去耦合网路施加导致功能错误的
VEFT
瞬变脉冲群电压极限，VDD和VSS入口有一
47 μF电容并且每对VDD和VSS电源各有一
0.1 μF旁路电容
级别/类型
VDD = 3.3 V，LQFP144，TA = +25 °C，
fHCLK = 288 MHz，LDO = 1.3 V，
NZW_BST = 0。符合IEC 61000-4-4
VDD = 3.3 V，LQFP144，TA = +25 °C，
4A（±4 kV）
fHCLK = 160 MHz，LDO = 1.2 V，
NZW_BST = 1。符合IEC 61000-4-4
在器件级进行EMC的评估和优化，是在典型的应用环境中进行的。应注意好的EMC性能与用户应用
和具体的软件密切相关。因此，建议用户对软件实行EMC优化，并进行与EMC有关的测试。
2022.1.13
第 66 页
版本 2.01
AT32F435/437系列 数据手册
5.3.11 GPIO 端口特性
通用输入/输出特性
所有的GPIO端口都是兼容CMOS和TTL。
表 37. GPIO 静态特性
符号
VIL
参数
条件
最小值
典型值
-
–0.3
-
输入低电平电压
TC输入高电平电压
FTa输入高电平电压
VIH
-
FT和FTf输入高电平电压
输入浮空、输入上
FTa输入高电平电压
Vhys
施密特触发器电压迟滞(1)
-
TC GPIO脚
输入浮空模式漏电流(2)
0.28 * VDD +
0.1
V
VDD + 0.3
0.31 * VDD +
0.8
单位
V
-
5.5
200
-
-
mV
5% VDD
-
-
-
-
-
±1
拉、或输入下拉
VSS ≤ VIN ≤ VDD
Ilkg
-
模拟模式
最大值
VSS ≤ VIN ≤ 5.5V
FT，FTf，和 FTa
μA
-
-
±1
GPIO 脚
RPU
弱上拉等效电阻
VIN = VSS
60
70
100
kΩ
RPD
弱下拉等效电阻(3)
VIN = VDD
60
70
100
kΩ
CIO
GPIO引脚的电容
-
9
-
pF
-
(1) 施密特触发器开关电平的迟滞电压。由综合评估得出，不在生产中测试。
(2) 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。
(3) BOOT0引脚弱下拉电阻不可禁用。
所有GPIO端口都是CMOS和TTL兼容（不需软件配置），它们的特性考虑了多数严格的CMOS工艺
或TTL参数。
输出驱动电流
在用户应用中，GPIO脚的数目必须保证驱动电流不能超过5.2.1节给出的绝对最大额定值：
2022.1.13
所有GPIO端口从VDD上获取的电流总和，加上MCU在VDD上获取的最大运行电流，不能超过绝
对最大额定值IVDD（参见表11）。
所有GPIO端口吸收并从VSS上流出的电流总和，加上MCU在VSS上流出的最大运行电流，不能
超过绝对最大额定值IVSS（参见表11）。
第 67 页
版本 2.01
AT32F435/437系列 数据手册
输出电压
所有的GPIO端口都是兼容CMOS和TTL的。
表 38. 输出电压特性
符号
参数
条件
最小值
最大值
单位
-
0.4
VDD-0.4
-
-
0.4
2.4
-
-
0.4
VDD-0.4
-
-
0.4
2.4
-
-
1.3
VDD-1.3
-
-
0.4
VDD-0.4
-
-
0.4
2.4
-
-
1.3
VDD-1.3
-
-
0.4
V
最小值
最大值
单位
10
-
ns
极大电流推动/吸入能力
VOL
输出低电平
VOH
输出高电平
VOL
输出低电平
VOH
输出高电平
CMOS端口，IIO = 15 mA
TTL端口，IIO = 6 mA
V
V
较大电流推动/吸入能力
VOL
输出低电平
VOH
输出高电平
VOL
输出低电平
VOH
输出高电平
VOL(1)
输出低电平
VOH(1)
输出高电平
CMOS端口，IIO = 6 mA
TTL端口，IIO = 3 mA
IIO = 20 mA
V
V
V
适中电流推动/吸入能力
VOL
输出低电平
VOH
输出高电平
VOL
输出低电平
VOH
输出高电平
VOL(1)
输出低电平
VOH(1)
输出高电平
CMOS端口，IIO = 4 mA
TTL端口，IIO = 2 mA
IIO = 10 mA
V
V
V
超高电流吸入能力(2)
VOL
输出低电平
IIO = 20 mA
(1) 由综合评估得出，不在生产中测试。
(2) GPIO使能超高流吸入能力时，其VOH同极大电流推动能力。
输入交流特性
输入交流特性的定义和数值在下表给出。
表 39. 输入交流特性
符号
tEXINTpw
2022.1.13
参数
EXINT控制器检测到外部信号的脉冲宽度
第 68 页
版本 2.01
AT32F435/437系列 数据手册
5.3.12 NRST 引脚特性
NRST引脚输入驱动使用CMOS工艺，它连接了一个不能断开的上拉电阻，RPU（参见下表）。
表 40. NRST 引脚特性
符号
参数
条件
最小值
典型值
最大值
单位
VIL(NRST)(1)
NRST输入低电平电压
-
-0.5
-
0.8
(1)
NRST输入高电平电压
-
2
-
VDD + 0.3
NRST施密特触发器电压迟滞
-
-
500
-
mV
30
40
50
kΩ
VIH(NRST)
Vhys(NRST)
弱上拉等效电阻
RPU
VF(NRST)
(1)
VNF(NRST)
(1)
VIN = VSS
V
NRST输入滤波脉冲
-
-
-
33.3
μs
NRST输入非滤波脉冲
-
66.7
-
-
μs
(1) 由设计保证，不在生产中测试。
图 19. 建议的 NRST 引脚保护
V DD
External (1)
reset circuit
NRST
(2)
R
PU
Internal Reset
Filter
0.1 µF
(1) 复位网络是为了防止寄生复位。
(2) 用户必须保证NRST引脚的电位能够低于表40中列出的最大VIL(NRST)以下，否则MCU不能得到复位。
5.3.13 XMC（含 SDRAM）特性
SRAM/PSRAM/NOR异步时序和波形
这些表格中的结果是按照下述XMC配置得到：
2022.1.13
地址建立时间（AddressSetupTime） = 0
地址保持时间（AddressHoldTime） = 1
数据建立时间（DataSetupTime） = 1
第 69 页
版本 2.01
AT32F435/437系列 数据手册
表 41. 异步非总线复用的 SRAM/PSRAM/NOR 读操作时序
符号
参数
最小值
最大值
单位
5tHCLK - 1.5
5tHCLK + 2
ns
0.5
1.5
ns
5tHCLK - 1.5
5tHCLK + 1.5
ns
-1.5
-
ns
-
7
ns
2.5
-
ns
-
0
ns
2.5
-
ns
tw(NE)
XMC_NE低时间
tv(NOE_NE)
XMC_NE低至XMC_NOE低有效时间
tw(NOE)
XMC_NOE低时间
th(NE_NOE)
XMC_NOE高至XMC_NE高保持时间
tv(A_NE)
XMC_NE低至XMC_A有效时间
th(A_NOE)
XMC_NOE高之后的地址保持时间
tv(UBLB_NE)
XMC_NE低至XMC_UB/LB有效时间
th(UBLB_NOE)
XMC_NOE高之后的XMC_UB/LB保持时间
tsu(Data_NE)
数据至XMC_NE高的建立时间
2tHCLK + 25
-
ns
tsu(Data_NOE)
数据至XMC_NOE高的建立时间
2tHCLK + 25
-
ns
th(Data_NOE)
XMC_NOE高之后的数据保持时间
0
-
ns
th(Data_NE)
XMC_NE高之后的数据保持时间
0
-
ns
tv(NADV_NE)
XMC_NE低至XMC_NADV低有效时间
-
5
ns
tw(NADV)
XMC_NADV低时间
-
tHCLK + 1.5
ns
图 20. 异步非总线复用的 SRAM/PSRAM/NOR 读操作波形
tw(NE)
XMC_NE
tv(NOE_NE)
th(NE_NOE)
tw(NOE)
XMC_NOE
XMC_NWE
tv(A_NE)
th(A_NOE)
XMC_A[25:0]
tv(UBLB_NE)
th(UBLB_NOE)
XMC_UB/LB
th(Data_NE)
tsu(Data_NOE)
th(Data_NOE)
tsu(Data_NE)
XMC_D[15:0]
Data
tv(NADV_NE)
tw(NADV)
XMC_NADV(1)
(1) 只适于模式2/B、C和D。在模式1，不使用XMC_NADV。
2022.1.13
第 70 页
版本 2.01
AT32F435/437系列 数据手册
表 42. 异步非总线复用的 SRAM/PSRAM/NOR 写操作时序
符号
参数
最小值
最大值
单位
tw(NE)
XMC_NE低时间
3tHCLK - 1
3tHCLK + 2
ns
tv(NWE_NE)
XMC_NE低至XMC_NWE低有效时间
tHCLK - 0.5
tHCLK + 1.5
ns
tw(NWE)
XMC_NWE低时间
tHCLK - 0.5
tHCLK + 1.5
ns
th(NE_NWE)
XMC_NWE高至XMC_NE高保持时间
tHCLK
-
ns
tv(A_NE)
XMC_NE低至XMC_A有效时间
-
7.5
ns
th(A_NWE)
XMC_NWE高之后的地址保持时间
tHCLK + 2
-
ns
tv(UBLB_NE)
XMC_NE低至XMC_UB/LB有效时间
-
1.5
ns
th(UBLB_NWE)
XMC_NWE高之后的XMC_UB/LB保持时间
tHCLK - 0.5
-
ns
tv(Data_NE)
XMC_NE低至数据有效时间
-
tHCLK + 7
ns
th(Data_NWE)
XMC_NWE高之后的数据保持时间
tHCLK + 3
-
ns
tv(NADV_NE)
XMC_NE低至XMC_NADV低有效时间
-
5.5
ns
tw(NADV)
XMC_NADV低时间
-
tHCLK + 1.5
ns
图 21. 异步非总线复用的 SRAM/PSRAM/NOR 写操作波形
tw(NE)
XMC_NE
XMC_NOE
tv(NWE_NE)
tw(NWE)
th(NE_NWE)
XMC_NWE
th(A_NWE)
tv(A_NE)
XMC_A[25:0]
Address
th(UBLB_NWE)
tv(UBLB_NE)
XMC_UB/LB
UB/LB
tv(Data_NE)
XMC_D[15:0]
th(Data_NWE)
Data
tv(NADV_NE)
tw(NADV)
XMC_NADV(1)
(1) 只适于模式2/B、C和D。在模式1，不使用XMC_NADV。
2022.1.13
第 71 页
版本 2.01
AT32F435/437系列 数据手册
表 43. 异步总线复用的 PSRAM/NOR 读操作时序
符号
参数
最小值
最大值
单位
7tHCLK - 2
7tHCLK + 2
ns
3tHCLK - 0.5
3tHCLK + 1.5
ns
4tHCLK - 1
4tHCLK + 2
ns
tw(NE)
XMC_NE低时间
tv(NOE_NE)
XMC_NE低至XMC_NOE低有效时间
tw(NOE)
XMC_NOE低时间
th(NE_NOE)
XMC_NOE高至XMC_NE高保持时间
-1
-
ns
tv(A_NE)
XMC_NE低至XMC_A有效时间
-
0
ns
tv(NADV_NE)
XMC_NE低至XMC_NADV低有效时间
3
5
ns
tw(NADV)
XMC_NADV低时间
tHCLK - 1.5
tHCLK + 1.5
ns
th(AD_NADV)
XMC_NADV高之后XMC_AD（地址）有效保持时间
tHCLK + 3
-
ns
th(A_NOE)
XMC_NOE高之后的地址保持时间
tHCLK + 3
-
ns
th(UBLB_NOE)
XMC_NOE高之后的XMC_UB/LB保持时间
0
-
ns
tv(UBLB_NE)
XMC_NE低至XMC_UB/LB有效时间
-
0
ns
tsu(Data_NE)
数据至XMC_NE高的建立时间
2tHCLK + 24
-
ns
tsu(Data_NOE)
数据至XMC_NOE高的建立时间
2tHCLK + 25
-
ns
th(Data_NE)
XMC_NE高之后的数据保持时间
0
-
ns
th(Data_NOE)
XMC_NOE高之后的数据保持时间
0
-
ns
图 22. 异步总线复用 PSRAM/NOR 读操作波形
tw(NE)
XMC_NE
th(NE_NOE)
tv(NOE_NE)
XMC_NOE
tw(NOE)
XMC_NWE
th(A_NOE)
tv(A_NE)
XMC_A[25:16]
Address
th(UBLB_NOE)
tv(UBLB_NE)
XMC_UB/LB
UB/LB
th(Data_NE)
tsu(Data_NE)
tv(A_NE)
XMC_AD[15:0]
tsu(Data_NOE)
Address
tv(NADV_NE)
th(Data_NOE)
Data
th(AD_NADV)
tw(NADV)
XMC_NADV
2022.1.13
第 72 页
版本 2.01
AT32F435/437系列 数据手册
表 44. 异步总线复用的 PSRAM/NOR 写操作时序
符号
参数
最小值
最大值
单位
5tHCLK - 1
5tHCLK + 2
ns
2tHCLK
2tHCLK + 1
ns
tw(NE)
XMC_NE低时间
tv(NWE_NE)
XMC_NE低至XMC_NWE低有效时间
tw(NWE)
XMC_NWE低时间
2tHCLK - 1
2tHCLK + 2
ns
th(NE_NWE)
XMC_NWE高至XMC_NE高保持时间
tHCLK - 1
-
ns
tv(A_NE)
XMC_NE低至XMC_A有效时间
-
7
ns
tv(NADV_NE)
XMC_NE低至XMC_NADV低有效时间
3
5
ns
tw(NADV)
XMC_NADV低时间
tHCLK - 1
tHCLK + 1
ns
th(AD_NADV)
XMC_NADV高之后XMC_AD（地址）保持时间
tHCLK - 3
-
ns
th(A_NWE)
XMC_NWE高之后的地址保持时间
4tHCLK + 2.5
-
ns
th(UBLB_NWE)
XMC_NWE高之后的XMC_UB/LB保持时间
tHCLK - 1.5
-
ns
tv(UBLB_NE)
XMC_NE低至XMC_UB/LB有效时间
-
1.6
ns
tv(Data_NADV)
XMC_NADV高至数据有效时间
-
tHCLK + 1.5
ns
th(Data_NWE)
XMC_NWE高之后的数据保持时间
tHCLK - 5
-
ns
图 23. 异步总线复用 PSRAM/NOR 写操作波形
tw(NE)
XMC_NE
XMC_NOE
tv(NWE_NE)
th(NE_NWE)
tw(NWE)
XMC_NWE
th(A_NWE)
tv(A_NE)
XMC_A[25:16]
Address
th(UBLB_NWE)
tv(UBLB_NE)
XMC_UB_LB
UBLB
tv(Data_NADV)
tv(A_NE)
XMC_AD[15:0]
Address
tv(NADV_NE)
th(Data_NWE)
Data
th(AD_NADV)
tw(NADV)
XMC_NADV
2022.1.13
第 73 页
版本 2.01
AT32F435/437系列 数据手册
PSRAM/NOR同步时序和波形
这些表格中的结果是按照下述XMC配置得到：
BurstAccessMode = XMC_BurstAccessMode_Enable，使能突发传输模式
MemoryType = XMC_MemoryType_CRAM，存储器类型为CRAM
WriteBurst = XMC_WriteBurst_Enable，使能突发写操作
CLKPrescale = 1，（1个存储器周期 = 2个HCLK周期）（译注：CLKPrescale是XMC_BK1TMGx
寄存器中的CLKPSC位，参见AT32F435/437系列参考手册）
使用NOR闪存时，DataLatency = 1；使用PSRAM时，DataLatency = 0（注：DataLatency是
XMC_BK1TMGx寄存器中的DATLAT位，参见AT32F435/437系列参考手册）
2022.1.13
第 74 页
版本 2.01
AT32F435/437系列 数据手册
表 45. 同步非总线复用 PSRAM/NOR 读操作时序
符号
参数
最小值
最大值
单位
20
-
ns
tw(CLK)
XMC_CLK周期
td(CLKL-NEL)
XMC_CLK低至XMC_NE低间隔时间
-
1.5
ns
td(CLKL-NEH)
XMC_CLK低至XMC_NE高间隔时间
tHCLK + 2
-
ns
td(CLKL-NADVL)
XMC_CLK低至XMC_NADV低间隔时间
-
4
ns
td(CLKL-NADVH)
XMC_CLK低至XMC_NADV高间隔时间
5
-
ns
td(CLKL-AV)
XMC_CLK低至XMC_A有效间隔时间
-
0
ns
td(CLKL-AIV)
XMC_CLK低至XMC_A无效间隔时间
tHCLK + 4
-
ns
td(CLKH-NOEL)
XMC_CLK高至XMC_NOE低间隔时间
-
tHCLK + 1.5
ns
td(CLKL-NOEH)
XMC_CLK低至XMC_NOE高间隔时间
tHCLK + 1.5
-
ns
tsu(DV-CLKH)
XMC_CLK高之前XMC_D数据有效建立时间
6.5
-
ns
th(CLKH-DV)
XMC_CLK高之后XMC_D数据有效保持时间
7
-
ns
tsu(NWAITV-CLKH)
XMC_CLK高之前XMC_NWAIT有效建立时间
7
-
ns
th(CLKH-NWAITV)
XMC_CLK高之后XMC_NWAIT有效保持时间
2
-
ns
图 24. 同步非总线复用 PSRAM/NOR 读操作波形
BUSTURN = 0
tw(CLK)
tw(CLK)
XMC_CLK
td(CLKL-NEL)
td(CLKL-NEH)
Data latency = 0
XMC_NE
td(CLKL-NADVL)
td(CLKL-NADVH)
XMC_NADV
td(CLKL-AIV)
td(CLKL-AV)
XMC_A[25:0]
td(CLKL-NOEH)
td(CLKH-NOEL)
XMC_NOE
tsu(ADV-CLKH)
th(CLKH-ADV)
tsu(ADV-CLKH)
XMC_D[15:0]
D1
tsu(NWAITV-CLKH)
th(CLKH-ADV)
D2
D3
th(CLKH-NWAITV)
XMC_NWAIT
(WAITCFG = 1, WAITPOL = 0)
tsu(NWAITV-CLKH)
th(CLKH-NWAITV)
XMC_NWAIT
(WAITCFG = 0, WAITPOL = 0)
2022.1.13
tsu(NWAITV-CLKH)
第 75 页
th(CLKH-NWAITV)
版本 2.01
AT32F435/437系列 数据手册
表 46. 同步非总线复用 PSRAM 写操作时序
符号
参数
最小值
最大值
单位
20
-
ns
tw(CLK)
XMC_CLK周期
td(CLKL-NEL)
XMC_CLK低至XMC_NE低间隔时间
-
2
ns
td(CLKL-NEH)
XMC_CLK低至XMC_NE高间隔时间
tHCLK + 2
-
ns
td(CLKL-NADVL)
XMC_CLK低至XMC_NADV低间隔时间
-
4
ns
td(CLKL-NADVH)
XMC_CLK低至XMC_NADV高间隔时间
5
-
ns
td(CLKL-AV)
XMC_CLK低至XMC_A有效间隔时间
-
0
ns
td(CLKL-AIV)
XMC_CLK低至XMC_A无效间隔时间
tHCLK + 2
-
ns
td(CLKL-NWEL)
XMC_CLK低至XMC_NWE低间隔时间
-
1
ns
td(CLKL-NWEH)
XMC_CLK低至XMC_NWE高间隔时间
tHCLK + 1
-
ns
td(CLKL-Data)
XMC_CLK低之后XMC_D数据间隔时间
-
6
ns
td(CLKL-UBLBH)
XMC_CLK低至XMC_UB/LB高间隔时间
tHCLK + 1.5
-
ns
tsu(NWAITV-CLKH)
XMC_CLK高之前XMC_NWAIT有效建立时间
7
-
ns
th(CLKH-NWAITV)
XMC_CLK高之后XMC_NWAIT有效保持时间
2
-
ns
图 25. 同步非总线复用 PSRAM 写操作波形
BUSTURN = 0
tw(CLK)
tw(CLK)
XMC_CLK
td(CLKL-NEL)
td(CLKL-NEH)
Data latency =0
XMC_NE
td(CLKL-NADVL)
td(CLKL-NADVH)
XMC_NADV
td(CLKL-AIV)
td(CLKL-AV)
XMC_A[25:0]
td(CLKL-NWEH)
td(CLKL-NWEL)
XMC_NWE
td(CLKL-Data)
td(CLKL-Data)
XMC_D[15:0]
D1
tsu(NWAITV-CLKH)
D2
th(CLKH-NWAITV)
XMC_NWAIT
(WAITCFG = 0, WAITPOL = 0)
td(CLKL-NBLH)
XMC_UB/LB
2022.1.13
第 76 页
版本 2.01
AT32F435/437系列 数据手册
表 47. 同步总线复用 PSRAM/NOR 读操作时序
符号
参数
最小值
最大值
单位
20
-
ns
tw(CLK)
XMC_CLK周期
td(CLKL-NEL)
XMC_CLK低至XMC_NE低间隔时间
-
1.5
ns
td(CLKL-NEH)
XMC_CLK低至XMC_NE高间隔时间
tHCLK + 2
-
ns
td(CLKL-NADVL)
XMC_CLK低至XMC_NADV低间隔时间
-
4
ns
td(CLKL-NADVH)
XMC_CLK低至XMC_NADV高间隔时间
5
-
ns
td(CLKL-AV)
XMC_CLK低至XMC_A有效间隔时间
-
0
ns
td(CLKL-AIV)
XMC_CLK低至XMC_A无效间隔时间
tHCLK + 2
-
ns
td(CLKH-NOEL)
XMC_CLK高至XMC_NOE低间隔时间
tHCLK + 1
ns
td(CLKL-NOEH)
XMC_CLK低至XMC_NOE高间隔时间
tHCLK + 0.5
-
ns
td(CLKL-ADV)
XMC_CLK低至XMC_AD有效间隔时间
-
12
ns
td(CLKL-ADIV)
XMC_CLK低至XMC_AD无效间隔时间
0
-
ns
tsu(ADV-CLKH)
XMC_CLK高之前XMC_AD有效建立时间
6
-
ns
th(CLKH-ADV)
XMC_CLK高之后XMC_AD有效保持时间
tHCLK - 10
-
ns
tsu(NWAITV-CLKH)
XMC_CLK高之前XMC_NWAIT有效建立时间
8
-
ns
th(CLKH-NWAITV)
XMC_CLK高之后XMC_NWAIT有效保持时间
6
-
ns
图 26. 同步总线复用 PSRAM/NOR 读操作波形
BUSTURN = 0
tw(CLK)
tw(CLK)
XMC_CLK
td(CLKL-NEL)
td(CLKL-NEH)
Data latency = 0
XMC_NE
td(CLKL-NADVL)
td(CLKL-NADVH)
XMC_NADV
td(CLKL-AIV)
td(CLKL-AV)
XMC_A[25:16]
td(CLKL-NOEH)
td(CLKH-NOEL)
XMC_NOE
td(CLKL-ADIV)
td(CLKL-ADV)
XMC_AD[15:0]
th(CLKH-ADV)
tsu(ADV-CLKH)
Address[15:0]
tsu(ADV-CLKH)
D1
tsu(NWAITV-CLKH)
th(CLKH-ADV)
D2
D3
th(CLKH-NWAITV)
XMC_NWAIT
tsu(NWAITV-CLKH)
(WAITCFG = 1, WAITPOL = 0)
th(CLKH-NWAITV)
XMC_NWAIT
(WAITCFG = 0, WAITPOL = 0)
2022.1.13
tsu(NWAITV-CLKH)
第 77 页
th(CLKH-NWAITV)
版本 2.01
AT32F435/437系列 数据手册
表 48. 同步总线复用 PSRAM 写操作时序
符号
参数
最小值
最大值
单位
20
-
ns
tw(CLK)
XMC_CLK周期
td(CLKL-NEL)
XMC_CLK低至XMC_NE低间隔时间
-
2
ns
td(CLKL-NEH)
XMC_CLK低至XMC_NE高间隔时间
tHCLK + 2
-
ns
td(CLKL-NADVL)
XMC_CLK低至XMC_NADV低间隔时间
-
4
ns
td(CLKL-NADVH)
XMC_CLK低至XMC_NADV高间隔时间
5
-
ns
td(CLKL-AV)
XMC_CLK低至XMC_A有效间隔时间
-
0
ns
td(CLKL-AIV)
XMC_CLK低至XMC_A无效间隔时间
tHCLK + 2
-
ns
td(CLKL-NWEL)
XMC_CLK低至XMC_NWE低间隔时间
-
1
ns
td(CLKL-NWEH)
XMC_CLK低至XMC_NWE高间隔时间
tHCLK + 1
-
ns
td(CLKL-ADV)
XMC_CLK低至XMC_AD有效间隔时间
-
12
ns
td(CLKL-ADIV)
XMC_CLK低至XMC_AD无效间隔时间
3
-
ns
td(CLKL-Data)
XMC_CLK低之后XMC_AD间隔时间
-
6
ns
td(CLKL-UBLBH)
XMC_CLK低至XMC_UB/LB高间隔时间
tHCLK + 1
-
ns
tsu(NWAITV-CLKH)
XMC_CLK高之前XMC_NWAIT有效建立时间
7
-
ns
th(CLKH-NWAITV)
XMC_CLK高之后XMC_NWAIT有效保持时间
2
-
ns
图 27. 同步总线复用 PSRAM 写操作波形
BUSTURN = 0
tw(CLK)
tw(CLK)
XMC_CLK
td(CLKL-NEL)
td(CLKL-NEH)
Data latency = 0
XMC_NE
td(CLKL-NADVL)
td(CLKL-NADVH)
XMC_NADV
td(CLKL-AIV)
td(CLKL-AV)
XMC_A[25:16]
td(CLKL-NWEL)
td(CLKL-NWEH)
XMC_NWE
td(CLKL-ADIV)
td(CLKL-Data)
td(CLKL-ADV)
XMC_AD[15:0]
Address[15:0]
td(CLKL-Data)
D1
tsu(NWAITV-CLKH)
D2
th(CLKH-NWAITV)
XMC_NWAIT
(WAITCFG = 0, WAITPOL = 0)
td(CLKL-UBLBH)
XMC_UB/LB
2022.1.13
第 78 页
版本 2.01
AT32F435/437系列 数据手册
NAND控制器时序和波形
这些表格中的结果是按照下述XMC配置得到：
COM.XMC_SetupTime = 0x01；（注：XMC_BKxTMGMEM的STP）
COM.XMC_WaitSetupTime = 0x03；（注：XMC_BKxTMGMEM的OP）
COM.XMC_HoldSetupTime = 0x02；（注：XMC_BKxTMGMEM的HLD）
COM.XMC_HiZSetupTime = 0x01；（注：XMC_BKxTMGMEM的WRSTP）
ATT.XMC_SetupTime = 0x01；（注：XMC_BKxTMGATT的STP）
ATT.XMC_WaitSetupTime = 0x03；（注：XMC_BKxTMGATT的OP）
ATT.XMC_HoldSetupTime = 0x02；（注：XMC_BKxTMGATT的HLD）
ATT.XMC_HiZSetupTime = 0x01；（注：XMC_BKxTMGATT的WRSTP）
Bank = XMC_Bank_NAND；
MemoryDataWidth = XMC_MemoryDataWidth_16b；（注：存储器数据宽度 = 16位）
ECC = XMC_ECC_Enable；（注：使能ECC计算）
ECCPageSize = XMC_ECCPageSize_512Bytes；（注：ECC页大小 = 512字节）
DLYCRSetupTime = 0；（注：XMC_BKxCTRL的DLYCR）
DLYARSetupTime = 0；（注：XMC_BKxCTRL的DLYAR）
表 49. NAND 闪存读写操作时序
符号
2022.1.13
参数
最小值
最大值
单位
4THCLK - 1.5
4THCLK + 1.5
ns
tw(NOE)
XMC_NOE低时间
tsu(D-NOE)
XMC_NOE高之前至XMC_Dx数据有效建立时间
25
-
ns
th(NOE-D)
XMC_NOE高之后至XMC_Dx数据有效保持时间
14
-
ns
td(ALE-NOE)
XMC_NOE低之前至XMC_ALE有效间隔时间
-
3THCLK + 2
ns
th(NOE-ALE)
XMC_NOE高至XMC_ALE无效保持时间
3THCLK + 4.5
-
ns
tw(NWE)
XMC_NWE低时间
4THCLK - 1
4THCLK + 2.5
ns
tv(NWE-D)
XMC_NWE低至XMC_Dx数据有效时间
-
0
ns
th(NWE-D)
XMC_NWE高至XMC_Dx数据无效保持时间
10THCLK + 4
-
ns
td(D-NWE)
XMC_NWE高之前至XMC_Dx数据有效间隔时间
6THCLK + 12
-
ns
td(ALE-NWE)
XMC_NWE低之前至XMC_ALE有效间隔时间
-
3THCLK + 1.5
ns
th(NWE-ALE)
XMC_NWE高至XMC_ALE无效保持时间
3THCLK + 4.5
-
ns
第 79 页
版本 2.01
AT32F435/437系列 数据手册
图 28. NAND 控制器读操作波形
XMC_NCEx
Low
ALE(XMC_A17)
CLE(XMC_A16)
XMC_NWE
t
t
d(ALE-NOE)
h(NOE-ALE)
XMC_NOE(NRE)
t h(NOE-D)
t su(D-NOE)
XMC_D[15:0]
图 29. NAND 控制器写操作波形
XMC_NCEx
Low
ALE(XMC_A17
CLE(XMC_A16
td(ALE-NWE)
th(NWE-ALE)
XMC_NWE
XMC_NOE
t
t
v(NWE-D)
h(NWE-D)
XMC_D[15:0]
图 30. NAND 控制器在通用存储空间的读操作波形
XMC_NCEx
Low
ALE(XMC_A17
CLE(XMC_A16
t
d(ALE-NOE)
t h(NOE-ALE)
XMC_NWE
XMC_NOE
t w(NOE)
t su(D-NOE)
t h(NOE-D)
XMC_D[15:0]
2022.1.13
第 80 页
版本 2.01
AT32F435/437系列 数据手册
图 31. NAND 控制器在通用存储空间的写操作波形
XMC_NCEx
Low
ALE(XMC_A17
CLE(XMC_A16
t d(ALE-NOE)
t w(NWE)
t h(NOE-ALE)
XMC_NWE
XMC_NOE
td(D-NWE)
t v(NWE-D)
t
h(NWE-D)
XMC_D[15:0]
2022.1.13
第 81 页
版本 2.01
AT32F435/437系列 数据手册
PC卡/CF卡控制器时序和波形
这些表格中的结果是按照下述XMC配置得到：
注：
COM.XMC_SetupTime = 0x04；（注：XMC_BKxTMGMEM的STP，x = 2…4）
COM.XMC_WaitSetupTime = 0x07；（注：XMC_BKxTMGMEM的OP，x = 2…4）
COM.XMC_HoldSetupTime = 0x04；（注：XMC_BKxTMGMEM的HLD，x = 2…4）
COM.XMC_HiZSetupTime = 0x00；（注：XMC_BKxTMGMEM的WRSTP，x = 2…4）
ATT.XMC_SetupTime = 0x04；（注：XMC_BKxTMGATT的STP，x = 2…4）
ATT.XMC_WaitSetupTime = 0x07；（注：XMC_BKxTMGATT的OP，x = 2…4）
ATT.XMC_HoldSetupTime = 0x04；（注：XMC_BKxTMGATT的HLD，x = 2…4）
ATT.XMC_HiZSetupTime = 0x00；（注：XMC_BKxTMGATT的WRSTP，x = 2…4）
IO.XMC_SetupTime = 0x04；（注：XMC_BKxTMGIO的STP，x = 4）
IO.XMC_WaitSetupTime = 0x07；（注：XMC_BKxTMGIO的OP，x = 4）
IO.XMC_HoldSetupTime = 0x04；（注：XMC_BKxTMGIO的HLD，x = 4）
IO.XMC_HiZSetupTime = 0x00；（注：XMC_BKxTMGIO的WRSTP，x = 4）
DLYCRSetupTime = 0；（注：XMC_BKxCTRL的DLYCR）
DLYARSetupTime = 0；（注：XMC_BKxCTRL的DLYAR）
关于以上寄存器（XMC_BKXTMGMEMx、XMC_BKxTMGATT、XMC_BKxTMGIO和XMC_BKxCTRL）
的说明，详见AT32F435/437系列参考手册。
2022.1.13
第 82 页
版本 2.01
AT32F435/437系列 数据手册
表 50. PC 卡/CF 卡读写操作时序
符号
2022.1.13
参数
最小值
最大值
单位
tv(NCEx-A)
XMC_NCEx 低至 XMC_Ax 有效时间
-
0
ns
th(NCEx-AI)
XMC_NCEx 高至 XMC_Ax 无效保持时间
0
-
ns
td(NREG-NCEx)
XMC_NCEx 低至 XMC_NREG 有效时间
-
2
ns
th(NCEx-NREG)
XMC_NCEx 高至 XMC_NREG 无效保持时间
tHCLK + 4
-
ns
td(NCEx-NWE)
XMC_NCEx 低至 XMC_NWE 低间隔时间
-
5tHCLK + 1
ns
td(NCEx-NOE)
XMC_NCEx 低至 XMC_NOE 低间隔时间
-
5tHCLK + 1
ns
tw(NOE)
XMC_NOE低时间
8tHCLK - 0.5
8tHCLK + 1
ns
td(NOE -NCEx)
XMC_NOE高至XMC_NCEx高间隔时间
5tHCLK – 0.5
-
ns
tsu(D-NOE)
XMC_NOE高之前XMC_Dx数据有效建立时间
32
-
ns
th(NOE-D)
XMC_NOE高之后XMC_Dx数据无效保持时间
tHCLK
-
ns
tw(NWE)
XMC_NWE低时间
8tHCLK - 1
8tHCLK + 4
ns
td(NWE-NCEx)
XMC_NWE高至XMC_NCEx高间隔时间
5tHCLK + 1.5
-
ns
td(NCEx-NWE)
XMC_NCEx低至XMC_NWE低间隔时间
-
5tHCLK + 1
ns
tv(NWE-D)
XMC_NWE低至XMC_Dx有效时间
-
0
ns
th(NWE-D)
XMC_NWE高至XMC_Dx无效保持时间
11tHCLK
-
ns
td(D-NWE)
XMC_NWE高之前XMC_Dx有效间隔时间
13tHCLK + 2.5
-
ns
tw(NIOWR)
XMC_NIOWR低时间
8tHCLK
-
ns
tv(NIOWR-D)
XMC_NIOWR低至XMC_Dx有效时间
-
5tHCLK - 4
ns
th(NIOWR-D)
XMC_NIOWR高至XMC_Dx无效保持时间
11tHCLK
-
ns
td(NCEx-NIOWR)
XMC_NCEx低至XMC_NIOWR有效间隔时间
th(NCEx-NIOWR)
XMC_NCEx 高至 XMC_NIOWR 无效保持时间
5tHCLK - 7
-
ns
td(NIORD-NCEx)
XMC_NCEx 低至 XMC_NIORD 有效间隔时间
-
5tHCLK + 1
ns
th(NCEx-NIORD)
XMC_NCEx 高至 XMC_NIORD 无效保持时间
5tHCLK – 0.5
-
ns
tw(NIORD)
XMC_NIORD低时间
8tHCLK
-
ns
tsu(D-NIORD)
XMC_NIORD高之前XMC_Dx有效建立时间
28
-
ns
td(NIORD-D)
XMC_NIORD高之后XMC_Dx有效间隔时间
3
-
ns
第 83 页
版本 2.01
AT32F435/437系列 数据手册
图 32. 通用存储空间读操作的 PC 卡/CF 卡控制器波形
XMC_NCE4_2 (1)
XMC_NCE4_1
tv(NCEx-A)
th(NCEx-AI)
td(NREG-NCE4_1)
td(NIORD-NCE4_1)
th(NCEx-NREG)
th(NCEx-NIORD)
th(NCEx-NIOWR)
XMC_A[10:0]
XMC_NREG
XMC_NIOWR
XMC_NIORD
XMC_NWE
td(NCE4_1-NOE)
tw(NOE)
XMC_NOE
tsu(D-NOE)
th(NOW-D)
XMC_D[15:0]
(1) XMC_NCE4_2保持低（8位操作时为无效状态）。
图 33. 通用存储空间写操作的 PC 卡/CF 卡控制器波形
XMC_NCE4_1
XMC_NCE4_2
High
tv(NCE4_1-A)
th(NCE4_1-AI)
XMC_A[10:0]
th(NCE4_1-NREG)
th(NCE4_1-NIORD)
th(NCE4_1-NIOWR)
td(NREG-NCE4_1)
td(NIORD-NCE4_1)
XMC_NREG
XMC_NIOWR
XMC_NIORD
td(NCE4_1-NWE)
tw(NWE)
td(NEW-NCE4_1)
XMC_NWE
XMC_NOE
MEMxHIZ = 1
td(D-NWE)
tv(NEW-D)
XMC_D[15:0]
2022.1.13
第 84 页
版本 2.01
AT32F435/437系列 数据手册
图 34. 属性存储空间读操作的 PC 卡/CF 卡控制器波形
XMC_NCE4_1
tv(NCE4_1-A)
XMC_NCE4_2
th(NCE4_1-AI)
High
XMC_A[10:0]
XMC_NIOWR
XMC_NIORD
td(NREG-NCE4_1)
th(NCE4_1-NREG)
XMC_NREG
XMC_NWE
td(NCE4_1-NOE)
tw(NOE)
td(NOE-NCE4_1)
XMC_NOE
tsu(D-NOE)
th(NOW-D)
(1)
XMC_D[15:0]
(1) 只使用数据位0~7（数据位8~15被丢弃）。
图 35. 属性存储空间写操作的 PC 卡/CF 卡控制器波形
XMC_NCE4_1
XMC_NCE4_2
High
th(NCE4_1-AI)
t v(NCE4_1-A)
XMC_A[10:0]
XMC_NIOWR
XMC_NIORD
t v(NREG-NCE4_1)
XMC_NREG
t
d(NCE4_1-NEW)
t
h(NCE4_1-NREG)
t w(NWE)
XMC_NWE
td(NWE-NCE4_1)
XMC_NOE
t v(NWE-D)
XMC_D[7:0] (1)
(1) 只输出数据位0~7（数据位8~15保持为高阻）。
2022.1.13
第 85 页
版本 2.01
AT32F435/437系列 数据手册
图 36. I/O 空间读操作的 PC 卡/CF 卡控制器波形
XMC_NCE4_1
XMC_NCE4_2
t
t h(NCE4_1-AI)
v(NCEx-A)
XMC_A[10:0]
XMC_NREG
XMC_NWE
XMC_NOE
XMC_NIOWR
t d(NIORD-NCE4_1)
t w(NIORD)
XMC_NIORD
t
su(D-NIORD)
t
d(NIORD-D)
XMC_D[15:0]
图 37. I/O 空间写操作的 PC 卡/CF 卡控制器波形
XMC_NCE4_1
XMC_NCE4_2
t
t h(NCE4_1-AI)
v(NCEx-A)
XMC_A[10:0]
XMC_NREG
XMC_NWE
XMC_NOE
XMC_NIORD
t d(NCE4_1-NIOWR
XMC_NIOWR
t w(NIOWR)
ATTxHIZ=1
t v(NIOWR-D)
h(NIOWR-D)
t
XMC_D[15:0]
2022.1.13
第 86 页
版本 2.01
AT32F435/437系列 数据手册
SDRAM控制器时序和波形
表 51. SDRAM 读操作时序
符号
参数
最小值
最大值
单位
1/tw(SDCLK)
SDCLK频率
-
100
MHz
tsu(SDCLKH_Data)
数据输入建立时间
2
-
ns
th(SDCLKH_Data)
数据输入保持时间
0
-
ns
td(SDCLKL_Add)
地址有效时间
-
1.5
ns
td(SDCLKL_SDCS)
片选有效时间
-
0.5
ns
th(SDCLKL_SDCS)
片选保持时间
0
-
ns
SDNRAS/SDNCAS有效时间
-
0.5
ns
SDNRAS/SDNCAS保持时间
0
-
ns
td(SDCLKL_SDNRAS)
td(SDCLKL_SDNCAS)
th(SDCLKL_SDNRAS)
th(SDCLKL_SDNCAS)
图 38. SDRAM 读操作波形
XMC_SDCLK
td(SDCLKL_AddC)
th(SDCLKL_AddR)
td(SDCLKL_AddR)
XMC_A[12:0]
td(SDCLKL_SDCS)
Row n
Col1
Col2
Coln
th(SDCLKL_SDCS)
th(SDCLKL_AddC)
XMC_SDCS
td(SDCLKL_NRAS)
th(SDCLKL_NRAS)
XMC_SDNRAS
th(SDCLKL_NCAS)
td(SDCLKL_NCAS)
XMC_SDNCAS
XMC_SDNWE
th(SDCLKH_Data)
tsu(SDCLKH_Data)
Data1
XMC_D[15:0]
2022.1.13
第 87 页
Data2
Datan
版本 2.01
AT32F435/437系列 数据手册
表 52. SDRAM 写操作时序
符号
参数
最小值
最大值
单位
1/tw(SDCLK)
SDCLK频率
-
100
MHz
td(SDCLKL_Data)
数据输出有效时间
-
2.5
ns
th(SDCLKL_Data)
数据输出保持时间
3.5
-
ns
td(SDCLKL_Add)
地址有效时间
-
1.5
ns
td(SDCLKL_SDNWE)
SDNWE有效时间
-
1
ns
th(SDCLKL_SDNWE)
SDNWE保持时间
0
-
ns
td(SDCLKL_SDCS)
片选有效时间
-
0.5
ns
th(SDCLKL_SDCS)
片选保持时间
0
-
ns
td(SDCLKL_SDNRAS)
SDNRAS有效时间
-
2
ns
th(SDCLKL_SDNRAS)
SDNRAS保持时间
0
-
ns
td(SDCLKL_SDNCAS)
SDNCAS有效时间
-
0.5
ns
th(SDCLKL_SDNCAS)
SDNCAS保持时间
0
-
ns
td(SDCLKL_DQM)
DQM有效时间
-
0.5
ns
th(SDCLKL_DQM)
DQM保持时间
0
-
图 39. SDRAM 写操作波形
XMC_SDCLK
td(SDCLKL_AddC)
th(SDCLKL_AddR)
td(SDCLKL_AddR)
XMC_A[12:0]
Col1
Row n
th(SDCLKL_AddC)
td(SDCLKL_SDCS)
Coln
Col2
th(SDCLKL_SDCS)
XMC_SDCS
th(SDCLKL_NRAS)
td(SDCLKL_NRAS)
XMC_SDNRAS
td(SDCLKL_NCAS)
th(SDCLKL_NCAS)
td(SDCLKL_NWE)
th(SDCLKL_NWE)
XMC_SDNCAS
XMC_SDNWE
td(SDCLKL_Data)
Data1
XMC_D[15:0]
td(SDCLKL_DQM)
Data2
Datan
th(SDCLKL_Data)
XMC_DQM
2022.1.13
第 88 页
版本 2.01
AT32F435/437系列 数据手册
5.3.14 TMR 定时器特性
下表列出的参数由设计保证。
表 53. TMR 定时器特性
符号
tres(TMR)
fEXT
参数
条件
最小值
最大值
单位
-
1
-
tTMRxCLK
3.47
-
ns
0
fTMRxCLK/2
MHz
定时器分辨时间
fTMRxCLK = 288 MHz
CH1至CH4的定时器外部时钟频率
-
5.3.15 SPI / I2S 接口特性
表54列出SPI参数和表55列出I2S参数。
表 54. SPI 特性
符号
参数
fSCK
(1/tc(SCK))(1)
SPI时钟频率(2)(3)
条件
最小值
最大值
主模式
-
36
从收模式
-
36
从发模式
-
32
单位
MHz
tsu(CS)(1)
CS建立时间
从模式
4tPCLK
-
ns
th(CS)(1)
CS保持时间
从模式
2tPCLK
-
ns
15
25
ns
主模式
5
-
从模式
5
-
主模式
5
-
从模式
4
-
tw(SCKH)(1)
tw(SCKL)(1)
tsu(MI)(1)
tsu(SI)(1)
th(MI)(1)
th(SI)(1)
SCK高和低的时间
数据输入建立时间
数据输入保持时间
主模式，fPCLK = 100 MHz，
预分频系数 = 4
ns
ns
ta(SO)(1)(4)
数据输出访问时间
从模式，fPCLK = 20 MHz
0
3tPCLK
ns
tdis(SO)(1)(5)
数据输出禁止时间
从模式
2
10
ns
tv(SO)(1)
数据输出有效时间
从模式（使能边沿之后）
-
25
ns
tv(MO)(1)
数据输出有效时间
主模式（使能边沿之后）
-
5
ns
从模式（使能边沿之后）
15
-
主模式（使能边沿之后）
2
-
th(SO)(1)
th(MO)(1)
数据输出保持时间
ns
(1) 由综合评估得出，不在生产中测试。
(2) 从模式最大时钟频率不得超过fPCLK/2。
(3) 最大时钟频率与器件和PCB布局高度相关。想要获得更完整详细的解决方案，可以联系邻近的雅特力销售处寻求
技术支持。
(4) 最小值表示驱动输出的最小时间，最大值表示正确获得数据的最大时间。
(5) 最小值表示关闭输出的最小时间，最大值表示把数据线置于高阻态的最大时间。
2022.1.13
第 89 页
版本 2.01
AT32F435/437系列 数据手册
图 40. SPI 时序图 – 从模式和 CPHA = 0
CS input
tc(SCK)
th(CS)
SCK input
tsu(CS)
CPHA=0
CPOL=0
CPHA=0
CPOL=1
tw(SCKH)
tw(SCKL)
tv(SO)
ta(SO)
th(SO)
tdis(SO)
MSB out
MISO output
tsu(SI)
LSB out
th(SI)
MSB in
MOSI input
LSB in
图 41. SPI 时序图 – 从模式和 CPHA = 1
CS input
SCK input
tsu(CS)
CPHA=1
CPOL=0
th(CS)
tc(SCK)
tw(SCKH)
tw(SCKL)
CPHA=1
CPOL=1
th(SO)
tv(SO)
tdis(SO)
ta(SO)
MISO output
LSB out
MSB out
tsu(SI)
MOSI input
th(SI)
MSB in
LSB in
图 42. SPI 时序图 – 主模式
High
SCK output SCK output
CS input
CPHA=1
CPOL=0
CPHA=1
CPOL=1
MISO input
MOSI output
2022.1.13
tc(SCK)
CPHA=0
CPOL=0
CPHA=0
CPOL=1
tsu(MI)
tw(SCKH)
tw(SCKL)
MSB in
th(MI)
MSB out
tv(MO)
第 90 页
LSB in
LSB out
th(MO)
版本 2.01
AT32F435/437系列 数据手册
表 55. I2S 特性
符号
参数
tr(CK)
条件
最小值
最大值
-
8
I2S时钟上升和下降时间 负载电容：C = 50 pF
tf(CK)
tv(WS)(1)
WS有效时间
主模式
3
-
th(WS)(1)
WS保持时间
主模式
2
-
tsu(WS)(1)
WS建立时间
从模式
4
-
th(WS)(1)
WS保持时间
从模式
0
-
主接收器
6.5
-
从接收器
1.5
-
主接收器
0
-
从接收器
0.5
-
tsu(SD_MR)(1)
tsu(SD_SR)(1)
th(SD_MR)(1)(2)
th(SD_SR)
(1)(2)
数据输入建立时间
数据输入保持时间
(1)(2)
数据输出有效时间
从发送器（使能边沿之后）
-
18
th(SD_ST)(1)
tv(SD_ST)
数据输出保持时间
从发送器（使能边沿之后）
11
-
(1)(2)
数据输出有效时间
主发送器（使能边沿之后）
-
3
th(SD_MT)(1)
数据输出保持时间
主发送器（使能边沿之后）
0
-
tv(SD_MT)
单位
ns
(1) 由设计模拟和/或综合评估得出，不在生产中测试。
(2) 依赖于fPCLK。例如，如果fPCLK = 8 MHz，则tPCLK = 1/fPCLK = 125 ns。
图 43. I2S 从模式时序图（Philips 协议）
CK Iutput
t
c(CK)
CPOL=0
CPOL=1
t
w(CKH)
t w(CKL)
t h(WS)
WS input
t
SD
transmit
su(WS)
t
LSB transmit (2)
MSB transmit
t su(SD_SR)
SD receive
(2)
LSB receive
V(SD_ST)
Bitn transmit
t h(SD_ST)
LSB transmit
t h(SD_SR)
MSB receive
Bitn receive
LSB receive
(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。
2022.1.13
第 91 页
版本 2.01
AT32F435/437系列 数据手册
图 44. I2S 主模式时序图（Philips 协议）
t
f(CK)
CK output
t
CPOL=0
t r(CK)
c(CK)
t
w(CKH)
CPOL=1
t
t w(CKL)
v(WS)
t h(WS)
WS output
t
V(SD_MT)
SD
transmit
LSB transmit (2)
MSB transmit
t su(SD_MR)
SD receive
(2)
LSB receive
Bitn transmit
t h(SD_MT)
LSB transmit
th(SD_MR)
MSB receive
Bitn receive
LSB receive
(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。
2022.1.13
第 92 页
版本 2.01
AT32F435/437系列 数据手册
5.3.16 QSPI 接口特性
表 57. QSPI 特性
符号
条件
最小值
典型值
最大值
单位
QSPI时钟频率
-
-
-
96
MHz
QSPI时钟高和低的时间
-
(t(CK) / 2) - 2
-
t(CK) / 2
ns
t(CK) / 2
-
(t(CK) / 2) + 2
ns
ts(IN)
数据输入建立时间
-
2
-
-
ns
th(IN)
数据输入保持时间
-
4.5
-
-
ns
tv(OUT)
数据输出有效时间
-
-
1.5
3
ns
th(OUT)
数据输出保持时间
-
0
-
-
ns
fSCK
1/t(CK)
tw(CKH)
tw(CKL)
参数
图 45. QSPI 时序图
tw(CKH)
t(CK)
tw(CKL)
QSPI_SCK
th(OUT)
tv(OUT)
QSPI_IO
output
ts(IN)
QSPI_IO
input
D0
D2
D1
D0
th(IN)
D1
D2
5.3.17 I2C 接口特性
SDA和SCL GPIO要求的满足有以下限制：SDA和SCL不是”真”开漏的引脚，当配置为开漏输出时，
在引出脚和VDD之间的PMOS管被关闭，但仍然存在。
I2C总线接口支持标准模式（最高100 kHz）、快速模式（最高400 kHz）、和增强快速模式（最高1
MHz）。
2022.1.13
第 93 页
版本 2.01
AT32F435/437系列 数据手册
5.3.18 SDIO 接口特性
图 46. SDIO 高速模式
t
t
tC
tr
f
t W(CKL)
W(CKH)
CK
t OH
t OV
D,CWD
(output)
t ISU
t IH
D,CWD
(input)
图 47. SD 默认模式
CK
t OVD
D,CMD
(output)
t OVD
表 56. SD/MMC 接口特性
符号
条件
最小值
最大值
单位
数据传输模式下的时钟频率
-
0
48
MHz
tW(CKL)
时钟低时间
-
32
-
tW(CKH)
时钟高时间
-
30
-
tr
时钟上升时间
-
-
4
tf
时钟下降时间
-
-
5
fPP
参数
ns
CMD、D输入（参照CK）
tISU
时钟建立时间
-
2
-
tIH
时钟保持时间
-
0
-
ns
在MMC和SD高速模式CMD、D输出（参照CK）
tOV
输出有效时间
-
-
6
tOH
输出保持时间
-
0
-
ns
在SD默认模式CMD、D输出（参照CK）
2022.1.13
tOVD
输出有效默认时间
-
-
7
tOHD
输出保持默认时间
-
0.5
-
第 94 页
ns
版本 2.01
AT32F435/437系列 数据手册
5.3.19 OTGFS 接口特性
表 57. OTGFS 启动时间
符号
参数
tSTARTUP(1) OTGFS收发器启动时间
最大值
单位
1
μs
(1) 由设计保证，不在生产中测试。
表 58. OTGFS 直流特性
符号
输入电平
参数
最小值(1)
-
典型值
最大值(1)
单位
3.0(2)
3.6
V
VDD
OTGFS操作电压
VDI(3)
差分输入灵敏度
I（OTGFS_D+/D-）
0.2
-
VCM(3)
差分共模范围
包含VDI范围
0.8
2.5
VSE(3)
单端接收器阈值
1.3
2.0
VOL
静态输出低电平
1.24 kΩ的RL接至3.6 V(4)
-
0.3
静态输出高电平
kΩ的RL接至VSS(4)
2.8
3.6
输出电平
VOH
-
15
OTGFS_D+内部上拉电
RPU
阻
OTGFS_D+/D-内部下
RPD
(1)
(2)
(3)
(4)
条件
拉电阻
V
V
VIN = VSS
0.97
1.24
1.58
kΩ
VIN = VDD
15
19
25
kΩ
所有的电压测量都是以设备端地线为准。
AT32F435/437系列的正确USB功能可以在2.7 V得到保证，而不是全部的电气特性在2.7~3.0 V电压范围下降级。
由综合评估保证，不在生产中测试。
RL是连接到USB驱动器上的负载。
图 48. OTGFS 时序：数据信号上升和下降时间定义
Crossover
points
Diffierential
data lines
V
CRS
V SS
t
t
f
r
表 59. OTGFS 电气特性
符号
参数
条件
最小值(1)
最大值(1)
单位
tr
上升时间(2)
CL ≤ 50 pF
4
20
ns
tf
下降时间(2)
CL ≤ 50 pF
4
20
ns
trfm
上升下降时间匹配
tr/tf
90
110
%
VCRS
输出信号交叉电压
-
1.3
2.0
V
(1) 由设计保证，不在生产中测试。
(2) 测量数据信号从10%至90%。更多详细信息，参见USB规范第7章（2.0版）。
2022.1.13
第 95 页
版本 2.01
AT32F435/437系列 数据手册
5.3.20 EMAC 接口特性
工作电压
表 60. EMAC 直流特性
符号
VDD
参数
最小值(1)
最大值(1)
单位
3.0
3.6
V
以太网工作电压
(1) 所有的电压测量都是以设备端地线为准。
SMI接口
表 61. EMAC 的 SMI 接口信号动态特性
符号
最小值
典型值
最大值
MDC周期(1.96 MHz，fAHB = 200 MHz)
509
510
511
td(MDIO)
MDIO写数据的有效时间
13.5
14.5
15.5
tsu(MDIO)
读数据的建立时间
35
-
-
th(MDIO)
读数据的保持时间
0
-
-
tMDC
参数
单位
ns
图 49. EMAC 的 SMI 接口时序图
tMDC
EMAC_MDC
td(MDIO)
EMAC_MDIO(O)
tsu(MDIO)
th(MDIO)
EMAC_MDIO(I)
RMII接口
表 62. EMAC 的 RMII 接口信号动态特性
符号
2022.1.13
参数
最小值
典型值
最大值
tsu(RXD)
接收数据建立时间
4
-
-
tih(RXD)
接收数据保持时间
2
-
-
tsu(DV)
载波建立时间
4
-
-
tih(DV)
载波保持时间
2
-
-
td(TXEN)
传输使能有效延迟
8
10
16
td(TXD)
传输数据有效延迟
7
10
16
第 96 页
单位
ns
版本 2.01
AT32F435/437系列 数据手册
图 50. EMAC 的 RMII 接口时序图
RMII_REF_CLK
td(TXEN)
td(TXD)
RMII_TX_EN
RMII_TXD[1:0]
tsu(RXD)
tsu(CRS)
tih(RXD)
tih(CRS)
RMII_RXD[1:0]
RMII_CRS_DV
MII接口
表 63. EMAC 的 MII 接口信号动态特性
符号
参数
最小值
典型值
最大值
tsu(RXD)
接收数据建立时间
10
-
-
tih(RXD)
接收数据保持时间
10
-
-
tsu(DV)
数据有效建立时间
10
-
-
tih(DV)
数据有效保持时间
10
-
-
tsu(ER)
错误建立时间
10
-
-
tih(ER)
错误保持时间
10
-
-
td(TXEN)
传输使能有效延迟
14
16
18
td(TXD)
传输数据有效延迟
13
16
20
单位
ns
图 51. EMAC 的 MII 接口时序图
MII_RX_CLK
tsu(RXD)
tsu(ER)
tsu(DV)
tih(RXD)
tih(ER)
tih(DV)
MII_RXD[3:0]
MII_RX_DV
MII_RX_ER
MII_TX_CLK
td(TXEN)
td(TXD)
MII_TX_EN
MII_TXD[3:0]
2022.1.13
第 97 页
版本 2.01
AT32F435/437系列 数据手册
5.3.21 DVP 接口特性
DVP_PCLK 极性：下降沿；DVP_HSYNC 和 DVP_VSYNC 极性：高电平。
表 57. DVP 特性
符号
最小值
最大值
单位
-
54
MHz
象素时钟输入占空比
30
70
%
tsu(DVP_DATA)
数据输入建立时间
1
-
ns
th(DVP_DATA)
数据输入保持时间
3.5
-
ns
HSYNC/VSYNC输入建立时间
2
-
ns
HSYNC/VSYNC输入保持时间
0
-
ns
fDVP_PCLK
DutyDVP_PCLK
tsu(DVP_HSYNC)
tsu(DVP_VSYNC)
th(DVP_HSYNC)
th(DVP_VSYNC)
参数
象素时钟输入频率
图 52. DVP 时序图
1/fDVP_PCLK
DVP_PCLK
tsu(DVP_HSYNC)
th(DVP_HSYNC)
tsu(DVP_VSYNC)
th(DVP_VSYNC)
DVP_HSYNC
DVP_VSYNC
th(DVP_DATA)
tsu(DVP_DATA)
DVP_D[13:0]
2022.1.13
第 98 页
版本 2.01
AT32F435/437系列 数据手册
5.3.22 12 位 ADC 特性
除非特别说明，下表的参数是使用符合表15的条件的环境温度，fPCLK2频率和VDDA供电电压测量得
到。
注：
建议在每次上电时执行一次校准。
表 64. ADC 特性
符号
参数
条件
最小值
典型值
最大值
单位
VDDA
供电电压
-
2.6
-
3.6
V
VREF+
正参考电压(3)
-
2.0
-
VDDA
V
-
1000(1)
1250
μA
-
140(1)
180
μA
VREF+ ≥ 2.6 V
0.6
-
80
VREF+ < 2.6 V
0.6
-
30
0.04
-
5.33
0.047
-
6.15
IDDA
IVREF+
fADC
在VDDA输入脚上的电流
在VREF+输入脚上的电流(3)
ADC时钟频率
-
MHz
分辨率12位，
快速通道
分辨率10位，
fS(2)
采样速率
快速通道
MSPS
分辨率8位，
快速通道
0.055
-
7.27
0.067
-
8.88
-
-
1.65
MHz
-
-
17
1/fADC
-
VREF+
V
分辨率6位，
快速通道
fTRIG(2)
-
RAIN(2)
外部输入阻抗
-
CADC(2)
内部采样和保持电容
-
tCAL(2)
校准时间
tlat(2)
抢占触发转换时延
tlatr(2)
普通触发转换时延
tS(2)
采样时间
tSTAB(2)
上电时间
tCONV(2)
2022.1.13
fADC = 80 MHz
转换电压范围(3)
VAIN
(1)
(2)
(3)
(4)
外部触发频率
0（VSSA / VREF连接到地）
参见表65
-
fADC = 80 MHz
fADC = 80 MHz
间）
1/fADC
ns
-
-
1/fADC
-
-
71.4
μs
-
-
2(4)
1/fADC
0.031
-
8.006
μs
2.5
-
640.5
1/fADC
-
分辨率12位
205
3(4)
-
分辨率12位
μs
107
fADC = 80 MHz
fADC = 80 MHz，
pF
-
-
总转换时间（包括采样时
-
2.56
-
-
fADC = 80 MHz
10
Ω
150
0.188
1/fADC
-
8.163
15 ~ 653（采样tS + 逐步逼近12.5）
μs
1/fADC
由综合评估保证，不在生产中测试。
由设计保证，不在生产中测试。
依据不同的封装，VREF+可能在内部连接到VDDA。
对于外部触发，必须在表64列出的时延中加上一个延迟1/fPCLK2。
第 99 页
版本 2.01
AT32F435/437系列 数据手册
表65决定最大的外部阻抗，使得误差可以小于1 LSB。（分辨率12位）
表 65. fADC = 80 MHz 时的最大 RAIN
最大RAIN（Ω）(1)
TS（周期）
tS（μs）
快速通道
慢速通道
-
2.5
0.031
30
6.5
0.081
200
50
12.5
0.156
400
350
24.5
0.306
800
700
47.5
0.594
1700
1500
92.5
1.156
3000
2600
247.5
3.094
9000
8500
640.5
8.006
20000
19000
(1) 由设计保证。
表 66. ADC 精度(1)
符号
参数
ET
综合误差
EO
偏移误差
EG
增益误差
ED
微分线性误差
EL
积分线性误差
ET
综合误差
EO
偏移误差
EG
增益误差
ED
微分线性误差
EL
积分线性误差
测试条件
典型值(2)
最大值(2)
±1.5
±3
±0.5
±1.5
±0.5
±1.5
±1
+1.5/-1
±1.5
±3
±2
±4.5
±0.5
±3
+1.5
+4/-2
±1
+2/-1
±1.5
±3.5
fADC = 80 MHz，RAIN < 20 kΩ，
VDDA = 3.0~3.6 V，TA = 25 °C，
VREF+ = VDDA，
测量是在 ADC 校准之后进行的
fADC = 15 ~ 80 MHz，RAIN < 20 kΩ，
VDDA = 2.6~3.6 V，
VREF+ = 2.0~3.6 V，
测量是在 ADC 校准之后进行的
单位
LSB
LSB
(1) ADC的直流精度数值是在经过内部校准后测量的。
(2) 由综合评估保证，不在生产中测试。
图 53. ADC 精度特性
VREF+
[1LSB IDEAL=——
4096
4095
4094
VDDA
(or——depending
on package) ]
4096
(1)实际ADC转换曲线的例子
EG
(2)理想转换曲线
(3)实际转换终点连线
4093
（2）
（3）
ET
7
ET
综合误差：实际转换曲线与理想转
换曲线间的最大偏离
EO
偏移误差：实际转换曲线上的第一
次跃迁与理想转换曲线上的第一次
跃迁之差
（1）
6
5
EL
EO
4
次跃迁之差
ED 微分线性误差：实际转换曲线上步
距与理想步距(1LSB)之差
ED
3
增益误差：实际转换曲线上的最后
EG 一次跃迁与理想转换曲线上最后一
2
0
VSSA
2022.1.13
EL
1LSBIDEAL
1
1
2
3 456
7
积分线性误差：实际转换曲线与终
点连线间的最大偏离
4093 4094 4095 4096
VDDA
第 100 页
版本 2.01
AT32F435/437系列 数据手册
图 54. 使用 ADC 典型的连接图
V DD
R (1)
AIN
Sample and hold ADC
coverter
R ADC
12-bit
coverter
VT
0.6V
ADCx_INx
VT
0.6V
VAIN
Cparasitic
IL
C ADC(1)
(1) 有关RAIN和CADC的数值，参见表64。
(2) Cparasitic表示PCB（与焊接和PCB布局质量相关）与焊盘上的寄生电容（大约7 pF）。较大的Cparasitic数值将降低
转换的精度，解决的办法是减小fADC。
PCB设计建议
依据VREF+是否与VDDA相连，电源的去藕必须按照 图55或 图56连接。图中的100 nF电容必须是瓷介
电容（好的质量），它们应该尽可能地靠近MCU芯片。
若在使能HEXT并且使用ADC3_IN4~8或ADC123_IN10~13任一通道的条件下，请遵照以下PCB设
计建议以隔绝HEXT高频振荡对其邻近ADC输入信号之干扰。
ADC_IN信号与HEXT信号使用不同PCB层走线
ADC_IN信号走线避免与HEXT信号走线平行
图 55. 供电电源和参考电源去耦线路（VREF+未与 VDDA 相连）
(1)
V
REF+
VDDA
1 µ F // 100nF
1 µ F // 100nF
(1)
VSSA/VREF-
(1) VREF+输入只出现在100脚以上封装。
图 56. 供电电源和参考电源去耦线路（VREF+与 VDDA 相连）
V REF+ /V DDA (1)
1 µF // 100nF
V REF- /VSSA(1)
(1) VREF+输入只出现在100脚以上封装。
2022.1.13
第 101 页
版本 2.01
AT32F435/437系列 数据手册
5.3.23 内部参照电压（VINTRV）特性
表 67. 内置参照电压特性
符号
参数
VINTRV
TCoeff
(1)
TS_VINTRV
条件
最小值
典型值
最大值
单位
内部参照电压
-
1.16
1.20
1.24
V
温度系数
-
-
50
100
ppm/°C
当读出内部参照电压时，ADC的采样时间
-
5
-
-
μs
最小值
典型值
最大值
单位
TA = -40 ~ +85 °C
-
±1
±2
TA = -40 ~ +105 °C
-
-
±3
-
-4.00
-4.13
-4.25
mV/ºC
在25 ºC时的电压
-
1.21
1.27
1.34
V
建立时间
-
-
-
100
μs
当读取温度时，ADC采样时间
-
5
-
-
μs
(1) 由设计保证，不在生产中测试。
5.3.24 温度传感器（VTS）特性
表 68. 温度传感器特性
符号
参数
条件
VTS相对于温度的线性度
TL(1)
Avg_Slope(1)(2) 平均斜率
V25
(1)(2)
tSTART
(3)
TS_temp
(3)
ºC
(1) 由综合评估保证，不在生产中测试。
(2) 温度传感器输出电压随温度线性变化，由于生产过程的变化，温度变化曲线的偏移在不同芯片上会有不同（最多
相差50°C）。内部温度传感器更适合于检测温度的变化，而不是测量绝对的温度。如果需要测量精确的温度，应
该使用一个外置的温度传感器。
(3) 由设计保证，不在生产中测试。
利用下列公式得出温度：
温度(°C) = {(V25 – VTS) / Avg_Slope} + 25
这里：
V25 = VTS在25 °C时的数值
Avg_Slope ＝ 温度与VTS曲线的平均斜率（单位为mV/°C）
2022.1.13
第 102 页
版本 2.01
AT32F435/437系列 数据手册
图 57. VTS 对温度理想曲线图
5.3.25 VBAT 电池电压监控特性
表 69. VBAT 监控特性
符号
RVBATM(1)
Q
QET
(1)
TS_VBATM(2)
参数
最小值
典型值
最大值
单位
VBAT监控分压电阻值
-
45
-
kΩ
VBAT监控分压系数
-
4
-
-
Q的综合误差
-1
-
+1
%
当读取VBAT监控电压时，ADC采样时间
5
-
-
μs
(1) 由综合评估保证，不在生产中测试。
(2) 由设计保证，不在生产中测试。
2022.1.13
第 103 页
版本 2.01
AT32F435/437系列 数据手册
5.3.26 12 位 DAC 特性
表 70. DAC 特性
符号
条件
最小值
典型值
最大值
单位
模拟供电电压
-
2.6
-
3.6
V
参考电压
-
2.0
-
3.6
V
VSSA
地线
-
0
-
0
V
RO(2)
缓冲器关闭时的输出阻抗
-
-
13.2
16
kΩ
-
-
50
pF
缓冲器打开时低端的 DAC_OUT 电压
0.15
-
-
V
缓冲器打开时高端的 DAC_OUT 电压
-
-
缓冲器关闭时低端的DAC_OUT电压
-
0.5
缓冲器关闭时高端的DAC_OUT电压
-
-
-
460
625
μA
-
270
310
μA
-
±0.4
±0.8
LSB
-
±1
±3
LSB
偏移误差（代码0x800时测量的数值与理
-
10
15
mV
VDDA
VREF+(3)
CLOAD(1)
DAC_OUT(1)
参数
负载电容（缓冲器打开时）
IDDA
在静止模式DAC直流消耗
IVREF+(3)
在静止模式DAC直流消耗
DNL(2)
非线性失真
无负载，当VREF+
= 3.6 V时
无负载，当VREF+
= 3.6 V时
VREF+ 0.15
5
VREF+ 2 mV
V
mV
V
非线性积累（在代码i时测量的数值与代
INL(2)
码DAC_OUT大和代码DAC_OUT小之间
的连线间的偏差）
偏移误差(2)
想数值VREF+/2之间的偏差）
-
10
25
LSB
增益误差(2)
增益误差
-
0.1
0.25
%
tSETTLING
设置时间
CLOAD ≤ 50 pF
-
1
4
μs
CLOAD ≤ 50 pF
-
-
1
MSPS
CLOAD ≤ 50 pF
-
1.2
4
μs
更新速率
当输入代码为较小变化时（从数值 i 变到
i+1 LSB）
，得到正确 DAC_OUT 的频率
从关闭状态唤醒的时间（设置 DAC 控制
tWAKEUP
寄存器中的 EN 位）
(1) 由设计保证，不在生产中测试。
(2) 由综合评估保证，不在生产中测试。
(3) 依据不同的封装，VREF+可能在内部连接到VDDA。
2022.1.13
第 104 页
版本 2.01
AT32F435/437系列 数据手册
6
封装数据
6.1
LQFP144 封装
图 58. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装图
2022.1.13
第 105 页
版本 2.01
AT32F435/437系列 数据手册
表 71. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装机械数据
毫米
标号
最小值
典型值
最大值
A
-
-
1.60
A1
0.05
-
0.15
A2
1.35
1.40
1.45
A3
0.59
0.64
0.69
b
0.18
-
0.26
b1
0.17
0.20
0.23
c
0.13
-
0.17
c1
0.12
0.13
0.14
D
21.80
22.00
22.20
D1
19.90
20.00
20.10
E
21.80
22.00
22.20
E1
19.90
20.00
20.10
e
L
0.50 BSC.
0.45
0.60
L1
θ
2022.1.13
0.75
1.00 REF.
0°
3.5°
第 106 页
7°
版本 2.01
AT32F435/437系列 数据手册
6.2
LQFP100 封装
图 59. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装图
2022.1.13
第 107 页
版本 2.01
AT32F435/437系列 数据手册
表 72. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装机械数据
毫米
标号
最小值
典型值
最大值
A
-
-
1.60
A1
0.05
-
0.15
A2
1.35
1.40
1.45
b
0.17
0.20
0.26
c
0.10
0.127
0.20
D
16.00 BSC.
D1
14.00 BSC.
E
16.00 BSC.
E1
14.00 BSC.
E
0.50 BSC.
L
0.45
0.60
L1
2022.1.13
0.75
1.00 REF.
第 108 页
版本 2.01
AT32F435/437系列 数据手册
6.3
LQFP64 封装
图 60. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装图
2022.1.13
第 109 页
版本 2.01
AT32F435/437系列 数据手册
表 73. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装机械数据
毫米
标号
最小值
典型值
最大值
A
-
-
1.60
A1
0.05
-
0.15
A2
1.35
1.40
1.45
b
0.17
0.20
0.27
c
0.09
-
0.20
D
11.75
12.00
12.25
D1
9.90
10.00
10.10
E
11.75
12.00
12.25
E1
9.90
10.00
10.10
e
0.50 BSC.
Θ
3.5° REF.
L
2022.1.13
0.45
0.60
L1
1.00 REF.
ccc
0.08
第 110 页
0.75
版本 2.01
AT32F435/437系列 数据手册
6.4
LQFP48 封装
图 61. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装图
2022.1.13
第 111 页
版本 2.01
AT32F435/437系列 数据手册
表 74. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装机械数据
毫米
标号
最小值
典型值
最大值
A
-
-
1.60
A1
0.05
-
0.15
A2
1.35
1.40
1.45
b
0.17
0.22
0.27
c
0.09
-
0.20
D
8.80
9.00
9.20
D1
6.90
7.00
7.10
E
8.80
9.00
9.20
E1
6.90
7.00
7.10
e
0.50 BSC.
Θ
0°
3.5°
7°
L
0.45
0.60
0.75
L1
2022.1.13
1.00 REF.
第 112 页
版本 2.01
AT32F435/437系列 数据手册
6.5
QFN48 封装
图 62. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装图
2022.1.13
第 113 页
版本 2.01
AT32F435/437系列 数据手册
表 75. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装机械数据
毫米
标号
最小值
典型值
最大值
A
0.80
0.85
0.90
A1
0.00
0.02
0.05
A3
0.203 REF.
b
0.15
0.20
0.25
D
5.90
6.00
6.10
D2
3.07
3.17
3.27
E
5.90
6.00
6.10
E2
3.07
3.17
3.27
e
6.6
0.40 BSC.
K
0.20
-
-
L
0.35
0.40
0.45
封装丝印
所有雅特力芯片根据不同封装大小可能有下列类型丝印，丝印显示内容图示如下：
图 63. 丝印示意图
2022.1.13
第 114 页
版本 2.01
AT32F435/437系列 数据手册
6.7
热特性
表 76. 封装的热特性
符号
ΘJA
2022.1.13
参数
数值
结到环境的热阻抗—LQFP144 – 20 x 20 mm/0.5 mm 间距
49.7
结到环境的热阻抗—LQFP100 – 14 x 14 mm/0.5 mm 间距
63.2
结到环境的热阻抗—LQFP64 – 10 x 10 mm/0.5 mm 间距
64.4
结到环境的热阻抗—LQFP48 – 7 x 7 mm/0.5 mm 间距
62.5
结到环境的热阻抗—QFN48 – 6 x 6 mm/0.4 mm 间距
32.0
第 115 页
单位
°C/W
版本 2.01
AT32F435/437系列 数据手册
7
型号说明
表 77. AT32F435/437 系列型号说明
例如：
AT32 F
4
3
7
Z
M
T
7
产品系列
AT32 = 基于ARM® 的32位微控制器
产品类型
F = 通用类型
内核
4 = Cortex® -M4
产品子系列
3 = 高性能系列
产品应用别
7 = 以太网EMAC系列
5 = OTGFS系列
引脚数目
Z = 144脚
V = 100脚
R = 64脚
C = 48脚
内部闪存存储器容量
M = 4 M字节的内部闪存存储器
G = 1 M字节的内部闪存存储器
C = 256 K字节的内部闪存存储器
封装
T = LQFP
U = QFN
温度范围
7 = -40 °C至+105 °C
关于更多的选项列表（速度、封装等）和其他相关信息，请与您本地的雅特力销售处联络。
2022.1.13
第 116 页
版本 2.01
AT32F435/437系列 数据手册
8
文档版本历史
表 78. 文档版本历史
2022.1.13
日期
版本
2021.10.27
2.00
2022.1.13
2.01
变更
最初版本
1. 更新图62
2. 修正表16内容
第 117 页
版本 2.01
AT32F435/437系列 数据手册
重要通知 - 请仔细阅读
买方自行负责对本文所述雅特力产品和服务的选择和使用，雅特力概不承担与选择或使用本文所述雅特力产品和服务相关的任何责任。
无论之前是否有过任何形式的表示，本文档不以任何方式对任何知识产权进行任何明示或默示的授权或许可。如果本文档任何部分涉及任何
第三方产品或服务，不应被视为雅特力授权使用此类第三方产品或服务，或许可其中的任何知识产权，或者被视为涉及以任何方式使用任何
此类第三方产品或服务或其中任何知识产权的保证。
除非在雅特力的销售条款中另有说明，否则，雅特力对雅特力产品的使用和/或销售不做任何明示或默示的保证，包括但不限于有关适销性、
适合特定用途（及其依据任何司法管辖区的法律的对应情况），或侵犯任何专利、版权或其他知识产权的默示保证。
雅特力产品并非设计或专门用于下列用途的产品：
（A）对安全性有特别要求的应用，如：生命支持、主动植入设备或对产品功能安全有要求
的系统；
（B）航空应用；
（C）汽车应用或汽车环境；
（D）航天应用或航天环境，且/或（E）武器。因雅特力产品不是为前述应用设计的，而
采购商擅自将其用于前述应用，即使采购商向雅特力发出了书面通知，风险由购买者单独承担，并且独力负责在此类相关使用中满足所有法
律和法规要求。
经销的雅特力产品如有不同于本文档中提出的声明和/或技术特点的规定，将立即导致雅特力针对本文所述雅特力产品或服务授予的任何保证
失效，并且不应以任何形式造成或扩大雅特力的任何责任。
© 2022 雅特力科技 保留所有权利
2022.1.13
第 118 页
版本 2.01
很抱歉，暂时无法提供与“AT32F435VGT7”相匹配的价格&库存，您可以联系我们找货
免费人工找货
工商网监
湘ICP备2023018690号
