CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
CA-IS3052 隔离式 CAN 收发器
1
产品特性
•
•
•
•
•
•
•
符合 ISO11898-2 标准
高达 5000VRMS 隔离耐压
逻辑侧 I/O 电压范围支持 2.5V ~ 5 V
信号传输速率高达 1 Mbps
高共模瞬态抗扰度：100 kV/μs (典型值)
–40 V 至 40 V 的总线故障保护
低环路延时：
– 150 ns（典型值）
– 210 ns（最大值）
驱动器（TXD）主动态超时功能
热关断保护
总线最多可支持 110 个节点
无电节点不干扰总线
温度范围：–40°C 至 125°C
安全和法规认证（申请中）
：
61010-1 的 VDE 认证
– 符合 UL 1577 认证， 1 分钟 5 kVRMS
– 符合 IEC 60950-1、 IEC 61010-1 和 IEC 60601-1 认
证
– 符合 EN/UL/CSA 60950-1 审批的 TUV 5kVRMS 增强
绝缘
– 符合 GB4843.1-2011 的 CQC 增强绝缘
•
•
•
•
•
•
用片上二氧化硅（SiO2）电容作为隔离层，在 CAN 协议
控制器和物理层总线之间创建一个完全隔离的接口，与
隔离电源一起使用，可隔绝噪声和干扰并防止损坏敏感
电路。
CA-IS3052 可为 CAN 协议控制器和物理层总线分别提供
差分接收和差分发射能力，信号传输速率最高可达 1
Mbps。该器件具有限流、过压和接地损耗保护（–40 V
至 40 V）以及热关断功能，可防止输出短路，共模电
压范围为–12 V 至 12 V。
CA-IS3052 额定温度范围为–40°C 至 125°C，提供宽体
SOIC8 和 宽体 SOIC16 封装。
器件信息
器件型号
封装
封装尺寸（标称值）
SOIC8-WB(G)
5.85 mm × 7.50 mm
SOIC16-WB(W)
10.30 mm × 7.50 mm
CA-IS3052
简化功能框图
VCCB
VCCA
CANH
2
应用
•
•
•
•
•
•
•
CAN 数据总线
工业现场网络
楼宇和温室环境控制自动化
安防系统
运输
医疗
电信
3
概述
Isolation Barrier
RXD
TXD
GNDA
Logic Side
CANL
Bus Side
GNDB
CA-IS3052 是一款隔离式控制区域网络（CAN）物理层
收发器，符合 ISO11898-2 标准的技术规范。此器件采
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
1
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
4
订购指南
表 4-1 有效订购零件编号
2
型号
VCC1（V）
VCC2（V）
传输速度
（Kbps）
额定耐压(V)
封装
CA-IS3052G
2.5~5.5
4.5~5.5
1000
5000
SOIC8-WB
CA-IS3052GE
2.5~5.5
4.5~5.5
1000
2500
SOIC8-WB
CA-IS3052W
2.5~5.5
4.5~5.5
1000
5000
SOIC16-WB
CA-IS3052WE
2.5~5.5
4.5~5.5
1000
2500
SOIC16-WB
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
目录
1
2
3
4
5
6
产品特性 ............................................................1
应用 ...................................................................1
概述 ...................................................................1
订购指南 ............................................................2
引脚配置和功能描述 .........................................4
产品规格 ............................................................5
绝对最大额定值 .................................................5
ESD 额定值 .........................................................5
建议工作条件.....................................................5
热量特性.............................................................5
隔离特性.............................................................6
6.5.1
6.5.2
隔离特性-5kVRMS 等级 .......................................6
隔离特性-2.5kVRMS 等级 ....................................7
相关安全认证.....................................................8
电气特性.............................................................9
时序特性：器件 ...............................................10
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
时序特性：驱动器和接收器 .......................... 10
7
8
测试电路 .......................................................... 11
功能描述 .......................................................... 15
概述 .................................................................. 15
CAN 总线状态 .................................................. 15
保护功能 .......................................................... 15
8.3.1
8.3.2
8.3.3
8.3.4
信号隔离 ......................................................... 15
主动态超时功能.............................................. 15
热关断保护 ..................................................... 15
限流保护 ......................................................... 16
器件功能真值表 .............................................. 16
9 应用信息 .......................................................... 17
10 封装信息 .......................................................... 19
SOIC8 宽体外形尺寸 ....................................... 19
SOIC16 宽体外形尺寸 ..................................... 20
TAPE AND REEL INFORMATIO ................................... 21
3
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
5
引脚配置和功能描述
VCC1
1
16
GND1
2
15
VCC2
GND2
TXD
3
14
NC
13
CANH
12
CANL
CA-IS3052
SOIC16-WB
Top View
(Not to Scale)
NC
4
RXD
5
NC
6
11
VCC2
NC
7
10
GND2
GND1
8
9
GND2
VCC1
1
8
VCC2
7
CANH
6
CANL
5
GND2
TXD
2
RXD
3
GND1
4
CA-IS3052
SOIC8-WB
Top View
(Not to Scale)
图 5-1 引脚配置
表 5-1 引脚功能描述
引脚名称
VCC1
GND1
TXD
NC
RXD
NC
NC
GND1
GND2
GND2
VCC2
CANL
CANH
NC
GND2
VCC2
4
引脚编号
SOIC16
SOIC8
1
1
2
–
3
2
4
–
5
–3
6
–
7
–
8
4
9
5
10
–
11
–
12
6
13
7
14
–
15
–
16
8
类型
电源
地
输入
无
输出
无
无
地
地
地
电源
输入 / 输出
输入 / 输出
无
地
电源
描述
逻辑侧电源输入
地，逻辑侧
驱动器输入数据
不连接，请勿连接该引脚
接收器输出数据
不连接，请勿连接该引脚
不连接，请勿连接该引脚
地，逻辑侧
地，总线侧
地，总线侧
总线侧电源输入
低电平 CAN 电压输入 / 输出
高电平 CAN 电压输入 / 输出
不连接，请勿连接该引脚
地，总线侧
总线侧电源输入
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
6
产品规格
绝对最大额定值 1
参数
电源电压 2
逻辑侧输入电压（TXD）
总线侧电压（CANH，CANL）
接收器输出电流
结温
存储温度范围
VCC1 或 VCC2
VI
VCANH 或 VCANL
IO
TJ
TSTG
备注：
1.
2.
3.
最小值
–0.5
–0.5
–40
–15
–65
最大值
6.0
VCC1 + 0.53
40
15
150
150
单位
V
V
V
mA
°C
°C
等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规
范操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。
所有输入 / 输出逻辑电压相对于逻辑侧地 GND1 测量，差分总线电压相对于总线侧地 GND2 测量。
最大电压不得超过 6 V。
ESD 额定值
数值
±4000
±1500
人体模型 （HBM）， 根据 ANSI/ESDA/JEDEC JS-001，所有引脚 1
器件充电模型（CDM），根据 JEDEC specification JESD22-C101，所有引脚 2
VESD 静电放电
单位
V
备注：
1.
2.
JEDEC 文件 JEP155 规定 500V HBM 可通过标准 ESD 控制过程实现安全制造。
JEDEC 文件 JEP157 规定 250V CDM 允许使用标准 ESD 控制过程进行安全制造。
建议工作条件
VCC1
VCC2
VI 或 VIC
VIH
VIL
VID
IOH
IOL
TA
TJ
PD
PD1
PD2
TJ(shutdown)
备注：
1.
参数
逻辑侧电源电压
总线侧电源电压
总线引脚电压（单端或共模）
输入高电压
驱动器（TXD）
输入低电压
驱动器（TXD）
差分输入电压
驱动器（Driver）
输出高电平电流
接收器（Receiver）
驱动器（Driver）
输出低电平电流
接收器（Receiver）
环境温度
结温
总功耗
VCC1 = 5.5V，VCC2 = 5.25V，TA = 125°C，
RL = 60Ω，TXD 输入信号是 500 kHz 的方
逻辑侧功耗
波（50%占空比）
总线侧功耗
热关断温度 1
最小值
3
4.5
–12
2
–0.3
–7
–70
–2
典型值
3.3
5
最大值
5.5
5.5
12
VCC1 + 0.3
0.8
7
单位
V
V
V
V
V
V
mA
–40
–40
155
165
70
2.5
125
150
200
25
175
180
mA
°C
°C
mW
mW
mW
°C
超出热关断温度操作可能会影响器件的可靠性。
热量特性
RθJA
RθJC(top)
RθJB
ψJT
ψJB
RθJC(bottom)
热量表
芯片结到环境的热阻
芯片结到壳（顶部）的热阻
芯片结到板的热阻
芯片结到顶部的特征参数
芯片结到板的特征参数
芯片结到壳（底部）的热阻
SOIC8-WB
SOIC16-WB
110.1
51.7
66.4
16.0
64.5
n/a
86.5
49.6
49.7
32.3
49.2
n/a
单位
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
1.
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
5
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
隔离特性
6.5.1 隔离特性: 5 kVRMS 等级
参数
IEC 60664-1
CLR
外部气隙（间隙）1
CPG
外部爬电距离 1
DTI
隔离距离
CTI
相对漏电指数
材料组
IEC 60664-1 过压类别
DIN V VDE V 0884-10 (VDE V 0884-10):2006-122
VIORM
最大重复峰值隔离电压
VIOTM
最大瞬态隔离电压
qpd
表征电荷 3
CIO
栅电容, 输入到输出 4
RIO
绝缘电阻 4
测试条件
数值
单位
8
8
14
> 600
I
I-IV
I-IV
I-III
mm
mm
μm
V
交流电压（双极）
VTEST = VIOTM,
t = 60 秒（认证）；
VTEST = 1.2 × VIOTM，
t = 1 秒（100%经生产测试）
方法 b1，常规测试 （100%经生产测试）和前期预处理
（抽样测试）
Vini = 1.2 × VIOTM， tini = 1 秒
Vpd(m) = 1.875 × VIORM，tm = 1 秒
1414
VPK
7070
VPK
≤5
pC
VIO = 0.4 × sin (2πft) ，f = 1MHz
VIO = 500 V，TA = 25°C
VIO = 500 V，100°C ≤ TA ≤ 125°C
VIO = 500 V at TS = 150°C
2
> 1012
> 1011
> 109
2
pF
5000
VRMS
测量输入端至输出端，隔空最短距离
测量输入端至输出端，沿壳体最短距离
最小内部间隙 （内部距离）
DIN EN 60112 (VDE 0303-11); IEC 60112
依据 IEC 60664-1
额定市电电压≤ 300 VRMS
额定市电电压≤ 400 VRMS
额定市电电压 ≤ 600 VRMS
污染度
Ω
UL 1577
VISO
最大隔离电压
VTEST = VISO，t = 60 秒（认证）；
VTEST = 1.2 × VISO，t = 1 秒（100%经生产测试）
备注：
1.
根据应用的特定设备隔离标准应用爬电距离和间隙要求。 注意保持电路板设计的爬电距离和间隙距离，以确保印刷电路板上隔离
器的安装焊盘不会缩短该距离。 在某些情况下印刷电路板上的爬电距离和间隙变得相等。 诸如在印刷电路板上插入凹槽的技术
用于帮助增加这些规格。
2.
此隔离器适合安全限制数据范围内的基本电气隔离，必须通过适当的保护电路确保符合安全额定值。
3.
表征电荷是由局部放电引起的放电电荷(pd)。
4.
栅两侧的所有引脚连接在一起，形成双端子器件。
6
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
6.5.2 隔离特性: 2.5 kVRMS 等级
参数
IEC 60664-1
CLR
外部气隙（间隙）1
CPG
外部爬电距离 1
DTI
隔离距离
CTI
相对漏电指数
材料组
IEC 60664-1 过压类别
DIN V VDE V 0884-10 (VDE V 0884-10):2006-122
VIORM
最大重复峰值隔离电压
VIOTM
最大瞬态隔离电压
qpd
表征电荷 3
CIO
栅电容, 输入到输出 4
RIO
绝缘电阻 4
测试条件
测量输入端至输出端，隔空最短距离
测量输入端至输出端，沿壳体最短距离
最小内部间隙 （内部距离）
DIN EN 60112 (VDE 0303-11); IEC 60112
依据 IEC 60664-1
额定市电电压≤ 300 VRMS
额定市电电压≤ 400 VRMS
额定市电电压 ≤ 600 VRMS
交流电压（双极）
VTEST = VIOTM,
t = 60 秒（认证）；
VTEST = 1.2 × VIOTM，
t = 1 秒（100%经生产测试）
方法 b1，常规测试 （100%经生产测试）和前期预处理
（抽样测试）
Vini = 1.2 × VIOTM， tini = 1 秒
Vpd(m) = 1.875 × VIORM，tm = 1 秒
VIO = 0.4 × sin (2πft) ，f = 1MHz
VIO = 500 V，TA = 25°C
VIO = 500 V，100°C ≤ TA ≤ 125°C
VIO = 500 V at TS = 150°C
污染度
数值
单位
8
8
14
> 600
I
I-IV
I-IV
I-III
mm
mm
μm
V
707
VPK
3535
VPK
≤5
pC
2
> 1012
> 1011
> 109
2
pF
2500
VRMS
Ω
UL 1577
VISO
最大隔离电压
VTEST = VISO，t = 60 秒（认证）；
VTEST = 1.2 × VISO，t = 1 秒（100%经生产测试）
备注：
1.
根据应用的特定设备隔离标准应用爬电距离和间隙要求。 注意保持电路板设计的爬电距离和间隙距离，以确保印刷电路板上隔离
器的安装焊盘不会缩短该距离。 在某些情况下印刷电路板上的爬电距离和间隙变得相等。 诸如在印刷电路板上插入凹槽的技术
用于帮助增加这些规格。
2.
此隔离器适合安全限制数据范围内的基本电气隔离，必须通过适当的保护电路确保符合安全额定值。
3.
表征电荷是由局部放电引起的放电电荷(pd)。
4.
栅两侧的所有引脚连接在一起，形成双端子器件。
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
7
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
相关安全认证
VDE(申请中)
根据 DIN V VDE V 088411:2017-01 认证
8
CSA(申请中)
根 据 IEC60950-1, IEC
62368-1 和 IEC 60601-1 认
证
UL(申请中)
UL1577 器件认证程序认证
CQC(申请中)
根据 GB4843.1-2011 认证
TUV(申请中)
根据 EN61010-1:2010 (3rd
Ed)和 EN 609501:2006/A2:2013 认证
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
电气特性
除非另有说明，所有电压均参照其各自的地，3 V ≤ VCC1 ≤ 5.5 V，4.5 V ≤ VCC2 ≤ 5.5 V。所有最小 / 最大值规格适用于整个建议工作范围。除非另有说
明，所有典型规格在 TA = 25°C、VCC1 = VCC2 = 5 V 情况下测得。
参数
测试条件
最小值
典型值
最大值
1.8
2.3
52
8
2.8
3.6
73
12
3.4
4.5
1.5
3
3
3
12
0.05
3
单位
供电电流
ICC1
逻辑侧供电电流
ICC2
总线侧供电电流
VI = 0 V 或者 VCC1，VCC1 = 3.3 V
VI = 0 V 或者 VCC1，VCC1 = 5 V
VI = 0 V，RL = 60 Ω
VI = VCC1
主动态
被动态
mA
mA
驱动器
VO(D)
总线输出电压（主动态）
VO(R)
总线输出电压（被动态）
VOD(D)
差分输出电压（主动态）
VOD(R)
差分输出电压（被动态）
VOC(D)
VOC(pp)
IIH
IIL
共模输出电压（主动态）
共模输出电压峰峰值
高电平输入电流，TXD 输入
低电平输入电流，TXD 输入
IOS(SS)
CANH
CANL
短路稳态输出电流
CMTI 共模瞬态抗扰度
接收器
VIT+
正向输入阈值电压
VIT负向输入阈值电压
VHYS
输入电压迟滞窗口
VOH
输出高电压，VCC1 = 5 V
VOH
输出高电压，VCC1 = 3.3 V
VOL
输出低电压
CI
CANH、CANL 对地输入电容
CID
RIN
RID
RI(m)
CMTI
输入差分电容
CANH、CANL 输入电阻
差分输入电阻
输入电阻匹配(1 – [RIN(CANH) / RIN(CANL)])
共模瞬态抗扰度
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
VI = 0 V，RL = 60 Ω；见图 7-1 图 7-2
VI = 2 V，RL = 60 Ω；见图 7-1 图 7-2
VI = 0 V，RL = 60 Ω；见图 7-1 图 7-2 图 7-3
VI = 0 V，RL = 45 Ω；见图 7-1 图 7-2 图 7-3
VI = 3 V，RL = 60 Ω；见图 7-1 图 7-2
VI = 3 V，无负载
见图 7-7
VI = 2 V
VI = 0.8 V
VCANH = –12 V，CANL 开路；见图 7-10
VCANH = 12 V，CANL 开路；见图 7-10
VCANL = –12 V，CANH 开路；见图 7-10
VCANL = 12 V，CANH 开路；见图 7-10
VI = 0 V 或者 VCC1；见图 7-11
IOH = –4 mA；见图 7-6
IOH = –20 µA；见图 7-6
IOH = –4 mA；见图 7-6
IOH = –20 µA；见图 7-6
IOH = 4 mA；见图 7-6
IOH = 20 µA；见图 7-6
TXD 为 3V，VI = 0.4xsin(2πft) + 2.5 V，
f = 1MHz
TXD 为 3V，VI = 0.4xsin(2πft) ， f = 1MHz
TXD 为 3V
TXD 为 3V
VCANH = VCANL
VI = 0 V 或者 VCC1；见图 7-11
2.9
0.8
2
1.5
1.4
–12
–0.5
2
2.5
2.5
0.3
5
–5
–105
–1
0.5
100
VCC1 – 0.8
VCC1 – 0.1
VCC1 – 0.8
VCC1 – 0.1
15
30
–5%
–72
0.36
–0.5
71
100
0.8
0.65
125
4.6
5
3.1
3.3
0.2
0
13
5
30
0%
100
1
V
V
V
V
mV
V
V
V
µA
µA
mA
105
kV/µs
0.9
V
V
mV
V
V
0.4
0.1
V
pF
40
80
5%
pF
kΩ
kΩ
kV/µs
9
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
时序特性：器件
除非另有说明，所有电压均参照其各自的地，3 V ≤ VCC1 ≤ 5.5 V，4.5 V ≤ VCC2 ≤ 5.5 V。所有最小 / 最大值规格适用于整个建议工作范围。除非另有说
明，所有典型规格在 TA = 25°C、VCC1 = VCC2 = 5 V 情况下测得。
tloop1
tloop2
参数
总环路延时，驱动器输入到接收器输出，被动态到主动态
总环路延时，驱动器输入到接收器输出，主动态到被动态
测试条件
见图 7-8
最小值
110
110
典型值
最大值
210
210
单位
ns
ns
时序特性：驱动器和接收器
除非另有说明，所有电压均参照其各自的地，3 V ≤ VCC1 ≤ 5.5 V，4.5 V ≤ VCC2 ≤ 5.5 V。所有最小 / 最大值规格适用于整个建议工作范围。除非另有说
明，所有典型规格在 TA = 25°C、VCC1 = VCC2 = 5 V 情况下测得。
参数
驱动器
tPLH
传播延时，输出从被动态变为主动态
tPHL
传播延时，输出从主动态变为被动态
tr
差分输出信号上升时间
tf
差分输出信号下降时间
tTXD_DTO1 主动态超时时间
接收器
tPLH
传播延时，输出由低电平变为高电平
tPHL
传播延时，输出由高电平变为低电平
tr
输出信号上升时间
tf
输出信号下降时间
备注：
1.
10
测试条件
见图 7-4
CL = 100 pF；见图 7-10
见图 7-6
最小值
典型值
最大值
35
35
300
75
55
40
40
450
130
100
60
60
700
70
55
110
80
140
100
6
6
单位
ns
µs
ns
一旦驱动器进入主动态的时间超过 tTXD_DTO,主动态超时功能会关断驱动器从而释放总线进入被动态，防止总线被本地锁死一直处
于主动态。驱动器只有进入被动态后才能恢复传输主动态的功能。
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
7
测试电路
IO(CANH)
CANH
RL/2
II
TXD
VOD VO(CANH)
RL/2
CANL
VO(CANL)
VI
IO(CANL)
GND1
VOC
GND2
图 7-1 驱动器电压和电流定义
主动态
（Dominant）
~3.5V
被动态
（Recessive）
VO(CANH)
~2.5V
~1.5V
VO(CANL)
图 7-2 总线逻辑态电压定义
CANH
330 Ω 1%
0V
TXD
VOD
60 Ω 1%
330 Ω 1%
CANL
-2 V VTEST 7 V
GND2
图 7-3 驱动器 VOD 电压带共模负载测量电路
VCC1
CANH
TXD
VO
60 Ω 1%
CL = 100 pF
20%
VI
VCC1/2
VCC1/2
tPLH
tPHL
(备注2)
VI
(备注1)
GND1
VO(D)
90%
CANL
0V
VO
10%
GND2
tr
tf
VO(R)
备注
1.
2.
信号源产生的输入脉冲有如下要求：脉冲重复率 PRR 125 kHz，50%占空比，上升时间 tr 6 ns，下降时间 tf 6 ns，输出阻抗 ZO = 50 Ω；
负载电容 CL 包括仪器和夹具的寄生电容。
图 7-4 驱动器测量电路和电压波形
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
11
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
VIC = [VI(CANL) + VI(CANH)] / 2
CANH
IO
VID
RXD
VI(CANH)
CANL
VI(CANL)
VO
GND2
GND1
图 7-5 接收器电压和电流定义
CANH
3.5 V
IO
CANL
VI
(备注1)
tPLH
CL = 15 pF
20%
VO
1.5 V
2V
VI
RXD
(备注2)
2.4 V
VO
VOH
90%
0.7VCC1
0.3VCC1
10%
GND2
tr
GND1
1.5 V
tPHL
tf
VOL
备注：
1.
2.
信号源产生的输入脉冲有如下要求：脉冲重复率 PRR 125 kHz，50%占空比，上升时间 tr 6 ns，下降时间 tf 6 ns，输出阻抗 ZO = 50 Ω；
负载电容 CL 包括仪器和夹具的寄生电容。
图 7-6 接收器测量电路和电压波形
CANH
27 Ω 1%
TXD
VOC(pp)
27 Ω 1%
CANL
VI
CL = 47 nF
20%
GND1
VOC = [VO(CANL) + VO(CANH)] / 2
VOC
GND2
VI
TXD
RXD
VO
15 pF 20%
Isolation Barrier
图 7-7 共模输出电压峰峰值测量电路和波形
VCC1
TXD输入
50%
tloop2
CANL
60 Ω 1%
tloop1
0V
VOH
RXD输出
CANH
50%
VOL
GND1
图 7-8 tloop 测量电路和电压波形
12
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
VCC1
CANH
TXD
VOD
60 Ω 1%
VI
CL
20%
0V
(备注2)
VI
(备注1)
VOD(D)
CANL
VOD
900 mV
tTXD_DTO
GND1
500 mV
VOL
备注：
1.
2.
信号源产生的输入脉冲有如下要求：上升时间 tr 6 ns，下降时间 tf 6 ns，输出阻抗 ZO = 50 Ω；
负载电容 CL 包括仪器。
图 7-9 主动态超时功能测量电路和电压波形
IOS
0或VCC1 TXD
| IOS(SS) |
| IOS(P) |
CANH
15 s
0V
VO
12 V
VI
-12 V或12 V
CANL
0V
10 µs
或
0V
GND2
-12 V
图 7-10 输出短路电流测量电路和波形
VCC1
VCC2
100 nF 1%
100 nF 1%
GND1
TXD
0V
RXD
VOH
1 kW
或VOL
GND2
Isolation Barrier
2V
15 pF
20%
CANL
60 Ω 1%
VOH
或VOL
CANH
GND1
GND2
+
VTEST
图 7-11 共模瞬态抗扰测量电路
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
13
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
6.2 kW
CANH
30 W
47 nF
10 nF
CA-IS3050
TXD
500 kbps
频谱分析仪
30 W
CANL
6.2 kW
图 7-12 电磁辐射测量电路
14
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
8
功能描述
概述
CA-IS3052 是一款隔离式控制器区域网络（CAN）物理层收发器，支持 5 kVRMS 隔离耐压等级，共模瞬态抗扰度大于 100
kV/μs，集成有主动态超时功能和热关断保护。该器件逻辑侧可以使用 3.3 V 电源供电，总线侧则使用 5 V 电源供电，
十分适用于环境恶劣的工业控制场合。因为在工控场合中，逻辑侧一般使用 3.3 V 电源轨来给诸如微控制器等低压设
备供电从而节省功耗，而总线侧通常使用 5 V 电源轨保证高信噪比。
CAN 总线状态
图 8-1 CAN 总线状态典型波形
CAN 总线有主动和被动两种状态：当 CANH 和 CANL 之间的差分电压大于 0.9 V 时，总线呈主动态；当 CANH 和 CANL
之间的差分电压小于 0.5 V 时，总线呈被动态。当总线处于主动态时，CANH 引脚处于高电平状态，CANL 引脚处于低
电平状态；当总线处于被动态时，CANH 和 CANL 引脚均处于高阻状态。典型的总线电压波形如图 8-1 所示。
保护功能
8.3.1 信号隔离
CA-IS3052 信号隔离是通过基于电容隔离方案的数字隔离器实现的，在逻辑侧通过数字隔离器采用开关键控（On-Off
Key，OOK）调制方式将输入信号调制到高频然后通过起隔离耐压作用的片上二氧化硅电容，在总线侧数字隔离器部分
电路将接收到的信号恢复然后转换成符合标准的电平输出至 CAN 总线。同理，总线侧的电平被总线侧电路处理后同样
通过数字隔离器调制到高频然后传输回逻辑侧，然后在逻辑侧解调恢复输出至 RXD。逻辑侧和总线侧的地完全可以分
开，并通过片上二氧化硅电容实现高达 5 kVRMS 的隔离耐压等级，确保了实际使用时微控制器和高压总线之间信号传输
的完整性和安全性。
8.3.2 主动态超时功能
CA-IS3052 具有主动态超时功能，防止 TXD 因为软件或者硬件故障一直被下拉到低电平，造成总线持续进入主动态从
而被锁死（阻断整个网络通信）
。主动态超时功能通过使用一个计数器，在 TXD 输入信号的负边沿发生期间被触发，
当 TXD 的低电平持续时间长于主动态超时时间 tTXD_DTO 时，收发器会被关断，此时总线被释放并进入被动态。在 TXD
输入信号的正边沿期间，计数器会被置位。
8.3.3 热关断保护
CA-IS3052 集成有热关断保护功能，可在过温情况下对器件内部电路进行保护。如果器件的结温超过热关断温度
TJ(shutdown)，驱动器会被关断，从而阻断 TXD 到总线的信号传输路径，典型的热关断温度为 165°C。当器件结温低于热
关断温度后，驱动器会被重新使能。
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
15
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
8.3.4 限流保护
CA-IS3052 集成有限流保护功能，可防止总线侧输出短路至电源或地瞬间过流对器件造成损坏，注意限流保护一旦发生
会产生较大的电流，从而带来较大损耗。
器件功能真值表
表 8-1 真值表缩略语
字母
H
L
X
Z
?
Open
描述
高电平
低电平
无关
高阻（关）
不确定
开路
表 8-2 驱动器功能真值表
输入
TXD
L
输出
CANH
H
Z
H 或 Open
CANL
L
Z
总线状态
主动态
被动态
表 8-3 接收器功能真值表
CAN 总线差分输入
VID = VCANH – VCANL
0.9 V ≤ VID
0.5 V < VID < 0.9 V
VID ≤ 0.5 V
Open (VID ≈ 0 V)
总线状态
RXD
主动态
?
被动态
Open
L
?
H
H
表 8-4 收发器功能真值表
输入
TXD
L1
H
Open
X
16
驱动器
输出
CANH
H
Z
Z
Z
接收器
CANL
L
Z
Z
Z
总线状态
主动态
被动态
被动态
被动态
差分输入
VID = VCANH – VCANL
0.9 V ≤ VID
0.5 V < VID < 0.9 V
VID ≤ 0.5 V
Open
RXD 输出
总线状态
L
?
H
H
主动态
?
被动态
被动态
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
9
应用信息
CT
RT/2
RT/2
RT/2
5 V Isolated Supply
VCC2
3.3 V or 5 V Supply
VCC1
CA-IS3050
3.3 V or 5 V Supply 100 nF
RT/2
100 nF
TXD
CAN
Controller
CANH
RXD
CANL
Isolation Barrier
GND1
GND2
CT
备注：
1.
终端电阻 RT 应和线缆的特征阻抗相等。
图 9-1 基于 CA-IS3052 的典型隔离式 CAN 节点
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
17
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
RT/2
RT/2
CT
CT
CANL
CANH
RXD
Isolation Barrier
TXD
RXD
CA-IS3050
CANL
Isolation Barrier
TXD
CA-IS3050
CANL
RXD
Isolation Barrier
TXD
CA-IS3050
CANH
RT/2
CANH
RT/2
备注：
1.
终端电阻 RT 应和线缆的特征阻抗相等；
2.
CA-IS3052 最多可支持 110 个节点。
图 9-2 基于 CA-IS3052 的典型 CAN 总线
18
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
10 封装信息
SOIC8 宽体外形尺寸
下图说明了 CA-IS3052 系列隔离式 CAN 收发器采用 SOIC8 宽体封装大小尺寸图和建议焊盘尺寸图。尺寸以毫米为
单位。
5.95
5.75
8
0.60
1.27
5
2.00
7.60
7.40
11.75
11.25
10.90
PIN I ID
1
4
TOP VIEW
RECOMMENDED LAND PATTERN
1.07
2.386
0.97
2.186
2.80
2.35
0.51
0.31
1.27BSC
FRONT VIEW
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
0.46
0.36
1.0
0.50
8°
0°
2.0REF
LEFT-SIDE VIEW
19
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
SOIC16 宽体外形尺寸
下图说明了 CA-IS3052 系列隔离式 CAN 收发器采用 SOIC16 宽体封装大小尺寸图和建议焊盘尺寸图。尺寸以毫米为
单位。
10.40
10.20
0.60
1.27
9
16
2.00
7.60
7.40
10.50
10.10
9.30
PIN I ID
1
8
TOP VIEW
RECOMMENDED LAND PATTERN
1.10
0.97
2.35
2.25
2.65
2.35
0.43
0.35
1.27BSC
FRONT VIEW
20
0.30
0.10
0.85
0.55
8°
0°
1.40REF
LEFT-SIDE VIEW
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
TAPE AND REEL INFORMATION
TAPE DIMENSIONS
REEL DIMENSIONS
A0
B0
K0
W
P1
Dimension designed to accommodate the component width
Dimension designed to accommodate the component length
Dimension designed to accommodate the component thickness
Overall width of the carrier tape
Pitch between successive cavity centers
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
*All dimensions are nominal
Device
Package
Type
Package
Drawing
Pins
SPQ
CA-IS3052WR
CA-IS3052WER
CA-IS3052GR
CA-IS3052GER
SOIC
SOIC
SOIC
SOIC
W
W
G
G
16
16
8
8
1000
1000
1000
1000
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
Reel
Diameter
(mm)
330
330
330
330
Reel
Width W1
(mm)
16.4
16.4
16.4
16.4
A0
(mm)
B0
(mm)
K0
(mm)
P1
(mm)
W
(mm)
Pin1
Quadrant
10.8
10.8
12.05
12.05
10.7
10.7
6.15
6.15
2.9
2.9
3.3
3.3
12.0
12.0
16.0
16.0
24.0
24.0
16.0
16.0
Q1
Q1
Q1
Q1
21
CA-IS3052G, CA-IS3052GE, CA-IS3052W, CA-IS3052WE
上海川土微电子有限公司
重要声明
上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保
留因技术革新而改变上述资料的权利。
Chipanalog 产品全部经过出厂测试。 针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog
对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。 除此之外不得复制或展示所述资源， 如
因使用所述资源而产生任何索赔、 赔偿、 成本、 损失及债务等， Chipanalog 对此概不负责。
商标信息
Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。
http://www.chipanalog.com
22
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
工商网监
湘ICP备2023018690号
