CA-IS3742HW

CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 CA-IS374x 高速四通道数字隔离器 1 产品特性 • • • • • • • • 信号传输速率: DC to 150Mbps 宽电源电压范围：2.5V to 5.5V 宽温度范围: -40°C to 125°C 无需启动初始化 默认输出高电平和低电平选项 优异的电磁抗扰度 高 CMTI: ±100kV/µs (典型值) 低功耗，(典型值): ▪ 电流为 1.5mA/通道（@5V， 1Mbps ） ▪ 电流为 6.6mA/通道（@5V， 100Mbps ） 精确时序 (典型值) ▪ 8ns 传播延迟 ▪ 1ns 脉冲宽度失真 ▪ 2ns 传播延迟偏差 ▪ 5ns 最小脉冲宽度 高达 5KVRMS 的隔离电压 隔离栅寿命: >40 年 具有使能端的三态输出 施密特触发器输入 窄体 SOIC16-NB(N)和宽体 SOIC16-WB(W) 封装，符 合 RoHS 标准 • • • • • • 2 应用 • • • • • • 工业自动化 电机控制 医疗电子 隔离开关电源 太阳能逆变器 隔离 ADC, DAC 3 概述 CA-IS374x 是一款高性能四通道数字隔离器，具有精确 的时序特性和低电源损耗。 在隔离 CMOS 数字 I/O 时， CA-IS374x 器件可提供高电磁抗扰度和低辐射。 所有器 件版本均具有施密特触发器输入，可实现高抗噪性能。 每条隔离通道的逻辑输入和输出缓冲器均由二氧化硅 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 (SiO2) 绝缘栅隔离。 CA-IS3740 四个通道都在同一个方 向上，输出侧（B 侧）具有输出使能； CA-IS3741 具有 三个前向和一个反向通道，两侧均具有输出使能； CAIS3742 具有两个前向和两个反向通道，两侧都有输出使 能。 所有设备都具有故障安全模式选项。 如果输入侧 电压或信号丢失，对于后缀为 L 的设备，默认输出为 低，对于带有后缀 H 的设备，默认输出为高。 CA-IS374x 器件具有高绝缘能力，有助于防止数据总线 或其他电路上的噪声和浪涌进入本地接地端，从而干扰 或损坏敏感电路。 高 CMTI 能力有望保证数字信号的正 确传输。 CA-IS374x 器件采用 16 引脚窄体 SOIC 和 16 引脚宽体 SOIC 封装。 所有产品均具有 3.75kVrms 的隔 离额定值，宽体封装的产品支持绝缘耐压高达 5kVrms。 器件信息 零件号 CA-IS3740, CA-IS3741, CA-IS3742 封装 封装尺寸(标称值) SOIC16-NB (N) 9.90 mm × 3.90 mm SOIC16-WB(W) 10.30 mm × 7.50 mm 简化通道结构图 Channel A side Schmitt Trigger Isolation Barrrier Channel B side Mixer VIN Driver VOUT Driver RX GNDA GNDB 通道 A 和 B 被隔离电容隔开。 GNDA 和 GNDB 分别连接 A 侧信号和 B 侧电源隔离接地。 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 订购指南 4 表 4-1 有效订购零件编号 2 型号 输入通道数 A侧 输入通道数 B侧 故障安全输 出状态 额定耐压 (kV) 输出使能 封装 CA-IS3740LN 4 0 低 3.75 有 SOIC16-NB CA-IS3740LW 4 0 低 5.0 有 SOIC16-WB CA-IS3740HN 4 0 高 3.75 有 SOIC16-NB CA-IS3740HW 4 0 高 5.0 有 SOIC16-WB CA-IS3741LN 3 1 低 3.75 有 SOIC16-NB CA-IS3741LW 3 1 低 5.0 有 SOIC16-WB CA-IS3741HN 3 1 高 3.75 有 SOIC16-NB CA-IS3741HW 3 1 高 5.0 有 SOIC16-WB CA-IS3742LN 2 2 低 3.75 有 SOIC16-NB CA-IS3742LW 2 2 低 5.0 有 SOIC16-WB CA-IS3742HN 2 2 高 3.75 有 SOIC16-NB CA-IS3742HW 2 2 高 5.0 有 SOIC16-WB Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 目录 1 2 3 4 5 6 电源电流特性 .................................................. 10 产品特性 ............................................................1 应用 ...................................................................1 概述 ...................................................................1 订购指南 ............................................................2 引脚功能描述 ....................................................4 产品规格 ............................................................5 绝对最大额定值 .................................................5 ESD 额定值 .........................................................5 建议工作条件.....................................................5 热量信息.............................................................6 额定功率.............................................................6 隔离特性.............................................................7 安全相关认证.....................................................8 电气特性.............................................................9 6.8.1 6.8.2 6.8.3 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C..........9 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C.......9 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C.........9 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 6.9.1 6.9.2 6.9.3 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C ....... 10 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C .... 11 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C ...... 12 时序特性 .......................................................... 13 6.10.1 6.10.2 6.10.3 7 8 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C... 13 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C 13 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C.. 14 参数测量信息 .................................................. 15 详细说明 .......................................................... 17 工作原理 .......................................................... 17 功能框图 .......................................................... 17 真值表 .............................................................. 18 9 应用电路 .......................................................... 19 10 封装信息 .......................................................... 20 SOIC16 宽体外形尺寸 ...................................... 20 SOIC16 窄体外形尺寸 ...................................... 21 TAPE AND REEL INFORMATION ................................ 22 3 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 引脚功能描述 5 CA-IS3740 16-Pin SOIC NB/WB Top View 2 VI1 3 TX VI2 4 TX VI3 5 TX VI4 6 TX NC 7 GNDA 8 VDDB VDDA 1 15 GNDB GNDA 2 RX 14 VO1 VI1 3 TX RX 13 VO2 VI2 4 TX RX 12 VO3 VI3 5 TX RX 11 VO4 VO4 6 RX 10 ENB ENA 7 9 GNDB GNDA 8 16 VDDB VDDA 1 15 GNDB GNDA 2 RX 14 VO1 VI1 3 TX RX 13 VO2 VI2 4 TX RX 12 VO3 VO3 5 RX TX 11 VI4 VO4 6 RX 10 ENB ENA 7 9 GNDB GNDA 8 ISOLATION BARRIER GNDA CA-IS3742 16-Pin SOIC NB/WB Top View CA-IS3741 16-Pin SOIC NB/WB Top View 16 ISOLATION BARRIER 1 ISOLATION BARRIER VDDA 16 VDDB 15 GNDB RX 14 VO1 RX 13 VO2 TX 12 VI3 TX 11 VI4 10 ENB 9 GNDB 图 5-1 CA-IS374x 顶部视图 表 5-1 CA-IS374x 引脚功能描述 SOIC16 引脚编号 引脚名称 类型 描述 VDDA 1 电源 A 侧电源电压 GNDA 2 地 A 侧接地基准点 VI1 3 逻辑输入 A 侧逻辑输入 VI2 4 逻辑输入 A 侧逻辑输入 VI3/VO3 5 逻辑输入/输出 CA-IS3740/41 A 侧逻辑输入/ CA-IS3742 A 侧逻辑输出 VI4/VO4 6 逻辑输入/输出 CA-IS3740 A 侧逻辑输入/ CA-IS3741/42 A 侧逻辑输出 NC1/ENA2 7 逻辑输入 A 侧使能高电平有效或浮空/ CA-IS3740 无内部连接 GNDA 8 地 A 侧接地基准点 GNDB 9 地 B 侧接地基准点 ENB2 10 逻辑输入 B 侧使能高电平有效或浮空 VI4/VO4 11 逻辑输入/输出 CA-IS3741/42 B 侧逻辑输入/ CA-IS3740 B 侧逻辑输出 VI3/VO3 12 逻辑输入/输出 CA-IS3742 B 侧逻辑输入/ CA-IS3740/41 B 侧逻辑输出 VO2 13 逻辑输出 B 侧逻辑输出 VO1 14 逻辑输出 B 侧逻辑输出 GNDB 15 地 B 侧接地基准点 VDDB 16 电源 B 侧电源电压 备注: 1. 无连接。 这些引脚没有内部连接。 它们可以悬空，连接到 VDD 或连接到 GND。 2. 使能输入 ENA 和 ENB 可用于多路复用，时钟同步或其他输出控制。 表 8-2 中列出了每种隔离器产品的 ENA，ENB 逻辑运算。 这些输 入在内部上拉至本地 VDD，允许它们连接到外部逻辑电平（高或低）或悬空。 为了最大限度地降低噪声耦合，如果它们悬空，请不 要将电路走线连接到 ENA 或 ENB。 如果未使用 ENA，ENB，建议将它们连接到外部逻辑电平，特别是如果 CA-IS374x 在嘈杂的环境中 运行。 4 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 产品规格 6 绝对最大额定值 1 参数 最小值 最大值 单位 -0.5 6.0 V VDDA, VDDB 电源电压 2 3 -0.5 VDDA+0.5 V Vin 输入电压 Ax, Bx, ENx -20 20 mA IO 输出电流 150 °C TJ 结温 -65 150 °C TSTG 存储温度范围 备注: 1，等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范 操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。 2，除差分 I / O 总线电压以外的所有电压值，均相对于本地接地端子（GNDA 或 GNDB） ，并且是峰值电压值。 3，最大电压不得超过 6 V。 ESD 额定值 数值 ±4000 ±1000 人体模型 (HBM), 根据 ANSI/ESDA/JEDEC JS-001,所有引脚 1 组件充电模式(CDM), 根据 JEDEC specification JESD22-C101, 所有引脚 2 VESD 静电放电 单位 V 备注: 1，JEDEC 文件 JEP155 规定 500V HBM 可通过标准 ESD 控制过程实现安全制造。 2，JEDEC 文件 JEP157 规定 250V CDM 允许使用标准 ESD 控制过程进行安全制造。 建议工作条件 VDDA, VDDB VDD（UVLO+） VDD（UVLO-） VHYS（UVLO） 参数 电源电压 VDD 电源电压上升时的欠压阈值 VDD 电源电压下降时的欠压阈值 VDD 迟滞欠压阈值 IOH 高电平输出电流 IOL 低电平输出电流 VIH 输入阈值逻辑高电平 VIL 输入阈值逻辑低电平 DR 信号传输速率 TA 环境温度 备注: 1，VDDO = 输出侧 VDD Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 VDDO1 = 5V VDDO = 3.3V VDDO = 2.5V VDDO = 5V VDDO = 3.3V VDDO = 2.5V 最小值 2.375 1.95 1.88 70 -4 -2 -1 典型值 3.3 2.24 2.10 140 最大值 5.5 2.375 2.325 250 mA 4 2 1 2.0 0 -40 单位 V V V mV 27 0.8 150 125 mA V V Mbps °C 5 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 热量信息 CA-IS374x 热量表 RθJA RθJC(top) RθJB ψJT ψJB RθJC(bottom) N (SOIC) 16 Pins 96.2 50.2 50.0 16.7 49.5 n/a IC 结至环境的热阻 IC 结到壳（顶部）热阻 IC 结对板热阻 IC 结到顶部表征参数 IC 结至板表征参数 IC 结到壳（底部）热阻 W (SOIC) 16 Pins 83.4 46.0 48.0 19.1 47.5 n/a 单位 °C/W °C/W °C/W °C/W °C/W °C/W 额定功率 参数 CA-IS3740 PD PDA PDB CA-IS3741 PD PDA PDB CA-IS3742 PD PDA PDB 6 测试条件 最小值 典型值 最大值 单位 最大功耗 A 侧的最大功耗 B 侧的最大功耗 VDDA = VDDB = 5.5 V, CL = 15 pF, TJ = 150°C, 输入 75MHz 50% 占空比 方波 334 36 298 mW mW mW 最大功耗 A 侧的最大功耗 B 侧的最大功耗 VDDA = VDDB = 5.5 V, CL = 15 pF, TJ = 150°C, 输入 75-MHz 50% 占空比 方波 334 100 234 mW mW mW 最大功耗 A 侧的最大功耗 B 侧的最大功耗 VDDA = VDDB = 5.5 V, CL = 15 pF, TJ = 150°C, 输入 75-MHz 50% 占空比 方波 334 167 167 mW mW mW Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 隔离特性 参数 外部气隙（间隙）1 外部爬电距离 1 隔离距离 相对漏电指数 材料组 CLR CPG DTI CTI IEC 60664-1 过压类别 DIN V VDE V 0884-11:2017-012 VIORM 最大重复峰值隔离电压 VIOWM 最大工作隔离电压 VIOTM 最大瞬态隔离电压 VIOSM 最大浪涌隔离电压 3 表征电荷 4 qpd CIO 栅电容, 输入到输出 5 RIO 绝缘电阻 5 测试条件 测量输入端至输出端，隔空最短距离 测量输入端至输出端，沿壳体最短距离 最小内部间隙 （内部距离) DIN EN 60112 (VDE 0303-11); IEC 60112 依据 IEC 60664-1 额定市电电压≤ 300 VRMS 额定市电电压≤ 400 VRMS 额定市电电压 ≤ 600 VRMS 交流电压(双极) 交流电压; 时间相关的介质击穿 (TDDB) 测试 直流电压 VTEST = VIOTM, t = 60 s (认证); VTEST = 1.2 × VIOTM, t= 1 s (100% 产品测试) 测试方法 依据 IEC 60065, 1.2/50 μs 波形, VTEST = 1.6 × VIOSM (生产测试) 方法 a，输入/输出安全测试子类 2/3 后， Vini = VIOTM, tini = 60 s; Vpd(m) = 1.2 × VIORM, tm = 10 s 方法 a，环境测试子类 1 后， Vini = VIOTM, tini = 60 s; Vpd(m) = 1.6 × VIORM, tm = 10 s Method b1, 常规测试 (100% 生产测试) 和前期 预处理 (抽样测试) Vini = 1.2 × VIOTM, tini = 1 s; Vpd(m) = 1.875 × VIORM, tm = 1 s VIO = 0.4 × sin (2πft), f = 1 MHz VIO = 500 V, TA = 25°C VIO = 500 V, 100°C ≤ TA ≤ 125°C VIO = 500 V at TS = 150°C 污染度 数值 W N 8 4 8 4 14 14 >600 >600 I I I-IV I-III I-IV I-III I-III n/a 单位 mm mm μm V 1414 1000 1414 637 450 637 VPK VRMS VDC 7070 5300 VPK 6250 5000 VPK ≤5 ≤5 ≤5 ≤5 ≤5 ≤5 ~0.5 >1012 >1011 >109 2 ~0.5 >1012 >1011 >109 2 pF 5000 3750 VRMS pC Ω UL 1577 VISO 最大隔离电压 VTEST = VISO , t = 60 s (认证), VTEST = 1.2 × VISO , t = 1 s (100%生产测试) 备注: 1. 2. 3. 4. 5. 根据应用的特定设备隔离标准应用爬电距离和间隙要求。 注意保持电路板设计的爬电距离和间隙距离，以确保印刷电路板上隔离 器的安装焊盘不会缩短该距离。 在某些情况下印刷电路板上的爬电距离和间隙相等。 在印刷电路板上插入凹槽的技术有助于提 高这些指标。 该标准仅适用于安全等级内的安全电气绝缘。 应通过适当的保护电路确保符合安全等级。 测试在空气或油中进行，以确定隔离屏障的固有浪涌抗扰度。 表征电荷是由局部放电引起的放电电荷(pd)。 栅两侧的所有引脚连接在一起，形成双端子器件 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 7 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 安全相关认证 VDE(申请中) 根据 DIN V VDE V 088411:2017-01 认证 8 CSA(申请中) 根据 IEC60950-1, IEC 62368-1 和 IEC 60601-1 认证 UL(申请中) UL1577 器件认证程序认 证 CQC(申请中) 根据 GB4943.1-2011 认 证 TUV(申请中) 根据 EN61010-1:2010 (3rd Ed)和 EN 609501:2006/A2:2013 认证 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 电气特性 6.8.1 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C VOH 参数 输出电压逻辑高电平 VOL 输出电压逻辑低电平 VIT+(IN) VIT-(IN) VI(HYS) IIH IIL ZO CMTI 正输入阈值 负输入阈值 输入阈值迟滞 输入高电平漏电流 输入低电平漏电流 输出阻抗 2 共模瞬变抗扰度 CI 输入电容 测试条件 IOH = -4mA; 图 7-2 最小值 VDDO1-0.4 IOL = 4mA; 图 7-2 1.4 1.0 0.30 VIH = VDDA at Ax or Bx or ENx VIL = 0 V at Ax or Bx -4 VI = VDDI1 or 0 V, VCM = 1200 V; 图 7-4 75 VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 5 V 3 典型值 4.8 最大值 单位 0.2 0.4 V 1.67 1.23 0.44 1.9 1.4 0.50 4 V V V µA µA Ω V 50 100 kV/µs 2 pF 备注: 1. VDDI =输入侧 VDD, VDDO = 输出侧 VDD 2. 正常隔离器通道的输出阻抗约为 50Ω±40％。 3. 从引脚到地测量。 6.8.2 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C 参数 VOH 输出电压逻辑高电平 VOL 输出电压逻辑低电平 VIT+(IN) VIT-(IN) VI(HYS) IIH IIL ZO CMTI 正输入阈值 负输入阈值 输入阈值迟滞 输入高电平漏电流 输入低电平漏电流 输出阻抗 2 共模瞬变抗扰度 CI 输入电容 测试条件 IOH = -4mA; 图 7-2 最小值 典型值 VDDO1-0.4 3.1 IOL = 4mA; 图 7-2 1.4 1.0 0.30 VIH = VDDA at Ax or Bx or ENx VIL = 0 V at Ax or Bx -4 VI = VDDI1 or 0 V, VCM = 1200 V; 图 7-4 75 VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 3.3 V 3 最大值 单位 V 0.2 0.4 V 1.67 1.23 0.44 1.9 1.4 0.50 4 V V V µA µA Ω 50 100 kV/µs 2 pF 备注: 1. VDDI =输入侧 VDD, VDDO = 输出侧 VDD 2. 正常隔离器通道的输出阻抗约为 50Ω±40％。 3. 从引脚到地测量。 6.8.3 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C 参数 测试条件 VOH 输出电压逻辑高电平 IOH = -4mA; 图 7-2 VOL 输出电压逻辑低电平 IOL = 4mA; 图 7-2 VIT+(IN) VIT-(IN) VI(HYS) IIH IIL ZO CMTI 正输入阈值 负输入阈值 输入阈值迟滞 输入高电平漏电流 输入低电平漏电流 输出阻抗 2 共模瞬变抗扰度 CI 输入电容 3 最小值 典型值 VDDO1-0.4 2.3 1.4 1.0 0.30 VIH = VDDA at Ax or Bx or ENx VIL = 0 V at Ax or Bx -4 VI = VDDI or 0 V, VCM = 1200 V; 图 7-4 75 1 VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 2.5 V 最大值 单位 V 0.2 0.4 V 1.67 1.23 0.44 1.9 1.4 0.50 4 V V V µA µA Ω 50 100 2 kV/µs pF 备注: Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 9 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 1. 2. 3. VDDI =输入侧 VDD, VDDO = 输出侧 VDD 正常隔离器通道的输出阻抗约为 50Ω±40％。 从引脚到地测量。 电源电流特性 6.9.1 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C 参数 测试条件 电源电流 最小值 典型值 最大值 单位 1.1 2.5 4.1 2.6 1.1 2.9 4.1 3.0 2.6 3.2 2.6 5.1 2.6 24.1 1.7 4.1 6.2 3.9 1.7 4.3 6.2 4.5 3.9 4.7 3.9 7.6 3.9 36.1 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB ENA = ENB = 0 V; VIN = 0V (CA-IS3741L); VIN = VDDI1 (CA-IS3741H) ENA = ENB = 0 V; VIN = VDDI (CA-IS3741L); VIN = 0V(CA-IS3741H) ENA = ENB = VDDI; VIN = 0V (CA-IS3741L); VIN = VDDI (CA-IS3741H) ENA = ENB = VDDI; VIN = VDDI (CA-IS3741L); VIN = 0V(CA-IS3741H) 1Mbps (500kHz) ENA = ENB = VDDI; 所有通道输入 50% 10Mbps 占空比，幅值为 5V 的方波;每个通 (5MHz) 道 CL = 15 pF 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.5 2.3 3.8 3.2 1.6 2.6 3.9 3.5 2.8 3.2 3.3 4.6 8.0 18.9 2.3 3.5 5.7 4.8 2.4 3.9 5.8 5.2 4.2 4.8 4.9 6.9 12.1 28.3 mA ENA = ENB = 0 V; VIN = 0V (CA-IS3742L); VIN = VDDI1 (CA-IS3742H) ENA = ENB = 0 V; VIN = VDDI (CA-IS3742L); VIN = 0V(CA-IS3742H) ENA = ENB = VDDI; VIN = 0V (CA-IS3742L); VIN = VDDI (CA-IS3742H) ENA = ENB = VDDI; VIN = VDDI (CA-IS3742L); VIN = 0V(CA-IS3742H) 1Mbps (500kHz) ENA = ENB = VDDI; 所有通道输入 50% 10Mbps 占空比，幅值为 5V 的方波;每个通 (5MHz) 道 CL = 15 pF 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.9 1.9 3.5 3.5 2.1 2.1 3.7 3.7 3.0 3.0 4.0 4.0 13.5 13.5 2.9 2.9 5.3 5.3 3.2 3.2 5.5 5.5 4.5 4.5 5.9 5.9 20.2 20.2 mA CA-IS3740 电源电流 – 使能关断 电源电流 –直流信号 电源电流 – 交流信号 ENB = 0 V; VIN = 0V (CA-IS3740L); VIN = VDDA (CA-IS3740H) ENB = 0 V; VIN = VDDA (CA-IS3740L); VIN = 0V(CA-IS3740H) ENB = VDDB; VIN = 0V (CA-IS3740L); VIN = VDDA (CA-IS3740H) ENB = VDDB; VIN = VDDA (CA-IS3740L); VIN = 0V(CA-IS3740H) ENB = VDDB; 所有通道输入 50%占空 比，幅值为 5V 的方波;每个通道 CL = 15 pF CA-IS3741 电源电流 – 使能关断 电源电流 –直流信号 电源电流 – 交流信号 CA-IS3742 电源电流 – 使能关断 电源电流 –直流信号 电源电流 – 交流信号 备注: 1. VDDI =输入侧 VDD 10 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 6.9.2 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C 参数 测试条件 电源电流 最小值 典型值 最大值 单位 1.1 2.5 4.1 2.6 1.1 2.9 4.1 3.0 2.6 3.2 2.6 4.5 2.6 18.1 1.7 4.1 6.2 3.9 1.7 4.3 6.2 4.5 3.9 4.7 3.9 6.8 3.9 27.1 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.5 2.3 3.8 3.2 1.6 2.6 3.9 3.5 2.8 3.2 3.2 4.2 6.5 14.4 2.3 3.5 5.7 4.8 2.4 3.9 5.8 5.2 4.2 4.8 4.7 6.4 9.8 21.6 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.9 1.9 3.5 3.5 2.1 2.1 3.7 3.7 3.0 3.0 3.7 3.7 10.5 10.5 2.9 2.9 5.3 5.3 3.2 3.2 5.5 5.5 4.5 4.5 5.6 5.6 15.7 15.7 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB CA-IS3740 电源电流 – 使能关断 电源电流 –直流信号 电源电流 – 交流信号 ENB = 0 V; VIN = 0V (CA-IS3740L); VIN = VDDA (CA-IS3740H) ENB = 0 V; VIN = VDDA (CA-IS3740L); VIN = 0V(CA-IS3740H) ENB = VDDB; VIN = 0V (CA-IS3740L); VIN = VDDA (CA-IS3740H) ENB = VDDB; VIN = VDDA (CA-IS3740L); VIN = 0V(CA-IS3740H) ENB = VDDB; 所有通道输入 50%占空 比，幅值为 3.3V 的方波;每个通道 CL = 15 pF CA-IS3741 电源电流 – 使能关断 电源电流 –直流信号 电源电流 – 交流信号 ENA = ENB = 0 V; VIN = 0V (CA-IS3741L); VIN = VDDI1 (CA-IS3741H) ENA = ENB = 0 V; VIN = VDDI (CA-IS3741L); VIN = 0V(CA-IS3741H) ENA = ENB = VDDI; VIN = 0V (CA-IS3741L); VIN = VDDI1 (CA-IS3741H) ENA = ENB = VDDI; VIN = VDDI (CA-IS3741L); VIN = 0V(CA-IS3741H) ENA = ENB = VDDI; 所有通道输入 50% 占空比，幅值为 3.3V 的方波;每个 通道 CL = 15 pF CA-IS3742 电源电流 – 使能关断 电源电流 –直流信号 电源电流 – 交流信号 ENA = ENB = 0 V; VIN = 0V (CA-IS3742L); VIN = VDDI1 (CA-IS3742H) ENA = ENB = 0 V; VIN = VDDI (CA-IS3742L); VIN = 0V(CA-IS3742H) ENA = ENB = VDDI; VIN = 0V (CA-IS3742L); VIN = VDDI1 (CA-IS3742H) ENA = ENB = VDDI; VIN = VDDI (CA-IS3742L); VIN = 0V(CA-IS3742H) ENA = ENB = VDDI; 所有通道输入 50% 占空比，幅值为 3.3V 的方波;每个 通道 CL = 15 pF 备注: 1. VDDI =输入侧 VDD Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 11 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 6.9.3 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C 参数 测试条件 电源电流 最小值 典型值 最大值 单位 1.1 2.5 4.1 2.6 1.1 2.9 4.1 3.0 2.6 3.2 2.6 4.2 2.6 14.1 1.7 4.1 6.2 3.9 1.7 4.3 6.2 4.5 3.9 4.7 3.9 6.2 3.9 21.1 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.5 2.3 3.8 3.2 1.6 2.6 3.9 3.5 2.8 3.2 3.1 4.0 5.5 11.4 2.3 3.5 5.7 4.8 2.4 3.9 5.8 5.2 4.2 4.8 4.6 5.9 8.3 17.1 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB 1.9 1.9 3.5 3.5 2.1 2.1 3.7 3.7 3.0 3.0 3.5 3.5 8.5 8.5 2.9 2.9 5.3 5.3 3.2 3.2 5.5 5.5 4.5 4.5 5.3 5.3 12.7 12.7 mA 1Mbps (500kHz) 10Mbps (5MHz) 100Mbps (50MHz) IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB IDDA IDDB CA-IS3740 电源电流 – 使能关断 电源电流 –直流信号 电源电流 – 交流信号 ENB = 0 V; VIN = 0V (CA-IS3740L); VIN = VDDA (CA-IS3740H) ENB = 0 V; VIN = VDDA (CA-IS3740L); VIN = 0V(CA-IS3740H) ENB = VDDB; VIN = 0V (CA-IS3740L); VIN = VDDA (CA-IS3740H) ENB = VDDB; VIN = VDDA (CA-IS3740L); VIN = 0V(CA-IS3740H) ENB = VDDB; 所有通道输入 50%占空 比，幅值为 2.5V 的方波;每个通道 CL = 15 pF CA-IS3741 电源电流 – 使能关断 电源电流 –直流信号 电源电流 – 交流信号 ENA = ENB = 0 V; VIN = 0V (CA-IS3741L); VIN = VDDI1 (CA-IS3741H) ENA = ENB = 0 V; VIN = VDDI (CA-IS3741L); VIN = 0V(CA-IS3741H) ENA = ENB = VDDI; VIN = 0V (CA-IS3741L); VIN = VDDI1 (CA-IS3741H) ENA = ENB = VDDI; VIN = VDDI (CA-IS3741L); VIN = 0V(CA-IS3741H) ENA = ENB = VDDI; 所有通道输入 50% 占空比，幅值为 2.5V 的方波;每个 通道 CL = 15 pF CA-IS3742 电源电流 – 使能关断 电源电流 –直流信号 电源电流 – 交流信号 ENA = ENB = 0 V; VIN = 0V (CA-IS3742L); VIN = VDDI1 (CA-IS3742H) ENA = ENB = 0 V; VIN = VDDI (CA-IS3742L); VIN = 0V(CA-IS3742H) ENA = ENB = VDDI; VIN = 0V (CA-IS3742L); VIN = VDDI1 (CA-IS3742H) ENA = ENB = VDDI; VIN = VDDI (CA-IS3742L); VIN = 0V(CA-IS3742H) ENA = ENB = VDDI; 所有通道输入 50% 占空比，幅值为 2.5V 的方波;每个 通道 CL = 15 pF 备注: 1. VDDI =输入侧 VDD 12 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 时序特性 6.10.1 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C 参数 DR PWmin tPLH, tPHL PWD tsk(o) tsk(pp) tr 数据速率 最小脉宽 传播延迟 脉冲宽度失真 |tPLH - tPHL| 通道到通道输出偏移时间 1 片与片之间通道输出偏移时间 2 输出上升时间 tf 输出下降时间 tPHZ tPLZ 关闭使能传输延迟，输出高电平至高阻抗时间 关闭使能传播延迟，输出低电平至高阻抗时间 tPZH 使能传播延迟时间，输出高阻抗至高电平时间 tPZL 使能传播延迟时间，输出高阻抗至低电平时间 tDO 默认输出延迟时间从输入电源损耗 测试说明 最小值 典型值 0 最大值 单位 图 7-1 8.0 0.2 0.4 2.0 2.5 150 5.0 13.0 4.5 2.5 4.5 4.0 图 7-1 2.5 4.0 ns 8 8 10 5 5 10 8 12 12 20 10 10 20 12 ns ns ns µs µs ns ns 15 40 tSU 启动时间 备注: 1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差 2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值 µs 图 7-1 5.0 同方向通道 CA-IS374xL CA-IS374xH CA-IS374xL CA-IS374xH 图 7-2 图 7-3 Mbps ns ns ns ns ns ns 6.10.2 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C 参数 DR PWmin tPLH, tPHL PWD tsk(o) tsk(pp) tr 数据速率 最小脉宽 传播延迟 脉冲宽度失真 |tPLH - tPHL| 通道到通道输出偏移时间 1 片与片之间通道输出偏移时间 2 输出上升时间 tf 输出下降时间 tPHZ tPLZ 关闭使能传输延迟，输出高电平至高阻抗时间 关闭使能传播延迟，输出低电平至高阻抗时间 tPZH 使能传播延迟时间，输出高阻抗至高电平时间 tPZL 使能传播延迟时间，输出高阻抗至低电平时间 tDO 默认输出延迟时间从输入电源损耗 测试说明 最小值 典型值 最大值 0 图 7-1 8.0 0.2 0.4 2.0 2.5 Mbps ns ns ns ns ns ns 图 7-1 2.5 4.0 ns 8 8 10 5 5 10 0.1 12 12 20 10 10 20 0.3 ns ns ns µs µs ns µs 图 7-1 同方向通道 CA-IS374xL CA-IS374xH CA-IS374xL CA-IS374xH 图 7-2 图 7-3 5.0 15 0 tSU 启动时间 备注: 1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差 2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 单位 150 5.0 13.0 4.5 2.5 4.5 4.0 µs 13 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 6.10.3 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C 参数 DR PWmin tPLH, tPHL PWD tsk(o) tsk(pp) tr 数据速率 最小脉宽 传播延迟 脉冲宽度失真 |tPLH - tPHL| 通道到通道输出偏移时间 1 片与片之间通道输出偏移时间 2 输出上升时间 tf 输出下降时间 tPHZ tPLZ 关闭使能传输延迟，输出高电平至高阻抗时间 关闭使能传播延迟，输出低电平至高阻抗时间 tPZH 使能传播延迟时间，输出高阻抗至高电平时间 tPZL 使能传播延迟时间，输出高阻抗至低电平时间 tDO 默认输出延迟时间从输入电源损耗 测试说明 最小值 典型值 最大值 单位 图 7-1 8.0 0.2 0.4 2.0 2.5 150 5.0 13.0 5.0 2.5 5.0 4.0 Mbps ns ns ns ns ns ns 图 7-1 2.5 4.0 ns 8 8 10 5 5 10 0.1 12 12 20 10 10 20 0.3 ns ns ns µs µs ns µs 15 40 tSU 启动时间 备注: 1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差 2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值 µs 14 0 图 7-1 同方向通道 CA-IS374xL CA-IS374xH CA-IS374xL CA-IS374xH 图 7-2 图 7-3 5.0 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 参数测量信息 Isolation Barrier 7 IN VIN1 OUT VOUT tPHL tPLH CL2 50Ω 50% 50% VIN 90% VOUT 50% 50% 10% tf tr 备注: 1. 信号发生器产生输入信号 VIN 具有以下约束条件:波形频率≤100kHz，占空比 50%，tr≤3ns， tf≤3ns。由于波形发生 器的输出阻抗 Zout = 50Ω，图中的 50Ω 电阻是用来匹配。在实际应用中不需要。 2. CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间，因此它是时序特性测量的关键因 素。 图 7-1 时序特性测试电路和电压波形 GNDI Isolation Barrier VDDO IN VDDO 1kΩ OUT VEN VOUT 2V tPZL tPLZ EN CL2 VEN1 2V 50Ω VOUT 50% VDDI Isolation Barrier VOL=0.4V IN VEN1 VDDO OUT VOUT VEN 2V 2V tPZH tPHZ EN CL2 1kΩ VOH = V DDO - 0.4V 50Ω VOUT 50% 备注: 1. 信号发生器产生输入信号 VIN 具有以下约束条件:波形频率≤100kHz，占空比 50%，tr≤3ns，tf≤3ns。由于波形发生 器的输出阻抗 Zout = 50Ω，图中的 50Ω 电阻是用来匹配。在实际应用中不需要。 2. CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间，因此它是时序特性测量的关键因 素。 图 7-2 启用/禁用传播延迟时间测试电路和波形 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 15 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 VDDI 1 VDDO VDDI VDDO IN = 0 V for CA-IS374xH IN = VDDI for CA-IS374xL IN Isolation Barrier 2.15V OUT 0V VOUT tDO Default High for CA-IS374xH CL2 VOH VOUT 50% Default Low for CA-IS374xL VOL 备注: 1. 电源爬坡速率= 10 mV / ns。 VDDI 应该超过 2.375V 但不高于 5.5V。 2. CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间，因此它是时序特性测量的关键因 素。 图 7-3 默认输出延迟时间测试电路和电压波形 IN CBP4 VDDO Isolation Barrier VDDI OUT VOUT3 CBP4 CL2 GNDA High Voltage Surge Generator1 GNDB 备注: 1. 高压浪涌脉冲发生器产生振幅> 1kV，上升/下降时间 100kV /μs 的重复高压脉冲。 2. CL 是大约 15pF 的负载电容以及仪表电容。 3. 通过 - 失败标准：每当高压浪涌到来时，输出必须保持稳定。 4. CBP 是 0.1~1uF 的旁路电容。 图 7-4 共模瞬变抗扰度测试电路 16 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 8 详细说明 工作原理 CA-IS37xx 系列产品采用全差分隔离电容技术。由 SiO2 构成的高压隔离电容为不同的电压域之间提供可靠的绝缘屏 障，并提供可靠的高频信号传输路径；为了保证稳定的数据传输质量，引入开关键控(OOK)调制解调技术。发射机(TX) 将输入信号调制到载波频率上，即 TX 在一个输入状态下通过隔离电容传递高频信号，而在另一个输入状态下无信号 通过隔离电容，然后接收机根据检测到的带内数据重建输入信号。这个架构为隔离的不同电压域之间提供了可靠的数 据传输路径，在启动时不需要考虑初始化。全差分的隔离电容架构可以最大限度地提高信号共模瞬态抗干扰能力。 CA-IS37xx 系列产品采用先进的电路技术可以有效的抑制载波信号和 IO 开关引入的 EMI。相比于电感耦合隔离架 构，电容耦合架构具有更高的电磁抗干扰能力。OOK 调制方案消除了脉冲调制方案中可能出现的脉冲丢失引起的误码 现象。 图 8-1 和图 8-2 分别为单通道功能框图和 OOK 开关键控调制方案波形示意图。 功能框图 Isolation Barrier Transmitter (TX) Receiver (RX) Schmitt Trigger Driver VIN Demodulator Modulator RF Carrier Generator VOUT EN 图 8-1 单通道功能框图 VIN Signal through isolation barrier VOUT 图 8-2 OOK 开关键控调制方案波形示意图 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 17 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 真值表 表 9-1 CA-IS374x 器件真值表。 表 8-1 真值表 1 VDDI VDDO PU PU 输入(Ax/Bx)2 H L 输出使能 (ENx)3,4 H or NC H or NC 输出 (Ax/Bx) H L Open H or NC Default X PU X L Z PD PU X H or NC Default 模式 正常运行模式： 通道的输出跟随通道输入状态 默认输出故障安全模式： 如果通道的输入保持断开状态，则其输出将变为默认值 （CA-IS374xL 为低，CA-IS374xH 为高） 。 高阻抗模式： 如果 Enable 引脚连接为低电平，则输出将处于高阻态。 默认输出故障安全模式： 如果输入侧 VDD 未通电，则输出进入默认输出故障安全 模式（CA-IS374xL 为低电平，CA-IS374xH 为高电平） 。 如果输出侧 VDD 未供电，则输出的状态不确定.5 X PD X X Undetermined 备注: 1. VDDI =输入侧 VDD; VDDO =输出侧 VDD; PU = 上电 (VCC ≥ 2.375 V); PD = 断电(VCC ≤ 2.25 V); X = 无关; H =高电平; L =低电平; Z =高阻抗。 2. 强驱动的输入信号可以通过内部保护二极管微弱地驱动浮动的 VDD，从而导致输出不确定。 3. 当 CA-IS374x 在噪声环境中工作时，建议将使能引脚输入连接到外部逻辑的高电平或低电平。 4. NC 引脚是没有内部连接，可以悬空，连接到 VDD 或连接到 GND。 5. 当 2.25V < VDDI， VDDO < 2.375 V 时，输出处于不确定状态。 表 9-2 CA-IS374x 器件使能输入真值表。 表 8-2 使能输入真值表 型号 CA-IS3740 CA-IS3741 CA-IS3742 ENA1,2 ENB1,2 — H 状态 输出 B1, B2, B3, B4 通道开启，输出状态和输入状态相同。 — L 输出 B1, B2, B3, B4 通道关闭 ，输出为高阻态。 H L X X H L X X X X H L X X H L 输出 A4 通道开启，输出状态和输入状态相同。 输出 A4 通道关闭，输出为高阻态。 输出 B1, B2, B3 通道开启 ，输出状态和输入状态相同。 输出 B1, B2, B3 通道关闭，输出为高阻态。 输出 A3 和 A4 通道开启，输出状态和输入状态相同。 输出 A3 和 A4 通道关闭，输出为高阻态。 输出 B1 和 B2 通道开启，输出状态和输入状态相同。 输出 B1 和 B2 通道关闭，输出为高阻态。 备注: 1. 2. 18 使能输入 ENA 和 ENB 可用于多路复用，时钟同步或其他输出控制。 表 9-2 中列出了每种隔离器产品的 ENA，ENB 逻辑运算。 这 些输入在内部上拉至本地 VDD，允许它们连接到外部逻辑电平（高或低）或悬空。 为了最大限度地降低噪声耦合，如果它们悬 空，请不要将电路走线连接到 ENA 或 ENB。 如果未使用 ENA，ENB，建议将它们连接到外部逻辑电平，特别是如果 CA-IS374x 在 嘈杂的环境中运行。 X =无关; H =高电平; L =低电平。 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 9 应用电路 相比于光耦器件，CA-IS37xx 系列数字隔离器不需要外部元件来提供偏置或限制电流能力，只需要两个外部 VDD 旁路电容（0.1μF 至 1μF）即可工作。 CA-IS37xx 产品输入同时兼容 CMOS 和 TTL 电平，仅吸收微安级的输入漏电流， 无需外部缓冲电路即可驱动。 输出电阻为 50Ω（轨到轨输出） ，可提供正向和反向通道配置。 图 9-1 显示了 CA-IS3742 产品的典型应用电路。图 9-2 显示了 CA-IS37xx 系列产品的典型应用电路。 VDD1 0.1uF VDD2 2mm maximum from VDDA 0.1uF 2mm maximum from VDDB VDDA VDDB IN1 A1 TX IN2 A2 TX OUT3 A3 RX OUT4 A4 RX ENA ISOLATION BARRIER GNDA GNDB RX B1 OUT1 RX B2 OUT2 TX B3 IN3 TX B4 IN4 ENB GNDA GNDB 图 9-1 CA-IS3742 典型应用电路 CA-IS37xx Series Products VDD1 VDDA VDD2 VDDB 0.1uF 0.1uF IN1 A1 TX INm-1 Am-1 TX OUTm Am RX OUTn An RX ISOLATION BARRIER GNDA GNDB OUT1 RX B1 RX Bm-1 TX Bm INm TX Bn INn OUTm-1 图 9-2 CA-IS37xx 系列数字隔离器应用原理图 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 19 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 10 封装信息 SOIC16 宽体外形尺寸 下图说明了 CA-IS374x 系列数字隔离器采用 SOIC16 宽体封装大小尺寸图和建议焊盘尺寸图。 尺寸以毫米为单位。 10.40 10.20 0.60 1.27 9 16 2.00 7.60 7.40 10.50 10.10 9.30 PIN I ID 1 8 TOP VIEW RECOMMENDED LAND PATTERN 1.10 0.97 2.35 2.25 2.65 2.35 0.43 0.35 1.27BSC FRONT VIEW 20 0.30 0.10 0.85 0.55 8° 0° 1.40REF LEFT-SIDE VIEW Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 SOIC16 窄体外形尺寸 下图说明了 CA-IS374x 系列数字隔离器采用 SOIC16 窄体封装大小尺寸图和建议焊盘尺寸图。 尺寸以毫米为单位 10.00 9.80 16 0.60 1.27 9 2.00 4.00 3.80 5.40 6.20 5.80 PIN I ID 1 8 TOP VIEW RECOMMENDED LAND PATTERN 0.75 0.55 1.65 1.25 0.50 0.25 1.80 1.35 0.51 0.356 1.27BSC 0.25 0.10 0.90 0.45 8° 0° 1.04REF FRONT VIEW Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 LEFT-SIDE VIEW 21 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 TAPE AND REEL INFORMATION TAPE DIMENSIONS REEL DIMENSIONS A0 B0 K0 W P1 Dimension designed to accommodate the component width Dimension designed to accommodate the component length Dimension designed to accommodate the component thickness Overall width of the carrier tape Pitch between successive cavity centers QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE *All dimensions are nominal Device Package Type Package Drawing Pins SPQ CA-IS3740LNR CA-IS3740LWR CA-IS3740HNR CA-IS3740HWR CA-IS3741LNR CA-IS3741LWR CA-IS3741HNR CA-IS3741HWR CA-IS3742LNR CA-IS3742LWR CA-IS3742HNR CA-IS3742HWR SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC SOIC N W N W N W N W N W N W 16 16 16 16 16 16 16 16 16 16 16 16 2500 1000 2500 1000 2500 1000 2500 1000 2500 1000 2500 1000 22 Reel Diameter (mm) 330 330 330 330 330 330 330 330 330 330 330 330 Reel Width W1 (mm) A0 (mm) B0 (mm) K0 (mm) P1 (mm) W (mm) Pin1 Quadrant 12.4 16.4 12.4 16.4 12.4 16.4 12.4 16.4 12.4 16.4 12.4 16.4 6.5 10.8 6.5 10.8 6.5 10.8 6.5 10.8 6.5 10.8 6.5 10.8 10.3 10.7 10.3 10.7 10.3 10.7 10.3 10.7 10.3 10.7 10.3 10.7 2.1 2.9 2.1 2.9 2.1 2.9 2.1 2.9 2.1 2.9 2.1 2.9 8.0 12.0 8.0 12.0 8.0 12.0 8.0 12.0 8.0 12.0 8.0 12.0 16.0 24.0 16.0 24.0 16.0 24.0 16.0 24.0 16.0 24.0 16.0 24.0 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3740, CA-IS3741, CA-IS3742 上海川土微电子有限公司 重要声明 上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保 留因技术革新而改变上述资料的权利。 Chipanalog 产品全部经过出厂测试。 针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog 对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。 除此之外不得复制或展示所述资源， 如 因使用所述资源而产生任何索赔、 赔偿、 成本、 损失及债务等， Chipanalog 对此概不负责。 商标信息 Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。 http://www.chipanalog.com Copyright © 2019, Chipanalog Incorporated 上海川土微电子有限公司 23