CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
CA-IS302x 低功耗双向 I2C 隔离器
1.
产品特性
3.
•
•
支持 DC 至 2.0MHz 双向数据传输
可靠的数字信号电气隔离
• 较长的工作寿命： > 40 年
• 提供 3.75kVRMS (窄体封装) 和 5.0kVRMS (宽体封
装)电气隔离
• ±150 kV/μs 典型 CMTI
• 施密特触发输入提高抗干扰能力
• 较高的电磁抑制，可承受±10kV 浪涌
• ±8kV ESD 保护(人体模式)
开漏输出：
• A 侧可支持最高 3.5mA 灌电流
• B 侧可支持最高 35mA 灌电流
3.0V 至 5.5V 宽压工作范围
较宽的工作温度范围： -40°C to 125°C
RoHS 兼容封装：
• 窄体 SOIC8-NB(S)封装
• 宽体 SOIC8-WB(G)封装
• 宽体 SOIC16-WB(W)封装
CA-IS302x 系列产品为完备的双向、双通道数字隔离器，
提供 3.75kVRMS(窄体封装)/5kVRMS(宽体封装)电气隔离，
以及高达±150kV/μs 的典型 CMTI。所有器件的输入采用
施密特触发器，提高抗干扰能力。每个隔离通道的数字
输入与输出通过二氧化硅(SiO2)绝缘层隔离，提供较高
的电磁干扰抑制和低 EMI 特性。高集成度设计仅需两个
外部 VDDA、VDDB 旁路电容和上拉电阻，即可构成 I2C 隔
离接口。
•
•
•
•
2.
典型应用
•
•
•
•
•
I2C, SMBus, PMBus™ 接口
电机控制系统
医疗设备
电池管理系统
仪器仪表
概述
这些双通道数字隔离器可支持 DC 至 2.0MHz 传输速率，
CA-IS3020 提供两路双向、开漏输出隔离通道，用于支
持多主机 I2C 等需要在同一总线双向传输数据或时钟的
双向隔离应用；CA-IS3021 则提供一路单向和一路双向
隔离通道，可支持单主机 I2C 隔离应用，单向通道用作
时钟(SCL)隔离，双向通道用作数据(SDA)隔离。器件 A
侧(VDDA)、B 侧(VDDB)单独供电，供电电压范围为 3.0V 至
5.5V。下图提供了 CA-IS302x 一个双向通道的简化框图。
CA-IS302x 系列产品可工作在-40°C 至+125°C 温度范围，
提供 8 引脚窄体 SOIC 封装和 8 引脚宽体 SOIC 及 16 引
脚宽体 SOIC 封装。较宽的工作温度范围和较高的隔离
耐压，可理想用于强干扰的工业环境。
器件信息
型号
CA-IS3020
CA-IS3021
封装
封装尺寸(标称值)
SOIC8(S)
4.90mm ×3.90 mm
SOIC8-WB(G)
5.85 mm ×7.50 mm
SOIC16-WB(W)
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
10.30 mm × 7.50 mm
1
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
CA-IS302x 简化框图
VDDA
VDDB
SDA A
or SCL A
TX
GNDA
4.
Vref
ISOLATION BARRIER
RX
TX
SDA B
or SCL B
RX
GNDA
订购信息
表 4-1. 有效订购型号
型号
双向隔离通道
单向隔离通道
额定耐压(kVRMS)
输出类型
封装
CA-IS3020S
2
0
3.75
开漏输出
SOIC8
CA-IS3020G
2
0
5.0
开漏输出
SOIC8-WB
CA-IS3020W
2
0
5.0
开漏输出
SOIC16-WB
CA-IS3021S
1
1
3.75
开漏输出
SOIC8
CA-IS3021G
1
1
5.0
开漏输出
SOIC8-WB
CA-IS3021W
1
1
5.0
开漏输出
SOIC16-WB
2
Copyright © 2020, Chipanalog Incorpora
上海川土微电子有限公司
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
目录
1.
2.
3.
4.
5.
6.
7.
产品特性 ............................................................1
典型应用 ............................................................1
概述 ...................................................................1
订购信息 ............................................................2
修订历史 ............................................................3
引脚功能描述 ....................................................4
产品规格 ............................................................6
7.1.
7.2.
7.3.
7.4.
7.5.
7.6.
7.7.
7.8.
7.9.
7.10.
5.
绝对最大额定值 1 ..............................................6
ESD 额定值 .........................................................6
推荐工作条件.....................................................6
热参数 ................................................................7
额定功率.............................................................7
隔离特性.............................................................8
安全相关认证.....................................................9
电气特性.............................................................9
电源电流...........................................................10
时序滤波特性...................................................10
7.11.
8.
9.
开关特性 .......................................................... 11
参数测试电路 .................................................. 12
详细说明 .......................................................... 13
9.1.
9.2.
9.3.
隔离 I2C ............................................................. 13
功能框图 .......................................................... 13
工作模式 .......................................................... 14
10. 应用信息 .......................................................... 14
10.1.
10.2.
工作原理 .......................................................... 14
典型应用 .......................................................... 15
11. 封装信息 .......................................................... 17
11.1.
11.2.
11.3.
8 引脚宽体 SOIC 封装 ...................................... 17
8 引脚窄体 SOIC 封装 ...................................... 18
16 引脚宽体 SOIC 封装 .................................... 19
12. 焊接信息 .......................................................... 20
13. 卷带信息 .......................................................... 21
14. 重要声明 .......................................................... 22
修订历史
修订版本号
Version 1.00
Version 1.01
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
修订内容
N/A
更新 POD 和编带信息
修订时间
2023/02/09
页码
N/A
17,18,19,21
3
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
6.
引脚功能描述
CA-IS3020 SOIC-8 / SOIC-8 Wide BodyTop View
SDAA 2
TX
SCLA 3
RX
GNDA 4
TX
TX
8
VDDB
VDDA 1
RX
RX
7
SDAB
SDAA
2
TX
TX
6
SCLB
SCLA
3
TX
RX
Side A
5 GNDB
Side B
ISOLATION BARRIER
RX
ISOLATION BARRIER
VDDA 1
CA-IS3021 SOIC-8 / SOIC-8 Wide BodyTop View
TX
8 VDDB
RX
7 SDAB
RX
6
GNDA 4
SCLB
5 GNDB
Side A
Side B
图 6-1. CA-IS3020/21 8 引脚窄体 SOIC 和宽体 SOIC 封装顶部视图
表 6-1. CA-IS3020S/CA-IS3020G 引脚功能描述
引脚名称
VDDA
SDAA
SCLA
GNDA
GNDB
SCLB
SDAB
VDDB
引脚编号
1
2
3
4
5
6
7
8
类型
电源
输入/输出
输入/输出
地
地
输入/输出
输入/输出
电源
描述
A 侧电源输入。
A 侧双向数据输入/输出，SDAA 为开漏输出，对应于 SDAB。
A 侧双向时钟输入/输出，SCLA 为开漏输出，对应于 SCLB。
A 侧接地参考端。
B 侧接地参考端。
B 侧双向时钟输入/输出，SCLB 为开漏输出，对应于 SCLA。
B 侧双向数据输入/输出，SDAB 为开漏输出，对应于 SDAA。
B 侧电源输入。
表 6-2. CA-IS3021S/CA-IS3021G 引脚功能描述
引脚名称
VDDA
SDAA
SCLA
GNDA
GNDB
SCLB
SDAB
VDDB
引脚编号
1
2
3
4
5
6
7
8
4
类型
电源
输入/输出
输入
地
地
输出
输入/输出
电源
描述
A 侧电源输入。
A 侧双向数据输入/输出，SDAA 为开漏输出，对应于 SDAB。
A 侧时钟输入，对应于 SCLB。
A 侧接地参考端。
B 侧接地参考端。
B 侧时钟输出，对应于 SCLA。
B 侧双向数据输入/输出，SDAB 为开漏输出，对应于 SDAA。
B 侧电源输入。
Copyright © 2020, Chipanalog Incorpora
上海川土微电子有限公司
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
CA-IS3020 SOIC-16 Wide BodyTop View
CA-IS3021 SOIC-16 Wide BodyTop View
16
GNDB
NC
2
15
NC
14
VDDB
VDDA 3
RX
NC
4
SDAA 5
TX
SCLA 6
RX
TX
13 NC
NC
1
16
GNDB
NC
2
15
NC
14
VDDB
VDDA 3
RX
NC
4
RX
12 SDAB
SDAA 5
TX
TX
11 SCLB
SCLA 6
TX
10
GNDA 7
TX
GNDA
NC
ISOLATION BARRIER
1
ISOLATION BARRIER
GNDA
TX
13 NC
RX
12 SDAB
RX
11 SCLB
10
GNDA 7
NC
RX
Side B 9 GNDB
8 Side A
NC
Side B 9 GNDB
8 Side A
图 6-2. CA-IS3020/21 16 引脚宽体 SOIC 封装顶部视图
表 6-3. CA-IS3020W 引脚功能描述
引脚名称
GNDA
NC
VDDA
SDAA
SCLA
GNDB
NC
SCLB
SDAB
VDDB
引脚编号
1, 7
2,4,8
3
5
6
9, 16
10,13,15
11
12
14
类型
地
-电源
输入/输出
输入/输出
地
-输入/输出
输入/输出
电源
描述
A 侧接地参考端。
没有连接，请勿在外部连接这些引脚。
A 侧电源输入。
A 侧双向数据输入/输出，SDAA 为开漏输出，对应于 SDAB。
A 侧双向时钟输入/输出，SCLA 为开漏输出，对应于 SCLB。
B 侧接地参考端。
没有连接，请勿在外部连接这些引脚。
B 侧双向时钟输入/输出，SCLB 为开漏输出，对应于 SCLA。
B 侧双向数据输入/输出，SDAB 为开漏输出，对应于 SDAA。
B 侧电源输入。
表 6-4. CA-IS3021W 引脚功能描述
引脚名称
GNDA
NC
VDDA
SDAA
SCLA
GNDB
NC
SCLB
SDAB
VDDB
引脚编号
1, 7
2,4,8
3
5
6
9, 16
10,13,15
11
12
14
类型
地
-电源
输入/输出
输入
地
-输出
输入/输出
电源
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
描述
A 侧接地参考端。
没有连接，请勿在外部连接这些引脚。
A 侧电源输入。
A 侧双向数据输入/输出，SDAA 为开漏输出，对应于 SDAB。
A 侧时钟输入，对应于 SCLB。
B 侧接地参考端。
没有连接，请勿在外部连接这些引脚。
B 侧时钟输出，对应于 SCLA。
B 侧双向数据输入/输出，SDAB 为开漏输出，对应于 SDAA。
B 侧电源输入。
5
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
7. 产品规格
7.1.
绝对最大额定值 1
参数
最小值
最大值
单位
-0.5
6.0
V
VDDA, VDDB
电源电压 2
3
-0.5
VDDA+0.5
V
SDAA, SCLA
输入输出电压
-0.5
VDDB+0.53
V
SDAB, SCLB
输入输出电压
-20
20
mA
IOA
输出电流
-100
100
mA
IOB
输出电流
150
°C
TJ
结温
-65
150
°C
TSTG
存储温度范围
注:
1.
工作条件等于或超出上述绝对最大额定值可能会导致器件永久性损坏。这里给出的是器件额定值，并非工作条件，不能据此推断
产品能否正常工作。器件长期在超出最大额定值条件下工作会影响产品的可靠性，甚至导致产品损坏。
2.
除总线差分输出/输入电压以外，所有电压值均相对于本地接地端（GNDA 或 GNDB）
，并且是峰值电压值。
3.
最大电压不得超过 6 V。
7.2.
ESD 额定值
VESD 静电放电
人体模型 (HBM), 根据 ANSI/ESDA/JEDEC JS-001，所有引脚 1
组件充电模式(CDM), 根据 JEDEC specification JESD22-C101,，所有引脚 2
数值
±8000
±2000
单位
V
注:
1. JEDEC 文件 JEP155 规定 500V HBM 可通过标准 ESD 控制过程，实现安全生产。
2. JEDEC 文件 JEP157 规定 250V CDM 允许使用标准 ESD 控制过程，实现安全生产。
7.3.
推荐工作条件
MIN
MAX
参数
单位
3
5.5
V
VDDA, VDDB
电源电压
0
VDDA
V
VSDAA, VSCLA
A 侧输入/输出电压
0
VDDB
V
VSDAB, VSCLB
B 侧输入/输出电压
0
0.5
V
VILA
A 侧低电平输入电压
0.7*VDDA
VDDA
V
VIHA
A 侧高电平输入电压
0
0.3*
V
V
VILB
B 侧低电平输入电压
DDB
0.7*VDDB
VDDB
V
VIHB
B 侧高电平输入电压
0.5
3.5
mA
IOLA
A 侧低电平输出电流
0.5
35
mA
IOLB
B 侧低电平输出电流
40
pF
C1
A 侧负载电容
400
pF
C2
B 侧负载电容
2
MHz
fMAX
信号传输速率 1
-40
125
°C
TA
环境温度
-40
150
°C
TJ
结温
注:
1.
该最大信号传输速率是当总线负载电容最大、下拉电流最大条件下，对应的最高传输信号频率，如果系统在该总线节点的负载电
容较小，则可以获得更高的信号传输速率。
6
Copyright © 2020, Chipanalog Incorpora
上海川土微电子有限公司
CA-IS3020, CA-IS3021
上海川土微电子有限公司
7.4. 热参数
Version 1.01, 2023/02/09
热参数
IC 结至环境的热阻
RθJA
7.5.
PD
PDA
PDB
S(SOIC)
8 Pins
109.0
CA-IS302x
G(SOIC)
8 Pins
92.3
W(SOIC)
16 Pins
86.5
单位
°C/W
额定功率
参数
芯片最大功耗
A 侧的最大功耗
B 侧的最大功耗
测试条件
VDDA = VDDB = 5.5 V, CL = 15 pF,
TJ = 150°C, C1 = 40pF, C2 = 400pF, 输入 1MHz、50% 占空比方波
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
最小值
典型值
最大值
86
34
52
单位
mW
mW
mW
7
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
7.6. 隔离特性
参数
外部气隙（间隙）1
外部爬电距离 1
隔离距离
相对漏电指数
材料组
CLR
CPG
DTI
CTI
IEC 60664-1 过压类别
DIN V VDE V 0884-11:2017-012
VIORM
最大重复峰值隔离电压
VIOWM
最大工作隔离电压
VIOTM
最大瞬态隔离电压
VIOSM
最大浪涌隔离电压 3
表征电荷 4
qpd
CIO
栅电容, 输入到输出 5
RIO
绝缘电阻 5
测试条件
测量输入端至输出端，隔空最短距离
测量输入端至输出端，沿壳体最短距离
最小内部间隙 （内部距离)
DIN EN 60112 (VDE 0303-11); IEC 60112
依据 IEC 60664-1
额定市电电压≤ 300 VRMS
额定市电电压≤ 400 VRMS
额定市电电压 ≤ 600 VRMS
交流电压(双极)
交流电压; 时间相关的介质击穿 (TDDB) 测试
直流电压
VTEST = VIOTM,
t = 60 s (认证);
VTEST = 1.2 × VIOTM,
t= 1 s (100% 产品测试)
测试方法 依据 IEC 60065, 1.2/50 μs 波形,
VTEST = 1.6 × VIOSM (生产测试)
方法 a，输入/输出安全测试子类 2/3 后，
Vini = VIOTM, tini = 60 s;
Vpd(m) = 1.2 × VIORM, tm = 10 s
方法 a，环境测试子类 1 后，
Vini = VIOTM, tini = 60 s;
Vpd(m) = 1.6 × VIORM, tm = 10 s
方法 b, 常规测试 (100% 生产测试) 和前期 预
处理(抽样测试)
Vini = 1.2 × VIOTM, tini = 1 s;
Vpd(m) = 1.875 × VIORM, tm = 1 s
VIO = 0.4V × sin (2πft), f = 1 MHz
VIO = 500 V, TA = 25°C
VIO = 500 V, 100°C ≤ TA ≤ 125°C
VIO = 500 V at TS = 150°C
污染度
G
8
8
14
>600
I
I-IV
I-IV
I-III
数值
S
4
4
14
>600
I
I-III
I-III
n/a
W
8
8
14
>600
I
I-IV
I-IV
I-III
849
600
849
565
400
565
849
600
849
VPK
VRMS
VDC
7070
5300
7070
VPK
6250
5000
6250
VPK
≤5
≤5
≤5
≤5
≤5
≤5
≤5
≤5
≤5
~0.5
>1012
>1011
>109
2
~0.5
>1012
>1011
>109
2
~0.5
>1012
>1011
>109
2
pF
5000
3750
5000
VRMS
单位
mm
mm
μm
V
pC
Ω
UL 1577
VISO
注:
1.
2.
3.
4.
5.
最大隔离电压
VTEST = VISO , t = 60 s (认证),
VTEST = 1.2 × VISO , t = 1 s (100%生产测试)
爬电距离和间隙要求应根据具体应用中特定设备的隔离标准。电路板设计应注意保持爬电和间隙距离，确保隔离器在印刷电路板
上的焊盘不会缩短此距离。印刷电路板上的爬电距离与间隙在某些情况下是相同的。通过在电路板上插入凹槽可以增大这些距离
指标。
该标准仅适用于最大工作额定值范围内的安全电气隔离，应通过适当的保护电路确保遵守安全等级要求。
测试在空气或油中进行，以确定隔离层固有的浪涌抑制。
表征电荷是由局部放电引起的放电电荷(pd)。
绝缘栅两侧的所有引脚连接在一起，构成双端器件。
8
Copyright © 2020, Chipanalog Incorpora
上海川土微电子有限公司
CA-IS3020, CA-IS3021
上海川土微电子有限公司
7.7. 安全相关认证
VDE(申请中)
根据 DIN V VDE V 088411:2017-01 认证
7.8.
Version 1.01, 2023/02/09
UL
CQC
UL1577 器件认证程序认
证
根据 GB 4943.1-2011 认证
和 GB 8898-2011 认证
SOP8-S: 3750 VRMS；
SOP8-G: 5000 VRMS；
SOP8-S: 基本绝缘，最大
工作电压 400 VRMS；
SOP8-G: 加强绝缘，最大
工作电压 600 VRMS；
证书编号：E511334
SOP8-S:
CQC20001267428
SOP8-G:
CQC20001267438
CSA(申请中)
根据 IEC60950-1, IEC
62368-1 和 IEC 60601-1
认证
根据 EN61010-1:2010
(3rd Ed)和 EN 609501:2006/A2:2013 认证
电气特性
除非有另有说明，本表格数据均为推荐工作条件下的测试结果。
参数
A侧
VILTA
SDAA 和 SCLA 的低电平输入阈值
VIHTA
SDAA 和 SCLA 的高电平输入阈值
VIHTA - VILTA
VHYSA
输入阈值迟滞
VOLA
低电平输出电压 1
ΔVOITA
低电平输出和高电平输入阈值差值 1,2
B侧
VILTB
SDAB 和 SCLB 的低电平输入阈值
VIHTB
SDAB 和 SCLB 的高电平输入阈值
VHYSB
输入阈值迟滞
VOLB
低电平输出电压
A 和 B 两侧
|IL|
TUV(申请中)
SDAA, SDAB, SCLA, SCLB 输入漏电流
测试条件
最小值
典型值
最大值
单位
0.5mA≤(ISDAA 和 ISCLA) ≤3.5mA
0.5mA≤(ISDAA 和 ISCLA) ≤3.5mA
470
500
40
630
100
500
560
60
700
520
620
80
760
mV
mV
mV
mV
mV
VIHTB - VILTB
1.13
1.55
0.30
1.33
1.75
0.42
1.53
1.97
0.54
0.4
V
V
V
V
1
μA
0.5mA≤(ISDAA 和 ISCLA) ≤35mA
VSDAA = VSCLA = VDDA
VSDAB = VSCLB = VDDB
3
pF
CI
SDAA, SDAB, SCLA, SCLB 对地输入电容
100
150
kV/μs
CMTI
共模瞬态抑制
见图 8-3
1.95
2.24
2.53
V
VDDUV
欠压保护阈值电压 3
注:
1. 本参数仅适用于 CA-IS3021 和 CA-IS3021 内部的双向传输通道。
2. ΔVOIT1 = VOLA - VIHA，该参数表示双向传输通道的低电平输出电压与高电平输入电压阈值的最小差值。
3. 芯片任何一个 VDD_电源电压小于欠压保护的最小阈值，都将导致芯片进入欠压锁存模式。只有当两侧 VDD_电源电压均大于欠压保
护的最大阈值时，才能保证芯片恢复正常工作。
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
9
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
7.9. 电源电流
除非有另有说明，本表格数据均为推荐工作条件下的测试结果。详见测试电路图 8-1
参数
测试条件
电源电流
3 V ≤ VDDA, VDDB ≤ 3.6 V
VSDAA = VSCLA = GNDA; VSDAB = VSCLB = GNDB;
IDDA
R1 = R2 = OPEN; C1 = C2 = OPEN
IDDB
CA-IS3020
VSDAA = VSCLA = VDDA; VSDAB = VSCLB = VDDB;
IDDA
R1 = R2 = OPEN; C1 = C2 = OPEN
IDDB
VSDAA = VSCLA = GNDA; VSDAB = VSCLB = GNDB;
IDDA
R1 = R2 = OPEN; C1 = C2 = OPEN
IDDB
CA-IS3021
VSDAA = VSCLA = VDDA; VSDAB = VSCLB = VDDB;
IDDA
R1 = R2 = OPEN; C1 = C2 = OPEN
IDDB
4.5 V ≤ VDDA, VDDB ≤ 5.5V
VSDAA = VSCLA = GNDA; VSDAB = VSCLB = GNDB;
IDDA
R1 = R2 = OPEN; C1 = C2 = OPEN
IDDB
CA-IS3020
VSDAA = VSCLA = VDDA; VSDAB = VSCLB = VDDB;
IDDA
R1 = R2 = OPEN; C1 = C2 = OPEN
IDDB
VSDAA = VSCLA = GNDA; VSDAB = VSCLB = GNDB;
IDDA
R1 = R2 = OPEN; C1 = C2 = OPEN
IDDB
CA-IS3021
VSDAA = VSCLA = VDDA; VSDAB = VSCLB = VDDB;
IDDA
R1 = R2 = OPEN; C1 = C2 = OPEN
IDDB
最小值
典型值
最大值
单位
4.9
4.7
2.4
2.2
2.9
2.4
1.7
1.8
5.7
5.2
2.8
2.6
4.4
3.7
2.6
2.8
mA
5.0
4.7
2.4
2.2
3.0
2.5
1.8
1.9
5.7
5.2
2.8
2.6
4.5
3.8
2.7
2.9
mA
7.10. 时序滤波特性
输入信号尖峰抑制滤波
tSP
10
最小值
10
典型值
25
最大值
单位
ns
Copyright © 2020, Chipanalog Incorpora
上海川土微电子有限公司
CA-IS3020, CA-IS3021
上海川土微电子有限公司
7.11. 开关特性
Version 1.01, 2023/02/09
除非有另有说明，本表格数据均为推荐工作条件下的测试结果。
参数
3 V ≤ VDDA, VDDB ≤ 3.6 V
见图 8-2
tf1
输出信号下降时间（SDAA, SCLA）
R1 = 953Ω
C1 = 40pF
见图 8-2
tf2
输出信号下降时间 （SDAB, SCLB）
R2 = 95.3Ω
C2 = 400pF
tPLHA-B
A 侧到 B 侧，信号上升沿传输时延
tPHLA-B
A 侧到 B 侧，信号下降沿传输时延
PWDA-B
脉宽失真，| tPLHA-B - tPHLA-B |
tPLHB-A
1
B 侧到 A 侧，信号上升沿传输时延
tPHLB-A
1
B 侧到 A 侧，信号下降沿传输时延
PWDB-A1
tLOOPA1
测试条件
见图 8-2
R1 = 953Ω
R2 = 95.3Ω
C1 = C2 = 10pF
最小值 典型值 最大值
0.7xVDDA 到 0.3x VDDA
18
23
28
0.9 xVDDA 到 900mV
32
40
48
0.7xVDDB 到 0.3x VDDB
12
16
20
0.9x VDDB 到 400mV
30
60
0.55V 到 0.7x VDDB
100
135
0.7V 到 0.4V
100
130
7
30
0.4xVDDB 到 0.7x VDDA
80
100
0.4 x VDDB 到 0.9V
90
120
5
20
200
220
脉宽失真，| tPLHA-B - tPHLA-B |
A 侧环路传输时延
见图 8-2
R1 = 953Ω
C1 = 40pF
R2 = 95.3Ω
C2 = 400pF
0.4V 到 0.3 xVDDA
单位
ns
4.5 V ≤ VDDA, VDDB ≤ 5.5 V
tf1
输出信号下降时间（SDAA, SCLA）
tf2
输出信号下降时间 （SDAB, SCLB）
tPLHA-B
A 侧到 B 侧，信号上升沿传输时延
tPHLA-B
A 侧到 B 侧，信号下降沿传输时延
PWDA-B
脉宽失真，| tPLHA-B - tPHLA-B |
tPLHB-A1
B 侧到 A 侧，信号上升沿传输时延
tPHLB-A1
B 侧到 A 侧，信号下降沿传输时延
PWDB-A1
脉宽失真，| tPLHA-B - tPHLA-B |
tLOOPA1
注:
1.
A 侧环路传输时延
见图 8-2
R1 = 1430Ω
C1 = 40pF
见图 8-2
R2 = 143Ω
C2 = 400pF
见图 8-2
R1 = 1430Ω
R2 = 143Ω
C1 = C2 = 10pF
见图 8-2
R1 = 1430Ω
C1 = 40pF
R2 = 143Ω
C2 = 400pF
0.7xVDDA 到 0.3x VDDA
10
12
14
0.9 xVDDA 到 900mV
40
50
60
0.7xVDDB 到 0.3x VDDB
8
10
12
0.9x VDDB 到 400mV
20
28
36
0.55V 到 0.7x VDDB
100
120
0.7V 到 0.4V
70
90
30
45
0.4xVDDB 到 0.7x VDDA
110
130
0.4 x VDDB 到 0.9V
100
150
8
20
210
230
0.4V 到 0.3 VDDA
ns
本参数仅适用于 CA-IS3021 和 CA-IS3021 内部的双向传输通道。
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
11
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
8.
参数测试电路
R1
SDA A
SDA A
R1
SCL A
SCL A
C1
C1
VDDB
ISOLATION
BARRIER
VDDA
R2
SDA B
SDA B
R2
SCL B
SCL B
C2
GNDB
GNDA
C2
图 8-1. 测试电路
VDDA
VDDB
RX
TX
C1
ISOLATION BARRIER
R1
SDA A
or SCL A
R2
TX
C2
RX
SDA A
or SCL A
(CA-IS3020)
tLOOPA
0.3VDDA
0.4V
GNDA
GNDB
图 8-2. tLOOPA 测试电路与波形
VDDx
VDDy
RX
Input
TX
ISOLATION BARRIER
2kΩ
2k
TX
+
Output
RX
GNDx
GNDy
VCMT
图 8-3. 共模瞬变抗扰度(CMTI)测试电路
12
Copyright © 2020, Chipanalog Incorpora
上海川土微电子有限公司
CA-IS3020, CA-IS3021
上海川土微电子有限公司
9.
Version 1.01, 2023/02/09
详细说明
9.1.
隔离 I2C
CA-IS302x 双通道数字隔离器提供完备的双向数字隔离方案，可承受高达 3.75kVRMS (窄体封装)或 5kVRMS (宽体封装)
隔离电压，并具有±150kV/μs 典型 CMTI。这些双向数字隔离器不同于简单的两路单向隔离器并联方案，从根本上解决
了低电平闭锁问题，且无需外部防死锁电路，有效节省尺寸和功耗。器件输入采用施密特触发器以提高抗干扰能力，
数字通道的逻辑输入与输出之间采用电容隔离(SiO2)。该系列产品中，CA-IS3020 提供两路双向传输、开漏输出的数字
隔离，以满足多主机 I2C 总线的数据、时钟隔离需求； CA-IS3021 包含 1 路单向传输通道和 1 路双向传输通道，分别用
于单主机 I2C 总线中的时钟(SCL)和数据(SDA)线隔离。所有器件支持高达 2.0MHz 的数据速率，隔离器两侧的逻辑电平分
别由电源电压 VDDA、VDDB 确定，供电范围为 3.0V 至 5.5V，表 9-1 列出了 CA-IS302x 的关键特性。
表 9-1. CA-IS302x 关键特性
型号
传输方向
双向(SCL)
双向(SDA)
单向(SCL)
双向(SDA)
CA-IS3020
CA-IS3021
注:
1.
隔离耐压 1
最高频率
窄体封装：3750VRMS, 5300 VPK
宽体封装：5000VRMS, 7071 VPK
2.0MHz
详细信息，请参考隔离特性表。
9.2.
功能框图
CA-IS302x 采用电容隔离技术，与电感隔离相比，可提供更低功耗、更小的传输延时与信号抖动，具有更好的电磁
辐射抑制，进而支持更高的信号传输速率。为了构建双向传输通道，CA-IS302x 在每个双向通道集成了两个单向通道，
双向通道的输出采用漏极开路输出，以满足标准 I2C 接口的要求。图 9-1 和图 9-2 分别给出了 CA-IS3020、CA-IS3021 的
内部电路框图。其中，A 侧用于连接 I2C 节点的低电容负载，允许最大负载电容为 40pF；B 侧用于连接 I2C 总线节点的
高电容负载，允许最大负载电容为 400 pF。
VDDA
VDDB
RX
TX
SDA A
SDA B
Vref
RX
SCL A
TX
GNDA
ISOLATION BARRIER
TX
RX
TX
SCL B
RX
GNDB
Vref
图 9-1. CA-IS3020 功能框图
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
13
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
VDDA
VDDB
RX
TX
Vref
SCL A
TX
ISOLATION BARRIER
SDA A
TX
SDA B
RX
RX
GNDA
SCL B
GNDB
图 9-2. CA-IS3021 功能框图
在双向传输隔离通道中，为了放置总线闭锁，A 侧输出采用一个特殊的缓冲器，将逻辑低电平输出电压调整在大
约 700mV，而逻辑低电平输入的最高电压为 400mV。内部迟滞比较器通过检测 SDAA、SCLA 引脚的低电平电压，确定
逻辑低电平是来自输入，还是隔离器的输出。通过比较器判断，可以避免将 A 侧输出的低电平错误地作为逻辑低电平
输入而接受，并将其传送到 B 侧输出，由此规避了总线闭锁问题。隔离器 B 侧采用传统的缓冲器，不对逻辑低电平电
压做任何调整。隔离器一侧的逻辑低电平输入将使另一侧对应引脚的电平拉低。
9.3.
工作模式
表 9-2 列出了 CA-IS302x 的工作模式，为了优化工作性能，确保隔离器 A 侧的负载电容(CA) ≤ 40pF，B 侧负载电容
(CB) ≤ 400pF。A 侧的最大静态输出负载电流为 3.5mA，而 B 侧的最大静态输出负载电流为 35mA。器件内部对 VDDA 和
VDDB 电源电压进行监测，判断是否发生欠压条件，欠压检测门限的最小值为 1.95V，最大值为 2.53V。欠压故障可能发
生在上电、断电、正常工作时的瞬态负载导致电源电压跌落等情形中。一旦在任何一路电源检测到欠压故障：即 VDDA≤
1.95V 或/和 VDDB ≤ 1.95V，所有输出将被置于高阻，由外部开漏输出的上拉电阻拉至高电平。
表 9-2. 真值表 1
电源电压
VDDA 或 VDDB < 1.95V
VDDA 和 VDDB > 2.53V
VDDA 和 VDDB > 2.53V
VDDA 和 VDDB > 2.53V
注:
1.
2.
输入
X
L
H
Hi-Z2
输出
Hi-Z
L
Hi-Z
不确定
X = 无关; H = 高电平; L = 低电平; Hi-Z = 高阻；
由于 I2C 总线要求数据线和时钟线接上拉电阻至 VDD_，高阻为无效输入。
10. 应用信息
10.1. 工作原理
I2C 总线通过 2 线接口实现不同 IC(系统控制器、远端传感器、激励器等电路)之间的数据通信，2 线接口包括一条
数据线(SDA)和一条时钟线(SCL)，允许多个从机器件连接在同一总线，且不需要片选信号。由于总线上只有一条数据线，
需要工作在半双工模式，即在任意时间段只能发送数据或只能接收数据，数据线需要支持双向传输。而对于多主机系
统，则要求数据线和时钟线均支持双向传输。CA-IS302x 系列数字隔离器可提供两路双向传输通道(CA-IS3020)或一路用
于数据的双向传输通道和一路用于时钟的单向传输通道(CA-IS3021)，以满足 I2C 总线的隔离要求。I2C 总线工作在标准
14
Copyright © 2020, Chipanalog Incorpora
上海川土微电子有限公司
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
模式、快速模式或高速模式，最大速率分别对应于 100kbps、400kbps 和 1.7Mbps (Cbus = 400pF)。CA-IS302x 数字隔离器
可支持最高 2.0MHz 的工作频率，满足绝大多数 I2C 应用的需求。
10.2. 典型应用
CA-IS302x 隔离 IC 在两个不同的电源域提供完备的数字隔离，由于切断了接地环路，可以避免较高的共模干扰或故
障电压损坏设备。这些器件不需要特殊的上电顺序，A、B 两侧信号的逻辑电平分别由 VDDA 和 VDDB 确定。SDAA、SCLA、
SDAB、SCLB 引脚为开漏输出，需要通过外部上拉电阻连接至相应电源，以确保正确的逻辑高电平输出。B 侧输出可在
35mA 最大灌电流时确保正确的逻辑低电平；A 侧输出允许最大 3.5mA 的灌电流。由此，上拉电阻的最小值应确保 A 侧
信号线输入电流≤ 3.5mA，B 侧信号线输入电流≤ 35mA。输入/输出线上拉电阻的最大值则取决于负载电阻和对上升时
间的要求。
为了减小电源纹波、降低干扰，电路设计中需要在 VDDA 引脚与 GNDA 之间，VDDB 引脚与 GNDB 之间分别安装一
个至少 0.1μF 的低 ESR 电容。旁路电容应紧靠器件的电源引脚放置。除此之外，建议 PCB 使用尽可能短的输入、输出
信号线，不要在信号线上使用过孔，以尽可能减小信号线上的寄生电感。隔离器下方不要布设任何地线或信号线，介
于“A” 侧和“B” 侧之间的任何电气或金属连线都会降低隔离耐压。PCB 设计工程师应遵循这些基本要求，以获得最
佳的数字隔离性能。 图 10-1 和图 10-2 分别给出了 CA-IS3020 和 CA-IS3021 的典型应用电路。
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
15
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
CA-IS3020
2mm Max
2mm Max
VDD A
RX
1
TX
VDD B
8
0.1μF
0.1μF
SDA A
TX
2
1kΩ
SCL A
GND A
3
RX
4
TX
ISOLATION BARRIER
1kΩ
1kΩ
RX
SDA B
7
1kΩ
TX
6
RX
5
Side A
SCL B
GND B
Side B
图 10-1. CA-IS3020 隔离 I2C 典型应用电路
CA-IS3021
2mm Max
VDD A
RX
1
2mm Max
TX
0.1μF
0.1μF
TX
2
1kΩ
SCL A
3
GND A
TX
ISOLATION BARRIER
1kΩ
SDA A
VDD B
8
1kΩ
RX
1kΩ
SCL B
6
RX
4
5
Side A
SDA B
7
GND B
Side B
图 10-2. CA-IS3021 隔离 I2C 典型应用电路
16
Copyright © 2020, Chipanalog Incorpora
上海川土微电子有限公司
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
11. 封装信息
11.1. 8 引脚宽体 SOIC 封装
下图给出了 CA-IS302x 系列器件的 8 引脚宽体 SOIC 封装的尺寸图和建议焊盘尺寸图。尺寸以毫米为单位。
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
17
CA-IS3020, CA-IS3021
Version 1.01, 2023/02/09
11.2. 8 引脚窄体 SOIC 封装
上海川土微电子有限公司
下图给出了 CA-IS302x 系列器件的 8 引脚窄体 SOIC 封装的尺寸图和建议焊盘尺寸图。尺寸以毫米为单位。
18
Copyright © 2020, Chipanalog Incorpora
上海川土微电子有限公司
CA-IS3020, CA-IS3021
上海川土微电子有限公司
11.3. 16 引脚宽体 SOIC 封装
Version 1.01, 2023/02/09
下图给出了 CA-IS302x 系列器件的 16 引脚宽体 SOIC 封装的尺寸图和建议焊盘尺寸图。尺寸以毫米为单位。
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
19
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
12. 焊接信息
TP
Max. Ramp Up Rate=3
/s
tP
TC-5
Temperature
TL
Tsmax
tL
Preheat Area
Tsmin
ts
25
Time
Time 25
to Peak
图 12-1. 焊接温度曲线
表 12-2. 焊接温度参数
简要说明
温升速率（TL=217°C 至峰值 TP）
Tsmin=150°C 到 Tsmax=200°C 预热时间 ts
温度保持 217°C 以上时间 tL
峰值温度 TP
小于峰值温度 5°C 以内时间 tP
降温速率（峰值 TP 至 TL=217°C）
常温 25°C 到峰值温度 TP 时间
20
无铅焊接
最大 3°C/s
60~120 秒
60~150 秒
260°C +5/-0°C
最长 30 秒
最大 6°C/s
最长 8 分钟
Copyright © 2020, Chipanalog Incorpora
上海川土微电子有限公司
CA-IS3020, CA-IS3021
上海川土微电子有限公司
Version 1.01, 2023/02/09
13. 卷带信息
REEL DIMENSIONS
TAPE DIMENSIONS
A0
B0
K0
W
P1
Dimension designed to accommodate the component width
Dimension designed to accommodate the component length
Dimension designed to accommodate the component thickness
Overall width of the carrier tape
Pitch between successive cavity centers
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
*All dimensions are nominal
Device
CA-IS3020S
CA-IS3020G
CA-IS3021S
CA-IS3021G
CA-IS3020W
CA-IS3021W
Package
Type
Package
Drawing
Pins
SPQ
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
S
G
S
G
W
W
8
8
8
8
16
16
2500
1000
2500
1000
1000
1000
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
Reel
Diameter
(mm)
330
330
330
330
330
330
Reel
Width
W1 (mm)
12.4
16.4
12.4
16.4
16.4
16.4
A0
(mm)
B0
(mm)
K0
(mm)
P1
(mm)
W
(mm)
Pin1
Quadrant
6.40
11.95
6.40
11.95
10.90
10.90
5.40
6.15
5.40
6.15
10.70
10.70
2.10
3.20
2.10
3.20
3.20
3.20
8.00
16.00
8.00
16.00
12.00
12.00
12.00
16.00
12.00
16.00
16.00
16.00
Q1
Q1
Q1
Q1
Q1
Q1
21
CA-IS3020, CA-IS3021
Version 1.01, 2023/02/09
上海川土微电子有限公司
14. 重要声明
上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保
留因技术革新而改变上述资料的权利。
Chipanalog 产品全部经过出厂测试。 针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog
对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。 除此之外不得复制或展示所述资源， 如
因使用所述资源而产生任何索赔、 赔偿、 成本、 损失及债务等， Chipanalog 对此概不负责。
商标信息
Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。
http://www.chipanalog.com
22
Copyright © 2020, Chipanalog Incorpora
上海川土微电子有限公司
工商网监
湘ICP备2023018690号
