410-372

    FMC Pcam Adapter Reference Manual  The FMC Pcam Adapter is an FMC mezzanine (peripheral) board allowing interfacing up to four  Pcam camera modules to field‐programmable gate array (FPGA) based systems. It extends the  capabilities of development platforms to enable multi‐camera video applications.         Features      Two/Four Pcam system‐side connectors  Level translators from MIPI D‐PHY to LVDS and LVCMOS  Male FMC LPC connector for digital signals  Compatible with a wide range of VADJ voltages (1.8V – 3.3V)  Purchasing Options  There are two variants available: Dual and Quad, based on the number of Pcam connectors and  related circuitry. Dual makes connecting two Pcam 5C (or similar) possible, with Quad  increasing that to four.  Revision History  Created April 9, 2019  This manual applies to REV C.0 of both variants (Dual and Quad) of the board.  Carrier Card Compatibility  As with any FMC mezzanine module, there are some compatibility requirements. These must  be evaluated before connecting and powering the module.       Supported VADJ voltage range is 1.8 V ‐ 3.3 V. The voltage is controlled by the carrier card.  The carrier card must be capable of providing enough current. See Power Supplies.  Must use I/O standards compatible with the voltage levels of the digital outputs, and the chosen  VADJ. For example, LVDS_25 and LVCMOS25 with a VADJ of 2.5V.  Receiver signal termination for outputs is the responsibility of the carrier card. For example,  DIFF_TERM can be used for LVDS_25 and a VADJof 2.5V.  The carrier card might have either the low‐pin count or the high‐pin count FMC female  connector. However, not all pins are required to be wired. Compare the carrier card FMC pin‐ out against the pin‐out from chapter 1.4 below.  FPGA I/O Architecture Compatibility  Receiving several independent source‐synchronous high‐speed interfaces in the FPGA is no easy  feat due to I/O and clocking restrictions specific to the FPGA architecture. The VITA 57.1 specs  are not granular enough for the requirements of today's high‐speed I/O architectures.  Therefore, not all carrier cards will be able to support all ports of the FMC Pcam Adapter  simultaneously. Some of the requirements are:     Clock inputs are mapped to LA00, LA01, LA17, and LA18. Verify that the carrier board maps  these to clock‐capable input pins.  Each clock has two data lanes associated with it. Verify that the clock signal can be routed to I/O  primitives sampling the data lanes. On some architectures the clock and its data lanes must be  mapped to the same bank.  Two ports are mapped to LA00‐LA16, and the other two mapped to LA17‐LA33. Usually, carrier  cards split these groups into separate banks. Therefore, each bank must support two ports at  once. This puts a considerable constraint on the resources available in each bank. Clock buffers,  PLLs and high‐speed de‐serialization primitives must be capable of receiving two independent D‐ PHY interfaces. The UltraScale architecture in particular has a very restrictive clock/strobe  propagation mechanism. The side‐effect of propagation is that some pins are made unavailable  for other purposes including other Pcam ports. This might include pins unrelated to FMC, but  mapped to the FMC bank.  Digilent recommends implementing an RTL design with the desired number of D‐PHY interfaces  constrained to the pinout of the carrier card to be used for development before committing to  the FMC Pcam Adapter.  Compatibility Matrix  The table below lists carrier cards confirmed compatible by Digilent. Boards not listed can still  be compatible, if the requirements above are met. Check back for updates as the list will be  extended.  Carrier  Card Manufacturer  ZedBoard  Digilent  FMC Port  J1 (LPC)  VADJ  2.5 V  Simultaneous Pcam Port Usage  A  B  C  D  ✔  ✔  ✔  ✔    Table 1. Confirmed compatibility matrix.    1. Functional Description  The adapter board's main purpose is to translate the MIPI D‐PHY input to LVDS/LVCMOS  outputs that are supported on most FPGAs. It also translates the 3.3V control signals of the  Pcam to the adjustable I/O voltage powering the FMC bank, VADJ. Therefore, compatibility is  extended to boards with FPGAs that have only low‐voltage I/O banks (