CH32V203G6U6

CH32V203 数据手册 V2.5 概述 CH32V 系列是基于青稞 32 位 RISC-V 设计的工业级通用微控制器。全系产品加入硬件堆栈区、快 速中断入口等设计，相比标准大大提高了中断响应速度。CH32V203 是基于 32 位 RISC-V 内核设计的工 业级增强型低功耗通用微控制器，高性能，在产品功能上支持 144MHz 主频零等待运行，搭载 V4B 内核， 工作和睡眠功耗同比大幅下降。CH32V203 系列集成双路 USB 接口，支持 USB Host 主机及 USB Device 设备功能，具有 1 路 CAN 接口（2.0B 主动） 、双路 OPA 运放、4 组 USART、双路 I2C，12 位 ADC，10 路 Touchkey 等丰富外设资源。 产品特性 l 内核 Core： - 青稞 32 位 RISC-V 内核，多种指令集组合 - 快速可编程中断控制器+硬件中断堆栈 - 分支预测、冲突处理机制 - 单周期乘法、硬件除法 - 系统主频 144MHz l 存储器： - 可配最大 64KB 易失数据存储区 SRAM - 可配 224KB 程序存储区 CodeFlash （零等待应用区+非零等待数据区） - 28KB 系统引导程序存储区 BootLoader - 128B 系统非易失配置信息存储区 - 128B 用户自定义信息存储区 l 电源管理和低功耗： - 系统供电 VDD 额定：3.3V - GPIO 单元独立供电 VIO 额定：3.3V - 低功耗模式：睡眠、停止、待机 - VBAT 电源独立为 RTC 和后备寄存器供电 l 系统时钟、复位 - 内嵌出厂调校的 8MHz 的 RC 振荡器 - 内嵌 40KHz 的 RC 振荡器 - 内嵌 PLL，可选 CPU 时钟达 144MHz - 外部支持 3～25MHz 高速振荡器 - 外部支持 32.768KHz 低速振荡器 - 上/下电复位、可编程电压监测器 l 实时时钟 RTC：32 位独立定时器 l 1 组 8 路通用 DMA 控制器 - 8 个通道，支持环形缓冲区管理 l l l l - 支持 TIMx/ADC/USART/I2C/SPI 2 组运放、比较器：连接 ADC 和 TIMx 2 组 12 位模数转换 ADC 模拟输入范围：VSSA～VDDA 16 路外部信号+2 路内部信号通道 片上温度传感器 双 ADC 转换模式 16 路 TouchKey 通道检测 多组定时器 1 个 16 位高级定时器，增加死区控制和紧急 刹车，提供用于电机控制的 PWM 互补输出 - 3 个 16 位通用定时器，提供输入捕获/输出比 较/PWM/脉冲计数及增量编码器输入 - 1 个 32 位通用定时器（适用于 CH32V203RBx） - 2 个看门狗定时器（独立和窗口型） - 系统时基定时器：64 位计数器 l 多种通讯接口： - 4 个 USART 接口 - 2 个 I2C 接口（支持 SMBus/PMBus） - 2 个 SPI 接口 - USB2.0 全速设备接口（全速和低速） - USB2.0 全速主机/设备接口 - 1 组 CAN 接口（2.0B 主动） l 快速 GPIO 端口 - 37 个 I/O 口，映像 16 个外部中断 l 安全特性：CRC 计算单元，96 位芯片唯一 ID l 调试模式：串行 2 线调试接口 l 封装形式：LQFP、QFN、TSSOP 和 QSOP CH32V203 数据手册 http://wch.cn 第 1 章 系列产品说明 CH32V 系列产品是基于 32 位 RISC-V 指令集及架构设计的工业级通用增强型 MCU。 其产品按照功能 资源划分为通用、连接、无线等类别。它们之间以封装类别、外设资源及数量、引脚数目、器件特性 高低上的差异相互延伸，但在软件和功能、硬件引脚配置上保持相互兼容，为用户在产品开发中进行 产品迭代及快速应用提供了自由和方便。 有关此系列产品的器件特性请参考数据手册。 有关产品各外设功能描述、使用方法及寄存器配置等详细信息请参考《CH32FV2x_V3xRM》 。 数据手册和参考手册均可在沁恒官网下载：www.wch.cn 有关 RISC-V 指令集及架构的相关信息，可在“http://riscv.org”网站下载。 本手册为 CH32V203 系列产品数据手册。V303_305_307 系列请参考《CH32V307DS0》 、V208 系列请 参考《CH32V208DS0》 。 表 1-1 系列产品概览 中小容量通用型(V203) 大容量通用型(V303) 青稞 V4B 连接型(V305) 互联型(V307) 无线型(V208) 青稞 V4F 青稞 V4C 32K 闪存 64K 闪存 128K 闪存 256K 闪存 128K 闪存 256K 闪存 128K 闪存 10K SRAM 20K SRAM 32K SRAM 64K SRAM 32K SRAM 64K SRAM 64K SRAM 2*ADC(TKey) 2*DAC 2*ADC(TKey) 2*ADC(TKey) 4*ADTM 2*DAC 2*DAC 4*GPTM 4*ADTM 2*ADC(TKey) 2*ADC(TKey) 2*ADC(TKey) 4*ADTM 2*BCTM 4*GPTM ADTM ADTM 2*DAC 4*GPTM 8*USART/UART 2*BCTM ADTM 2*BCTM 3*SPI(2*I2S) 2*GPTM 3*GPTM 8*USART/UART 3*GPTM 5*USART/UART 2*I2C 2*USART 4*USART 3*SPI(2*I2S) 3*USART 3*SPI(2*I2S) OTG_FS SPI 2*SPI 2*I2C 2*SPI 2*I2C USBHS(+PHY) I2C 2*I2C USBFS 2*I2C OTG_FS 2*CAN USBD USBD CAN USBFS USBHS(+PHY) RTC USBFS USBFS RTC CAN 2*CAN 2*WDG CAN CAN 2*WDG RTC RTC 4*OPA RTC RTC 4*OPA 2*WDG 2*WDG RNG 2*WDG 2*WDG RNG 4*OPA 4*OPA SDIO 2*OPA 2*OPA SDIO RNG FSMC FSMC SDIO DVP ETH-1000MAC 10M-PHY ADC(TKey) ADTM 3*GPTM GPTM(32) 4*USART/UART 2*SPI 2*I2C USBD USBFS CAN RTC 2*WDG 2*OPA ETH-10M(+PHY) BLE5.3 注：同一类产品的某些外设数量或功能可能受封装限制，选择时请确认产品封装。 缩写 ADTM：高级定时器 GPTM：通用定时器 GPTM(32)：32 位通用定时器 BCTM：基本定时器 V2.5 TKey：触摸按键 OPA：运放、比较器 RNG：随机数发生器 USBD：全速设备控制器 1 USBFS：全速主机/设备控制器 USBHS：高速主机/设备控制器 CH32V203 数据手册 http://wch.cn 表 1-2 内核对比概览 指令集 硬件 堆栈 级数 中断 嵌套 级数 快速 中断 通道数 整数 除法 周期 向量表 模式 扩展 指令 内存 保护 V4B IMAC 2 2 4 9 地址或指令 支持 无 V4C IMAC 2 2 4 5 地址或指令 支持 标准 V4F IMAFC 3 8 4 5 地址或指令 支持 标准 特点 内核 注：有关内核的相关信息，可参考 QingKeV4 微处理器手册《QingKeV4_Processor_Manual》。 V2.5 2 CH32V203 数据手册 http://wch.cn 第 2 章 规格信息 CH32V203 系列基于 RISC-V 指令架构设计的 32 位 RISC 内核 MCU，工作频率 144MHz，内置高速存储 器，系统结构中多条总线同步工作，提供了丰富的外设功能和增强型 I/O 端口。本系列产品内置 2 个 12 位 ADC 模块、多组定时器、多通道触摸按键电容检测（TKey）等功能，还包含了标准和专用通讯接口： I2C、SPI、USART、CAN 控制器、USB2.0 全速主机/设备控制器、USB2.0 全速设备控制器等。 产品工作额定电压为 3.3V，工作温度范围为-40℃～85℃工业级。支持多种省电工作模式来满足产 品低功耗应用要求。系列产品中各型号在资源分配、外设数量、外设功能等方面有所差异，按需选择。 2.1 型号对比 表 2-1 CH32V 中小容量通用型产品资源分配 CH32V203 产品型号 资源差异 F6 F8 G6 G8 K6 K8 C6 C8 RB 20 20 28 28 32 32 48 48 64 32K 64K 32K 64K 32K 64K 32K 64K 128K SRAM（字节） 10K 20K 10K 20K 10K 20K 10K 20K 64K GPIO 端口数 16 17 24 24 26 26 37 37 51 (3) (3) (3) (3) 1 1 1 1 1 (3) 2 3 2 3 3 芯片引脚数 (1) 闪存（字节） 高级（16 位） 定 时 器 通用（16 位） 1 (3) 2 1 (3) 3 1 1 (3) 2 3 通用（32 位） - 1 看门狗 2 ( WWDG + IWDG ) 系统时基（64 位） 支持 RTC (2) 支持 ADC/TKey（通道数@单元) 9@2 9@2 10@2 10@2 10@2 10@2 10@2 10@2 16@1 运放、比较器 1 2 2 2 2 2 2 2 2 USART/UART 1 2 2 2 2 2 2 4 4 SPI 1 1 1 1 1 1 1 2 2 I2C 0 1 1 1 1 1 1 2 2 CAN 1 - 1 1 1 1 1 1 1 USBD 1 - 1 1 1 1 1 1 1 USBHD - 1 - 1 - - 1 1 1 通 信 接 口 USB (FS) Ethernet - 10M CPU 主频 Max：144MHz 额定电压 3.3V 工作温度 工业级：-40℃～85℃ 封装形式 TSSOP20、QFN20 QFN28 QSOP28 LQFP32 LQFP48 LQFP QFN48 LQFP64M 注：1.闪存字节表示的是零等待运行区域 R0WAIT，非零等待区域对于 V203 型号是 224K- R0WAIT 2.128K FLASH+64K SRAM 的产品支持用户选择字配置为（128K FLASH+64K SRAM） 、（144K FLASH+48K SRAM）、 （160K FLASH+32K SRAM）几种组合中的一种。 3.定时器中的 PWM、捕捉等涉及引脚信号的功能需要结合实际芯片封装的引脚，有些封装芯片没 有引出则此类功能不能使用。 V2.5 3 CH32V203 数据手册 http://wch.cn 2.2 系统架构 微控制器基于 RISC-V 指令集设计，其架构中将内核、仲裁单元、DMA 模块、SRAM 存储等部分通过 多组总线实现交互。设计中集成通用 DMA 控制器以减轻 CPU 负担、提高访问效率，应用多级时钟管理 机制降低了外设的运行功耗，同时兼有数据保护机制，时钟自动切换保护等措施增加了系统稳定性。 下图是系列产品内部总体架构框图。 图 2-1 系统框图 RISC-V (V4B) RV32 IMAC SDI D-code Bus Flash Memory MUX PFIC SWCLK SWDIO FLASH CTRL I-code Bus DMA 8Channels VDD : 2.4V~3.6V VSS @VIO33 VIO: 2.4V~3.6V VSS @VDDA VDDA: VIO VSSA MUX System Bus @VDD FS_DP FS_DM Reset & MUX & DIV SRAM USBFS HSI-RC PLL AH B Fmax = 144MHz OPAx_CHP OPAx_CHN OPAx_OUT (x=1,2) OPA1-2 HSE RCC RTC_CLK IWDG_CLK PC0 ~ PC15 GPIOC PD0 ~ PD2 GPIOD MOSI,MISO,SCK, NSS SPI1 RX, TX, CTS, RTS, CK USART1 4 channels 3 complementary Channels ETR, BIKN AIN0 ~ AIN15 (VSSA)VREF (2.4V~VDDA)VREF+ TIM1 APB1: Fmax = 144MHz GPIOB APB2: Fmax = 144MHz PB0 ~ PB15 Tkey LSE ADC2 TAMPER-RTC 4 channels, ETR TIM3 4 channels, ETR TIM4 4 channels, ETR TIM5 4 channels(CH32V203RBx) USART2 RX, TX, CTS, RTS, CK USART3 RX, TX, CTS, RTS, CK UART4 RX, TX SPI2 MOSI, MISO, SCK , NSS IWDG I2C1 SCL, SDA, SMBA WWDG I2C2 SCL, SDA, SMBA USBD 4 OSC32_IN OSC32_OUT TIM2 bxCAN1 ADC1 Temp Sensor V2.5 LSI-RC RTC/BKP EXTIT/WKUP GPIOA OSC_IN OSC_OUT @VBAT AHB to APB1 Bridge AHB to APB2 Bridge PA0 ~ PA15 SYSCLK AHBCLK APB1CLK APB2CLK CAN1_TX,CAN1_RX USBDM,USBDP CH32V203 数据手册 http://wch.cn 2.3 存储器映射表 图 2-2 存储器地址映射 0x5005 0400 0x5005 0000 0xFFFF FFFFF 0xE010 0000 0xE000 0000 Reserved Core Private Peripherals Reserved 0xC000 0000 0x1FFF FFFF 0x1FFF F880 0x1FFF F800 0x1FFF F700 0x1FFF F000 Reserved Reserved Option Bytes 0xA000 0000 Vendor Bytes Reserved Reserved System FLASH (BOOT_28KB) 0x7000 0000 Reserved 0x1FFF 8000 0x6000 0000 Reserved Reserved 0x4000 0000 Code FLASH 224KB max Includes 0 wait and non-0 waiting areas 0x0800 0000 0x0000 0000 Aliased to Flash or system memory depending on BOOT pins Peripherals Reserved USBFS Reserved Ethernet (CH203RBx) Reserved EXTEND Reserved CRC Reserved Flash Interface Reserved RCC Reserved DMA Reserved Reserved USART1 Reserved SPI1 TIM1 ADC2/TouchKey ADC1/TouchKey Reserved Port D Port C Port B Port A EXTI AFIO Reserved PWR BKP Reserved bxCAN1 share 512B SRAM USBD I2C2 I2C1 Reserved UART4 USART3 USART2 Reserved SPI2 Reserved IWDG WWDG RTC Reserved 0x2001 0000 0x2000 0000 Reserved SRAM (64KBmax) FLASH 0x0000 0000 4G线性地址空间 V2.5 0x5004 0000 0x5000 0000 0x4002 A000 0x4002 8000 0x4002 6000 0x4002 4000 0x4002 3C00 0x4002 3800 0x4002 3400 0x4002 3000 0x4002 2400 0x4002 2000 0x4002 1400 0x4002 1000 0x4002 0800 0x4002 0400 0x4002 0000 0x4001 8400 0x4001 8000 0x4001 5400 0x4001 5000 0x4001 4C00 0x4001 3C00 0x4001 3800 0x4001 3400 0x4001 3000 0x4001 2C00 0x4001 2800 0x4001 2400 0x4001 1C00 0x4001 1800 0x4001 1400 0x4001 1000 0x4001 0C00 0x4001 0800 0x4001 0400 0x4001 0000 0x4000 7800 0x4000 7400 0x4000 7000 0x4000 6C00 0x4000 6800 0x4000 6400 0x4000 6000 0x4000 5C00 0x4000 5800 0x4000 5400 0x4000 5000 0x4000 4C00 0x4000 4800 0x4000 4400 0x4000 4000 0x4000 3C00 0x4000 3800 0x4000 3400 0x4000 3000 0x4000 2C00 0x4000 2800 Reserved 5 0x4000 1000 0x4000 0C00 0x4000 0800 0x4000 0400 0x4000 0000 TIM5 (CH203RBx) TIM4 TIM3 TIM2 CH32V203 数据手册 http://wch.cn 2.4 时钟树 系统中引入 4 组时钟源：内部高频 RC 振荡器（HSI） 、内部低频 RC 振荡器(LSI)、外接高频振荡器 (HSE)、外接低频振荡器(LSE)。其中，低频时钟源为 RTC 和独立看门狗提供了时钟基准。高频时钟源 直接或者间接通过 PLL 倍频后输出为系统总线时钟（SYSCLK） ，系统时钟再由各预分频器提供了 AHB 域、APB1 域、APB2 域外设控制时钟及采样或接口输出时钟，部分模块工作需要由 PLL 时钟直接提供。 图 2-3 CH32V203 时钟树框图 40kHz LSI RC OSC32_IN OSC32_OUT IWDGCLK 32.768kHz LSE OSC to independent watchdog RTCCLK to RTC /128 USB prescaler /1,/2,/3 OSC_IN OSC_OUT PLLXTPRE 3-25MHz HSE OSC PLLSRC /2 8MHz HSI RC USBCLK perpheral clock enable PLLMUL *3,*4,… *16,*18 /2 48MHz SW to I2S2 interface PLLCLK to I2S3 interface HSI SYSCLK to TRNG HSE CSS MCO[3:0] MCO HSI HSE PLLCLK/2 AHB prescaler /1,/2…/512 /1,/2 to Flash prog IF to AHB bus/core/memory/DMA FCLK core free running clock /8 HCLK 144MHz max to Core System timer APB1 prescaler /1,/2…/16 PCLK1 to APB1 peripherals perpheral clock enable if(APB1 prescaler=1)*1 else *2 TIMxCLK to TIM2,3,4,5,6,7 perpheral clock enable APB2 prescaler /1,/2…/16 PCLK2 to APB2 peripherals perpheral clock enable ADC prescaler /2,/4,/6,/8 ADCCLK to ADC1,2 perpheral clock enable if(APB2 prescaler=1)*1 else *2 TIMxCLK to TIM1,8,9,10 perpheral clock enable 注：1.当使用 USB 功能时，CPU 的频率必须是 48MHz 或 96MHz 或 144MHz。当系统从停机或待机状态唤 醒时，系统会自动切换为 HSI 做主频。 V2.5 6 CH32V203 数据手册 http://wch.cn 图 2-4 CH32V203RB 时钟树框图 40kHz LSI RC OSC32_IN OSC32_OUT IWDGCLK 32.768kHz LSE OSC to independent watchdog RTCCLK to RTC /128 USB prescaler /1,/2,/3 OSC_IN OSC_OUT PLLXTPRE 32MHz HSE OSC PLLSRC /4 /8 8MHz HSI RC USBCLK perpheral clock enable PLLMUL *3,*4,… *16,*18 /2 48MHz SW to I2S2 interface PLLCLK to I2S3 interface SYSCLK HSI to TRNG HSE CSS MCO[3:0] MCO HSI HSE PLLCLK/2 AHB prescaler /1,/2…/512 /1,/2 to Flash prog IF to AHB bus/core/memory/DMA FCLK core free running clock to Core System timer /8 60MHz /1,/2 HCLK ETH-PHY ETH clock enable 144MHz max APB1 prescaler /1,/2…/16 PCLK1 to APB1 peripherals perpheral clock enable if(APB1 prescaler=1)*1 else *2 TIMxCLK /1,/2 perpheral clock enable ETH clock enable PCLK2 APB2 prescaler /1,/2…/16 to TIM2,3,4,5,6,7 60MHz ETH-PHY to APB2 peripherals perpheral clock enable ADC prescaler /2,/4,/6,/8 ADCCLK to ADC1,2 perpheral clock enable if(APB2 prescaler=1)*1 else *2 TIMxCLK to TIM1,8,9,10 perpheral clock enable 1.CH32V203RB 产品外接晶体或时钟（HSE）为 32M，使用外置晶体时无需负载电容已内置。 V2.5 7 CH32V203 数据手册 http://wch.cn 2.5 功能概述 2.5.1 RISC-V4B 处理器 RISC-V4B 支持 RISC-V 指令集 IMAC 子集。处理器内部以模块化管理，包含快速可编程中断控制器 （PFIC） 、内存保护、分支预测模式、扩展指令支持等单元。对外多组总线与外部单元模块相连，实现 外部功能模块和内核的交互。 处理器以其极简指令集、多种工作模式、模块化定制扩展等特点可以灵活应用不同场景微控制器 设计，例如小面积低功耗嵌入式场景、高性能应用操作系统场景等。 l 支持机器和用户特权模式 l 快速可编程中断控制器（PFIC） l 多级硬件中断堆栈 l 串行2线调试接口 l 标准内存保护设计 l 静态或动态分支预测、高效跳转、冲突检测机制 l 自定义扩展指令 2.5.2 片上存储器及自举模式 内置最大 64K 字节 SRAM 区，用于存放数据，掉电后数据丢失。具体容量要对应芯片型号。 内置最大 224K 字节程序闪存存储区（Code FLASH） ，用于用户的应用程序和常量数据存储。其中 包括零等待程序运行区域和非零等待区域。区域具体大小对应芯片型号。 内置 28K 字节系统存储区（System FLASH） ，用于系统引导程序存储（厂家固化自举加载程序） 。 128 字节用于系统非易失配置信息存储区，128 字节用于用户选择字存储区。 在启动时，通过自举引脚（BOOT0 和 BOOT1）可以选择三种自举模式中的一种： l 从程序闪存存储器自举 l 从系统存储器自举 l 从内部 SRAM 自举 自举加载程序存放于系统存储区， 可以通过 USART1 和 USB 接口对程序闪存存储区的内容重新编程。 2.5.3 供电方案 l VDD = 2.4～3.6V：为部分 I/O 引脚和内部调压器供电。 l VIO = 2.4～3.6V：为大部分 I/O 引脚供电以及以太网模块，决定了引脚输出高压幅值。正常 工作时，VIO 电压不能高于 VDD 电压。 l VDDA = 2.4～3.6V：为高频 RC 振荡器、ADC、温度传感器、DAC 及 PLL 的模拟部分供电。VDDA 电压必须和 VIO 电压相同（如果 VDD 掉电，VIO 带电，则 VDDA 必须带电并且和 VIO 一致） 。使用 ADC 时，VDDA 不得小于 2.4V。 l VBAT = 1.8～3.6V：当关闭 VDD 时， （通过内部电源切换器）单独为 RTC、外部低频振荡器和后 备寄存器供电。 （注意 VBAT 供电） 2.5.4 供电监控器 本产品内部集成了上电复位(POR)/掉电复位(PDR)电路，该电路始终处于工作状态，保证系统在供 电超过 2.4V 时工作；当 VDD 低于设定的阀值(VPOR/PDR)时，置器件于复位状态，而不必使用外部复位电路。 另外系统设有一个可编程的电压监测器（PVD） ，需要通过软件开启，用于比较 VDD 供电与设定的阀 值 VPVD 的电压大小。打开 PVD 相应边沿中断，可在 VDD 下降到 PVD 阈值或上升到 PVD 阈值时，收到中断 通知。关于 VPOR/PDR 和 VPVD 的值参考第 4 章。 2.5.5 电压调节器 复位后，调节器自动开启，根据应用方式有三个操作模式 V2.5 8 CH32V203 数据手册 http://wch.cn l 开启模式：正常的运行操作，提供稳定的内核电源 l 低功耗模式：当 CPU 进入停止模式后，可选择调节器低功耗运行 l 关断模式：当 CPU 进入待机模式后自动切换调节器到此模式，调压器输出为高阻状态，内核 电路的供电切断，调压器处于零消耗状态。 该调压器在复位后始终处于开启模式，在待机模式下被关闭处于关断模式，此时是高阻输出。 2.5.6 低功耗模式 系统支持三种低功耗模式，可以针对低功耗、短启动时间和多种唤醒事件等条件下选择达到最佳 的平衡。 l 睡眠模式 在睡眠模式下，只有 CPU 时钟停止，但所有外设时钟供电正常，外设处于工作状态。此模式是最 浅低功耗模式，但可以达到最快唤醒。 退出条件：任意中断或唤醒事件。 l 停止模式 此模式 FLASH 进入低功耗模式，PLL、HSI 的 RC 振荡器和 HSE 晶体振荡器被关闭。在保持 SRAM 和 寄存器内容不丢失的情况下，停止模式可以达到最低的电能消耗。 退出条件：任意外部中断/事件（EXTI 信号） 、NRST 上的外部复位信号、IWDG 复位，其中 EXTI 信 号包括 16 个外部 I/O 口之一、PVD 的输出、RTC 闹钟、USB 的唤醒信号。 l 待机模式 此模式下，系统主 LDO 关闭，由低功耗 LDO 给唤醒电路供电，其他数字电路全部断电，且 FLASH 处于断电状态。从待机模式唤醒系统会产生复位，同时 SBF（PWR_CSR）会置位。唤醒后，查询 SBF 状 态可知唤醒前的低功耗模式，SBF 由 CSBF(PWR_CR)位清除。在待机模式下，32KB 的 SRAM 的内容可以 保持（取决于睡前的规划配置） ，后备寄存器内容保留。 退出条件：任意外部事件（EXTI 信号） 、NRST 上的外部复位信号、IWDG 复位、WKUP 引脚上的一个 上升边沿，其中 EXTI 信号包括 16 个外部 I/O 口之一、RTC 闹钟、USB 的唤醒信号。 2.5.7 CRC（循环冗余校验）计算单元 CRC（循环冗余校验）计算单元使用一个固定的多项式发生器，从一个 32 位的数据字产生一个 CRC 码。在众多的应用中，基于 CRC 的技术被用于验证数据传输或存储的一致性。在 EN/IEC 60335-1 标准 的范围内，提供了一种检测闪存存储器错误的手段，CRC 计算单元可以用于实时地计算软件的签名， 并与在链接和生成该软件时产生的签名对比。 2.5.8 快速可编程中断控制器（PFIC） 产品内置快速可编程中断控制器（PFIC） ，最多支持 255 个中断向量，以最小的中断延迟提供了灵 活的中断管理功能。当前产品管理了 8 个内核私有中断和 88 个外设中断管理，其他中断源保留。PFIC 的寄存器均可以在用户和机器特权模式下访问。 l 88+3 个可单独屏蔽中断 l 提供一个不可屏蔽中断 NMI l 支持硬件中断堆栈(HPE)，无需指令开销 l 提供 4 路免表中断(VTF) l 支持地址或指令模块的向量表模式 l 中断嵌套深度可配置最高 8 级 l 支持中断尾部链接功能 2.5.9 外部中断/事件控制器（EXTI） 外部中断/事件控制器总共包含 19 个边沿检测器，用于产生中断/事件请求。每个中断线都可以独 V2.5 9 CH32V203 数据手册 http://wch.cn 立地配置其触发事件（上升沿或下降沿或双边沿） ，并能够单独地被屏蔽；挂起寄存器维持所有中断请 求状态。EXTI 可以检测到脉冲宽度小于内部 APB2 的时钟周期。多达 37 个通用 I/O 口都可选择连接到 16 个外部中断线。 2.5.10 通用 DMA 控制器 系统内置了 1 组通用 DMA 控制器，管理 8 个通道，灵活处理存储器到存储器、外设到存储器和存 储器到外设间的高速数据传输，支持环形缓冲区方式。每个通道都有专门的硬件 DMA 请求逻辑，支持 一个或多个外设对存储器的访问请求，可配置访问优先权、传输长度、传输的源地址和目标地址等。 DMA 用于主要的外设包括：通用/高级定时器 TIMx、ADC、USART、I2C、SPI。 注：DMA 和 CPU 经过仲裁器仲裁之后对系统 SRAM 进行访问。 2.5.11 时钟和启动 系统时钟源 HSI 默认开启，在没有配置时钟或者复位后，内部 8MHz 的 RC 振荡器作为默认的 CPU 时钟，随后可以另外选择外部 3～25MHz 时钟或 PLL 时钟。当打开时钟安全模式后，如果 HSE 用作系统 时钟（直接或间接） ，此时检测到外部时钟失效，系统时钟将自动切换到内部 RC 振荡器，同时 HSE 和 PLL 自动关闭；对于关闭时钟的低功耗模式，唤醒后系统也将自动地切换到内部的 RC 振荡器。如果使 能了时钟中断，软件可以接收到相应的中断。 多个预分频器用于配置 AHB 的频率、高速 APB(APB2)和低速 APB(APB1)区域提供各外设时钟，最高 频率 144MHz，参考图 2-3 的时钟树框图。 2.5.12 RTC（实时时钟）和后备寄存器 RTC 和后备寄存器在系统内部处于后备供电区域，在 VDD 有效时由 VDD 供电，在 VDD 无效时内部自动 切换到由 VBAT 引脚供电。 RTC 实时时钟是一组 32 位可编程计数器，时基支持 20 位预分频，用于较长时间段的测量。时钟 基准来源高速的外部时钟 128 分频（HSE/128） 、外部晶体低频振荡器(LSE)或内部低功耗 RC 振荡器 (LSI)。其中 LSE 也存在后备供电区域，所以，当选择 LSE 做 RTC 时基下，系统复位或从待机模式唤醒 后，RTC 的设置和时间能够保持不变。 后备寄存器最多包含 42 个 16 位寄存器，可以用来存储 84 字节的用户应用数据。此数据在待机唤 醒后，或系统复位或电源复位时，都能继续保持。在侵入检测功能开启下，一旦侵入检测信号有效， 将被清除后备寄存器中所有内容。 2.5.13 ADC（模拟/数字转换器）和触摸按键电容检测（TKey） 产品内嵌 2 个 12 位的模拟/数字转换器(ADC)，共用多达 16 个外部通道和 2 个内部通道采样，可 编程的通道采样时间，可以实现单次、连续、扫描或间断转换，且支持双 ADC 转换模式。提供模拟看 门狗功能允许非常精准地监视一路或多路选中的通道，用于监视通道信号电压。支持外部事件触发转 换，触发源包括片上定时器的内部信号和外部引脚。支持使用 DMA 操作。 ADC 内部通道采样包括一路内置温度传感器采样和一路内部参考电源采样。温度传感器产生一个 随温度线性变化的电压。温度传感器在内部被连接到 IN16 输入通道上，用于将传感器的输出转换到数 字数值。 触摸按键电容检测单元，提供了多达 16 个检测通道，复用 ADC 模块的外部通道。检测结果通过 ADC 模块转换输出结果，通过用户软件识别触摸按键状态。 2.5.14 定时器及看门狗 系统中的定时器包括高级定时器、通用定时器、看门狗定时器以及系统时基定时器。系列中不同 的产品包含的定时器数量有差异，具体参考表 2-2。 V2.5 10 CH32V203 数据手册 http://wch.cn 表 2-2 定时器比较 定时器 高级 定时器 TIM1 分辨率 计数类型 16 位 向上 向下 向上/下 APB2 时域 16 位分频器 向上 向下 向上/下 TIM2 通用 定时器 TIM3 16 位 TIM4 （1） 时基 DMA 功能作用 支持 PWM 互补输出，单脉冲输出 输入捕获 输出比较 定时计数 APB1 时域 16 位分频器 支持 输入捕获 输出比较 定时计数 TIM5 32 位 窗口看门狗 7位 向下 APB1 时域 4 种分频 不支持 定时 复位系统（正常工作） 独立看门狗 12 位 向下 APB1 时域 7 种分频 不支持 定时 复位系统（正常+低功耗工作） 64 位 向上或下 SYSCLK 或 SYSCLK/8 不支持 定时 系统时基定时器 注 1：适用于 CH32V203RBx。 l 高级控制定时器 高级控制定时器是一个 16 位的自动装载递加/递减计数器，具有 16 位可编程的预分频器。除了完 整的通用定时器功能外，可以被看成是分配到 6 个通道的三相 PWM 发生器，具有带死区插入的互补 PWM 输出功能，允许在指定数目的计数器周期之后更新定时器进行重复计数周期，刹车功能等。高级控制 定时器的很多功能都与通用定时器相同，内部结构也相同，因此高级控制定时器可以通过定时器链接 功能与其他 TIM 定时器协同操作，提供同步或事件链接功能。 l 通用定时器 通用定时器是一个 16 位或 32 位的自动装载递加/递减计数器，具有一个可编程的 16 位预分频器 以及 4 个独立的通道，每个通道都支持输入捕获、输出比较、PWM 生成和单脉冲模式输出。还能通过 定时器链接功能与高级控制定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以 被冻结，同时 PWM 输出被禁止，从而切断由这些输出所控制的开关。任意通用定时器都能用于产生 PWM 输出。每个定时器都有独立的 DMA 请求机制。这些定时器还能够处理增量编码器的信号，也能处理 1 至 3 个霍尔传感器的数字输出。 l 独立看门狗 独立看门狗是一个自由运行的 12 位递减计数器，支持 7 种分频系数。由一个内部独立的 40KHz 的 RC 振荡器（LSI）提供时钟；因为 LSI 独立于主时钟，所以可运行于停止和待机模式。IWDG 在主程 序之外，可以完全独立工作，因此，用于在发生问题时复位整个系统，或作为一个自由定时器为应用 程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。在调试模式下，计数器可以 被冻结。 l 窗口看门狗 窗口看门狗是一个 7 位的递减计数器，并可以设置成自由运行。可以被用于在发生问题时复位整 个系统。其由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。 V2.5 11 CH32V203 数据手册 http://wch.cn l 系统时基定时器 这是内核控制器自带的一个 64 位可选递增或递减的计数器， 用于产生 SYSTICK 异常 （异常号：15） ， 可专用于实时操作系统，为系统提供“心跳”节律，也可当成一个标准的 64 位计数器。具有自动重加 载功能及可编程的时钟源。 2.5.15 通讯接口 2.5.15.1 通用同步/异步收发器（USART） 产品提供了 4 组通用同步/异步收发器。 支持全双工异步通信、 同步单向通信以及半双工单线通信， 也支持 LIN(局部互连网)，兼容 ISO7816 的智能卡协议和 IrDA SIR ENDEC 传输编解码规范，以及调制 解调器(CTS/RTS 硬件流控)操作。还允许多处理器通信。其采用分数波特率发生器系统，并支持 DMA 操作连续通讯。 2.5.15.2 串行外设接口（SPI） 2 组串行外设 SPI 接口，提供主或从操作，动态切换。支持多主模式，全双工或半双工同步传输， 支持基本的 SD 卡和 MMC 模式。可编程的时钟极性和相位，数据位宽提供 8 或 16 位选择，可靠通信的 硬件 CRC 产生/校验，支持 DMA 操作连续通讯。 2.5.15.3 I2C 总线 多达 2 个 I2C 总线接口，能够工作于多主机模式或从模式，完成所有 I2C 总线特定的时序、协议、 仲裁等。支持标准和快速两种通讯速度，同时与 SMBus2.0 兼容。 I2C 接口提供 7 位或 10 位寻址，并且在 7 位从模式时支持双从地址寻址。内置了硬件 CRC 发生器 /校验器。可以使用 DMA 操作并支持 SMBus 总线 2.0 版/PMBus 总线。 2.5.15.4 控制器区域网络（CAN） CAN 接口兼容规范 2.0A 和 2.0B(主动)，波特率高达 1Mbits/s，支持时间触发通信功能。可以接 收和发送 11 位标识符的标准帧，也可以接收和发送 29 位标识符的扩展帧。具有 3 个发送邮箱和 2 个 3 级深度接收 FIFO。 具有 1 组 CAN 控制器产品只有 14 个可设置的过滤器， 并和 USBD 模块共用一个专用的 512 字节 SRAM 存储器用于数据的发送和接收，当 USBD 和 CAN 同时使用时，为了防止访问 SRAM 冲突，USBD 只能使用 低 384 字节空间。 2.5.15.5 通用串行总线（USBD） 产品内嵌 1 个 USB2.0 全速控制器，遵循 USB2.0 Fullspeed 标准。USBD 提供 16 个可配置的 USB 设备端点，支持低速设备和全速设备，支持控制/批量/同步/中断传输，双缓冲区机制，USB 挂起/恢 复操作，具有待机/唤醒功能。USB 专用的 48MHz 时钟由内部主 PLL 分频直接产生。 2.5.15.6 通用串行总线 USB2.0 全速主机/设备控制器（USBFS） USB2.0 全速主机控制器和设备控制器（USBFS） ，遵循 USB2.0 Fullspeed 标准。提供 16 个可配置 的 USB 设备端点及一组主机端点。支持控制/批量/同步/中断传输，双缓冲区机制，USB 总线挂起/恢 复操作，并提供待机/唤醒功能。USBFS 模块专用的 48MHz 时钟由内部主 PLL 分频直接产生(PLL 必须为 144MHz 或 96MHz 或 48MHz)。 2.5.16 通用输入输出接口（GPIO） 系统提供了 4 组 GPIO 端口， 共 37 个 GPIO 引脚。 每个引脚都可以由软件配置成输出(推挽或开漏)、 输入(带或不带上拉或下拉)或复用的外设功能端口。多数 GPIO 引脚都与数字或模拟的复用外设共用。 除了具有模拟输入功能的端口，所有的 GPIO 引脚都有大电流通过能力。提供锁定机制冻结 IO 配置， V2.5 12 CH32V203 数据手册 http://wch.cn 以避免意外的写入 I/O 寄存器。 系统中大部分 IO 引脚电源由 VIO 提供，通过改变 VIO 供电将改变 IO 引脚输出电平高值来适配外部 通讯接口电平。具体引脚请参考引脚描述。 2.5.17 运放比较器（OPA） 产品内置 2 组运放/比较器，内部选择关联到 ADC 和 TIMx 外设，其输入和输出均可通过更改配置 对多个通道进行选择。支持将外部模拟小信号被放大送入 ADC 以实现小信号 ADC 转换，也可以完成信 号比较器功能，比较结果由 GPIO 输出或者直接接入 TIMx 的输入通道。 2.5.18 串行 2 线调试接口（SDI Serial Debug Interface） 内核自带一个串行 2 线调试的接口，包括 SWDIO 和 SWCLK 引脚。系统上电或复位后默认调试接口 引脚功能开启。 V2.5 13 CH32V203 数据手册 http://wch.cn 第 3 章 引脚信息 3.1 中小容量通用型 V203 引脚排列 CH32V203CxT6 @VDD&VIO power @VDD&VBAT power 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 NC NC PA13/SWDIO PA12/USB1DP PA11/USB1DM PA10 PA9 PA8 PC9/TXN PC8/TXP PC7/RXN PC6/RXP PB15 PB14 PB13 PB12 1 2 3 4 5 6 7 8 9 10 11 12 VBAT PC13/TAMPER_RTC PC14/OSC32IN PC15/OSC32OUT OSC_IN/PD0 OSC_OUT/PD1 NRST VSSA VDDA PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2 VDD_2 VSS_2 PA13/SWDIO PA12/USB1DP PA11/USB1DM @VDD&VIO power PA10 PA9 @VDD&VBAT power PA8 PB15 PB14 PB13 PB12 PA3/ADC3 PA4/ADC4 PA5/ADC5 PA6/ADC6 PA7/ADC7 PB0/ADC8 PB1/ADC9 PB2/BOOT1 PB10 PB11 VSS_1 VDD_VIO_1 VBAT PC13/TAMPER-RTC PC14/OSC32IN PC15/OSC32OUT OSC_IN OSC_OUT NRST PC0/ADC10 PC1/ADC11 PC2/ADC12 PC3/ADC13 VSSA VDDA PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 13 14 15 16 17 18 19 20 21 22 23 24 PA3/ADC3 VSS_4 VDD_VIO_4 PA4/ADC4 PA5/ADC5 PA6/ADC6 PA7/ADC7 PC4/ADC14 PC5/ADC15 PB0/ADC8 PB1/ADC9 PB2/BOOT1 PB10 PB11 VSS_1 VDD_VIO_1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 VDD_VIO_3 VSS_3 PB9 PB8 BOOT0 PB7/USB2DP PB6/USB2DM PB5 PB4 PB3 PA15 PA14/SWCLK VDD_VIO_3 VSS_3 PB9 PB8 BOOT0 PB7/USB2DP PB6/USB2DM PB5 PB4 PB3 PD2 PC12 PC11 PC10 PA15 PA14/SWCLK 48 47 46 45 44 43 42 41 40 39 38 37 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 CH32V203RBT6 CH32V203KxT6 VDD_2 VSS_2 PA13/SWDIO PA12/USB1DP PA11/USB1DM @VDD&VIO power PA10 PA9 @VDD&VBAT power PA8 PB15 PB14 PB13 PB12 32 31 30 29 28 27 26 25 36 35 34 33 32 31 30 29 28 27 26 25 1 2 3 4 5 6 7 8 VSS PB8/BOOT0 PB7 PB6 PB5 PB4 PB3 PA15 VBAT PC13/TAMPER_RTC PC14/OSC32IN PC15/OSC32OUT OSC_IN/PD0 OSC_OUT/PD1 NRST VSSA VDDA PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2 VDD OSC_IN/PD0 OSC_OUT/PD1 NRST BOOT1=GND VDDA PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2 PA14/SWCLK PA13/SWDIO PA12/USB1DP PA11/USB1DM PA10 PA9 PA8 VDD 24 23 22 21 20 19 18 17 13 14 15 16 17 18 19 20 21 22 23 24 9 10 11 12 13 14 15 16 PA3/ADC3 PA4/ADC4 PA5/ADC5 PA6/ADC6 PA7/ADC7 PB0/ADC8 PB1/ADC9 PB2/BOOT1 PB10 PB11 VSS_1 VDD_VIO_1 1 2 3 4 5 6 7 8 9 10 11 12 VSS PA3/ADC3 PA4/ADC4 PA5/ADC5 PA6/ADC6 PA7/ADC7 PB0/ADC8 PB1/ADC9 VSS 0 VDD_VIO_3 VSS_3 PB9 PB8 BOOT0 PB7/USB2DP PB6/USB2DM PB5 PB4 PB3 PA15 PA14/SWCLK 48 47 46 45 44 43 42 41 40 39 38 37 CH32V203CxU6 CH32V203G6U6 BOOT1=GND 28 27 26 25 24 23 22 21 20 19 18 17 16 15 0 1 2 3 4 5 6 7 VSS BOOT0/PB8 PA13/SWDIO OSC_IN/PD0 PA12/USB1DP OSC_OUT/PD1 PA10/PA11/USB1DM NRST PA9 BOOT1=GND VDDA VDD PA0/WKUP/ADC0 VSS PA1/ADC1 PB1/ADC9 PA2/ADC2 PA3/ADC3 PA4/ADC4 PA5/ADC5 PA6/ADC6 PA7/ADC7 PB0/ADC8 PA14/SWC/PB5/TIM3_CH2 PA13/SWD/PA12/U1DP/CAN_TX/TIM1_ETR PB6/U2DM/SCL/TIM4_CH1 PA11/U1DM/CAN_RX/TIM1_CH4 PB7/U2DP/SDA/TIM4_CH2 PA10/TIM1_CH3 BOOT0 PA9/TIM1_CH2 PB8/TIM4_CH3 PA8/TIM1_CH1 VDD PB15/OP1P0/TIM1_CH3N VSS PB14/OP2P0/TIM1_CH2N NRST PB13/TIM1_CH1N PA0/WKUP/ADC0 PB1/ADC9/OP1O1/PB12/TIM1_BKIN PA1/ADC1 PB11/OP1N0 PA2/ADC2/OP2O0 PB10/OP2N0 PA3/ADC3/OP1O0 PA7/ADC7/OP2P1 PA6/ADC6/OP1N1 PA5/ADC5/OP2N1 PB0/ADC8/OP1P1 PA4/ADC4/OP2O1 8 9 10 11 12 13 14 1 2 3 4 5 6 7 8 9 10 11 12 13 14 PB7 PB6 PB5 PB4 PB3 PA15 PA14/SWCLK 28 27 26 25 24 23 22 CH32V203G8R6 V2.5 14 21 20 19 18 17 16 15 36 35 34 33 32 31 30 29 28 27 26 25 CH32V203 数据手册 http://wch.cn CH32V203F8P6 1 2 3 4 5 6 7 8 9 10 CH32V203F6P6 BOOT0=GND PB6/UDM/PA13/SWDIO PB7/UDP/PA14/SWCLK VSS VDD NRST PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2/OP2O0 PA3/ADC3/OP1O0 PA6/ADC6/OP1N1 PA10/TIM1_CH3 PA9/TIM1_CH2 PA8/TIM1_CH1 PB15/TIM1_CH3N PB14/TIM1_CH2N PB13/TIM1_CH1N PB0/ADC8/OP1P1 PA7/ADC7/OP2P1 PA5/ADC5/OP2N1 PA4/ADC4/OP2O1 20 19 18 17 16 15 14 13 12 11 1 2 3 4 5 6 7 8 9 10 BOOT1=GND BOOT0/PB8 PA14/SWCLK OSC_IN/PD0 PA13/SWDIO OSC_OUT/PD1 PA12/USB1DP NRST PA11/USB1DM VDDA VDD PA0/WKUP/ADC0 VSS PA1/ADC1 PB1/ADC9 PA2/ADC2 PA7/ADC7 PA3/ADC3 PA6/ADC6 PA4/ADC4 PA5/ADC5 (TIM1_BKIN) PB12= PB1 (OP1O1) 0 PA0/WKUP/ADC0 PA9/CH2 (TIM1_BKIN) (OP1O1) PA1/ADC1 PA8/CH1 PB12 = PB1 PA2/ADC2/OP2O0 PB15/CH3N PA3/ADC3/OP1O0 PB14/CH2N BOOT0=GND PA4/ADC4/OP2O1 PB13/CH1N 6 7 8 9 10 PA5/ADC5/OP2N1 PA7/ADC7/OP2P1 PB0/ADC8/OP1P1 PB10/OP2N0 PB11/OP1N0 1 2 3 4 5 GND PA6/ADC6/OP1N1 VDD PA14/SWC/PB7/UDP PA13/SWD/PB6/UDM PA10/CH3 20 19 18 17 16 CH32V203F8U6 V2.5 15 15 14 13 12 11 20 19 18 17 16 15 14 13 12 11 CH32V203 数据手册 http://wch.cn 3.2 引脚描述 表 3-1 CH32V203xx 引脚定义 注意，下表中的引脚功能描述针对的是所有功能，不涉及具体型号产品。不同型号之间外设资源有差 异，查看前请先根据产品型号资源表确认是否有此功能。 表 3-1-1 QFN20/LQFP32/LQFP48/QFN48 引脚定义 电 平 主功能 （复位 后） QFN20 LQFP32 LQFP48 QFN48 引脚 名称 - - 0 VSS P - VSS - - 1 VBAT P - VBAT - - 2 PC13(2) TAMPER-RTC I/O - PC13 (3) TAMPER-RTC - - 3 PC14(2) OSC32_IN I/O/A - PC14 (3) OSC32_IN - - 4 PC15(2) OSC32_OUT I/O/A - PC15 (3) OSC32_OUT - 2 5 OSC_IN I/A - OSC_IN PD0 (4) - 3 6 OSC_OUT O/A - OSC_OUT PD1 (4) - 4 7 NRST I - NRST - - 8 VSSA P - VSSA - 5 9 VDDA P - VDDA 1 2 3 4 5 V2.5 6 7 8 9 10 10 11 12 13 14 PA0-WKUP PA1 PA2 PA3 PA4 引脚 (1) 类型 I/O 引脚编号 I/O/A I/O/A I/O/A I/O/A I/O/A - - - - - 16 默认复用功能 重映射功能 PA0 WKUP USART2_CTS ADC_IN0 TIM2_CH1 TIM2_ETR TIM2_CH1_ETR_2 PA1 USART2_RTS ADC_IN1 TIM2_CH2 TIM2_CH2_2 PA2 USART2_TX ADC_IN2 TIM2_CH3 OPA2_OUT0 TIM2_CH3_1 PA3 USART2_RX ADC_IN3 TIM2_CH4 OPA1_OUT0 TIM2_CH4_1 PA4 SPI1_NSS USART2_CK ADC_IN4 OPA2_OUT1 CH32V203 数据手册 http://wch.cn 20 7 8 11 12 13 14 LQFP48 QFN48 LQFP32 QFN20 6 15 16 17 18 - 15 19 - - 20 9 - 21 引脚 名称 PA5 PA6 PA7 PB0 PB1 (5) PB2 PB10 引脚 (1) 类型 I/O/A I/O/A I/O/A I/O/A I/O 引脚编号 电 平 - - - - 主功能 （复位 后） 默认复用功能 重映射功能 PA5 SPI1_SCK ADC_IN5 OPA2_CH1N USART4_TX_1 PA6 SPI1_MISO ADC_IN6 TIM3_CH1 OPA1_CH1N TIM1_BKIN_1 USART4_CK_1 PA7 SPI1_MOSI ADC_IN7 TIM3_CH2 OPA2_CH1P TIM1_CH1N_1 USART4_CTS_1 PB0 ADC_IN8 TIM3_CH3 OPA1_CH1P USART4_TX TIM1_CH2N_1 TIM3_CH3_2 TIM1_CH3N_1 TIM3_CH4_2 I/O/A - PB1 ADC_IN9 TIM3_CH4 OPA1_OUT1 USART4_RX I/O FT PB2 (5) BOOT1 USART4_CK PB10 I2C2_SCL USART3_TX OPA2_CH0N TIM2_CH3_2 TIM2_CH3_3 I2C2_SDA USART3_RX OPA1_CH0N TIM2_CH4_2 TIM2_CH4_3 I/O/A FT 10 - 22 PB11 I/O/A FT PB11 - - 23 VSS_1 P - VSS_1 - 16 VSS P - VSS - - VDD_IO_1 P - VDD_IO_1 - 17 VDD_ P - VDD_ - 11 V2.5 - - 24 25 26 PB12 PB13 I/O/A I/O/A FT FT 17 PB12 SPI2_NSS I2C2_SMBA USART3_CK TIM1_BKIN PB13 SPI2_SCK USART3_CTS TIM1_CH1N CH32V203 数据手册 http://wch.cn 13 - - LQFP48 QFN48 LQFP32 QFN20 12 27 28 引脚 名称 PB14 PB15 引脚 (1) 类型 I/O/A I/O/A I/O 引脚编号 电 平 FT FT 主功能 （复位 后） 默认复用功能 PB14 SPI2_MISO TIM1_CH2N USART3_RTS OPA2_CH0P PB15 SPI2_MOSI TIM1_CH3N OPA1_CH0P USART1_CK_1 TIM1_CH1_1 重映射功能 14 18 29 PA8 I/O FT PA8 USART1_CK TIM1_CH1 MCO 15 19 30 PA9 I/O FT PA9 USART1_TX TIM1_CH2 TIM1_CH2_1 16 20 31 PA10 I/O FT PA10 USART1_RX TIM1_CH3 TIM1_CH3_1 PA11 USART1_CTS USBDM CAN1_RX TIM1_CH4 USART1_CTS_1 TIM1_CH4_1 USART1_RTS USBDP CAN1_TX TIM1_ETR USART1_RTS_1 TIM1_ETR_1 - 21 32 PA11 I/O/A FT 22 33 PA12 I/O/A FT PA12 17 23 34 PA13 I/O FT SWDIO - - 35 VSS_2 P - VSS_2 - - 36 VDD_2 P - VDD_2 18 24 37 PA14 I/O FT SWCLK PA14 PA15 TIM2_CH1_ETR_1 TIM2_CH1_ETR_3 SPI1_NSS USART4_RTS_1 - 25 38 PA15 I/O FT PA13 - 26 39 PB3 I/O FT PB3 USART4_CTS TIM2_CH2_1 TIM2_CH2_3 SPI1_SCK - 27 40 PB4 I/O FT PB4 USART4_RTS TIM3_CH1_2 SPI1_MISO - 28 41 PB5 I/O FT PB5 I2C1_SMBA TIM3_CH2_2 SPI1_MOSI USART4_RX_1 17 29 42 PB6 I/O FT PB6 I2C1_SCL TIM4_CH1 USART1_TX_1 V2.5 18 CH32V203 数据手册 http://wch.cn LQFP48 QFN48 LQFP32 QFN20 引脚 名称 I/O 引脚编号 引脚 (1) 类型 电 平 主功能 （复位 后） 默认复用功能 重映射功能 USBFS_DM 18 30 - 31 I2C1_SDA TIM4_CH2 USBFS_DP USART1_RX_1 PB8 TIM4_CH3 I2C1_SCL CAN1_RX TIM4_CH4 I2C1_SDA CAN1_TX 43 PB7 I/O FT PB7 44 BOOT0 I - BOOT0 45 PB8 I/O/A FT - - 46 PB9 I/O/A FT PB9 - - 47 VSS_3 P - VSS_3 - 32 - VSS P - VSS - - 48 VDD_IO_3 P - VDD_IO_3 19 1 - VDD P - VDD 表 3-1-2 TSSOP20(F8)/QSOP28(G8)引脚定义 引脚编号 TSSOP20 QSOP28 5 8 6 7 8 9 11 V2.5 9 10 11 12 15 引脚 名称 引脚 (1) 类型 NRST I PA0-WKUP PA1 PA2 PA3 PA4 I/O/A I/O/A I/O/A I/O/A I/O/A 电 平 主功能 （复位 后） - NRST I/O (F8) (G8) - - - - - 19 默认复用功能 重映射功能 PA0 WKUP USART2_CTS ADC_IN0 TIM2_CH1 TIM2_ETR TIM2_CH1_ETR_2 PA1 USART2_RTS ADC_IN1 TIM2_CH2 TIM2_CH2_2 PA2 USART2_TX ADC_IN2 TIM2_CH3 OPA2_OUT0 TIM2_CH3_1 PA3 USART2_RX ADC_IN3 TIM2_CH4 OPA1_OUT0 TIM2_CH4_1 PA4 SPI1_NSS USART2_CK ADC_IN4 CH32V203 数据手册 http://wch.cn 引脚编号 QSOP28 TSSOP20 引脚 名称 引脚 (1) 类型 主功能 （复位 后） I/O (F8) (G8) 电 平 默认复用功能 重映射功能 OPA2_OUT1 12 10 13 14 16 13 17 14 PA5 PA6 PA7 PB0 I/O/A I/O/A I/O/A I/O/A - - - - PA5 SPI1_SCK ADC_IN5 OPA2_CH1N PA6 SPI1_MISO ADC_IN6 TIM3_CH1 OPA1_CH1N TIM1_BKIN_1 PA7 SPI1_MOSI ADC_IN7 TIM3_CH2 OPA2_CH1P TIM1_CH1N_1 PB0 ADC_IN8 TIM3_CH3 OPA1_CH1P TIM1_CH2N_1 TIM3_CH3_2 TIM1_CH3N_1 TIM3_CH4_2 - 20 PB1 I/O/A - PB1 ADC_IN9 TIM3_CH4 OPA1_OUT1 - 18 PB10 I/O/A FT PB10 OPA2_CH0N TIM2_CH3_2 TIM2_CH3_3 - 19 PB11 I/O/A FT PB11 OPA1_CH0N TIM2_CH4_2 TIM2_CH4_3 - 20 PB12 I/O/A FT PB12 TIM1_BKIN - 20 PB1 I/O/A FT PB1 OPA1_OUT1 15 21 PB13 I/O/A FT PB13 TIM1_CH1N 16 22 PB14 I/O/A FT PB14 TIM1_CH2N OPA2_CH0P 17 23 PB15 I/O/A FT PB15 TIM1_CH3N OPA1_CH0P USART1_CK_1 TIM1_CH1_1 18 24 PA8 I/O FT PA8 USART1_CK TIM1_CH1 MCO 19 25 PA9 I/O FT PA9 USART1_TX TIM1_CH2 TIM1_CH2_1 20 26 PA10 I/O FT PA10 USART1_RX TIM1_CH3 TIM1_CH3_1 V2.5 20 CH32V203 数据手册 http://wch.cn 引脚编号 QSOP28 TSSOP20 - 27 引脚 名称 PA11 引脚 (1) 类型 I/O/A I/O (F8) (G8) 电 平 FT 主功能 （复位 后） 默认复用功能 重映射功能 PA11 USART1_CTS USBDM CAN1_RX TIM1_CH4 USART1_CTS_1 TIM1_CH4_1 USART1_RTS USBDP CAN1_TX TIM1_ETR USART1_RTS_1 TIM1_ETR_1 - 28 PA12 I/O/A FT PA12 1 28 PA13 I/O FT SWDIO 3 7 VSS P - VSS 4 6 VDD P - VDD 2 1 PA14 I/O FT SWCLK - 1 PB5 I/O FT PB5 I2C1_SMBA TIM3_CH2_2 PB6 I2C1_SCL TIM4_CH1 USBFS_DM USART1_TX_1 I2C1_SDA TIM4_CH2 USBFS_DP USART1_RX_1 1 2 PB6 I/O FT PA13 PA14 2 3 PB7 I/O FT PB7 - 4 BOOT0 I - BOOT0 - 5 PB8 I/O/A FT PB8 TIM4_CH3 I2C1_SCL CAN1_RX I/O 电 平 主功能 （复位 后） 默认复用功能 重映射功能 表 3-1-3 TSSOP20(F6)/QFN28(G6)引脚定义 引脚编号 引脚 (1) 类型 QFN28 引脚 名称 TSSOP20 (F6) (G6) - 0 VSS P - VSS 2 2 OSC_IN I/A - OSC_IN PD0 (4) 3 3 OSC_OUT O/A - OSC_OUT PD1 (4) 4 4 NRST I - NRST 5 5 VDDA P - VDDA 6 V2.5 6 PA0-WKUP I/O/A - PA0 21 WKUP USART2_CTS ADC_IN0 TIM2_CH1 TIM2_ETR TIM2_CH1_ETR_2 CH32V203 数据手册 http://wch.cn 引脚编号 8 9 10 11 12 13 - QFN28 TSSOP20 7 7 8 9 10 11 12 13 14 引脚 名称 PA1 PA2 PA3 PA4 PA5 PA6 PA7 PB0 引脚 (1) 类型 I/O/A I/O/A I/O/A I/O/A I/O/A I/O/A I/O/A I/O/A I/O (F6) (G6) 电 平 - - - - - - - - 默认复用功能 重映射功能 PA1 USART2_RTS ADC_IN1 TIM2_CH2 TIM2_CH2_2 PA2 USART2_TX ADC_IN2 TIM2_CH3 OPA2_OUT0 TIM2_CH3_1 PA3 USART2_RX ADC_IN3 TIM2_CH4 OPA1_OUT0 TIM2_CH4_1 PA4 SPI1_NSS USART2_CK ADC_IN4 OPA2_OUT1 PA5 SPI1_SCK ADC_IN5 OPA2_CH1N PA6 SPI1_MISO ADC_IN6 TIM3_CH1 OPA1_CH1N TIM1_BKIN_1 PA7 SPI1_MOSI ADC_IN7 TIM3_CH2 OPA2_CH1P TIM1_CH1N_1 PB0 ADC_IN8 TIM3_CH3 OPA1_CH1P TIM1_CH2N_1 TIM3_CH3_2 PB1 ADC_IN9 TIM3_CH4 OPA1_OUT1 TIM1_CH3N_1 TIM3_CH4_2 14 15 PB1 I/O/A 15 16 VSS P VSS 16 17 VDD P VDD - 18 PA9 I/O FT PA9 USART1_TX TIM1_CH2 TIM1_CH2_1 - 19 PA10 I/O FT PA10 USART1_RX TIM1_CH3 TIM1_CH3_1 V2.5 - 主功能 （复位 后） 22 CH32V203 数据手册 http://wch.cn 引脚编号 QFN28 TSSOP20 17 19 引脚 名称 PA11 引脚 (1) 类型 I/O/A I/O (F6) (G6) 电 平 FT 主功能 （复位 后） 默认复用功能 重映射功能 PA11 USART1_CTS USBDM CAN1_RX TIM1_CH4 USART1_CTS_1 TIM1_CH4_1 USART1_RTS USBDP CAN1_TX TIM1_ETR USART1_RTS_1 TIM1_ETR_1 18 20 PA12 I/O/A FT PA12 19 21 PA13 I/O FT SWDIO PA13 20 22 PA14 I/O FT SWCLK PA14 - 23 PA15 I/O FT PA15 TIM2_CH1_ETR_1 TIM2_CH1_ETR_3 SPI1_NSS - 24 PB3 I/O FT PB3 TIM2_CH2_1 TIM2_CH2_3 SPI1_SCK - 25 PB4 I/O FT PB4 TIM3_CH1_2 SPI1_MISO - 26 PB5 I/O FT PB5 I2C1_SMBA TIM3_CH2_2 SPI1_MOSI - 27 PB6 I/O FT PB6 I2C1_SCL USART1_TX_1 - 28 PB7 I/O FT PB7 I2C1_SDA USART1_RX_1 BOOT0 I - BOOT0 PB8 I/O/A FT PB8 (6) (6) 1 1 I2C1_SCL CAN1_RX 表 3-1-4 LQFP64M 引脚定义 P - VBAT PC13(2) TAMPER-RTC I/O - PC13 (3) TAMPER-RTC 3 PC14(2) OSC32_IN I/O/A - PC14 (3) OSC32_IN 4 PC15(2) OSC32_OUT I/O/A - PC15 (3) OSC32_OUT 引脚 名称 引脚 (1) 类型 1 VBAT 2 LQFP64M V2.5 I/O 电 平 主功能 （复位 后） 引脚编号 23 默认复用功能 重映射功能 CH32V203 数据手册 I/A - OSC_IN OSC_OUT O/A - OSC_OUT 7 NRST I - NRST 8 PC0 I/O/A - PC0 ADC_IN10 9 PC1 I/O/A - PC1 ADC_IN11 10 PC2 I/O/A - PC2 ADC_IN12 11 PC3 I/O/A - PC3 ADC_IN13 12 VSSA P - VSSA 13 VDDA P - VDDA 引脚 名称 引脚 (1) 类型 5 OSC_IN 6 LQFP64M 14 15 16 PA0-WKUP PA1 PA2 I/O/A I/O/A I/O/A I/O 电 平 主功能 （复位 后） 引脚编号 - - - TIM2_CH1_ETR_2 PA1 USART2_RTS ADC_IN1 TIM2_CH2 TIM5_CH2 TIM2_CH2_2 PA2 USART2_TX ADC_IN2 TIM2_CH3 OPA2_OUT0 TIM5_CH3 TIM2_CH3_1 USART2_RX ADC_IN3 TIM2_CH4 OPA1_OUT0 TIM5_CH4 TIM2_CH4_1 I/O/A - PA3 18 VSS_4 P - VSS_4 19 VDD_IO_4 P - VDD_IO_4 21 PA5 I/O/A I/O/A - - 24 重映射功能 PA0 PA3 PA4 默认复用功能 WKUP USART2_CTS ADC_IN0 TIM2_CH1 TIM2_ETR TIM5_CH1 17 20 V2.5 http://wch.cn PA4 SPI1_NSS USART2_CK ADC_IN4 OPA2_OUT1 PA5 SPI1_SCK ADC_IN5 OPA2_CH1N USART1_CTS_2 USART1_CK_3 CH32V203 数据手册 LQFP64M 22 PA6 引脚 (1) 类型 I/O/A 电 平 - 默认复用功能 重映射功能 PA6 SPI1_MISO ADC_IN6 TIM3_CH1 OPA1_CH1N TIM1_BKIN_1 USART1_TX_3 PA7 SPI1_MOSI ADC_IN7 TIM3_CH2 OPA2_CH1P TIM1_CH1N_1 USART1_RX_3 PA7 I/O/A 24 PC4 I/O/A PC4 ADC_IN14 USART1_CTS_3 25 PC5 I/O/A PC5 ADC_IN15 USART1_RTS_3 PB0 ADC_IN8 TIM3_CH3 OPA1_CH1P TIM1_CH2N_1 TIM3_CH3_2 UART4_TX_1 ADC_IN9 TIM3_CH4 OPA1_OUT1 TIM1_CH3N_1 TIM3_CH4_2 UART4_RX_1 PB10 I2C2_SCL USART3_TX OPA2_CH0N TIM2_CH3_2 TIM2_CH3_3 PB11 I2C2_SDA USART3_RX OPA1_CH0N TIM2_CH4_2 TIM2_CH4_3 27 28 29 PB0 PB1 (5) PB2 PB10 I/O/A - 主功能 （复位 后） 23 26 - I/O/A - PB1 I/O FT PB2 (5) BOOT1 I/O/A FT 30 PB11 I/O/A 31 VSS_1 P VSS_1 32 VDD_IO_1 P VDD_IO_1 33 34 35 36 V2.5 引脚 名称 I/O 引脚编号 http://wch.cn PB12 PB13 PB14 PB15 I/O/A I/O/A I/O/A I/O/A FT FT FT FT FT 25 PB12 SPI2_NSS I2C2_SMBA USART3_CK TIM1_BKIN PB13 SPI2_SCK USART3_CTS TIM1_CH1N USART3_CTS_1 PB14 SPI2_MISO TIM1_CH2N USART3_RTS OPA2_CH0P USART3_RTS_1 PB15 SPI2_MOSI TIM1_CH3N OPA1_CH0P USART1_TX_2 CH32V203 数据手册 默认复用功能 重映射功能 I/O/A FT PC6 ETH_RXP TIM3_CH1_3 PC7 I/O/A FT PC7 ETH_RXN TIM3_CH2_3 39 PC8 I/O/A FT PC8 ETH_TXP TIM3_CH3_3 40 PC9 I/O/A FT PC9 ETH_TXN TIM3_CH4_3 41 PA8 I/O FT PA8 USART1_CK TIM1_CH1 MCO USART1_CK_1 USART1_RX_2 TIM1_CH1_1 42 PA9 I/O FT PA9 USART1_TX TIM1_CH2 USART1_RTS_2 TIM1_CH2_1 43 PA10 I/O FT PA10 USART1_RX TIM1_CH3 USART1_CK_2 TIM1_CH3_1 PA11 USART1_CTS USBDM CAN1_RX TIM1_CH4 USART1_CTS_1 TIM1_CH4_1 USART1_RTS USBDP CAN1_TX TIM1_ETR USART1_RTS_1 TIM1_ETR_1 引脚 名称 引脚 (1) 类型 37 PC6 38 LQFP64M 44 PA11 I/O/A I/O 电 平 主功能 （复位 后） 引脚编号 V2.5 http://wch.cn FT 45 PA12 I/O/A FT PA12 46 PA13 I/O FT SWDIO - VSS_2 P - VSS_2 - VDD_2 P - VDD_2 47 NC NC 48 NC NC 49 PA14 I/O FT PA13 SWCLK PA14 TIM2_CH1_ETR_1 TIM2_CH1_ETR_3 SPI1_NSS 50 PA15 I/O FT PA15 51 PC10 I/O FT PC10 UART4_TX USART3_TX_1 52 PC11 I/O FT PC11 UART4_RX USART3_RX_1 53 PC12 I/O FT PC12 54 PD2 I/O FT PD2 USART3_CK_1 TIM3_ETR TIM3_ETR_2 TIM3_ETR_3 55 PB3 I/O FT PB3 TIM2_CH2_1 TIM2_CH2_3 SPI1_SCK 56 PB4 I/O FT PB4 TIM3_CH1_2 SPI1_MISO 57 PB5 I/O FT PB5 26 I2C1_SMBA TIM3_CH2_2 SPI1_MOSI CH32V203 数据手册 LQFP64M 58 引脚 名称 PB6 引脚 (1) 类型 I/O I/O 引脚编号 http://wch.cn 电 平 FT 主功能 （复位 后） 默认复用功能 重映射功能 PB6 I2C1_SCL TIM4_CH1 USBFS_DM USART1_TX_1 I2C1_SDA TIM4_CH2 USBFS_DP USART1_RX_1 59 PB7 I/O FT PB7 60 BOOT0 I - BOOT0 61 PB8 I/O/A FT PB8 TIM4_CH3 I2C1_SCL CAN1_RX 62 PB9 I/O/A FT PB9 TIM4_CH4 I2C1_SDA CAN1_TX 63 VSS_3 P - VSS_3 64 VDD_IO_3 P - VDD_IO_3 注 1：表格缩写解释 I = TTL/CMOS 电平斯密特输入； O = CMOS 电平三态输出； A = 模拟信号输入或输出； P = 电源； FT = 耐受5V； ANT = 射频信号输入输出（天线）； 注2：PC13，PC14和PC15引脚通过电源开关进行供电，而这个电源开关只能够吸收有限的电流(3mA)。因 此这三个引脚作为输出引脚时有以下限制：在同一时间只有一个引脚能作为输出，作为输出脚时只能工 作在2MHz模式下，最大驱动负载为30pF，并且不能作为电流源(如驱动LED)。 注3：这些引脚在备份区域第一次上电时处于主功能状态下，之后即使复位，这些引脚的状态由备份区 域寄存器控制（这些寄存器不会被主复位系统所复位）。关于如何控制这些IO口的具体信息，请参考 CH32FV2x_V3xRM手册的电池备份区域和BKP寄存器的相关章节。 注4：LQFP64M封装的引脚5和引脚6在芯片复位后默认配置为OSC_IN和OSC_OUT功能脚。软件可以重新设 置这两个引脚为PD0和PD1功能。但对于LQFP100封装，由于PD0和PD1为固有的功能引脚，因此没有必要 再由软件进行重映像设置。CH32V203RBT6只有OSC_IN和OSC_OUT功能脚，不能复用为PD0和PD1功能。更 多详细信息请参考CH32FV2x_V3xRM手册的复用功能I/O章节和调试设置章节。 注5：BOOT0引脚未引出的芯片，在内部将下拉到GND。BOOT0引脚引出，但BOOT1/PB2引脚未引出的芯片， 内部BOOT1/PB2引脚将下拉到GND。此时如果进入低功耗模式配置IO口状态时，建议BOOT1/PB2引脚使用 输入下拉模式防止产生额外电流。 注6：BOOT0和PB8引脚合封芯片，建议外接500K下拉电阻，保证芯片上电稳定进入程序闪存存储器自举 模式。另外，此PB8引脚及其复用功能只保留了输出驱动功能，所有输入功能已被禁止。 注7：20和28引脚封装芯片有许多合封引脚（至少2个IO功能引脚物理合为一个引脚），此时驱动不要同 时配置输出功能，否则可能损坏引脚。有功耗要求的注意引脚状态。 V2.5 27 CH32V203 数据手册 http://wch.cn 3.3 引脚复用功能 注意，下表中的引脚功能描述针对的是所有功能，不涉及具体型号产品。不同型号之间外设资源有差异，查看前请先根据产品型号资源表确认是否有此功能。 表 3-2 CH32V203xx 引脚复用功能 复用 引脚 ADC PA0 ADC_IN0 PA1 ADC_IN1 PA2 ADC_IN2 PA3 ADC_IN3 PA4 ADC_IN4 TIM1 TIM 2/3/4/5 TIM2_CH1 TIM2_CH1_ETR_2 TIM2_ETR TIM5_CH1 TIM2_CH2 TIM2_CH2_2 TIM5_CH2 TIM2_CH3 TIM2_CH3_1 TIM5_CH3 TIM2_CH4 TIM2_CH4_1 TIM5_CH4 ADC_IN5 PA6 ADC_IN6 TIM1_BKIN_1 TIM3_CH1 PA7 ADC_IN7 TIM1_CH1N_1 TIM3_CH2 PA8 TIM1_CH1 TIM1_CH1_1 PA9 TIM1_CH2 TIM1_CH2_1 TIM1_CH3 TIM1_CH3_1 TIM1_CH4 TIM1_CH4_1 TIM1_ETR TIM1_ETR_1 PA11 PA12 USB USART2_CTS I2C SPI ETH OPA CAN WKUP USART2_RTS USART2_TX OPA2_OUT0 USART2_RX OPA1_OUT0 USART1_CTS_2 USART1_CK_3 USART4_TX_1 USART1_TX_3 USART4_CK_1 USART1_RX_3 USART4_CTS_1 USART1_CK USART1_CK_1 USART1_RX_2 USART1_TX USART1_RTS_2 USART1_RX USART1_CK_2 USART1_CTS USART1_CTS_1 USART1_RTS USART1_RTS_1 SPI1_NSS OPA2_OUT1 SPI1_SCK OPA2_CH1N SPI1_MISO OPA1_CH1N SPI1_MOSI OPA2_CH1P MCO USBDM CAN1_RX USBDP CAN1_TX PA13 SWDIO PA14 SWCLK PA15 PB0 ADC_IN8 TIM1_CH2N_1 PB1 ADC_IN9 TIM1_CH3N_1 TIM2_CH1_ETR_1 TIM2_CH1_ETR_3 TIM3_CH3 TIM3_CH3_2 TIM3_CH4 TIM3_CH4_2 PB2 USART4_RTS_1 SPI1_NSS UART4_TX_1 USART4_TX UART4_RX_1 USART4_RX OPA1_CH1P OPA1_OUT1 USART4_CK BOOT1 PB3 TIM2_CH2_1 TIM2_CH2_3 PB4 TIM3_CH1_2 USART4_RTS PB5 TIM3_CH2_2 USART4_RX_1 PB6 TIM4_CH1 USART1_TX_1 USBFS_DM I2C1_SCL PB7 TIM4_CH2 USART1_RX_1 USBFS_DP I2C1_SDA PB8 TIM4_CH3 I2C1_SCL CAN1_RX PB9 TIM4_CH4 TIM2_CH3_2 TIM2_CH3_3 I2C1_SDA CAN1_TX PB10 V2.5 SYS USART2_CK PA5 PA10 UART USART USART4_CTS SPI1_SCK SPI1_MISO I2C1_SMBA USART3_TX I2C2_SCL 28 SPI1_MOSI OPA2_CH0N CH32V203 数据手册 复用 引脚 http://wch.cn ADC TIM1 PB11 TIM 2/3/4/5 UART USART TIM2_CH4_2 TIM2_CH4_3 USART3_RX I2C2_SDA I2C2_SMBA SYS I2C SPI ETH OPA OPA1_CH0N PB12 TIM1_BKIN USART3_CK PB13 TIM1_CHIN PB14 TIM1_CH2N USART3_CTS USART3_CTS_1 USART3_RTS USART3_RTS_1 SPI2_MISO OPA2_CH0P PB15 TIM1_CH3N USART1_TX_2 SPI2_MOSI OPA1_CH0P PC0 ADC_IN10 PC1 ADC_IN11 PC2 ADC_IN12 PC3 ADC_IN13 PC4 ADC_IN14 USART1_CTS_3 PC5 ADC_IN15 USART1_RTS_3 SPI2_NSS SPI2_SCK PC6 TIM3_CH1_3 ETH_RXP PC7 TIM3_CH2_3 ETH_RXN PC8 TIM3_CH3_3 ETH_TXP PC9 TIM3_CH4_3 ETH_TXN PC11 UART4_TX USART3_TX_1 UART4_RX USART3_RX_1 PC12 USART3_CK_1 PC10 PC13 TAMPER-RTC PC14 OSC32_IN PC15 OSC32_OUT PD0 OSC_IN PD1 PD2 V2.5 USB OSC_OUT TIM3_ETR TIM3_ETR_2 TIM3_ETR_3 29 CAN CH32V203 数据手册 http://wch.cn 第 4 章 电气特性 4.1 测试条件 除非特殊说明和标注，所有电压都以 VSS 为基准。 所有最小值和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。典型数值是基 于常温 25℃和 VDD = 3.3V 环境下用于设计指导。 对于通过综合评估、设计模拟或工艺特性得到的数据，不会在生产线进行测试。在综合评估的基 础上，最小和最大值是通过样本测试后统计得到。除非特殊说明为实测值，否则特性参数以综合评估 或设计保证。 供电方案： 图 4-1 常规供电典型电路 VBAT 1.8-3.6V VDD VDDx/VIOx 0.1uF VSSx VDD VDDA 0.1uF VSSA 4.2 绝对最大值 临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏。 表 4-1 绝对最大值参数表 符号 描述 最小值 最大值 单位 TA 工作时的环境温度 -40 85 ℃ TS 存储时的环境温度 -40 125 ℃ VDD-VSS 外部主供电电压（包含 VDDA 和 VDD） -0.3 4.0 V VIO-VSS IO 域端供电电压 -0.3 4.0 V FT（耐受 5V）引脚上的输入电压 VSS-0.3 5.5 V 其他引脚上的输入电压 VSS-0.3 VDD+0.3 VIN |△VDD_x| 不同主供电引脚之间的电压差 50 mV |△VIO_x| 不同 IO 端供电引脚之间的电压差 50 mV |△VSS_x| 不同接地引脚之间的电压差 50 mV VESD(HBM) ESD 静电放电电压（人体模型，非接触式） 4K V USB 引脚（PA11、PA12） 3K V IVDD 经过 VDD/VDDA/VIO 电源线的总电流（供应电流） 150 IVss 经过 VSS 地线的总电流（流出电流） 150 任意 I/O 和控制引脚上的灌电流 25 任意 I/O 和控制引脚上的输出电流 -25 NRST 引脚注入电流 +/-5 HSE 的 OSC_IN 引脚和 LSE 的 OSC_IN 引脚注入电流 +/-5 IIO IINJ(PIN) V2.5 30 mA CH32V203 数据手册 ∑IINJ(PIN) http://wch.cn 其他引脚的注入电流 +/-5 所有 IO 和控制引脚的总注入电流 +/-25 4.3 电气参数 4.3.1 工作条件 表 4-2 通用工作条件 符号 参数 FHCLK 条件 最大值 单位 内部 AHB 时钟频率 144 MHz FPCLK1 内部 APB1 时钟频率 144 MHz FPCLK2 内部 APB2 时钟频率 144 MHz 2.4 3.6 使用 USB 3.0 3.6 VIO 不能高于 VDD 2.4 3.6 V 模拟部分工作电压 （未使用 ADC） VDDA 必须与 VIO 相同，VREF+ 模拟部分工作电压（使用 ADC） 不能高于 VDDA，VREF-等于 VSS 2.4 3.6 V 备份单元工作电压 1.8 3.6 V VDD 标准工作电压 VIO 大部分 IO 引脚输出电压 VDDA (1) VBAT 最小值 不能大于 VDD V TA 环境温度 -40 85 ℃ TJ 结温度范围 -40 85 ℃ 最小值 最大值 单位 VDD 上升速率 0 ∞ VDD 下降速率 30 ∞ 注：1.电池到 VBAT 连线要尽可能的短。 表 4-3 上电和掉电条件 符号 tVDD 参数 条件 us/V 4.3.2 内嵌复位和电源控制模块特性 表 4-4 复位及电压监测（PDR 选择高阈值档位） 符号 (1) PVD V V2.5 参数 可编程电压检测器的电 平选择 条件 最小值 典型值 最大值 单位 PLS[2:0] = 000(上升沿) 2.39 V PLS[2:0] = 000(下降沿) 2.31 V PLS[2:0] = 001(上升沿) 2.56 V PLS[2:0] = 001(下降沿) 2.48 V PLS[2:0] = 010(上升沿) 2.65 V PLS[2:0] = 010(下降沿) 2.57 V PLS[2:0] = 011(上升沿) 2.78 V PLS[2:0] = 011(下降沿) 2.69 V PLS[2:0] = 100(上升沿) 2.89 V PLS[2:0] = 100(下降沿) 2.81 V PLS[2:0] = 101(上升沿) 3.05 V PLS[2:0] = 101(下降沿) 2.96 V PLS[2:0] = 110(上升沿) 3.17 V PLS[2:0] = 110(下降沿) 3.08 V PLS[2:0] = 111(上升沿) 3.31 V 31 CH32V203 数据手册 http://wch.cn PLS[2:0] = 111(下降沿) VPVDhyst PVD 迟滞 VPOR/PDR 上电/掉电复位阈值 VPDRhyst PDR 迟滞 tRSTTEMPO 3.21 V 0.08 V 上升沿 1.9 2.2 2.4 V 下降沿 1.9 2.2 2.4 V 20 mV 上电复位 24 28 30 其他复位 8 10 30 mS 注：1.常温测试值。 4.3.3 内置的参考电压 表 4-5 内置参考电压 符号 VREFINT TS_vrefint 参数 条件 内置参考电压 TA = -40℃～85℃ 最小值 1.17 1.2 当读出内部参考电压 时，ADC 的采样时间 最大值 单位 1.23 V 17.1 us 4.3.4 供电电流特性 电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的 负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。 电流消耗测量方法如下图： 图 4-2 电流消耗测量 微控制器处于下列条件： 常温 VDD = 3.3V 情况下，测试时：所有 IO 端口配置上拉输入，HSE 或 HSI 只开 1 个，HSE=8M，HSI=8M （已校准） ，FPLCK1=FHCLK/2，FPLCK2=FHCLK，当 FHCLK>8MHz 时，PLL 打开。使能或关闭所有外设时钟的功耗。 表 4-6-1 运行模式下典型的电流消耗，数据处理代码从内部闪存中运行（应用 V203 芯片） 符号 (1) IDD V2.5 参数 运行模式下的 供应电流 典型值 条件 外部时钟 使能所有外设 (2) 关闭所有外设 FHCLK = 144MHz 12.08 8.24 FHCLK = 72MHz 6.43 4.43 FHCLK = 48MHz 4.51 3.18 FHCLK = 36MHz 4.12 2.98 FHCLK = 24MHz 2.72 1.95 FHCLK = 16MHz 2.18 1.68 32 单位 mA CH32V203 数据手册 http://wch.cn FHCLK = 8MHz 1.21 0.99 FHCLK = 4MHz 0.92 0.80 FHCLK = 500KHz 0.65 0.64 FHCLK = 144MHz 11.72 7.44 FHCLK = 72MHz 6.02 3.86 = 48MHz 4.13 2.69 = 36MHz 3.31 2.25 = 24MHz 2.23 1.53 = 16MHz 1.68 1.18 = 8MHz 0.86 0.63 FHCLK = 4MHz 0.56 0.45 FHCLK = 500KHz 0.31 0.29 FHCLK 运行于高速内部 FHCLK RC 振荡器（HSI） ， FHCLK 使用 AHB 预分频 FHCLK 以减低频率 FHCLK 注：1.以上为实测参数 2.测试时，关闭所有外设时钟时，串口 1，GPIOA 时钟未关闭。 表 4-6-2 运行模式下典型的电流消耗，数据处理代码从内部闪存中运行（应用 V203RBT6 芯片） 符号 参数 外部时钟 (1) IDD 典型值 条件 运行模式下的 供应电流 使能所有外设 (2) 关闭所有外设 FHCLK = 144MHz 21.37 16.77 FHCLK = 72MHz 10.91 8.73 FHCLK = 48MHz 7.58 6.16 FHCLK = 36MHz 6.49 5.29 FHCLK = 24MHz 4.59 3.61 FHCLK = 16MHz 3.13 2.59 FHCLK = 8MHz 2.0 1.71 FHCLK = 4MHz 1.42 1.28 FHCLK = 500KHz 1.0 0.95 FHCLK = 144MHz 20.75 16.27 FHCLK = 72MHz 10.74 8.53 = 48MHz 7.42 5.98 = 36MHz 5.96 5.05 = 24MHz 4.62 3.41 = 16MHz 3.03 2.49 = 8MHz 1.66 1.42 FHCLK = 4MHz 1.11 1.0 FHCLK = 500KHz 0.63 0.62 FHCLK 运行于高速内部 FHCLK RC 振荡器（HSI） ， FHCLK 使用 AHB 预分频 FHCLK 以减低频率 FHCLK 单位 mA 注：1.以上为实测参数 2.测试时，关闭所有外设时钟时，串口 1，GPIOA 时钟未关闭。 表 4-7-1 睡眠模式下典型的电流消耗，数据处理代码从内部闪存或 SRAM 中运行（应用 V203 芯片） 符号 (1) IDD V2.5 参数 睡眠模式下 的供应电流 典型值 条件 外部时钟 使能所有外设 FHCLK = 144MHz FHCLK = 72MHz 33 7.37 4.0 (2) 关闭所有外设 3.05 1.88 单位 mA CH32V203 数据手册 http://wch.cn （此时外设供 电和时钟保 持） FHCLK = 48MHz FHCLK = 36MHz FHCLK = 24MHz FHCLK = 16MHz FHCLK = 8MHz FHCLK = 4MHz FHCLK = 500KHz FHCLK = 144MHz FHCLK = 72MHz FHCLK 运行于高速内部 FHCLK RC 振荡器（HSI） ， FHCLK 使用 AHB 预分频 FHCLK 以减低频率 FHCLK = 48MHz = 36MHz = 24MHz = 16MHz = 8MHz FHCLK = 4MHz FHCLK = 500KHz 2.9 2.9 1.93 1.64 0.94 0.78 0.63 7.1 3.65 2.56 2.17 1.46 1.2 0.6 0.44 0.3 1.7 1.48 1.2 1.0 0.72 0.66 0.62 2.72 1.56 1.15 1.06 0.76 0.68 0.4 0.34 0.28 注：1.以上为实测参数 2.测试时，串口 1，GPIOA 时钟，电源模块时钟未关闭。 表 4-7-2 睡眠模式下典型的电流消耗，数据处理代码从内部闪存或 SRAM 中运行（应用 V203RBT6 芯片） 符号 参数 典型值 条件 使能所有外设 FHCLK = 144MHz FHCLK = 72MHz FHCLK = 48MHz FHCLK = 36MHz 外部时钟 FHCLK = 24MHz FHCLK = 16MHz (1) IDD 睡眠模式下 的供应电流 （此时外设供 电和时钟保 持） FHCLK = 8MHz FHCLK = 4MHz FHCLK = 500KHz FHCLK = 144MHz FHCLK = 72MHz FHCLK 运行于高速内部 FHCLK RC 振荡器（HSI） ， FHCLK 使用 AHB 预分频 FHCLK 以减低频率 FHCLK = 48MHz = 36MHz = 24MHz = 16MHz = 8MHz FHCLK = 4MHz FHCLK = 500KHz 注：1.以上为实测参数 2.测试时，串口 1，GPIOA 时钟，电源模块时钟未关闭。 V2.5 34 8.17 4.75 3.35 3.29 2.18 1.63 1.23 1.06 0.97 7.65 4.61 3.22 2.73 1.9 1.48 0.93 0.75 0.58 (2) 关闭所有外设 3.69 2.16 1.69 1.89 1.26 1.11 0.98 0.94 0.91 3.44 2.02 1.55 1.44 1.1 0.95 0.69 0.63 0.56 单位 mA CH32V203 数据手册 http://wch.cn 表 4-8-1 停止和待机模式下典型的电流消耗（应用 V203 芯片） 符号 参数 停止模式下的供应电流 IDD 待机模式下的供应电流 IDD_VBAT 备份区域的供应电流 （移除 VDD 和 VDDA，只使 用 VBAT 供电） 条件 典型值 调压器处于运行模式，低速和高速内部 RC 振荡器及外部振荡器都处于关闭状 态（没有独立看门狗） 54 调压器处于低功耗模式，低速和高速内 部 RC 振荡器及外部振荡器都处于关闭 状态（没有独立看门狗，PVD 关闭） ， RAM 进入低功耗模式 9.4 低速内部 RC 振荡器和独立看门狗处于 开启状态，所有 RAM 不带电 1.3 低速内部 RC 振荡器处于开启状态，独 立看门狗关闭状态，所有 RAM 不带电 1.3 LSI/LSE/RTC/IWDG 关闭， 2K_RAM 带电并处于低功耗状态 1.16 LSI/LSE/RTC/IWDG 关闭， 所有 RAM 不带电 0.5 低速外部振荡器和 RTC 处于开启状态 1.3 单位 uA 注：以上为实测参数 表 4-8-2 停止和待机模式下典型的电流消耗（应用 V203RBT6 芯片） 符号 参数 停止模式下的供应电流 IDD 待机模式下的供应电流 IDD_VBAT V2.5 备份区域的供应电流 （移除 VDD 和 VDDA，只使 用 VBAT 供电） 条件 典型值 调压器处于运行模式，低速和高速内部 RC 振荡器及外部振荡器都处于关闭状 态（没有独立看门狗） 253.4 调压器处于低功耗模式，低速和高速内 部 RC 振荡器及外部振荡器都处于关闭 状态（没有独立看门狗，PVD 关闭） ， RAM 进入低功耗模式 23.8 低速内部 RC 振荡器和独立看门狗处于 开启状态，所有 RAM 不带电 1.3 低速内部 RC 振荡器处于开启状态，独 立看门狗关闭状态，所有 RAM 不带电 1.3 LSI/LSE/RTC/IWDG 关闭， 32K_RAM 带电并处于低功耗状态 2.18 LSI/LSE/RTC/IWDG 关闭， 2K_RAM 带电并处于低功耗状态 0.86 LSI/LSE/RTC/IWDG 关闭， 所有 RAM 不带电 0.7 低速外部振荡器和 RTC 处于开启状态 1.23 35 单位 uA CH32V203 数据手册 http://wch.cn 注：以上为实测参数 4.3.5 外部时钟源特性 表 4-9 来自外部高速时钟 符号 FHSE_ext 参数 条件 外部时钟频率 最小值 典型值 最大值 3 8 25 适用 V203RBT6 32 单位 MHz (1) OSC_IN 输入引脚高电平电压 0.8VIO VIO V V (1) HSEL OSC_IN 输入引脚低电平电压 0 0.2VIO V Cin(HSE) OSC_IN 输入电容 5 pF 占空比 50 % VHSEH DuCy(HSE) IL OSC_IN 输入漏电流 ±1 uA 典型值 最大值 单位 32.768 1000 KHz 注：1.不满足此条件可能会引起电平识别错误。 图 4-3 外部提供高频时钟源电路 表 4-10 来自外部低速时钟 符号 参数 FLSE_ext 用户外部时钟频率 条件 最小值 VLSEH OSC32_IN 输入引脚高电平电压 0.8VDD VDD V VLSEL OSC32_IN 输入引脚低电平电压 0 0.2VDD V Cin(LSE) DuCy(LSE) IL OSC32_IN 输入电容 5 pF 占空比 50 % OSC32_IN 输入漏电流 ±1 uA 单位 图 4-4 外部提供低频时钟源电路 表 4-11 使用一个晶体/陶瓷谐振器产生的高速外部时钟 符号 FOSC_IN V2.5 参数 谐振器频率 条件 适用 V203RBT6 最小值 典型值 最大值 3 8 25 32 (2) MHz RF 反馈电阻 250 kΩ C 建议的负载电容与对应晶体 (1) RS=60Ω 串行阻抗 RS 30 pF 36 CH32V203 数据手册 http://wch.cn I2 HSE 驱动电流 VDD = 3.3V，20p 负载 0.53 mA gm 振荡器的跨导 启动 17.5 mA/V 启动时间 VDD 稳定，8M 晶体 2.5 ms tSU(HSE) 注 1：25M 晶体 ESR 建议不超过 60 欧，低于 25M 可适当放宽。 2：无需外部负载电容。 电路参考设计及要求： 晶体的负载电容以晶体厂商建议为准，通常情况 CL1=CL2。 CH32V203RB 芯片外接 32M 晶体，芯片内置了负载电容，外部电路可省。 图 4-5 外接 8M 晶体典型电路 表 4-12 使用一个晶体/陶瓷谐振器产生的低速外部时钟（fLSE=32.768KHz） 符号 参数 条件 最小值 典型值 最大值 RF 反馈电阻 C 建议的负载电容与对应晶体串 RS