CH32V307WCU6

CH32V303_305_307 数据手册 V2.8 概述 CH32V 系列是基于青稞 32 位 RISC-V 设计的工业级通用微控制器。全系产品加入硬件堆栈区、快 速中断入口等设计，相比标准大大提高了中断响应速度。CH32V303_305_307 系列搭载 V4F 内核，支持 单精度浮点指令集，具有更高的运算性能。在产品功能上支持 144MHz 主频零等待运行，并根据不同应 用方向提供了具有特色的资源结构，例如 8 组 USART/UART 串口，4 组电机定时器，内置 PHY 收发器的 USB2.0 高速接口（480Mbps） ，千兆以太网 MAC 等。 产品特性 l 内核 Core： - 青稞 32 位 RISC-V 内核，多种指令集组合 - 快速可编程中断控制器+硬件中断堆栈 - 分支预测、冲突处理机制 - 单周期乘法、硬件除法、硬件浮点 - 系统主频 144MHz l 存储器： - 可配最大 128KB 易失数据存储区 SRAM - 可配 480KB 程序存储区 CodeFlash （零等待应用区+非零等待数据区） - 28KB 系统引导程序存储区 BootLoader - 128B 系统非易失配置信息存储区 - 128B 用户自定义信息存储区 l 电源管理和低功耗： - 系统供电 VDD 额定：3.3V - GPIO 单元独立供电 VIO 额定：3.3V - 低功耗模式：睡眠、停止、待机 - VBAT 电源独立为 RTC 和后备寄存器供电 l 系统时钟、复位： - 内嵌出厂调校的 8MHz 的 RC 振荡器 - 内嵌 40KHz 的 RC 振荡器 - 内嵌 PLL，可选 CPU 时钟达 144MHz - 外部支持 3～25MHz 高速振荡器 - 外部支持 32.768KHz 低速振荡器 - 上/下电复位、可编程电压监测器 l 实时时钟 RTC：32 位独立定时器 l 2 组 18 路通用 DMA 控制器： - 18 个通道，支持环形缓冲区管理 - 支持 TIMx/ADC/DAC/USART/I2C/SPI/I2S/SDIO l 4 组运放、比较器：连接 ADC 和 TIMx l 2 组 12 位数模转换 DAC l l l - 2 组 12 位模数转换 ADC： 模拟输入范围：VSSA～VDDA 16 路外部信号+2 路内部信号通道 片上温度传感器 双 ADC 转换模式 16 路 TouchKey 通道检测 多组定时器： 4 个 16 位高级定时器，增加死区控制和紧急 刹车，提供用于电机控制的 PWM 互补输出 - 4 个 16 位通用定时器，提供输入捕获/输出比 较/PWM/脉冲计数及增量编码器输入 - 2 个基本定时器 - 2 个看门狗定时器（独立和窗口型） - 系统时基定时器：64 位计数器 l 多种通讯接口： - 8 个 USART 接口（包含 5 个 UART） - 2 个 I2C 接口（支持 SMBus/PMBus） - 3 个 SPI 接口（SPI2,SPI3 用于 I2S2,I2S3） - USB2.0 全速主机/设备接口 - USB2.0 全速 OTG 接口 - USB2.0 高速主机/设备接口（内置 PHY） - 2 组 CAN 接口（2.0B 主动） - SDIO 主机接口（MMC、SD/SDIO 卡及 CE-ATA） - FSMC 存储器接口 - 数字图像接口 DVP - 千兆以太网控制器 MAC，10M PHY 收发器 l 快速 GPIO 端口： - 80 个 I/O 口，映像 16 个外部中断 l 安全特性：CRC 计算单元，96 位芯片唯一 ID l 调试模式：串行 2 线调试接口 l 封装形式：LQFP、QFN 和 TSSOP CH32V303_305_307 数据手册 http://wch.cn 第 1 章 系列产品说明 CH32V 系列产品是基于 32 位 RISC-V 指令集及架构设计的工业级通用增强型 MCU。 其产品按照功能 资源划分为通用、连接、无线等类别。它们之间以封装类别、外设资源及数量、引脚数目、器件特性 高低上的差异相互延伸，但在软件和功能、硬件引脚配置上保持相互兼容，为用户在产品开发中进行 产品迭代及快速应用提供了自由和方便。 有关此系列产品的器件特性请参考数据手册。 有关产品各外设功能描述、使用方法及寄存器配置等详细信息请参考《CH32FV2x_V3xRM》 。 数据手册和参考手册均可在沁恒官网下载：www.wch.cn 有关 RISC-V 指令集及架构的相关信息，可在“http://riscv.org”网站下载。 本手册为 CH32V303_305_307 系列产品数据手册。V203 系列请参考《CH32V203DS0》 、V208 系列请 参考《CH32V208DS0》 。 表 1-1 系列产品概览 中小容量通用型(V203) 大容量通用型(V303) 青稞 V4B 连接型(V305) 互联型(V307) 无线型(V208) 青稞 V4F 青稞 V4C 32K 闪存 64K 闪存 128K 闪存 256K 闪存 128K 闪存 256K 闪存 128K 闪存 10K SRAM 20K SRAM 32K SRAM 64K SRAM 32K SRAM 64K SRAM 64K SRAM 2*ADC(TKey) 2*DAC 2*ADC(TKey) 2*ADC(TKey) 4*ADTM 2*DAC 2*DAC 4*GPTM 4*ADTM 2*ADC(TKey) 2*ADC(TKey) 2*ADC(TKey) 4*ADTM 2*BCTM 4*GPTM ADTM ADTM 2*DAC 4*GPTM 8*USART/UART 2*BCTM ADTM 2*BCTM 3*SPI(2*I2S) 3*GPTM 3*GPTM 8*USART/UART 3*GPTM 5*USART/UART 2*I2C 2*USART 4*USART 3*SPI(2*I2S) 3*USART 3*SPI(2*I2S) OTG_FS SPI 2*SPI 2*I2C 2*SPI 2*I2C USBHS(+PHY) I2C 2*I2C USBFS 2*I2C OTG_FS 2*CAN USBD USBD CAN USBFS USBHS(+PHY) RTC USBFS USBFS RTC CAN 2*CAN 2*WDG CAN CAN 2*WDG RTC RTC 4*OPA RTC RTC 4*OPA 2*WDG 2*WDG RNG 2*WDG 2*WDG RNG 4*OPA 4*OPA SDIO 2*OPA 2*OPA SDIO RNG FSMC FSMC SDIO DVP ETH-1000MAC 10M-PHY ADC(TKey) ADTM 3*GPTM GPTM(32) 4*USART/UART 2*SPI 2*I2C USBD USBFS CAN RTC 2*WDG 2*OPA ETH-10M(+PHY) BLE5.3 注：同一类产品的某些外设数量或功能可能受封装限制，选择时请确认产品封装。 缩写 ADTM：高级定时器 GPTM：通用定时器 GPTM(32)：32 位通用定时器 BCTM：基本定时器 V2.8 TKey：触摸按键 OPA：运放、比较器 RNG：随机数发生器 USBD：全速设备控制器 1 USBFS：全速主机/设备控制器 USBHS：高速主机/设备控制器 CH32V303_305_307 数据手册 http://wch.cn 表 1-2 内核对比概览 指令集 硬件 堆栈 级数 中断 嵌套 级数 快速 中断 通道数 整数 除法 周期 向量表 模式 扩展 指令 内存 保护 V4B IMAC 2 2 4 9 地址或指令 支持 无 V4C IMAC 2 2 4 5 地址或指令 支持 标准 V4F IMAFC 3 8 4 5 地址或指令 支持 标准 特点 内核 注：有关内核的相关信息，可参考 QingKeV4 微处理器手册《QingKeV4_Processor_Manual》。 V2.8 2 CH32V303_305_307 数据手册 http://wch.cn 第 2 章 规格信息 CH32V303_305_307 系列基于 RISC-V 指令架构设计的 32 位 RISC 内核 MCU，工作频率 144MHz，内置 高速存储器，系统结构中多条总线同步工作，提供了丰富的外设功能和增强型 I/O 端口。本系列产品内 置 2 个 12 位 ADC 模块、2 个 12 位 DAC 模块、多组定时器、多通道触摸按键电容检测（TKey）等功能， 还包含了标准和专用通讯接口：I2C、I2S、SPI、USART、SDIO、CAN 控制器、USB2.0 全速主机/设备控 制器、USB2.0 高速主机/设备控制器(内置 PHY 收发器)、数字图像接口、千兆以太网控制器等。 产品工作额定电压为 3.3V，工作温度范围为-40℃～85℃工业级。支持多种省电工作模式来满足产 品低功耗应用要求。系列产品中各型号在资源分配、外设数量、外设功能等方面有所差异，按需选择。 2.1 型号对比 表 2-1 大容量通用型/连接/互联产品资源分配 CH32V303 产品型号 资源差异 芯片引脚数 (1) 闪存（字节） CB RB RC 48 64 64 VC 100 (2) 128K 128K 256K SRAM（字节） 32K 32K 64K GPIO 端口数 37 51 51 GPIO 供电 共用 高级（16 位） 通用（16 位） 定 时 器 (2) 256K 64K (2) (2) 80 独立供电 VIO 1 1 3 基本（16 位） CH32V305 4 3 - CH32V307 FB RB RC 20 64 64 128K 128K 256K 32K 32K 64K 17 51 51 共用 4 4 4 2 2 VC 68 (2) (2) 256K 64K 100 (2) (2) 256K (2) 54 80 独立供电 VIO 4 4 4 4 (3) 4 4 4 4 2 2 2 2 2 4 (2) 64K (3) 4 看门狗 2 ( WWDG + IWDG ) 系统时基（24 位） 支持 RTC WC 支持 ADC/TKey （通道数@单元) 10@2 16@2 16@2 16@2 1@2 16@2 16@2 16@2 16@2 DAC（单元） 2 2 2 2 DAC2 2 2 2 2 运放、比较器 4 4 4 4 - 4 4 4 4 随机数发生器 - - 1 1 1 1 1 1 1 USART/UART 3 3 8 8 USART1/3 5 8 8 8 SPI 2 2 3 3 SPI2 3 3 3 3 I2S - - 2 2 I2S2 2 2 2 2 I2C 2 2 2 2 2 2 2 2 2 CAN 1 1 1 1 CAN2 2 2 2 2 SDIO - - 1 1 - 1 1 1 1 1 1 1 1 - 1 1 1 1 1 1 1 1 1 通 信 接 口 USB(FS) USBHD USB(HS+PHY) - Ethernet - 1G MAC+10M PHY DVP FSMC V2.8 - 1 1 - CPU 主频 Max：144MHz 额定电压 3.3V 工作温度 工业级：-40℃～85℃ 3 1 CH32V303_305_307 数据手册 http://wch.cn CH32V303 产品型号 资源差异 封装形式 CB LQFP48 RB RC LQFP64M CH32V305 VC FB LQFP100 TSSOP20 CH32V307 RB RC LQFP64M LQFP64M WC VC QFN68 LQFP100 注：1.闪存字节表示的是零等待运行区域 R0WAIT，非零等待区域于 V303、V305、V307 型号是 480K- R0WAIT 2.256K FLASH+64K SRAM 的产品支持用户选择字配置为（192K FLASH+128K SRAM）、 （224K FLASH+96K SRAM）、 （256K FLASH+64K SRAM）、 （288K FLASH+32K SRAM）几种组合中的一种。 3.定时器中的 PWM、捕捉等涉及引脚信号的功能需要结合实际芯片封装的引脚，有些封装芯片没 有引出则此类功能不能使用。 V2.8 4 CH32V303_305_307 数据手册 http://wch.cn 2.2 系统架构 微控制器基于 RISC-V 指令集设计，其架构中将内核、仲裁单元、DMA 模块、SRAM 存储等部分通过 多组总线实现交互。设计中集成通用 DMA 控制器以减轻 CPU 负担、提高访问效率，应用多级时钟管理 机制降低了外设的运行功耗，同时兼有数据保护机制，时钟自动切换保护等措施增加了系统稳定性。 下图是系列产品内部总体架构框图。 图 2-1 系统框图 RISC-V (V4F) RGMII RXP, RXN TXP, TXN HS_DP HS_DM FS_DP,FS_DM VBUS,ID DP, DM DAT[7:0] CMD CK OPAx_CHP OPAx_CHN OPAx_OUT (x=1,2,3,4) DMA1 7 Channels DMA2 11 Channels Flash Memory ETH MAC 10/100/1000 SRAM Reset & MUX & DIV 10M PHY VDD : 2.4V~3.6V VSS @VIO33 VIO: 2.4V~3.6V VSS @VDDA VDDA: VIO VSSA DVP USBHS +PHY USBFS/ OTG_FS SYSCLK AHBCLK APB1CLK APB2CLK HSE PLL2 PLL3 RCC RTC_CLK IWDG_CLK TRNG ADD[23:16] DAT[15:0] CLK NOE NWE NBL[1:0] NWAIT NADV NE1/NCE2 HSI-RC PLL OSC_IN OSC_OUT LSI-RC LSE OSC32_IN OSC32_OUT @VBAT AHB to APB1 Bridge SDIO RTC/BKP OPA1-4 AHB to APB2 Bridge EXTIT/WKUP TAMPER-RTC TIM2 4 channels, ETR TIM3 4 channels, ETR TIM4 4 channels, ETR TIM5 4 channels USART2 RX, TX, CTS, RTS, CK USART3 RX, TX, CTS, RTS, CK UART4 RX, TX PB0 ~ PB15 GPIOB UART5 RX, TX UART6 RX, TX UART7 RX, TX UART8 RX, TX PC0 ~ PC15 GPIOC PD0 ~ PD15 GPIOD PE0 ~ PE15 GPIOE MOSI,MISO,SCK, NSS SPI1 RX, TX, CTS, RTS, CK USART1 4 channels 3 Complementary Channels ETR, BIKN 4 channels 3 complementary Channels ETR, BIKN 4 channels 3 Complementary Channels ETR, BIKN AIN0 ~ AIN15 (VSSA)VREF (2.4V~VDDA)VREF+ TIM1 IWDG WWDG TIM8 TIM6 TIM9 TIM7 TIM10 APB1: Fmax = 144MHz GPIOA APB2: Fmax = 144MHz PA0 ~ PA15 4 channels 3 complementary Channels ETR, BIKN SPI2/I2S2 MOSI/SD, MISO, SCK/CK, MCK, NSS/WS SPI3/I2S3 MOSI/SD, MISO, SCK/CK, MCK, NSS/WS I2C1 SCL, SDA, SMBA I2C2 SCL, SDA, SMBA bxCAN1 CAN1_TX,CAN1_RX SRAM 512B bxCAN2 CAN2_TX,CAN2_RX Tkey ADC1 ADC2 Temp Sensor V2.8 @VDD FSMC AH B Fmax = 144MHz DAT[11:0] PCLK VSYNC,HSYNC D-code Bus MUX RMII PPS_OUT TXD[1:0],TXEN RXD[1:0],REFCLK,CRSDV MDC,MDIO PPS_OUT TXD[3:0],GTXC,TXEN RXD[3:0],RXC,RXCTL 125IN System Bus TXD[3:0],TXCLK,TXEN MII RXD[3:0],RXER,RXCLK,RXDV COL,MDC,MDIO,CRS RV32 IMAFC SDI MUX FPIC SWCLK SWDIO FLASH CTRL I-code Bus 5 DAC1 DAC_OUT1 DAC2 DAC_OUT2 CH32V303_305_307 数据手册 http://wch.cn 2.3 存储器映射表 图 2-2 存储器地址映射 0x5005 0400 0x5005 0000 0x5004 0000 0x5000 0000 0x4002 A000 0x4002 8000 Reserved DVP Reserved USBFS/OTG_FS Reserved Ethernet Reserved 0x4002 4000 0x4002 3C00 0x4002 3800 0x4002 3400 0x4002 3000 0x4002 2400 0x4002 2000 0x4002 1400 0x4002 1000 0x4002 0800 0x4002 0400 0x4002 0000 0x4001 8400 0x4001 8000 0x4001 5400 0x4001 5000 0x4001 4C00 0x4001 3C00 0x4001 3800 0x4001 3400 0x4001 3000 0x4001 2C00 0x4001 2800 0x4001 2400 0x4001 1C00 0x4001 1800 0x4001 1400 0x4001 1000 0xFFFF FFFFF 0xE010 0000 0xE000 0000 Reserved Core Private Peripherals Reserved 0xC000 0000 0x1FFF FFFF 0x1FFF F880 0x1FFF F800 0x1FFF F700 0x1FFF F000 Reserved Option Bytes Reserved 0xA000 1000 0xA000 0000 Vendor Bytes Reserved System FLASH (BOOT_28KB) 0x1FFF 8000 Reserved 0x8000 0000 0x7000 0000 0x6400 0000 FSMC bank1 NOR/PSRAM 1 0x6000 0000 Reserved 0x4000 0000 Code FLASH 480KB max Includes 0 wait and non-0 waiting areas 0x0000 0000 FSMC bank2 NAND(NAND1) Reserved Reserved 0x0800 0000 FSMC register Aliased to Flash or system memory depending on BOOT pins Peripherals Reserved 0x2001 0000 0x2000 0000 SRAM (128KBmax) FLASH 0x0000 0000 4G线性地址空间 V2.8 6 0x4001 0C00 0x4001 0800 0x4001 0400 0x4001 0000 0x4000 7800 0x4000 7400 0x4000 7000 0x4000 6C00 0x4000 6800 0x4000 6400 0x4000 6000 0x4000 5C00 0x4000 5800 0x4000 5400 0x4000 5000 0x4000 4C00 0x4000 4800 0x4000 4400 0x4000 4000 0x4000 3C00 0x4000 3800 0x4000 3400 0x4000 3000 0x4000 2C00 0x4000 2800 0x4000 2400 0x4000 2000 0x4000 1C00 0x4000 1800 0x4000 1400 0x4000 1000 0x4000 0C00 0x4000 0800 0x4000 0400 0x4000 0000 TRNG EXTEND USBHS CRC Reserved Flash Interface Reserved RCC Reserved DMA2 DMA1 Reserved SDIO Reserved TIM10 TIM9 Reserved USART1 TIM8 SPI1 TIM1 ADC2/TouchKey ADC1/TouchKey Reserved Port E Port D Port C Port B Port A EXTI AFIO Reserved DAC PWR BKP bxCAN2 bxCAN1 share 512B SRAM Reserved I2C2 I2C1 UART5 UART4 USART3 USART2 Reserved SPI3/I2S3 SPI2/I2S2 Reserved IWDG WWDG RTC Reserved UART8 UART7 UART6 TIM7 TIM6 TIM5 TIM4 TIM3 TIM2 CH32V303_305_307 数据手册 http://wch.cn 2.4 时钟树 系统中引入 4 组时钟源：内部高频 RC 振荡器（HSI） 、内部低频 RC 振荡器(LSI)、外接高频振荡器 (HSE)、外接低频振荡器(LSE)。其中，低频时钟源为 RTC 和独立看门狗提供了时钟基准。高频时钟源 直接或者间接通过 PLL 倍频后输出为系统总线时钟（SYSCLK） ，系统时钟再由各预分频器提供了 AHB 域、APB1 域、APB2 域外设控制时钟及采样或接口输出时钟，部分模块工作需要由 PLL 时钟直接提供。 图 2-3 CH32V305/307 时钟树框图 40kHz LSI RC OSC32_IN OSC32_OUT IWDGCLK 32.768kHz LSE OSC to independent watchdog RTCCLK to RTC /128 *2.5,*4,… *16,*20 XTI to MCO OSC_IN OSC_OUT 60MHz PREDIV2 PLL2MUL /1,/2,… /15,/16 *2.5,*4,… *16,*20 to I2S3 interface PLL3VCO to TRNG PREDIV1SRC PREDIV1 HSPLLSRC USBHSPREDIV USB HSPLL 480MHz /1,/2 CLKFLS48MHz USB2.0 PHY 144MHz max to Core System timer V2.8 TIMxCLK to TIM2,3,4,5,6,7 PCLK2 to APB2 peripherals peripheral clock enable ADC prescaler /2,/4,/6,/8 ETH1G_EN ADCCLK to ADC1,2 peripheral clock enable ETH1G_125M ETH1G_SRC to APB1 peripherals peripheral clock enable APB2 prescaler /1,/2…/16 to Ethernet MAC GRXC PLL2VCO PLL3VCO PCLK1 peripheral clock enable MII_RMII_SEL in AFIO_MAPR EXT_125M CSS OTGFSSRC if(APB1 prescaler=1)*1 else *2 MII/RMII interface GTXC RGMII_EN OTGFSCLK to Flash prog IF APB1 prescaler /1,/2…/16 HCLK MACRXCLK HSE FCLK core free running clock /8 GRXC SYSCLK to AHB bus/core/memory/DMA AHB prescaler /1,/2…/512 MACTXCLK GTXC PLLCLK USB prescaler 48MHz USBCLK /1,/2,/3 MCO[3:0] MII_RXC SW *3,*4,… *16,*18 HSI /1,/2,… /7,/8 MII_TXC PLLMUL /2 PLLCLK PLLCLK/2 PLL2CLK PLL3CLK/2 PLL3CLK XTI PLLSRC /1,/2,… /15,/16 8MHz HSI RC HSE HSI to I2S2 interface PLL3CLK PLL2VCO 3-25MHz HSE OSC MCO ETH-PHY PLL3MUL if(APB2 prescaler=1)*1 else *2 RGMII interface TIMxCLK peripheral clock enable 7 to TIM1,8,9,10 CH32V303_305_307 数据手册 http://wch.cn 图 2-4 CH32V303 时钟树框图 40kHz LSI RC OSC32_IN OSC32_OUT IWDGCLK 32.768kHz LSE OSC to independent watchdog RTCCLK to RTC /128 USB prescaler /1,/2,/3 OSC_IN OSC_OUT PLLXTPRE 3-25MHz HSE OSC PLLSRC /2 8MHz HSI RC USBCLK peripheral clock enable PLLMUL *3,*4,… *16,*18 /2 48MHz SW to I2S2 interface PLLCLK to I2S3 interface HSI SYSCLK to TRNG HSE CSS MCO[3:0] MCO HSI HSE PLLCLK/2 AHB prescaler /1,/2…/512 /1,/2 to Flash prog IF to AHB bus/core/memory/DMA FCLK core free running clock /8 HCLK 144MHz max to Core System timer APB1 prescaler /1,/2…/16 PCLK1 to APB1 peripherals peripheral clock enable if(APB1 prescaler=1)*1 else *2 TIMxCLK to TIM2,3,4,5,6,7 peripheral clock enable APB2 prescaler /1,/2…/16 PCLK2 to APB2 peripherals peripheral clock enable ADC prescaler /2,/4,/6,/8 ADCCLK to ADC1,2 peripheral clock enable if(APB2 prescaler=1)*1 else *2 TIMxCLK to TIM1,8,9,10 peripheral clock enable 注：当使用 USB 功能时，CPU 的频率必须是 48MHz 或 96MHz 或 144MHz。当系统从停机或待机状态 唤醒时，系统会自动切换为 HSI 做主频。 V2.8 8 CH32V303_305_307 数据手册 http://wch.cn 2.5 功能概述 2.5.1 RISC-V4F 处理器 RISC-V4F 支持 RISC-V 指令集 IMAFC 子集，增加了单精度浮点运算。处理器内部以模块化管理， 包含快速可编程中断控制器（PFIC） 、内存保护、分支预测模式、扩展指令支持等单元。对外多组总线 与外部单元模块相连，实现外部功能模块和内核的交互。RV32IMAFC 指令集，小端数据模式 处理器以其极简指令集、多种工作模式、模块化定制扩展等特点可以灵活应用不同场景微控制器 设计，例如小面积低功耗嵌入式场景、高性能应用操作系统场景等。 l 支持机器和用户特权模式 l 快速可编程中断控制器（PFIC） l 多级硬件中断堆栈 l 串行2线调试接口 l 标准内存保护设计 l 静态或动态分支预测、高效跳转、冲突检测机制 l 自定义扩展指令 2.5.2 片上存储器及自举模式 内置最大 128K 字节 SRAM 区，用于存放数据，掉电后数据丢失。具体容量要对应芯片型号。 内置最大 480K 字节程序闪存存储区（Code FLASH） ，用于用户的应用程序和常量数据存储。其中 包括零等待程序运行区域和非零等待区域。区域具体大小对应芯片型号。 内置 28K 字节系统存储区（System FLASH） ，用于系统引导程序存储（厂家固化自举加载程序） 。 128 字节用于系统非易失配置信息存储区，128 字节用于用户选择字存储区。 在启动时，通过自举引脚（BOOT0 和 BOOT1）可以选择三种自举模式中的一种： l 从程序闪存存储器自举 l 从系统存储器自举 l 从内部 SRAM 自举 自举加载程序存放于系统存储区， 可以通过 USART1 和 USB 接口对程序闪存存储区的内容重新编程。 2.5.3 供电方案 l VDD = 2.4～3.6V：为部分 I/O 引脚和内部调压器供电。 l VIO = 2.4～3.6V：为大部分 I/O 引脚供电以及以太网模块，决定了引脚输出高压幅值。正常 工作时，VIO 电压不能高于 VDD 电压。 l VDDA = 2.4～3.6V：为高频 RC 振荡器、ADC、温度传感器、DAC 及 PLL 的模拟部分供电。VDDA 电压必须和 VIO 电压相同（如果 VDD 掉电，VIO 带电，则 VDDA 必须带电并且和 VIO 一致） 。使用 ADC 时，VDDA 不得小于 2.4V。 l VBAT = 1.8～3.6V：当关闭 VDD 时， （通过内部电源切换器）单独为 RTC、外部低频振荡器和后 备寄存器供电。 （注意 VBAT 供电） 2.5.4 供电监控器 本产品内部集成了上电复位(POR)/掉电复位(PDR)电路，该电路始终处于工作状态，保证系统在供 电超过 2.4V 时工作；当 VDD 低于设定的阀值(VPOR/PDR)时，置器件于复位状态，而不必使用外部复位电路。 另外系统设有一个可编程的电压监测器（PVD） ，需要通过软件开启，用于比较 VDD 供电与设定的阀 值 VPVD 的电压大小。打开 PVD 相应边沿中断，可在 VDD 下降到 PVD 阈值或上升到 PVD 阈值时，收到中断 通知。关于 VPOR/PDR 和 VPVD 的值参考第 4 章。 V2.8 9 CH32V303_305_307 数据手册 http://wch.cn 2.5.5 电压调节器 复位后，调节器自动开启，根据应用方式有三个操作模式 l 开启模式：正常的运行操作，提供稳定的内核电源 l 低功耗模式：当 CPU 进入停止模式后，可选择调节器低功耗运行 l 关断模式：当 CPU 进入待机模式后自动切换调节器到此模式，调压器输出为高阻状态，内核 电路的供电切断，调压器处于零消耗状态。 该调压器在复位后始终处于开启模式，在待机模式下被关闭处于关断模式，此时是高阻输出。 2.5.6 低功耗模式 系统支持三种低功耗模式，可以针对低功耗、短启动时间和多种唤醒事件等条件下选择达到最佳 的平衡。 l 睡眠模式 在睡眠模式下，只有 CPU 时钟停止，但所有外设时钟供电正常，外设处于工作状态。此模式是最 浅低功耗模式，但可以达到最快唤醒。 退出条件：任意中断或唤醒事件。 l 停止模式 此模式 FLASH 进入低功耗模式，PLL、HSI 的 RC 振荡器和 HSE 晶体振荡器被关闭。在保持 SRAM 和 寄存器内容不丢失的情况下，停止模式可以达到最低的电能消耗。 退出条件：任意外部中断/事件（EXTI 信号） 、NRST 上的外部复位信号、IWDG 复位，其中 EXTI 信 号包括 16 个外部 I/O 口之一、PVD 的输出、RTC 闹钟、以太网唤醒信号或 USB 的唤醒信号。 l 待机模式 此模式下，系统主 LDO 关闭，由低功耗 LDO 给唤醒电路供电，其他数字电路全部断电，且 FLASH 处于断电状态。从待机模式唤醒系统会产生复位，同时 SBF（PWR_CSR）会置位。唤醒后，查询 SBF 状 态可知唤醒前的低功耗模式，SBF 由 CSBF(PWR_CR)位清除。在待机模式下，32KB 的 SRAM 的内容可以 保持（取决于睡前的规划配置） ，后备寄存器内容保留。 退出条件：任意外部事件（EXTI 信号） 、NRST 上的外部复位信号、IWDG 复位、WKUP 引脚上的一个 上升边沿，其中 EXTI 信号包括 16 个外部 I/O 口之一、RTC 闹钟、以太网唤醒信号或 USB 的唤醒信号。 2.5.7 CRC（循环冗余校验）计算单元 CRC（循环冗余校验）计算单元使用一个固定的多项式发生器，从一个 32 位的数据字产生一个 CRC 码。在众多的应用中，基于 CRC 的技术被用于验证数据传输或存储的一致性。在 EN/IEC 60335-1 标准 的范围内，提供了一种检测闪存存储器错误的手段，CRC 计算单元可以用于实时地计算软件的签名， 并与在链接和生成该软件时产生的签名对比。 2.5.8 快速可编程中断控制器（PFIC） 产品内置快速可编程中断控制器（PFIC） ，最多支持 255 个中断向量，以最小的中断延迟提供了灵 活的中断管理功能。当前产品管理了 8 个内核私有中断和 88 个外设中断管理，其他中断源保留。PFIC 的寄存器均可以在用户和机器特权模式下访问。 l 2 个可单独屏蔽中断 l 提供一个不可屏蔽中断 NMI l 支持硬件中断堆栈(HPE)，无需指令开销 l 提供 4 路免表中断(VTF) l 向量表支持地址或指令模式 l 中断嵌套深度可配置最高 8 级 l 支持中断尾部链接功能 V2.8 10 CH32V303_305_307 数据手册 http://wch.cn 2.5.9 外部中断/事件控制器（EXTI） 外部中断/事件控制器总共包含 19 个边沿检测器，用于产生中断/事件请求。每个中断线都可以独 立地配置其触发事件（上升沿或下降沿或双边沿） ，并能够单独地被屏蔽；挂起寄存器维持所有中断请 求状态。EXTI 可以检测到脉冲宽度小于内部 APB2 的时钟周期。多达 80 个通用 I/O 口都可选择连接到 16 个外部中断线。 2.5.10 通用 DMA 控制器 系统内置了 2 组通用 DMA 控制器，总共管理 18 个通道，灵活处理存储器到存储器、外设到存储器 和存储器到外设间的高速数据传输，支持环形缓冲区方式。每个通道都有专门的硬件 DMA 请求逻辑， 支持一个或多个外设对存储器的访问请求，可配置访问优先权、传输长度、传输的源地址和目标地址 等。 DMA 用于主要的外设包括：通用/高级/基本定时器 TIMx、ADC、DAC、I2S、USART、I2C、SPI、SDIO。 注：DMA1、DMA2 和 CPU 经过仲裁器仲裁之后对系统 SRAM 进行访问。 2.5.11 时钟和启动 系统时钟源 HSI 默认开启，在没有配置时钟或者复位后，内部 8MHz 的 RC 振荡器作为默认的 CPU 时钟，随后可以另外选择外部 3～25MHz 时钟或 PLL 时钟。当打开时钟安全模式后，如果 HSE 用作系统 时钟（直接或间接） ，此时检测到外部时钟失效，系统时钟将自动切换到内部 RC 振荡器，同时 HSE 和 PLL 自动关闭；对于关闭时钟的低功耗模式，唤醒后系统也将自动地切换到内部的 RC 振荡器。如果使 能了时钟中断，软件可以接收到相应的中断。 多个预分频器用于配置 AHB 的频率、高速 APB(APB2)和低速 APB(APB1)区域提供各外设时钟，最高 频率 144MHz，参考图 2-3 的时钟树框图。I2S 单元的时钟来源另一个专用的 PLL（PLL3） ，这样，I2S 主时钟可产生 8KHz～192KHz 之间的所有标准的采样频率。 2.5.12 RTC（实时时钟）和后备寄存器 RTC 和后备寄存器在系统内部处于后备供电区域，在 VDD 有效时由 VDD 供电，在 VDD 无效时内部自动 切换到由 VBAT 引脚供电。 RTC 实时时钟是一组 32 位可编程计数器，时基支持 20 位预分频，用于较长时间段的测量。时钟 基准来源高速的外部时钟 128 分频（HSE/128） 、外部晶体低频振荡器(LSE)或内部低功耗 RC 振荡器 (LSI)。其中 LSE 也存在后备供电区域，所以，当选择 LSE 做 RTC 时基下，系统复位或从待机模式唤醒 后，RTC 的设置和时间能够保持不变。 后备寄存器最多包含 42 个 16 位寄存器，可以用来存储 84 字节的用户应用数据。此数据在待机唤 醒后，或系统复位或电源复位时，都能继续保持。在侵入检测功能开启下，一旦侵入检测信号有效， 将被清除后备寄存器中所有内容。 2.5.13 ADC（模拟/数字转换器）和触摸按键电容检测（TKey） 产品内嵌 2 个 12 位的模拟/数字转换器(ADC)，共用多达 16 个外部通道和 2 个内部通道采样，可 编程的通道采样时间，可以实现单次、连续、扫描或间断转换，且支持双 ADC 转换模式。提供模拟看 门狗功能允许非常精准地监视一路或多路选中的通道，用于监视通道信号电压。支持外部事件触发转 换，触发源包括片上定时器的内部信号和外部引脚。支持使用 DMA 操作。 ADC 内部通道采样包括一路内置温度传感器采样和一路内部参考电源采样。温度传感器产生一个 随温度线性变化的电压。温度传感器在内部被连接到 IN16 输入通道上，用于将传感器的输出转换到数 字数值。 触摸按键电容检测单元，提供了多达 16 个检测通道，复用 ADC 模块的外部通道。检测结果通过 ADC 模块转换输出结果，通过用户软件识别触摸按键状态。 V2.8 11 CH32V303_305_307 数据手册 http://wch.cn 2.5.14 DAC（数字/模拟转换器） 产品内嵌 2 个 12 位电压输出数字/模拟转换器（DAC） ，转换 2 路数字信号为 2 路模拟电压信号并 输出，支持双 DAC 通道独立或同步转换，支持外部事件触发转换，触发源包括片上定时器的内部信号 和外部引脚（EXTI 线 9） 。可实现三角波、噪声生成。支持使用 DMA 操作。 2.5.15 定时器及看门狗 系统中的定时器包括高级定时器、通用定时器、基本定时器、看门狗定时器以及系统时基定时器。 系列中不同的产品包含的定时器数量有差异，具体参考表 2-2。 表 2-2 定时器比较 定时器 分辨率 计数类型 时基 16 位 向上 向下 向上/下 APB2 时域 16 位分频器 支持 PWM 互补输出，单脉冲输出 输入捕获 输出比较 定时计数 向上 向下 向上/下 APB1 时域 16 位分频器 支持 输入捕获 输出比较 定时计数 16 位 向上 APB1 时域 16 位分频器 支持 定时计数 窗口看门狗 7位 向下 APB1 时域 4 种分频 不支持 定时 复位系统（正常工作） 独立看门狗 12 位 向下 APB1 时域 7 种分频 不支持 定时 复位系统（正常+低功耗工作） 64 位 向上或下 SYSCLK 或 SYSCLK/8 不支持 定时 TIM1 高级 定时器 TIM8 TIM9 TIM10 TIM2 通用 定时器 TIM3 TIM4 TIM5 基本 定时器 16 位 TIM6 TIM7 系统时基定时器 16 位 DMA 功能作用 l 高级控制定时器 高级控制定时器是一个 16 位的自动装载递加/递减计数器，具有 16 位可编程的预分频器。除了完 整的通用定时器功能外，可以被看成是分配到 6 个通道的三相 PWM 发生器，具有带死区插入的互补 PWM 输出功能，允许在指定数目的计数器周期之后更新定时器进行重复计数周期，刹车功能等。高级控制 定时器的很多功能都与通用定时器相同，内部结构也相同，因此高级控制定时器可以通过定时器链接 功能与其他 TIM 定时器协同操作，提供同步或事件链接功能。 l 通用定时器 通用定时器是一个 16 位的自动装载递加/递减计数器，具有一个可编程的 16 位预分频器以及 4 个独立的通道，每个通道都支持输入捕获、输出比较、PWM 生成和单脉冲模式输出。还能通过定时器 链接功能与高级控制定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结， 同时 PWM 输出被禁止，从而切断由这些输出所控制的开关。任意通用定时器都能用于产生 PWM 输出。 每个定时器都有独立的 DMA 请求机制。这些定时器还能够处理增量编码器的信号，也能处理 1 至 3 个 霍尔传感器的数字输出。 l 基本定时器 基本定时器是一个 16 位自动装载计数器，支持 16 位可编程预分频器。可以位数模转换（DAC）提 供时钟，触发 DAC 的同步电路。基本定时器之间是互相独立的，互不共享任何资源。 V2.8 12 CH32V303_305_307 数据手册 http://wch.cn l 独立看门狗 独立看门狗是一个自由运行的 12 位递减计数器，支持 7 种分频系数。由一个内部独立的 40KHz 的 RC 振荡器（LSI）提供时钟；因为 LSI 独立于主时钟，所以可运行于停止和待机模式。IWDG 在主程 序之外，可以完全独立工作，因此，用于在发生问题时复位整个系统，或作为一个自由定时器为应用 程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。在调试模式下，计数器可以 被冻结。 l 窗口看门狗 窗口看门狗是一个 7 位的递减计数器，并可以设置成自由运行。可以被用于在发生问题时复位整 个系统。其由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。 l 系统时基定时器 青稞微处理器内核自带一个 64 位可选递增或递减的计数器， 用于产生 SYSTICK 异常 （异常号：15） ， 可专用于实时操作系统，为系统提供“心跳”节律，也可当成一个标准的 64 位计数器。具有自动重加 载功能及可编程的时钟源。 2.5.16 通讯接口 2.5.16.1 通用同步/异步收发器（USART） 产品提供了 3 组通用同步/异步收发器 （USART1、 USART2、 USART3） ， 以及 5 组通用异步收发器 （UART4、 UART5、UART6、UART7、UART8）。支持全双工异步通信、同步单向通信以及半双工单线通信，也支持 LIN(局部互连网)，兼容 ISO7816 的智能卡协议和 IrDA SIR ENDEC 传输编解码规范，以及调制解调器 (CTS/RTS 硬件流控)操作。还允许多处理器通信。其采用分数波特率发生器系统，并支持 DMA 操作连 续通讯。 2.5.16.2 串行外设接口（SPI） 最高 3 组串行外设 SPI 接口，提供主或从操作，动态切换。支持多主模式，全双工或半双工同步 传输，支持基本的 SD 卡和 MMC 模式。可编程的时钟极性和相位，数据位宽提供 8 或 16 位选择，可靠 通信的硬件 CRC 产生/校验，支持 DMA 操作连续通讯。 2.5.16.3 I2S（音频）接口 最高 2 组标准的 I2S 接口（与 SPI2 和 SPI3 复用）工作于主或从模式。软件可配置为 16/32 位数 据包传输帧，支持音频采样频率从 8KHz 到 562.2KHz，支持 4 种音频标准。在主模式下，其主时钟可 以以固定的 256 倍音频采样频率输出到外部的 DAC 或 CODEC(解码器)，支持 DMA。 2.5.16.4 I2C 总线 多达 2 个 I2C 总线接口，能够工作于多主机模式或从模式，完成所有 I2C 总线特定的时序、协议、 仲裁等。支持标准和快速两种通讯速度，同时与 SMBus2.0 兼容。 I2C 接口提供 7 位或 10 位寻址，并且在 7 位从模式时支持双从地址寻址。内置了硬件 CRC 发生器 /校验器。可以使用 DMA 操作并支持 SMBus 总线 2.0 版/PMBus 总线。 2.5.16.5 控制器区域网络（CAN） CAN 接口兼容规范 2.0A 和 2.0B(主动)，波特率高达 1Mbits/s，支持时间触发通信功能。可以接 收和发送 11 位标识符的标准帧，也可以接收和发送 29 位标识符的扩展帧。具有 3 个发送邮箱和 2 个 3 级深度接收 FIFO。 具有 2 组 CAN 控制器的产品，共享 28 个可设置的过滤器和 512 字节的 SRAM 存储器资源。 具有 1 组 CAN 控制器产品只有 14 个可设置的过滤器， 并和 USBD 模块共用一个专用的 512 字节 SRAM V2.8 13 CH32V303_305_307 数据手册 http://wch.cn 存储器用于数据的发送和接收，当 USBD 和 CAN 同时使用时，为了防止访问 SRAM 冲突，USBD 只能使用 低 384 字节空间。 2.5.16.6 通用串行总线 USB2.0 全速主机/设备控制器（USBFS/OTG_FS） USB2.0 全速主机控制器和设备控制器（USBFS） ，遵循 USB2.0 Fullspeed 标准。提供 16 个可配置 的 USB 设备端点及一组主机端点。支持控制/批量/同步/中断传输，双缓冲区机制，USB 总线挂起/恢 复操作，并提供待机/唤醒功能。USBFS 模块专用的 48MHz 时钟由内部主 PLL 分频直接产生(PLL 必须为 144MHz 或 96MHz 或 48MHz)。 OTG_FS 是双重角色 USB 控制器，支持主机端和设备端的功能，兼容 On-The-Go Supplement to the USB2.0 规范。同时，该控制器也可配置为仅支持主机端或仅支持设备端功能的控制器，兼容 USB2.0 全速规范。控制器使用来自 PLL 分频得到的 48MHz 时钟，主要特性包括： l 支持在(OTG_FS 控制器的物理层)USB On-The-Go Supplement，Revision1.3 规范中定义为可选项 目 OTG 协议 l 通过软件可配置 USB 全速主机、USB 全速/低速设备、USB 双重角色设备 l 提供省电功能 l 支持控制传输、批量传输、中断传输、实时/同步传输 l 提供总线复位、挂起、唤醒和恢复功能 2.5.16.7 通用串行总线 USB2.0 高速主机/设备控制器（USBHS） USB2.0 高速控制器具有主机控制器和设备控制器双重角色，并且内嵌 USB-PHY 收发器单元。当作 为主机控制器时，它可支持低速、全速和高速的 USB 设备。当作为设备控制器时，可以灵活设置为低 速、全速或高速模式以适应各种应用。主要特性包括： l 支持 USB 2.0、USB 1.1、USB 1.0 协议规范 l 支持控制传输、批量传输、中断传输、实时/同步传输 l 提供总线复位、挂起、唤醒和恢复功能 l 支持高速 HUB l 设备模式下提供 16 组上下传输通道，支持配置 16 个端点号 l 除设备端点 0 外，其他端点均支持最大 1024 字节的数据包，可使用双缓冲功能 2.5.16.8 数字图像接口（DVP） 数字图像接口 DVP （Digital Video Port） 用来连接摄像头模块获取图像数据流。 提供了 8/10/12bit 并行接口方式通讯。支持按原始的行、帧格式组织的图像数据，如 YUV、RGB 等，也支持如 JPEG 格式 的压缩图像数据流。接收时，主要依靠 VSYNC 和 HSYNC 信号同步。支持图像裁剪功能。 2.5.16.9 SDIO 主机控制器 SDIO 主机接口提供了多媒体卡（MMC） 、SD 存储卡、SDIO 卡以及 CE-ATA 设备的操作接口。支持 3 种不同的数据总线模式：1 位(默认)、4 位和 8 位。在 8 位模式下，该接口可以使数据传输速率达到 48MHz。目前该接口全兼容多媒体卡系统规范 4.2（向前兼容） 、SD I/O 卡规范 2.0、SD 存储卡规范 2.0、 CE-ATA 数字协议规范 1.1。 2.5.16.10 可配置的静态存储器控制器（FSMC） FSMC 接口主要提供了同步或异步存储器接口，支持 SRAM、PSRAM、NOR 及 NAND 等器件。内部 AHB 传输信号被转换成合适的外部通讯协议，允许 8/16/32 位数据的连续访问。并灵活可配置采样延迟时 间以满足不同器件时序。 此外，FSMC 也可用于多数图形 LCD 控制器接口，它支持 Intel 8080 和 Motorola 6800 的模式， 很方便地构建简易的图形应用环境，或用于专用加速控制器的高性能方案。 V2.8 14 CH32V303_305_307 数据手册 http://wch.cn 2.5.16.11 千兆以太网控制器（MAC, +10M PHY） 产品提供了符合 IEEE 802.3-2002 标准的千兆以太网控制器（MAC） ，充当数据链路层的角色，其 Link 速率最高支持 1Gbps，提供 MII/RMII/RGMII 接口连接外置的 PHY（千兆/百兆/速度自适应，已内 置 10M PHY 收发器，也可集成 100M PHY 芯片 CH182） ，应用时，结合 TCP/IP 协议栈接口实现网络产品 的开发。主要特性包括： l 符合 IEEE 802.3 协议规范及设计 l 提供 RGMII、RMII、MII 接口，连接外置的以太网 PHY 收发器 l 支持全双工操作，支持 10/100/1000Mbps 的数据传输速率 l 硬件自动完成 IPv4 和 IPv6 包完整性校验，IP/ICMP/UDP/TCP 包校验和计算机帧长度填充 l 多种 MAC 地址过滤模式 l SMI 即可对外置 PHY 进行配置和管理 2.5.17 通用输入输出接口（GPIO） 系统提供了 5 组 GPIO 端口， 共 80 个 GPIO 引脚。 每个引脚都可以由软件配置成输出(推挽或开漏)、 输入(带或不带上拉或下拉)或复用的外设功能端口。多数 GPIO 引脚都与数字或模拟的复用外设共用。 除了具有模拟输入功能的端口，所有的 GPIO 引脚都有大电流通过能力。提供锁定机制冻结 IO 配置， 以避免意外的写入 I/O 寄存器。 系统中大部分 IO 引脚电源由 VIO 提供，通过改变 VIO 供电将改变 IO 引脚输出电平高值来适配外部 通讯接口电平。具体引脚请参考引脚描述。 2.5.18 随机数发生器（RNG） 产品内嵌一个随机数发生器，它通过内部的模拟电路提供一个 32 位的随机数。 2.5.19 运放比较器（OPA） 产品内置 4 组运放/比较器，内部选择关联到 ADC 和 TIMx 外设，其输入和输出均可通过更改配置 对多个通道进行选择。支持将外部模拟小信号被放大送入 ADC 以实现小信号 ADC 转换，也可以完成信 号比较器功能，比较结果由 GPIO 输出或者直接接入 TIMx 的输入通道。 2.5.20 串行 2 线调试接口（2-wire SDI Serial Debug Interface） 内核自带一个串行 2 线调试的接口（SDI） ，包括 SWDIO 和 SWCLK 引脚。系统上电或复位后默认调 试接口引脚功能开启，主程序运行后可以根据需要关闭 SDI。 V2.8 15 CH32V303_305_307 数据手册 http://wch.cn 第 3 章 引脚信息 3.1 引脚排列 3.1.1 互联型 V307 CH32V307WCU6 @VDD&VBAT power VDD_3 VIO_3 PE0 PB9 PB8 BOOT0 PB7/USB2DP PB6/USB2DM PB5 PB4 PB3 PD2 PC12 PC11 PC10 PA15 PA14/SWCLK 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 VSS VBAT PC13/TAMPER-RTC PC14/OSC32IN PC15/OSC32OUT OSC_IN/PD0 OSC_OUT/PD1 NRST PC0/ADC10 PC1/ADC11 PC2/ADC12 PC3/ADC13 VSSA VDDA PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2 VIO_4 @VDD power @VIO power @VDD&VBAT VIO_3 VSS_3 PB9 PB8 BOOT0 PB7/USB2DP PB6/USB2DM PB5 PB4 PB3 PD2 PC12 PC11 PC10 PA15 PA14/SWCLK 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 CH32V307RCT6 VBAT PC13/TAMPER-RTC PC14/OSC32IN PC15/OSC32OUT OSC_IN/PD0 OSC_OUT/PD1 NRST PC0/ADC10 PC1/ADC11 PC2/ADC12 PC3/ADC13 VSSA VDDA PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2 @VDD power @VIO power @VDD&VBAT VDD_2 VSS_2 PA13/SWDIO PA12/USB1DP PA11/USB1DM PA10 PA9 PA8 PC9/TXN PC8/TXP power PC7/RXN PC6/RXP PB15 PB14 PB13 PB12 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 PA3/ADC3 VSS_4 VDD_4 PA4/ADC4/DAC0 PA5/ADC5/DAC1 PA6/ADC6 PA7/ADC7 PC4/ADC14 PC5/ADC15 PB0/ADC8 PB1/ADC9 PB2/BOOT1 PB10 PB11 VSS_1 VIO_1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 V2.8 VIO_2 VDD_2 VSS_2 PA13/SWDIO PA12/USB1DP PA11/USB1DM PA10 PA9 PA8 PC9/TXN PC8/TXP power PC7/RXN PC6/RXP PB15 PB14 PB13 PB12 VSS_1 PA3/ADC3 PA4/ADC4/DAC0 PA5/ADC5/DAC1 PA6/ADC6 PA7/ADC7 PC4/ADC14 PC5/ADC15 PB0/ADC8 PB1/ADC9 PB2/BOOT1 PB10 PB11 VIO_1 VDD_1 PD8 PD9 @VIO power 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 @VDD power 0 VDD_2 VSS_2 NC PA13/SWDIO PA12/USB1DP PA11/USB1DM PA10 PA9 PA8 PC9/TXN PC8/TXP PC7/RXN PC6/RXP PD15 PD14 PD13 PD12 PD11 PD10 PD9 PD8 PB15 PB14 PB13 PB12 PA3/ADC3 VSS_4 VDD_4 PA4/ADC4/DAC0 PA5/ADC5/DAC1 PA6/ADC6 PA7/ADC7 PC4/ADC14 PC5/ADC15 PB0/ADC8 PB1/ADC9 PB2/BOOT1 PE7 PE8 PE9 PE10 PE11 PE12 PE13 PE14 PE15 PB10 PB11 VSS_1 VIO_1 PE2 PE3 PE4 PE5 PE6 VBAT PC13/TAMPER-RTC PC14/OSC32IN PC15/OSC32OUT VSS_5 VDD_5 OSC_IN OSC_OUT NRST PC0/ADC10 PC1/ADC11 PC2/ADC12 PC3/ADC13 VSSA VREFVREF+ VDDA PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 VIO_3 VSS_3 PE1 PE0 PB9 PB8 BOOT0 PB7/USB2DP PB6/USB2DM PB5 PB4 PB3 PD7 PD6 PD5 PD4 PD3 PD2 PD1 PD0 PC12 PC11 PC10 PA15 PA14/SWCLK 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 CH32V307VCT6 16 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 CH32V303_305_307 数据手册 http://wch.cn 3.1.2 连接型 V305 VIO_3 VSS_3 PB9 PB8 BOOT0 PB7/USB2DP PB6/USB2DM PB5 PB4 PB3 PD2 PC12 PC11 PC10 PA15 PA14/SWCLK 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 CH32V305RBT6 VBAT PC13/TAMPER-RTC PC14/OSC32IN PC15/OSC32OUT OSC_IN/PD0 OSC_OUT/PD1 NRST PC0/ADC10 PC1/ADC11 PC2/ADC12 PC3/ADC13 VSSA VDDA PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2 @VDD power @VIO power @VDD&VBAT VDD_2 VSS_2 PA13/SWDIO PA12/USB1DP PA11/USB1DM PA10 PA9 PA8 PC9 PC8 power PC7 PC6 PB15 PB14 PB13 PB12 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 PA3/ADC3 VSS_4 VDD_4 PA4/ADC4/DAC0 PA5/ADC5/DAC1 PA6/ADC6 PA7/ADC7 PC4/ADC14 PC5/ADC15 PB0/ADC8 PB1/ADC9 PB2/BOOT1 PB10 PB11 VSS_1 VIO_1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 CH32V305FBP6 1 2 3 4 5 6 7 8 9 10 V2.8 RST# OSC_OUT/PD1 PA5/UART1_CTS/PA1 (no5V) OSC_IN/PD0 PB10/UART3_TX/I2C2_SCL VSS/GND PB11/UART3_RX/I2C2_SDA PB7/USB2DP/UART1X_RX PB12/SPI2_NSS/CAN2_RX PB6/USB2DM/UART1X_TX PB13/SPI2_SCK/UART3_CTS/CAN2_TX PA14/SWCLK PB14/SPI2_MISO/UART3_RTS VDD33/VIO PB15/SPI2_MOSI/UART1_TX PA9/UART1_RTS/PA13/SWDIO PC6 PC9/PA8/UART1_RX PC7 PC8 17 20 19 18 17 16 15 14 13 12 11 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 CH32V303_305_307 数据手册 http://wch.cn 3.1.3 大容量通用型 V303 PE2 PE3 PE4 PE5 PE6 VBAT PC13/TAMPER-RTC PC14/OSC32IN PC15/OSC32OUT VSS_5 VDD_5 OSC_IN OSC_OUT NRST PC0/ADC10 PC1/ADC11 PC2/ADC12 PC3/ADC13 VSSA VREFVREF+ VDDA PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2 @VDD power @VIO power PA3/ADC3 VSS_4 VDD_4 PA4/ADC4/DAC0 PA5/ADC5/DAC1 PA6/ADC6 PA7/ADC7 PC4/ADC14 PC5/ADC15 PB0/ADC8 PB1/ADC9 PB2/BOOT1 PE7 PE8 PE9 PE10 PE11 PE12 PE13 PE14 PE15 PB10 PB11 VSS_1 VIO_1 @VDD&VBAT power VDD_2 VSS_2 NC PA13/SWDIO PA12/USB1DP PA11/USB1DM PA10 PA9 PA8 PC9 PC8 PC7 PC6 PD15 PD14 PD13 PD12 PD11 PD10 PD9 PD8 PB15 PB14 PB13 PB12 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 VIO_3 VSS_3 PE1 PE0 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PD7 PD6 PD5 PD4 PD3 PD2 PD1 PD0 PC12 PC11 PC10 PA15 PA14/SWCLK 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 CH32V303VCT6 CH32V303CBT6 @VDD power @VIO power @VDD&VBAT 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 1 2 3 4 5 6 7 8 9 10 11 12 VBAT PC13/TAMPER_RTC PC14/OSC32IN PC15/OSC32OUT OSC_IN/PD0 OSC_OUT/PD1 NRST VSSA VDDA PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2 VDD_2 VSS_2 PA13/SWDIO PA12/USB1DP PA11/USB1DM @VDD&VIO power PA10 PA9 @VDD&VBAT power PA8 PB15 PB14 PB13 PB12 13 14 15 16 17 18 19 20 21 22 23 24 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 V2.8 VDD_VIO_3 VSS_3 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PA15 PA14/SWCLK VDD_2 VSS_2 PA13/SWDIO PA12/USB1DP PA11/USB1DM PA10 PA9 PA8 PC9 PC8 power PC7 PC6 PB15 PB14 PB13 PB12 PA3/ADC3 PA4/ADC4/DAC0 PA5/ADC5/DAC1 PA6/ADC6 PA7/ADC7 PB0/ADC8 PB1/ADC9 PB2/BOOT1 PB10 PB11 VSS_1 VDD_VIO_1 VBAT PC13/TAMPER-RTC PC14/OSC32IN PC15/OSC32OUT OSC_IN/PD0 OSC_OUT/PD1 NRST PC0/ADC10 PC1/ADC11 PC2/ADC12 PC3/ADC13 VSSA VDDA PA0/WKUP/ADC0 PA1/ADC1 PA2/ADC2 PA3/ADC3 VSS_4 VDD_4 PA4/ADC4/DAC0 PA5/ADC5/DAC1 PA6/ADC6 PA7/ADC7 PC4/ADC14 PC5/ADC15 PB0/ADC8 PB1/ADC9 PB2/BOOT1 PB10 PB11 VSS_1 VIO_1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 48 47 46 45 44 43 42 41 40 39 38 37 VIO_3 VSS_3 PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PD2 PC12 PC11 PC10 PA15 PA14/SWCLK 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 CH32V303RxT6 18 36 35 34 33 32 31 30 29 28 27 26 25 CH32V303_305_307 数据手册 http://wch.cn 3.2 引脚描述 表 3-1 引脚定义 注意，下表中的引脚功能描述针对的是所有功能，不涉及具体型号产品。不同型号之间外设资源有差 异，查看前请先根据产品型号资源表确认是否有此功能。 默认复用功能 (1) 电 平 主功能 （复位 后） LQFP48 LQFP64M QFN68 LQFP100 I/O 引脚 类型 TSSOP20 引脚编号 引脚 名称 18 - - 0 - VSS P - VSS - - - - - - 1 PE2 I/O FT PE2 FSMC_A23 TIM10_BKIN_2 TIM10_BKIN_3 - - - - 2 PE3 I/O FT PE3 FSMC_A19 TIM10_CH1N_2 TIM10_CH1N_3 - - - - 3 PE4 I/O FT PE4 FSMC_A20 TIM10_CH2N_2 TIM10_CH2N_3 - - - - 4 PE5 I/O FT PE5 FSMC_A21 TIM10_CH3N_2 TIM10_CH3N_3 - - - - 5 PE6 I/O FT PE6 FSMC_A22 - 1 1 1 6 VBAT P - VBAT - 2 2 2 7 PC13(2) TAMPER-RTC I/O - PC13 (3) TAMPER-RTC TIM8_CH4_1 - 3 3 3 8 PC14(2) OSC32_IN I/O/A - PC14 (3) OSC32_IN TIM9_CH4_1 - 4 4 4 9 PC15(2) OSC32_OUT I/O/A - PC15 (3) OSC32_OUT TIM10_CH4_1 - - - - 10 VSS_5 P - VSS_5 - - - - 11 VDD_5 P - VDD_5 19 5 5 5 12 OSC_IN I/A - OSC_IN PD0 (4) 20 6 6 6 13 OSC_OUT O/A - OSC_OUT PD1 (4) 1 7 7 7 14 NRST I - NRST - - - V2.8 - - - 8 9 8 9 10 10 15 16 17 PC0 PC1 PC2 I/O/A I/O/A I/O/A - - - 19 PC0 ADC_IN10 TIM9_CH1N UART6_TX ETH_RGMII_RXC PC1 ADC_IN11 TIM9_CH2N UART6_RX ETH_MII_MDC ETH_RMII_MDC ETH_RGMII_RXCTL PC2 ADC_IN12 TIM9_CH3N UART7_TX (12) 重映射功能 CH32V303_305_307 数据手册 http://wch.cn LQFP100 QFN68 LQFP64M LQFP48 引脚 名称 引脚 类型 (1) I/O TSSOP20 引脚编号 电 平 主功能 （复位 后） 默认复用功能 (12) 重映射功能 OPA3_CH1N ETH_MII_TXD2 ETH_RGMII_RXD0 - - 11 11 18 PC3 I/O/A - PC3 - 8 12 12 19 VSSA P - VSSA - - - - 20 VREF- P - VREF- - - - - 21 VREF+ P - VREF+ - 9 13 13 22 VDDA P - VDDA - 2 - V2.8 10 14 14 11 15 15 12 16 16 23 24 25 PA0-WKUP PA1 PA2 I/O/A I/O/A I/O/A - - - 20 ADC_IN13 TIM10_CH3 UART7_RX OPA4_CH1N ETH_MII_TX_CLK ETH_RGMII_RXD1 PA0 WKUP USART2_CTS ADC_IN0 (13) TIM2_CH1 (13) TIM2_ETR TIM5_CH1 TIM8_ETR OPA4_OUT0 ETH_MII_CRS ETH_RGMII_RXD2 TIM2_CH1_2 (13) TIM2_ETR_2 TIM8_ETR_1 PA1 USART2_RTS ADC_IN1 TIM5_CH2 TIM2_CH2 OPA3_OUT0 ETH_MII_RX_CLK ETH_RMII_REF_CLK ETH_RGMII_RXD3 TIM2_CH2_2 TIM9_BKIN_1 PA2 USART2_TX TIM5_CH3 ADC_IN2 TIM2_CH3 TIM9_CH1 TIM9_ETR OPA2_OUT0 ETH_MII_MDIO ETH_RMII_MDIO TIM2_CH3_1 TIM9_CH1_1 TIM9_ETR_1 (13) CH32V303_305_307 数据手册 http://wch.cn LQFP100 QFN68 LQFP64M LQFP48 引脚 名称 引脚 类型 (1) I/O TSSOP20 引脚编号 电 平 主功能 （复位 后） 默认复用功能 (12) 重映射功能 ETH_RGMII_GTXC - - - 17 - VIO_4 P - VIO_4 USART2_RX TIM5_CH4 ADC_IN3 TIM2_CH4 TIM9_CH2 OPA1_OUT0 ETH_MII_COL ETH_RGMII_TXEN TIM2_CH4_1 TIM9_CH2_1 PA4 SPI1_NSS USART2_CK ADC_IN4 DAC1_OUT TIM9_CH3 DVP_HSYNC SPI3_NSS_1 I2S3_WS_1 TIM9_CH3_1 PA5 SPI1_SCK ADC_IN5 DAC2_OUT OPA2_CH1N DVP_VSYNC TIM10_CH1N_1 USART1_CTS_2 USART1_CK_3 PA6 SPI1_MISO TIM8_BKIN ADC_IN6 TIM3_CH1 OPA1_CH1N DVP_PCLK TIM1_BKIN_1 USART1_TX_3 UART7_TX_1 TIM10_CH2N_1 PA7 SPI1_MOSI TIM8_CH1N ADC_IN7 TIM3_CH2 OPA2_CH1P ETH_MII_RX_DV ETH_RMII_CRS_DV ETH_RGMII_TXD0 TIM1_CH1N_1 USART1_RX_3 UART7_RX_1 TIM10_CH3N_1 PC4 ADC_IN14 TIM9_CH4 UART8_TX USART1_CTS_3 - 13 17 19 26 PA3 I/O/A - PA3 - - 18 - 27 VSS_4 P - VSS_4 - - 19 - 28 VDD_4 P - VDD_4 - 2 - - - V2.8 14 20 20 15 21 21 16 22 22 17 23 23 - 24 24 29 30 31 32 33 PA4 PA5 PA6 PA7 PC4 I/O/A I/O/A I/O/A I/O/A I/O/A - - - - - 21 CH32V303_305_307 数据手册 http://wch.cn LQFP100 QFN68 LQFP64M LQFP48 引脚 名称 引脚 类型 (1) I/O TSSOP20 引脚编号 电 平 主功能 （复位 后） 默认复用功能 (12) 重映射功能 OPA4_CH1P ETH_MII_RXD0 ETH_RMII_RXD0 ETH_RGMII_TXD1 - - - 25 25 18 26 26 34 35 - 19 27 27 36 - 20 28 28 37 - - 38 - - - - - - - - - - - - - - 39 40 41 PC5 PB0 PB1 (5) PB2 PE7 PE8 PE9 PE10 I/O/A I/O/A - - PC5 ADC_IN15 TIM9_BKIN UART8_RX OPA3_CH1P ETH_MII_RXD1 ETH_RMII_RXD1 ETH_RGMII_TXD2 USART1_RTS_3 PB0 ADC_IN8 TIM3_CH3 TIM8_CH2N OPA1_CH1P ETH_MII_RXD2 ETH_RGMII_TXD3 TIM1_CH2N_1 TIM3_CH3_2 TIM9_CH1N_1 UART4_TX_1 TIM1_CH3N_1 TIM3_CH4_2 TIM9_CH2N_1 UART4_RX_1 I/O/A - PB1 ADC_IN9 TIM3_CH4 TIM8_CH3N OPA4_CH0N ETH_MII_RXD3 ETH_RGMII_125IN I/O FT PB2 (5) BOOT1 OPA3_CH0N TIM9_CH3N_1 PE7 FSMC_D4 OPA3_OUT1 TIM1_ETR_3 PE8 FSMC_D5 OPA4_OUT1 TIM1_CH1N_3 UART5_TX_2 UART5_TX_3 FSMC_D6 TIM1_CH1_3 UART5_RX_2 UART5_RX_3 FSMC_D7 TIM1_CH2N_3 UART6_TX_2 UART6_TX_3 I/O/A FT I/O/A FT I/O I/O FT PE9 FT PE10 - - - - 42 PE11 I/O FT PE11 FSMC_D8 TIM1_CH2_3 UART6_RX_2 UART6_RX_3 - - - - 43 PE12 I/O FT PE12 FSMC_D9 TIM1_CH3N_3 V2.8 22 CH32V303_305_307 数据手册 http://wch.cn LQFP100 QFN68 LQFP64M LQFP48 引脚 名称 引脚 类型 (1) I/O TSSOP20 引脚编号 电 平 主功能 （复位 后） 默认复用功能 (12) 重映射功能 UART7_TX_2 UART7_TX_3 - - - 3 - - - - - - - - - 21 29 29 44 45 46 47 PE13 PE14 PE15 PB10 I/O FT I/O/A FT I/O/A FT I/O/A FT FSMC_D10 PE14 FSMC_D11 OPA2_OUT1 TIM1_CH4_3 UART8_TX_2 UART8_TX_3 PE15 FSMC_D12 OPA1_OUT1 TIM1_BKIN_3 UART8_RX_2 UART8_RX_3 PB10 I2C2_SCL USART3_TX OPA2_CH0N ETH_MII_RX_ER TIM2_CH3_2 TIM2_CH3_3 TIM10_BKIN_1 PB11 I2C2_SDA USART3_RX OPA1_CH0N ETH_MII_TX_EN ETH_RMII_TX_EN TIM2_CH4_2 TIM2_CH4_3 TIM10_ETR_1 4 22 30 30 48 PB11 - 23 31 18 49 VSS_1 P VSS_1 - - 32 31 50 VIO_1 P VIO_1 - 24 - - - VDD_IO_1 P VDD_IO_1 - - - 32 - VDD_1 P VDD_1 5 6 V2.8 25 33 35 26 34 36 51 52 PB12 PB13 I/O/A FT PE13 TIM1_CH3_3 UART7_RX_2 UART7_RX_3 I/O/A FT I/O/A FT 23 PB12 SPI2_NSS I2S2_WS I2C2_SMBA USART3_CK TIM1_BKIN OPA4_CH0P CAN2_RX ETH_MII_TXD0 ETH_RMII_TXD0 ETH_RGMII_MDC PB13 SPI2_SCK I2S2_CK USART3_CTS TIM1_CH1N OPA3_CH0P CAN2_TX USART3_CTS_1 CH32V303_305_307 数据手册 http://wch.cn LQFP100 QFN68 LQFP64M LQFP48 引脚 名称 引脚 类型 (1) I/O TSSOP20 引脚编号 电 平 主功能 （复位 后） 默认复用功能 (12) 重映射功能 ETH_MII_TXD1 ETH_RMII_TXD1 ETH_RGMII_MDIO 7 8 - - - - - V2.8 27 35 37 28 36 38 - - - - - - - - - - 33 34 - - - 53 54 55 56 57 58 59 PB14 PB15 PD8 PD9 PD10 PD11 PD12 I/O/A FT I/O/A FT I/O I/O I/O I/O I/O FT PB14 SPI2_MISO TIM1_CH2N USART3_RTS OPA2_CH0P (7) SDIO_D0 USART3_RTS_1 PB15 SPI2_MOSI I2S2_SD TIM1_CH3N OPA1_CH0P (7) SDIO_D1 USART1_TX_2 FSMC_D13 USART3_TX_3 TIM9_CH1N_2 TIM9_CH1N_3 ETH_MII_RX_DV_1 ETH_RMII_CRS_DV_1 FSMC_D14 USART3_RX_3 TIM9_CH1_2 TIM9_ETR_2 TIM9_CH1_3 TIM9_ETR_3 ETH_MII_RXD0_1 ETH_RMII_RXD0_1 FSMC_D15 USART3_CK_2 USART3_CK_3 TIM9_CH2N_2 TIM9_CH2N_3 ETH_MII_RXD1_1 ETH_RMII_RXD1_1 FSMC_A16 USART3_CTS_2 USART3_CTS_3 TIM9_CH2_2 TIM9_CH2_3 ETH_MII_RXD2_1 FSMC_A17 TIM4_CH1_1 TIM9_CH3N_2 TIM9_CH3N_3 USART3_RTS_3 PD8 FT PD9 FT PD10 FT PD11 FT PD12 24 CH32V303_305_307 数据手册 http://wch.cn LQFP100 QFN68 LQFP64M LQFP48 引脚 名称 引脚 类型 (1) I/O TSSOP20 引脚编号 电 平 主功能 （复位 后） 默认复用功能 (12) 重映射功能 ETH_MII_RXD3 USART3_RTS_2 - - - 9 - - - - - - - - - - 37 39 60 61 62 63 PD13 PD14 PD15 PC6 FSMC_A18 TIM4_CH2_1 TIM9_CH3_2 TIM9_CH3_3 FSMC_D0 TIM4_CH3_1 TIM9_BKIN_2 TIM9_BKIN_3 PD15 FSMC_D1 TIM4_CH4_1 TIM9_CH4_2 TIM9_CH4_3 PC6 I2S2_MCK TIM8_CH1 SDIO_D6 ETH_RXP TIM3_CH1_3 PC7 I2S3_MCK TIM8_CH2 SDIO_D7 ETH_RXN TIM3_CH2_3 PC8 TIM8_CH3 SDIO_D0 ETH_TXP DVP_D2 TIM3_CH3_3 PC9 TIM8_CH4 SDIO_D1 ETH_TXN DVP_D3 TIM3_CH4_3 PA8 USART1_CK TIM1_CH1 MCO USART1_CK_1 USART1_RX_2 TIM1_CH1_1 PA9 USART1_TX TIM1_CH2 OTG_FS_VBUS DVP_D0 USART1_RTS_2 TIM1_CH2_1 FT PA10 USART1_RX TIM1_CH3 OTG_FS_ID DVP_D1 USART1_CK_2 TIM1_CH3_1 I/O/A FT PA11 USART1_CTS CAN1_RX USART1_CTS_1 TIM1_CH4_1 I/O I/O I/O I/O FT PD13 FT PD14 FT FT (11) 10 11 - - - 38 40 39 41 40 42 64 65 66 PC7 PC8 PC9 I/O I/O I/O FT FT FT 12 29 41 43 13 30 42 44 67 68 PA8 PA9 - 31 43 45 69 PA10 - 32 44 46 70 PA11 V2.8 I/O I/O I/O FT FT 25 CH32V303_305_307 数据手册 http://wch.cn LQFP100 QFN68 LQFP64M LQFP48 引脚 名称 引脚 类型 (1) I/O TSSOP20 引脚编号 电 平 主功能 （复位 后） 默认复用功能 (12) 重映射功能 TIM1_CH4 OTG_FS_DM PA12 USART1_RTS CAN1_TX TIM1_ETR TIM10_CH1N OTG_FS_DP USART1_RTS_1 TIM1_ETR_1 SWDIO TIM10_CH2N PA13 TIM8_CH1N_1 USART3_TX_2 - 33 45 47 71 PA12 13 34 46 48 72 PA13 - - - 73 - 35 47 49 74 VSS_2 P - VSS_2 - 36 48 50 75 VDD_2 P - VDD_2 - - - VIO_2 P - VIO_2 15 - - 51 37 49 52 76 I/O/A FT I/O FT 未使用 PA14 I/O FT TIM10_CH3N TIM8_CH2N_1 UART8_TX_1 PA14 USART3_RX_2 PA15 SPI3_NSS (11) I2S3_WS (10) SPI3_MOSI TIM2_CH1_1 (13) TIM2_ETR_1 (13) TIM2_CH1_3 (13) TIM2_ETR_3 SPI1_NSS_1 TIM8_CH3N_1 UART8_RX_1 PC10 UART4_TX SDIO_D2 TIM10_ETR DVP_D8 USART3_TX_1 SPI3_SCK_1 I2S3_CK_1 PC11 UART4_RX SDIO_D3 TIM10_CH4 DVP_D4 USART3_RX_1 SPI3_MISO_1 PC12 UART5_TX SDIO_CK TIM10_BKIN DVP_D9 USART3_CK_1 SPI3_MOSI_1 I2S3_SD_1 FSMC_D2 CAN1_RX_3 TIM10_ETR_2 TIM10_ETR_3 SWCLK (13) - - - - - V2.8 38 50 53 - - - - 51 54 52 55 53 56 - - 77 78 79 80 81 PA15 PC10 PC11 PC12 PD0 I/O I/O I/O I/O FT FT FT FT I/O/A FT PD0 26 CH32V303_305_307 数据手册 http://wch.cn - - - - - 54 57 LQFP100 QFN68 LQFP64M LQFP48 - 82 83 引脚 名称 PD1 PD2 引脚 类型 (1) I/O TSSOP20 引脚编号 电 平 主功能 （复位 后） I/O/A FT I/O FT 默认复用功能 (12) 重映射功能 PD1 FSMC_D3 CAN1_TX_3 TIM10_CH1_2 TIM10_CH1_3 PD2 TIM3_ETR UART5_RX SDIO_CMD DVP_D11 (9) FSMC_NADV TIM3_ETR_2 TIM3_ETR_3 - - - - 84 PD3 I/O FT PD3 FSMC_CLK USART2_CTS_1 TIM10_CH2_2 TIM10_CH2_3 - - - - 85 PD4 I/O FT PD4 FSMC_NOE USART2_RTS_1 - - - - 86 PD5 I/O FT PD5 FSMC_NWE USART2_TX_1 TIM10_CH3_2 TIM10_CH3_3 - - - - 87 PD6 I/O FT PD6 FSMC_NWAIT DVP_D10 USART2_RX_1 PD7 FSMC_NE1 FSMC_NCE2 USART2_CK_1 TIM10_CH4_2 TIM10_CH4_3 PB3 SPI3_SCK (11) I2S3_CK (8) DVP_D5 TIM2_CH2_1 TIM2_CH2_3 SPI1_SCK_1 TIM10_CH1_1 PB4 SPI3_MISO TIM3_CH1_2 SPI1_MISO_1 UART5_TX_1 TIM10_CH2_1 PB5 I2C1_SMBA (10) SPI3_MOSI (11) I2S3_SD ETH_MII_PPS_OUT ETH_RMII_PPS_OUT TIM3_CH2_2 SPI1_MOSI_1 CAN2_RX_1 TIM10_CH3_1 UART5_RX_1 USART1_TX_1 CAN2_TX_1 TIM8_CH1_1 USART1_RX_1 TIM8_CH2_1 - - - - - - - 39 55 58 40 56 59 41 57 60 88 89 90 91 PD7 PB3 PB4 PB5 I/O I/O I/O I/O FT FT FT FT 16 42 58 61 92 PB6 I/O FT PB6 I2C1_SCL TIM4_CH1 USBFS_DM DVP_D5 USBHS_DM 17 43 59 62 93 PB7 I/O FT PB7 I2C1_SDA FSMC_NADV V2.8 27 CH32V303_305_307 数据手册 http://wch.cn LQFP100 QFN68 LQFP64M LQFP48 引脚 名称 引脚 类型 (1) I/O TSSOP20 引脚编号 电 平 主功能 （复位 后） 默认复用功能 (12) 重映射功能 TIM4_CH2 USBFS_DP USBHS_DP - - - 44 60 63 45 61 64 46 62 65 94 95 96 (5) BOOT0 PB8 PB9 I - BOOT0 I/O/A FT I/O/A FT (5) PB8 TIM4_CH3 SDIO_D4 TIM10_CH1 DVP_D6 ETH_MII_TXD3 I2C1_SCL_1 CAN1_RX_2 UART6_TX_1 TIM8_CH3_1 PB9 TIM4_CH4 SDIO_D5 TIM10_CH2 DVP_D7 I2C1_SDA_1 CAN1_TX_2 UART6_RX_1 TIM8_BKIN_1 TIM4_ETR_1 UART4_TX_2 UART4_TX_3 UART4_RX_2 UART4_RX_3 - - - 66 97 PE0 I/O FT PE0 TIM4_ETR FSMC_NBL0 - - - - 98 PE1 I/O FT PE1 FSMC_NBL1 - 47 63 - 99 VSS_3 P - VSS_3 - - 64 67 100 VIO_3 P - VIO_3 - - - - VDD_3 P - VDD_3 - 48 - - VDD_IO_3 P - VDD_IO_3 - - - - VDD33 P - VDD33 - - - - VIO P - VIO 14 68 注 1：表格缩写解释： I = TTL/CMOS 电平斯密特输入；O = CMOS 电平三态输出；A = 模拟信号输入或输出； P = 电源；FT = 耐受5V；ANT = 射频信号输入输出（天线）； 注2：当备份区域由VDD（内部模拟开关连到VDD）供电时：PC14和PC15可用于GPIO或LSE引脚、PC13可作 为通用I/O口、TAMPER引脚、RTC校准时钟、RTC闹钟或秒输出；作为输出脚时只能工作在2MHz模式下， 最大驱动负载为30pF；当后备区域由VBAT（VDD消失后模拟开关连到BAT）：PC14和PC15只能用于LSE引脚、 PC13可作为TAMPER引脚、RTC闹钟或秒输出。 注3：这些引脚在备份区域第一次上电时处于主功能状态下，之后即使复位，这些引脚的状态由备份区 域寄存器控制（这些寄存器不会被主复位系统所复位）。关于如何控制这些IO口的具体信息，请参考 CH32FV2x_V3xRM手册的电池备份区域和BKP寄存器的相关章节。 注4：LQFP64M封装的引脚5和引脚6在芯片复位后默认配置为OSC_IN和OSC_OUT功能脚。软件可以重新设 置这两个引脚为PD0和PD1功能。但对于LQFP100封装，由于PD0和PD1为固有的功能引脚，因此没有必要 再由软件进行重映像设置。更多详细信息请参考CH32FV2x_V3xRM手册的复用功能I/O章节和调试设置章 节。 注5：BOOT0引脚未引出的芯片，在内部将下拉到GND。BOOT0引脚引出，但BOOT1/PB2引脚未引出的芯片， 内部BOOT1/PB2引脚将下拉到GND。此时如果进入低功耗模式配置IO口状态时，建议BOOT1/PB2引脚使用 V2.8 28 CH32V303_305_307 数据手册 http://wch.cn 输入下拉模式防止产生额外电流。 注6：20和28引脚封装芯片有许多合封引脚（至少2个IO功能引脚物理合为一个引脚），此时驱动不要同 时配置输出功能，否则可能损坏引脚。有功耗要求的注意引脚状态。 注7：仅当寄存器RCC_AHBPCENR的bit[14]ETHMACEN=1与bit[10]SDIOEN=1时，SDIO_D0和SDIO_D1映射到 PB14和PB15（批号第五位小于2的不支持该功能），否则默认映射到PC8和PC9。 注8：仅当寄存器RCC_AHBPCENR的bit[13]DVPEN=1与bit[11]USBHSEN=1且R8_USB_CTRL的 bit[2]RB_UC_RST_SIE=0时，DVP_D5映射PB3（批号第五位小于2的不支持该功能），否则默认映射到PB6。 注9：仅当寄存器RCC_AHBPCENR的bit[8]FSMCEN=1与bit[11]USBHSEN=1且R8_USB_CTRL的 bit[2]RB_UC_RST_SIE=0时，FSMC_NADV映射到PD2（批号第五位小于2的不支持该功能），否则默认映射 到PB7; 注10：批号第五位大于1的产品，当使用以太网时，SPI3_MOSI默认映射到PA15，否则默认映射到PB5； 注11：批号第五位大于1的产品，当使用以太网时，I2S3默认引脚功能不可用，SPI3默认引脚的片选信 号不可用； 注 12：重映射功能下划线后的数值表示 AFIO 寄存器中相对应位的配置值。例如：UART4_RX_3 表示 AFIO 寄存器相应位配置为 11b； 注 13：TIM2_CH1 和 TIM2_ETR 共用一个引脚，但不能同时使用。 V2.8 29 CH32V303_305_307 数据手册 http://wch.cn 3.3 引脚复用功能 注意，下表中的引脚功能描述针对的是所有功能，不涉及具体型号产品。不同型号之间外设资源有差异，查看前请先根据产品型号资源表确认是否有此功能。 表 3-2 引脚复用和重映射功能 复用 引脚 ADC DAC TIM8_ETR TIM8_ETR_1 TIM2 3/4/5 TIM2_CH1 TIM2_ETR TIM2_CH1_2 TIM2_ETR_2 TIM5_CH1 TIM2_CH2 TIM2_CH2_2 TIM5_CH2 TIM9_BKIN_1 UART USART USB SYS I2C SPI I2S ETH FSMC SDIO DVP OPA ETH_MII_CRS ETH_RGMII_RXD2 0PA4_OUT0 USART2_RTS ETH_MII_RX_CLK ETH_RMII_REF_CLK ETH_RGMII_RXD3 OPA3_OUT0 TIM2_CH3 TIM2_CH3_1 TIM5_CH3 USART2_TX ETH_MII_MDIO ETH_RMII_MDIO ETH_RGMII_GTXC OPA2_OUT0 TIM2_CH4 TIM2_CH4_1 TIM5_CH4 USART2_RX ETH_MII_COL ETH_RGMII_TXEN OPA1_OUT0 PA0 ADC_IN0 PA1 ADC_1N1 PA2 ADC_IN2 TIM9_CH1 TIM9_CH1_1 TIM9_ETR TIM9_ETR_1 PA3 ADC_IN3 TIM9_CH2 TIM9_CH2_1 PA4 ADC_IN4 DAC1_OUT TIM9_CH3 TIM9_CH3_1 USART2_CK SPI1_NSS SPI3_NSS_1 I2S3_WS_1 DVP_HSYNC PA5 ADC_IN5 DAC2_OUT TIM10_CH1N_1 USART1_CTS_2 USART1_CK_3 SPI1_SCK DVP_VSYNC OPA2_CH1N TIM3_CH1 USART1_TX_3 UART7_TX_1 SPI1_MISO DVP_PCLK OPA1_CH1N TIM3_CH2 USART1_RX_3 UART7_RX_1 SPI1_MOSI PA6 ADC_IN6 PA7 ADC_IN7 TIM1_BKIN_1 TIM8_BKIN TIM10_CH2N_1 TIM1_CH1N_1 TIM8_CH1N TIM10_CH3N_1 PA8 TIM1_CH1 TIM1_CH1_1 PA9 TIM1_CH2 TIM1_CH2_1 TIM1_CH3 TIM1_CH3_1 TIM1_CH4 TIM1_CH4_1 TIM1_ETR TIM1_ETR_1 TIM10_CH1N TIM8_CH1N_1 TIM10_CH2N TIM8_CH2N_1 TIM10_CH3N PA10 PA11 PA12 PA13 PA14 PA15 TIM8_CH3N_1 PB0 ADC_IN8 PB1 ADC_IN9 PB2 V2.8 TIM1 8/9/10 TIM1_CH2N_1 TIM8_CH2N TIM9_CH1N_1 TIM1_CH3N_1 TIM8_CH3N TIM9_CH2N_1 USART2_CTS USART1_CK USART1_CK_1 USART1_RX_2 USART1_TX USART1_RTS_2 USART1_RX USART1_CK_2 USART1_CTS USART1_CTS_1 USART1_RTS USART1_RTS_1 WKUP ETH_MII_RX_DV ETH_RMII_CRS_DV ETH_RGMII_TXD0 OPA2_CH1P MCO OTG_FS_VBUS DVP_D0 OTG_FS_ID DVP_D1 OTG_FS_DM CAN1_RX OTG_FS_DP CAN1_TX USART3_TX_2 SWDIO UART8_TX_1 USART3_RX_2 SWCLK TIM2_CH1_1 TIM2_ETR_1 TIM2_CH1_3 TIM2_ETR_3 UART8_RX_1 TIM3_CH3 TIM3_CH3_2 UART4_TX_1 ETH_MII_RXD2 ETH_RGMII_TXD3 OPA1_CH1P TIM3_CH4 TIM3_CH4_2 UART4_RX_1 ETH_MII_RXD3 ETH_RGMII_125IN OPA4_CH0N TIM9_CH3N_1 SPI1_NSS_1 SPI3_NSS I2S3_WS SPI3_MOSI BOOT1 PB3 TIM10_CH1_1 TIM2_CH2_1 TIM2_CH2_3 PB4 TIM10_CH2_1 TIM3_CH1_2 CAN OPA3_CH0N SPI1_SCK_1 SPI3_SCK I2S3_CK SPI1_MISO_1 SPI3_MISO UART5_TX_1 30 DVP_D5 CH32V303_305_307 数据手册 复用 引脚 ADC DAC PB5 TIM1 8/9/10 TIM2 3/4/5 UART USART TIM10_CH3_1 TIM3_CH2_2 UART5_RX_1 USB I2C SPI I2S ETH I2C1_SMBA SPI1_MOSI_1 SPI3_MOSI I2S3_SD ETH_MII_PPS_OUT ETH_RMII_PPS_OUT SYS USBFS_DM USBHS_DM USBFS_DP USBHS_DP FSMC SDIO DVP OPA TIM8_CH1_1 TIM4_CH1 USART1_TX_1 I2C1_SCL PB7 TIM8_CH2_1 TIM4_CH2 USART1_RX_1 PB8 TIM8_CH3_1 TIM10_CH1 TIM8_BKIN_1 TIM10_CH2 TIM4_CH3 UART6_TX_1 I2C1_SCL_1 TIM4_CH4 UART6_RX_1 I2C1_SDA_1 PB10 TIM10_BKIN_1 USART3_TX I2C2_SCL ETH_MII_RX_ER OPA2_CH0N PB11 TIM10_ETR_1 TIM2_CH3_2 TIM2_CH3_3 TIM2_CH4_2 TIM2_CH4_3 USART3_RX I2C2_SDA ETH_MII_TX_EN ETH_RMII_TX_EN ETH_MII_TXD0 ETH_RMII_TXD0 ETH_RGMII_MDC ETH_MII_TXD1 ETH_RMII_TXD1 ETH_RGMII_MDIO OPA1_CH0N I2C1_SDA DVP_D5 CAN2_TX_1 SDIO_D4 DVP_D6 CAN1_RX_2 SDIO_D5 DVP_D7 CAN1_TX_2 FSMC_NADV ETH_MII_TXD3 SPI2_NSS I2S2_WS PB12 TIM1_BKIN USART3_CK PB13 TIM1_CH1N USART3_CTS USART3_CTS_1 SPI2_SCK I2S2_CK PB14 TIM1_CH2N USART3_RTS USART3_RTS_1 SPI2_MISO SDIO_D0 OPA2_CH0P PB15 TIM1_CH3N USART1_TX_2 SPI2_MOSI I2S2_SD SDIO_D1 OPA1_CH0P PC0 ADC_IN10 TIM9_CH1N UART6_TX PC1 ADC_IN11 TIM9_CH2N UART6_RX PC2 ADC_IN12 TIM9_CH3N UART7_TX PC3 ADC_IN13 TIM10_CH3 UART7_RX PC4 ADC_IN14 TIM9_CH4 USART1_CTS_3 UART8_TX PC5 ADC_IN15 TIM9_BKIN USART1_RTS_3 UART8_RX I2C2_SMBA ETH_MII_MDC ETH_RMII_MDC ETH_RGMII_RXCTL ETH_MII_TXD2 ETH_RGMII_RXD0 ETH_MII_TX_CLK ETH_RGMII_RXD1 ETH_MII_RXD0 ETH_RMII_RXDO ETH_RGMII_TXD1 ETH_MII_RXD1 ETH_RMII_RXD1 ETH_RGMII_TXD2 OPA3_CH1P TIM3_CH1_3 I2S2_MCK ETH_RXP SDIO_D6 TIM3_CH2_3 I2S3_MCK ETH_RXN SDIO_D7 PC8 TIM8_CH3 TIM3_CH3_3 ETH_TXP SDIO_D0 DVP_D2 PC9 TIM8_CH4 TIM3_CH4_3 ETH_TXN SDIO_D1 DVP_D3 SPI3_SCK_1 I2S3_CK_1 SDIO_D2 DVP_D8 SPI3_MISO_1 SDIO_D3 DVP_D4 SPI3_MOSI_1 I2S3_SD_1 SDIO_CK DVP_D9 PC12 TIM10_BKIN PC13 TIM8_CH4_1 CAN2_TX OPA4_CH1P TIM8_CH2 TIM10_CH4 OPA3_CH0P OPA4_CH1N TIM8_CH1 TIM10_ETR CAN2_RX OPA3_CH1N PC7 PC11 OPA4_CH0P ETH_RGMII_RXC PC6 PC10 CAN CAN2_RX_1 PB6 PB9 USART3_TX_1 UART4_TX USART3_RX_1 UART4_RX USART3_CK_1 UART5_TX TAMPER-RTC PC14 TIM9_CH4_1 OSC32_IN PC15 TIM10_CH4_1 OSC32_OUT PD0 TIM10_ETR_2 TIM10_ETR_3 TIM10_CH1_2 TIM10_CH1_3 OSC_IN FSMC_D2 CAN1_RX_3 OSC_OUT FSMC_D3 CAN1_TX_3 PD1 PD2 V2.8 http://wch.cn TIM3_ETR TIM3_ETR_2 TIM3_ETR_3 SDIO_CMD FSMC_NADV UART5_RX 31 DVP_D11 CH32V303_305_307 数据手册 复用 引脚 PD3 ADC DAC http://wch.cn TIM1 8/9/10 TIM2 3/4/5 TIM10_CH2_2 TIM10_CH2_3 PD4 PD5 TIM10_CH3_2 TIM10_CH3_3 PD6 PD7 PD8 PD9 PD10 PD11 PD12 PD13 PD14 PD15 TIM10_CH4_2 TIM10_CH4_3 TIM9_CH1N_2 TIM9_CH1N_3 TIM9_CH1_2 TIM9_ETR_2 TIM9_CH1_3 TIM9_ETR_3 TIM9_CH2N_2 TIM9_CH2N_3 TIM9_CH2_2 TIM9_CH2_3 TIM9_CH3N_2 TIM9_CH3N_3 TIM9_CH3_2 TIM9_CH3_3 TIM9_BKIN_2 TIM9_BKIN_3 TIM9_CH4_2 TIM9_CH4_3 PE1 PE3 PE4 PE5 USB SYS I2C ETH FSMC SDIO USART2_CTS_1 FSMC_CLK USART2_RTS_1 FSMC_NOE USART2_TX_1 FSMC_NWE USART2_RX_1 FSMC_NWAIT USART2_CK_1 FSMC_NE1 FSMC_NCE2 USART3_TX_3 ETH_MII_RX_DV_1 ETH_RMII_CRS_DV_1 FSMC_D13 USART3_RX_3 ETH_MII_RXD0_1 ETH_RMII_RXD0_1 FSMC_D14 USART3_CK_3 USART3_CK_2 USART3_CTS_3 USART3_CTS_2 USART3_RTS_3 USART3_RTS_2 ETH_MII_RXD1_1 ETH_RMII_RXD1_1 FSMC_D15 ETH_MII_RXD2_1 FSMC_A16 ETH_MII_RXD3 FSMC_A17 FSMC_A18 TIM4_CH3_1 FSMC_D0 TIM4_CH4_1 DVP OPA DVP_D10 FSMC_D1 UART4_TX_2 UART4_TX_3 UART4_RX_2 UART4_RX_3 FSMC_NBL0 FSMC_NBL1 TIM10_BKIN_2 TIM10_BKIN_3 TIM10_CH1N_2 TIM10_CH1N_3 TIM10_CH2N_2 TIM10_CH2N_3 TIM10_CH3N_2 TIM10_CH3N_3 FSMC_A23 FSMC_A19 FSMC_A20 FSMC_A21 PE6 V2.8 SPI I2S TIM4_CH2_1 TIM4_ETR TIM4_ETR_1 PE0 PE2 TIM4_CH1_1 UART USART FSMC_A22 PE7 TIM1_ETR_3 PE8 TIM1_CH1N_3 PE9 TIM1_CH1_3 PE10 TIM1_CH2N_3 PE11 TIM1_CH2_3 PE12 TIM1_CH3N_3 PE13 TIM1_CH3_3 PE14 TIM1_CH4_3 UART5_TX_2 UART5_TX_3 UART5_RX_2 UART5_RX_3 UART6_TX_2 UART6_TX_3 UART6_RX_2 UART6_RX_3 UART7_TX_2 UART7_TX_3 UART7_RX_2 UART7_RX_3 UART8_TX_2 UART8_TX_3 PE15 TIM1_BKIN_3 UART8_RX_2 UART8_RX_3 FSMC_D4 OPA3_OUT1 FSMC_D5 OPA4_OUT1 FSMC_D6 FSMC_D7 FSMC_D8 FSMC_D9 FSMC_D10 32 FSMC_D11 OPA2_OUT1 FSMC_D12 OPA1_OUT1 CAN CH32V303_305_307 数据手册 http://wch.cn 第 4 章 电气特性 4.1 测试条件 除非特殊说明和标注，所有电压都以 VSS 为基准。 所有最小值和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。典型数值是基 于常温 25℃和 VDD = 3.3V 环境下用于设计指导。 对于通过综合评估、设计模拟或工艺特性得到的数据，不会在生产线进行测试。在综合评估的基 础上，最小和最大值是通过样本测试后统计得到。除非特殊说明为实测值，否则特性参数以综合评估 或设计保证。 供电方案： 图 4-1 常规供电典型电路 VBAT 1.8-3.6V VDD VDDx/VIOx 0.1uF VSSx VDD VDDA 0.1uF VSSA 4.2 绝对最大值 临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏。 表 4-1 绝对最大值参数表 符号 描述 最小值 最大值 单位 TA 工作时的环境温度 -40 85 ℃ TS 存储时的环境温度 -40 125 ℃ VDD-VSS 外部主供电电压（包含 VDDA 和 VDD） -0.3 4.0 V VIO-VSS IO 域端供电电压 -0.3 4.0 V FT（耐受 5V）引脚上的输入电压 VSS-0.3 5.5 V 其他引脚上的输入电压 VSS-0.3 VDD+0.3 VIN |△VDD_x| 不同主供电引脚之间的电压差 50 mV |△VIO_x| 不同 IO 端供电引脚之间的电压差 50 mV |△VSS_x| 不同接地引脚之间的电压差 50 mV VESD(HBM) ESD 静电放电电压（人体模型，非接触式） 4K V USB 引脚（PA11、PA12） 3K V IVDD 经过 VDD/VDDA/VIO 电源线的总电流（供应电流） 150 IVss 经过 VSS 地线的总电流（流出电流） 150 任意 I/O 和控制引脚上的灌电流 25 任意 I/O 和控制引脚上的输出电流 -25 NRST 引脚注入电流 +/-5 IIO IINJ(PIN) V2.8 33 mA CH32V303_305_307 数据手册 ∑IINJ(PIN) http://wch.cn HSE 的 OSC_IN 引脚和 LSE 的 OSC_IN 引脚注入电流 +/-5 其他引脚的注入电流 +/-5 所有 IO 和控制引脚的总注入电流 +/-25 4.3 电气参数 4.3.1 工作条件 表 4-2 通用工作条件 符号 参数 FHCLK 条件 最大值 单位 内部 AHB 时钟频率 144 MHz FPCLK1 内部 APB1 时钟频率 144 MHz FPCLK2 内部 APB2 时钟频率 144 MHz 2.4 3.6 使用 USB 或 ETH 3.0 3.6 VIO 不能高于 VDD 2.4 3.6 V 模拟部分工作电压 （未使用 ADC） VDDA 必须与 VIO 相同，VREF+ 模拟部分工作电压（使用 ADC） 不能高于 VDDA，VREF-等于 VSS 2.4 3.6 V 备份单元工作电压 1.8 3.6 V VDD 标准工作电压 VIO 大部分 IO 引脚输出电压 VDDA (1) VBAT 最小值 不能大于 VDD V TA 环境温度 -40 85 ℃ TJ 结温度范围 -40 105 ℃ 最小值 最大值 单位 VDD 上升速率 0 ∞ VDD 下降速率 30 ∞ 注：电池到 VBAT 连线要尽可能的短。 表 4-3 上电和掉电条件 符号 tVDD 参数 条件 us/V 4.3.2 内嵌复位和电源控制模块特性 表 4-4 复位及电压监测（PDR 选择高阈值档位） 符号 (1) VPVD V2.8 参数 可编程电压检测器的电 平选择 条件 最小值 典型值 最大值 单位 PLS[2:0] = 000(上升沿) 2.39 V PLS[2:0] = 000(下降沿) 2.31 V PLS[2:0] = 001(上升沿) 2.56 V PLS[2:0] = 001(下降沿) 2.48 V PLS[2:0] = 010(上升沿) 2.65 V PLS[2:0] = 010(下降沿) 2.57 V PLS[2:0] = 011(上升沿) 2.78 V PLS[2:0] = 011(下降沿) 2.69 V PLS[2:0] = 100(上升沿) 2.89 V PLS[2:0] = 100(下降沿) 2.81 V PLS[2:0] = 101(上升沿) 3.05 V PLS[2:0] = 101(下降沿) 2.96 V PLS[2:0] = 110(上升沿) 3.17 V PLS[2:0] = 110(下降沿) 3.08 V 34 CH32V303_305_307 数据手册 http://wch.cn VPVDhyst PVD 迟滞 VPOR/PDR 上电/掉电复位阈值 VPDRhyst PDR 迟滞 tRSTTEMPO PLS[2:0] = 111(上升沿) 3.31 V PLS[2:0] = 111(下降沿) 3.21 V 0.08 V 上升沿 1.9 2.2 2.4 V 下降沿 1.9 2.2 2.4 V 20 mV 上电复位 24 28 30 其他复位 8 10 30 最小值 典型值 最大值 单位 1.17 1.2 1.23 V 17.1 us mS 注：常温测试值。 4.3.3 内置的参考电压 表 4-5 内置参考电压 符号 VREFINT TS_vrefint 参数 条件 内置参考电压 TA = -40℃～85℃ 当读出内部参考电压 时，ADC 的采样时间 4.3.4 供电电流特性 电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的 负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。 电流消耗测量方法如下图： 图 4-2 电流消耗测量 IBAT -VBAT Electric current measurement IDD Electric current measurement VBAT VDD VDDA 微控制器处于下列条件： 常温 VDD = 3.3V 情况下，测试时：所有 IO 端口配置下拉输入，HSE 或 HSI 只开 1 个，HSE=8M，HSI=8M （已校准） ，FPLCK1=FHCLK/2，FPLCK2=FHCLK，当 FHCLK>8MHz 时，PLL 打开。使能或关闭所有外设时钟的功耗。 表 4-6 运行模式下典型的电流消耗，数据处理代码从内部闪存中运行 符号 (1) DD I V2.8 参数 运行模式下的 供应电流 典型值 条件 外部时钟 使能所有外设 (2) 关闭所有外设 FHCLK = 144MHz 22.4 12.4 FHCLK = 72MHz 11.5 6.5 FHCLK = 48MHz 8.0 4.6 FHCLK = 36MHz 6.4 3.8 FHCLK = 24MHz 4.4 2.7 35 单位 mA CH32V303_305_307 数据手册 http://wch.cn FHCLK = 16MHz 3.5 2.3 FHCLK = 8MHz 1.8 1.3 FHCLK = 4MHz 1.3 1.0 FHCLK = 500KHz 0.8 0.7 FHCLK = 144MHz 22.1 12.2 FHCLK = 72MHz 11.3 6.3 = 48MHz 7.7 4.3 = 36MHz 5.8 3.3 = 24MHz 4.1 2.4 = 16MHz 3.0 1.8 = 8MHz 1.5 1.0 FHCLK = 4MHz 1.0 0.7 FHCLK = 500KHz 0.4 0.4 FHCLK 运行于高速内部 FHCLK RC 振荡器（HSI） ， FHCLK 使用 AHB 预分频 FHCLK 以减低频率 FHCLK 注：以上为实测参数。 表 4-7 睡眠模式下典型的电流消耗，数据处理代码从内部闪存或 SRAM 中运行 符号 参数 外部时钟 (1) IDD 典型值 条件 睡眠模式下 的供应电流 （此时外设供 电和时钟保 持） 使能所有外设 (2) 关闭所有外设 FHCLK = 144MHz 13.7 3.8 FHCLK = 72MHz 7.2 2.3 FHCLK = 48MHz 5.1 1.8 FHCLK = 36MHz 4.0 1.5 FHCLK = 24MHz 2.9 1.3 FHCLK = 16MHz 2.2 1.1 FHCLK = 8MHz 1.4 0.8 FHCLK = 4MHz 1.0 0.8 FHCLK = 500KHz 0.7 0.7 FHCLK = 144MHz 13.4 3.5 FHCLK = 72MHz 6.9 1.9 = 48MHz 4.7 1.4 = 36MHz 3.6 1.2 = 24MHz 2.6 0.9 = 16MHz 1.9 0.7 = 8MHz 1.0 0.5 FHCLK = 4MHz 0.7 0.4 FHCLK = 500KHz 0.4 0.3 FHCLK 运行于高速内部 FHCLK RC 振荡器（HSI） ， FHCLK 使用 AHB 预分频 FHCLK 以减低频率 FHCLK 单位 mA 注：以上为实测参数。 表 4-8 停止和待机模式下典型的电流消耗 符号 IDD V2.8 参数 停止模式下的供应电流 条件 典型值 调压器处于运行模式，低速和高速内部 RC 振荡器及外部振荡器都处于关闭状 态（没有独立看门狗） 110 调压器处于低功耗模式，低速和高速内 30 36 单位 uA CH32V303_305_307 数据手册 http://wch.cn 部 RC 振荡器及外部振荡器都处于关闭 状态（没有独立看门狗，PVD 关闭） ， RAM 进入低功耗模式 待机模式下的供应电流 低速内部 RC 振荡器和独立看门狗处于 开启状态，所有 RAM 不带电 1.8 低速内部 RC 振荡器处于开启状态，独 立看门狗关闭状态，所有 RAM 不带电 1.8 LSI/LSE/RTC/IWDG 关闭， 32K_RAM 带电并处于低功耗状态 2.5 LSI/LSE/RTC/IWDG 关闭， 2K_RAM 带电并处于低功耗状态 1.2 LSI/LSE/RTC/IWDG 关闭， 所有 RAM 不带电 IDD_VBAT 备份区域的供应电流 （移除 VDD 和 VDDA，只使 用 VBAT 供电） 1 低速外部振荡器和 RTC 处于开启状态 1.8 注：以上为实测参数。 4.3.5 外部时钟源特性 表 4-9 来自外部高速时钟 符号 FHSE_ext 参数 条件 外部时钟频率 最小值 典型值 最大值 单位 3 8 25 MHz (1) HSEH OSC_IN 输入引脚高电平电压 0.8VIO VIO V V (1) HSEL OSC_IN 输入引脚低电平电压 0 0.2VIO V Cin(HSE) OSC_IN 输入电容 5 pF 占空比 50 % V Duty(HSE) IL OSC_IN 输入漏电流 ±1 uA 典型值 最大值 单位 32.768 1000 KHz 注：不满足此条件可能会引起电平识别错误。 图 4-3 外部提供高频时钟源电路 External clock source fHS E_ext OSC_IN OSC_OUT 表 4-10 来自外部低速时钟 符号 参数 FLSE_ext 用户外部时钟频率 条件 最小值 VLSEH OSC32_IN 输入引脚高电平电压 0.8VDD VDD V VLSEL OSC32_IN 输入引脚低电平电压 0 0.2VDD V Cin(LSE) Duty(LSE) V2.8 OSC32_IN 输入电容 5 pF 占空比 50 % 37 CH32V303_305_307 数据手册 IL http://wch.cn OSC32_IN 输入漏电流 ±1 uA 图 4-4 外部提供低频时钟源电路 External clock source fLSE_ext OSC32_IN OSC32_OUT 表 4-11 使用一个晶体/陶瓷谐振器产生的高速外部时钟 符号 FOSC_IN 参数 条件 谐振器频率 最小值 典型值 最大值 单位 3 8 25 MHz RF 反馈电阻 250 kΩ C 建议的负载电容与对应晶体 (1) RS=60Ω 串行阻抗 RS 30 pF I2 HSE 驱动电流 VDD = 3.3V，20p 负载 0.53 mA gm 振荡器的跨导 启动 17.5 mA/V 启动时间 VDD 稳定，8M 晶体 2.5 ms tSU(HSE) 注：25M 晶体 ESR 建议不超过 60 欧，低于 25M 可适当放宽。 电路参考设计及要求： 晶体的负载电容以晶体厂商建议为准，通常情况 CL1=CL2。 图 4-5 外接 8M 晶体典型电路 CL1 OSC_IN 8MHz Crystal Oscillator OSC_OUT CL2 表 4-12 使用一个晶体/陶瓷谐振器产生的低速外部时钟（fLSE=32.768KHz） 符号 参数 条件 最小值 典型值 最大值 RF 反馈电阻 C 建议的负载电容与对应晶体串 RS