AD7904BRUZ-REEL

内置序列器的4通道、1 MSPS、 8/10/12位ADC，采用16引脚TSSOP封装 AD7904/AD7914/AD7924 产品特性 功能框图 AVDD REFIN VIN0 T/H 8-/10-/12-BIT SUCCESSIVE APPROXIMATION ADC VIN1 I/P MUX VIN2 VIN3 SCLK DOUT SEQUENCER CONTROL LOGIC DIN CS AD7904/AD7914/AD7924 VDRIVE AGND 03087-001 高采样速率：1 MSPS 额定电压(AVDD)：2.7 V至5.25 V 低功耗： 最大6 mW(1 MSPS、3 V电源) 最大13.5 mW(1 MSPS、5 V电源) 4个带序列器的单端输入 宽输入带宽 SNR：70 dB(AD7924，50 kHz输入频率) 灵活的功耗/串行时钟速度管理 无流水线延迟 高速串行接口：SPI/QSPI™/MICROWIRE™/DSP兼容 关断模式：0.5 µA(最大值) 16引脚TSSOP封装 通过汽车应用认证 图1. 概述 产品特色 AD7904/AD7914/AD7924分别是8位、10位和12位高速、低 功耗、4通道逐次逼近型ADC。采用单电源工作，电源电 压为2.7 V至5.25V，最高吞吐速率可达1 MSPS。这些器件均 内置低噪声、宽带宽采样保持放大器，可处理8 MHz以上的 输入频率。 1. 高吞吐速率、低功耗。AD7904/AD7914/AD7924的吞吐 速率高达1 MSPS。在最高吞吐速率下，采用3 V电源时， AD7904/AD7914/AD7924的最大功耗仅6 mW。 2. 4个带通道序列器的单端输入。可以选择通道顺序， ADC将按该顺序循环执行转换。 3. 利 用 V DRIVE 功 能 实 现 单 电 源 供 电 。 AD7904/AD7914/ AD7924采用2.7 V至5.25 V单电源供电。利用VDRIVE功能， 串行接口可直接连至独立于VDD的3 V或5 V处理器系统。 4. 灵活的功耗/串行时钟速度管理。转换速率取决于串行 时钟，通过提高串行时钟速度可缩短转换时间。这些器 件还提供两种关断模式，可在较低吞吐速率下实现最高 功效，完全关断时的最大功耗为0.5 μA。 5. 无流水线延迟。 这些器件采用标准逐次逼近型ADC，通过CS输入与一 次性转换控制可实现对采样时刻的精确控制。 转换过程和数据采集过程通过CS和串行时钟信号进行控 制，从而为器件与微处理器或DSP轻松接口创造了条件。 输入信号在CS的下降沿进行采样，而转换同时在此处启 动。该器件无流水线延迟。 AD7904/AD7914/AD7924采用先进的设计技术，可在最高 吞吐速率下实现极低的功耗。在最高吞吐速率下，采用3 V 电源时，AD7904/AD7914/AD7924的最大功耗为2 mA；采用 5 V电源时，最大功耗为2.7 mA。 通过配置控制寄存器，器件的模拟输入范围可以在0 V至REFIN 或0 V至2 × REFIN间选择，可采用直接二进制式或二进制补 码输出编码。AD7904/AD7914/AD7924均具有4个带通道序 列器的单端模拟输入，可通过预先编程选择通道转换顺序。 AD7904/AD7914/AD7924的转换时间取决于SCLK频率，该 频率同时用作控制转换的主时钟。 Rev. C Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2002–2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD7904/AD7914/AD7924 目录 产品特性 ......................................................................................... 1 功能框图 ......................................................................................... 1 概述.................................................................................................. 1 产品特色 ......................................................................................... 1 修订历史 ......................................................................................... 2 技术规格 ......................................................................................... 3 AD7904规格.............................................................................. 3 AD7914规格.............................................................................. 5 AD7924规格.............................................................................. 7 时序规格.................................................................................... 9 绝对最大额定值.......................................................................... 10 ESD警告................................................................................... 10 引脚配置和功能描述 ................................................................. 11 典型性能参数 .............................................................................. 12 术语................................................................................................ 14 控制寄存器................................................................................... 15 序列器操作 ............................................................................. 16 电路信息 ....................................................................................... 18 转换器操作 ............................................................................. 18 ADC传递函数 ........................................................................ 19 典型连接图 ............................................................................. 20 工作模式 ....................................................................................... 22 正常模式(PM1 = PM0 = 1)................................................... 22 完全关断模式(PM1 = 1，PM0 = 0) ................................... 22 自动关断模式(PM1 = 0，PM0 = 1) ................................... 22 AD7904/AD7914/AD7924上电............................................ 23 功耗与吞吐速率.......................................................................... 25 串行接口.................................................................................. 25 应用信息 ....................................................................................... 27 微处理器接口 ......................................................................... 27 接地和布局 ............................................................................. 28 外形尺寸 ....................................................................................... 29 订购指南.................................................................................. 29 汽车应用级产品..................................................................... 29 修订历史 2013年6月—修订版B至修订版C 删除“AD7904/AD7914/AD7924性能评估”部分.................... 29 更改“订购指南”............................................................................ 29 2011年7月—修订版A至修订版B 更改“产品特性”部分.................................................................... 1 更改表1中的信纳比(SINAD)参数和信噪比(SNR)参数 ....... 3 更改表2中的信纳比(SINAD)参数和信噪比(SNR)参数 ....... 5 更改表3中的信纳比(SINAD)参数和信噪比(SNR)参数 ....... 7 更改表5 ..........................................................................................10 更改“订购指南”............................................................................ 30 增加“汽车应用级产品”部分..................................................... 30 2009年2月——修订版0至修订版A 更新格式 ..................................................................................通篇 移动图2 .......................................................................................... 9 更改表5 ........................................................................................ 10 更改“典型性能参数”部分 ........................................................ 12 移动“术语”部分.......................................................................... 14 更新“外形尺寸”.......................................................................... 30 更改“订购指南”........................................................................... 30 2002年11月—修订版0：初始版 Rev. C | Page 2 of 32 AD7904/AD7914/AD7924 规格 AD7904规格 除非另有说明，AVDD = VDRIVE = 2.7 V至5.25 V，REFIN = 2.5 V，fSCLK = 20 MHz，TA = TMIN至TMAX。 表1. 参数 动态性能 信纳比(SINAD)2 信噪比(SNR) 总谐波失真(THD)2 峰值谐波或杂散噪声(SFDR) 交调失真(IMD) 二阶项 三阶项 孔径延迟 孔径抖动 通道间隔离2 全功率带宽 直流精度 分辨度 积分非线性(INL)2 差分非线性(DNL)2 输入范围：0 V至REFIN 失调误差2 失调误差匹配2 增益误差2 增益误差匹配2 输入范围：0 V至2 × REFIN B级1 单位 49 48.5 49 48.5 −66 −64 dB(最小值) dB(最小值) dB(最小值) dB(最小值) dB(最大值) dB(最大值) −90 −90 10 50 −85 8.2 1.6 dB(典型值) dB(典型值) ns(典型值) ps(典型值) dB(典型值) MHz(典型值) MHz(典型值) 8 ±0.2 ±0.2 位 LSB(最大值) LSB(最大值) ±0.5 ±0.05 ±0.2 ±0.05 LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) 测试条件/注释 fIN = 50 kHz正弦波，fSCLK = 20 MHz B型 W型 B型 W型 fa = 40.1 kHz，fb = 41.5 kHz fIN = 400 kHz 在3 dB条件下 在0.1 dB条件下 保证8位无失码 标准二进制输出编码 −REFIN至+REFIN，在REFIN偏置，采用二进制补码输出 编码方式 ±0.2 ±0.05 ±0.5 ±0.1 ±0.2 ±0.05 LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) V V μA(最大值) pF(典型值) RANGE位设为1 RANGE位设为0，AVDD/VDRIVE = 4.75 V至5.25 V 直流漏电流 输入电容 基准输入 REFIN输入电压 直流漏电流 REFIN输入阻抗 0至REFIN 0至2 × REFIN ±1 20 2.5 ±1 36 V μA(最大值) kΩ(典型值) ±1%(额定性能) 逻辑输入 输入高电压VINH 输入低电压VINL 输入电流IIN 输入电容CIN3 0.7 × VDRIVE 0.3 × VDRIVE ±1 10 V(最小值) V(最大值) μA(最大值) pF(最大值) 正增益误差2 正增益误差匹配2 零代码误差2 零代码误差匹配2 负增益误差2 负增益误差匹配2 模拟输入 输入电压范围 Rev. C | Page 3 of 32 fSAMPLE = 1 MSPS 典型值10 nA，VIN = 0 V或VDRIVE AD7904/AD7914/AD7924 参数 逻辑输出 输出高电压VOH 输出低电压VOL 浮空态漏电流 浮空态输出电容3 输出编码 转换速率 转换时间 采样保持器采集时间2 吞吐速率 电源要求 VDD VDRIVE IDD 4 正常模式(静态) 正常模式(工作状态) 自动关断模式 完全关断模式 功耗4 正常模式(工作状态) 自动关断模式(静态) 完全关断模式 1 2 3 4 B级1 单位 测试条件/注释 VDRIVE − 0.2 V(最小值) 0.4 V(最大值) ±1 μA(最大值) 10 pF(最大值) 标准(自然)二进制 二进制补码 CODING位设为1 CODING位设为0 800 300 300 1 ns(最大值) ns(最大值) ns(最大值) MSPS(最大值) 16个SCLK周期(SCLK为20 MHz) 正弦波输入 满量程阶跃输入 参见“串行接口”部分 2.7/5.25 V(最小值/ 最大值) V(最小值/ 最大值) 2.7/5.25 ISOURCE = 200 μA，AVDD = 2.7 V至5.25 V ISINK = 200 μA 600 2.7 2 960 0.5 0.5 μA(典型值) mA(最大值) mA(最大值) μA(典型值) μA(最大值) μA(最大值) 数字输入 = 0 V或VDRIVE AVDD = 2.7 V至5.25 V，SCLK开启或关闭 AVDD = 4.75 V至5.25 V，fSCLK = 20 MHz AVDD = 2.7 V至3.6 V，fSCLK = 20 MHz fSAMPLE = 250 kSPS 静态 SCLK开启或关闭(20 nA典型值) 13.5 6 2.5 1.5 2.5 1.5 mW(最大值) mW(最大值) μW(最大值) μW(最大值) μW(最大值) μW(最大值) AVDD = 5 V, fSCLK = 20 MHz AVDD = 3 V, fSCLK = 20 MHz AVDD = 5 V AVDD = 3 V AVDD = 5 V AVDD = 3 V B级温度范围：−40°C至+85°C。 参见“术语”部分。 样片在25°C下经过测试，以确保符合标准要求。 参见“功耗与吞吐速率”部分。 Rev. C | Page 4 of 32 AD7904/AD7914/AD7924 AD7914规格 除非另有说明，AVDD = VDRIVE = 2.7 V至5.25 V，REFIN = 2.5 V，fSCLK = 20 MHz，TA = TMIN至TMAX。 表2. 参数 动态性能 信纳比(SINAD)2 信噪比(SNR) 总谐波失真(THD)2 峰值谐波或杂散噪声(SFDR) 交调失真(IMD) 二阶项 三阶项 孔径延迟 孔径抖动 通道间隔离2 全功率带宽 直流精度 分辨度 积分非线性(INL)2 差分非线性(DNL)2 输入范围：0 V至REFIN 失调误差2 失调误差匹配2 增益误差2 增益误差匹配2 输入范围：0 V至2 × REFIN B级1 单位 61 60.5 61 60.5 −72 −74 dB(最小值) dB(最小值) dB(最小值) dB(最小值) dB(最大值) dB(最大值) −90 −90 10 50 −85 8.2 1.6 dB(典型值) dB(典型值) ns(典型值) ps(典型值) dB(典型值) MHz(典型值) MHz(典型值) 10 ±0.5 ±0.5 位 LSB(最大值) LSB(最大值) ±2 ±0.2 ±0.5 ±0.2 LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) 测试条件/注释 fIN = 50 kHz正弦波，fSCLK = 20 MHz B型 W型 B型 W型 fa = 40.1 kHz, fb = 41.5 kHz fIN = 400 kHz 在3 dB条件下 在0.1 dB条件下 保证10位无失码 标准二进制输出编码 −REFIN至+REFIN，在REFIN偏置，采用二进制补码输出 编码方式 ±0.5 ±0.2 ±2 ±0.2 ±0.5 ±0.2 LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) V V μA(最大值) pF(典型值) RANGE位设为1 RANGE位设为0，AVDD/VDRIVE = 4.75 V至5.25 V 直流漏电流 输入电容 基准输入 REFIN输入电压 直流漏电流 REFIN输入阻抗 0至REFIN 0至2 × REFIN ±1 20 2.5 ±1 36 V μA(最大值) kΩ(典型值) ±1%(额定性能) 逻辑输入 输入高电压VINH 输入低电压VINL 输入电流IIN 输入电容CIN3 0.7 × VDRIVE 0.3 × VDRIVE ±1 10 V(最小值) V(最大值) μA(最大值) pF(最大值) 正增益误差2 正增益误差匹配2 零代码误差2 零代码误差匹配2 负增益误差2 负增益误差匹配2 模拟输入 输入电压范围 Rev. C | Page 5 of 32 fSAMPLE = 1 MSPS 典型值10 nA，VIN = 0 V或VDRIVE AD7904/AD7914/AD7924 参数 逻辑输出 输出高电压VOH 输出低电压VOL 浮空态漏电流 浮空态输出电容3 输出编码 转换速率 转换时间 采样保持器采集时间2 吞吐速率 电源要求 VDD VDRIVE IDD 4 正常模式(静态) 正常模式(工作状态) 自动关断模式 完全关断模式 功耗4 正常模式(工作状态) 自动关断模式(静态) 完全关断模式 1 2 3 4 B级1 单位 测试条件/注释 VDRIVE − 0.2 V(最小值) 0.4 V(最大值) ±1 μA(最大值) 10 pF(最大值) 标准(自然)二进制 二进制补码 CODING位设为1 CODING位设为0 800 300 300 1 ns(最大值) ns(最大值) ns(最大值) MSPS(最大值) 16个SCLK周期(SCLK为20 MHz) 正弦波输入 满量程阶跃输入 参见“串行接口”部分 2.7/5.25 V(最小值/ 最大值) V(最小值/ 最大值) 2.7/5.25 ISOURCE = 200 μA, AVDD = 2.7 V至5.25 V ISINK = 200 μA 600 2.7 2 960 0.5 0.5 μA(典型值) mA(最大值) mA(最大值) μA(典型值) μA(最大值) μA(最大值) 数字输入 = 0 V或VDRIVE AVDD = 2.7 V至5.25 V，SCLK开启或关闭 AVDD = 4.75 V至5.25 V，fSCLK = 20 MHz AVDD = 2.7 V至3.6 V，fSCLK = 20 MHz fSAMPLE = 250 kSPS 静态 SCLK开启或关闭(20 nA典型值) 13.5 6 2.5 1.5 2.5 1.5 mW(最大值) mW(最大值) μW(最大值) μW(最大值) μW(最大值) μW(最大值) AVDD = 5 V, fSCLK = 20 MHz AVDD = 3 V, fSCLK = 20 MHz AVDD = 5 V AVDD = 3 V AVDD = 5 V AVDD = 3 V B级温度范围：−40°C至+85°C。 参见“术语”部分。 样片在25°C下经过测试，以确保符合标准要求。 参见“功耗与吞吐速率”部分。 Rev. C | Page 6 of 32 AD7904/AD7914/AD7924 AD7924规格 除非另有说明，AVDD = VDRIVE = 2.7 V至5.25 V，REFIN = 2.5 V，fSCLK = 20 MHz，TA = TMIN至TMAX。 表3. 参数 动态性能 信纳比(SINAD)2 信噪比(SNR) 总谐波失真(THD)2 峰值谐波或杂散噪声(SFDR) 交调失真(IMD) 二阶项 三阶项 孔径延迟 孔径抖动 通道间隔离2 全功率带宽 直流精度 分辨度 积分非线性(INL)2 差分非线性(DNL)2 输入范围：0 V至REFIN 失调误差2 失调误差匹配2 增益误差2 增益误差匹配2 输入范围：0 V至2 × REFIN B级1 单位 70 69.5 69 70 69.5 −77 −73 −78 dB(最小值) dB(最小值) dB(最小值) dB(最小值) dB(最小值) dB(最大值) dB(最大值) dB(最大值) −90 −90 10 50 −85 8.2 1.6 dB(典型值) dB(典型值) ns(典型值) ps(典型值) dB(典型值) MHz(典型值) MHz(典型值) 12 ±1 −0.9/+1.5 位 LSB(最大值) LSB(最大值) ±8 ±0.5 ±1.5 ±0.5 LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) 测试条件/注释 fIN = 50 kHz正弦波，fSCLK = 20 MHz 5 V，B型 5 V，W型 3 V，典型值为69.5 dB B型 W型 5 V，典型值为−84 dB 3 V，典型值为−77 dB 5 V，典型值为−86 dB fa = 40.1 kHz, fb = 41.5 kHz fIN = 400 kHz 在3 dB条件下 在0.1 dB条件下 保证12位无失码 标准二进制输出编码 通常为±0.5 LSB −REFIN至+REFIN，在REFIN偏置，采用二进制补码 输出编码方式 ±1.5 ±0.5 ±8 ±0.5 ±1 ±0.5 LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) LSB(最大值) V V μA(最大值) pF(典型值) RANGE位设为1 RANGE位设为0，AVDD/VDRIVE = 4.75 V至5.25 V 直流漏电流 输入电容 基准输入 REFIN输入电压 直流漏电流 REFIN输入阻抗 0至REFIN 0至2 × REFIN ±1 20 2.5 ±1 36 V μA(最大值) kΩ(典型值) ±1%(额定性能) 逻辑输入 输入高电压VINH 输入低电压VINL 输入电流IIN 输入电容CIN3 0.7 × VDRIVE 0.3 × VDRIVE ±1 10 V(最小值) V(最大值) μA(最大值) pF(最大值) 正增益误差2 正增益误差匹配2 零代码误差2 零代码误差匹配2 负增益误差2 负增益误差匹配2 模拟输入 输入电压范围 Rev. C | Page 7 of 32 通常为±0.8 LSB fSAMPLE = 1 MSPS 典型值10 nA，VIN = 0 V或VDRIVE AD7904/AD7914/AD7924 参数 逻辑输出 输出高电压VOH 输出低电压VOL 浮空态漏电流 浮空态输出电容3 输出编码 转换速率 转换时间 采样保持器采集时间2 吞吐速率 电源要求 VDD VDRIVE IDD 4 正常模式(静态) 正常模式(工作状态) 自动关断模式 完全关断模式 功耗4 正常模式(工作状态) 自动关断模式(静态) 完全关断模式 1 2 3 4 B级1 单位 测试条件/注释 VDRIVE − 0.2 V(最小值) 0.4 V(最大值) ±1 μA(最大值) 10 pF(最大值) 标准(自然)二进制 二进制补码 CODING位设为1 CODING位设为0 800 300 300 1 ns(最大值) ns(最大值) ns(最大值) MSPS(最大值) 16个SCLK周期(SCLK为20 MHz) 正弦波输入 满量程阶跃输入 参见“串行接口”部分 2.7/5.25 V(最小值/ 最大值) V(最小值/ 最大值) 2.7/5.25 ISOURCE = 200 μA，AVDD = 2.7 V至5.25 V ISINK = 200 μA 600 2.7 2 960 0.5 0.5 μA(典型值) mA(最大值) mA(最大值) μA(典型值) μA(最大值) μA(最大值) 数字输入 = 0 V或VDRIVE AVDD = 2.7 V至5.25 V，SCLK开启或关闭 AVDD = 4.75 V至5.25 V，fSCLK = 20 MHz AVDD = 4.75 V至5.25 V，fSCLK = 20 MHz fSAMPLE = 250 kSPS 静态 SCLK开启或关闭(20 nA典型值) 13.5 6 2.5 1.5 2.5 1.5 mW(最大值) mW(最大值) μW(最大值) μW(最大值) μW(最大值) μW(最大值) AVDD = 5 V, fSCLK = 20 MHz AVDD = 3 V, fSCLK = 20 MHz AVDD = 5 V AVDD = 3 V AVDD = 5 V AVDD = 3 V B级温度范围：−40°C至+85°C。 参见“术语”部分。 样片在25°C下经过测试，以确保符合标准要求。 参见“功耗与吞吐速率”部分。 Rev. C | Page 8 of 32 AD7904/AD7914/AD7924 时序规格 除非另有说明，AVDD = 2.7 V至5.25 V，VDRIVE ≤ AVDD，REFIN = 2.5 V，TA = TMIN至TMAX。 表4. TMIN、TMAX的限值 tCONVERT tQUIET t2 t3 3 t4 3 t5 t6 t7 t8 4 AVDD = 3 V 10 20 16 × tSCLK 50 10 35 40 0.4 × tSCLK 0.4 × tSCLK 10 15/45 AVDD = 5 V 10 20 16 × tSCLK 50 10 30 40 0.4 × tSCLK 0.4 × tSCLK 10 15/35 t9 t10 t11 t12 10 5 20 1 10 5 20 1 1 参数 fSCLK 2 2 3 4 说明 ns(最小值) ns(最小值) ns(最大值) ns(最大值) ns(最小值) ns(最小值) ns(最小值) ns(最小值/ 最大值) ns(最小值) ns(最小值) ns(最小值) μs(最大值) CS上升沿到下一次转换开始的最短安静时间 CS到SCLK建立时间 从CS直到DOUT三态禁用的延迟时间 SCLK下降沿后的数据访问时间 SCLK低电平脉宽 SCLK高电平脉宽 SCLK到DOUT的有效保持时间 SCLK下降沿到DOUT高阻态 SCLK下降沿之前的DIN建立时间 SCLK下降沿之后的DIN保持时间 第16个SCLK下降沿到CS高电平 完全关断/自动关断模式上电时间 样片在25°C下经过测试，以确保符合标准要求。所有输入信号均在tR = tF = 5 ns(10％到90％的AVDD)下指定，并从1.6V电平起开始计时(见图2)。3 V工作范围为 2.7 V至3.6 V。5 V工作范围为4.75 V至5.25 V。 SCLK输入的传号空号比为40/60至60/40。 测量时，负载电路如图2所示，定义为输出跨越0.4 V或0.7 × VDRIVE所需的时间。 t8来源于测量时间，该时间为采用图2所示负载电路时数据输出改变0.5 V所需的时间。接下来，通过对测量结果进行反向推断，可以消除对50 pF电容充、放 电的影响。这意味着，时序特性所给出的时间t8,是该器件真正的总线释放时间，因而与总线负载无关。 200µA TO OUTPUT PIN IOL 1.6V CL 50pF 200µA IOH 图2. 数字输出时序规格的负载电路 Rev. C | Page 9 of 32 03087-002 1 单位 kHz(最小值) MHz(最大值) AD7904/AD7914/AD7924 绝对最大额定值 除非另有说明，TA = 25°C。 表5. 参数 AVDD至AGND VDRIVE至AGND 模拟输入电压至AGND 数字输入电压至AGND 数字输出电压至AGND REFIN至AGND 输入电流至除电源外的任何引脚1 工作温度范围 商用(B级) 汽车应用(W级) 存储温度范围 结温 TSSOP封装功耗 θJA热阻 θJC热阻 引脚温度，焊接 气相(60秒) 红外(15秒) ESD 1 额定值 −0.3 V至+7 V −0.3 V至AVDD + 0.3 V −0.3 V至AVDD + 0.3 V −0.3 V至+7 V −0.3 V至AVDD + 0.3 V −0.3 V至AVDD + 0.3 V ±10 mA 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 他超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 ESD警告 −40°C至+85°C −40°C至+125°C −65°C至+150°C 150°C 450 mW 150.4°C/W (TSSOP) 27.6°C/W (TSSOP) 215°C 220°C 1.5 kV 100 mA以下的瞬态电流不会造成SCR闩锁。 Rev. C | Page 10 of 32 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 AD7904/AD7914/AD7924 SCLK 1 16 AGND DIN 2 15 VDRIVE 14 DOUT 13 AGND 12 VIN0 CS 3 AGND 4 AVDD 5 AD7904/ AD7914/ AD7924 TOP VIEW (Not to Scale) 11 VIN1 REFIN 7 10 VIN2 AGND 8 9 VIN3 AVDD 6 03087-003 引脚配置和功能描述 图3. 引脚配置 表6. 引脚功能描述 引脚编号 1 引脚名称 SCLK 2 DIN 3 CS 4, 8, 13, 16 AGND 5, 6 AVDD 7 REFIN 9, 10, 11, 12 VIN3, VIN2, VIN1, VIN0 14 DOUT 15 VDRIVE 功能 串行时钟，逻辑输入。SCLK提供访问器件数据所需的串行时钟。此时钟输入也用作AD7904/AD7914/ AD7924转换过程的时钟源。 数据输入，逻辑输入。待写入AD7904/AD7914/AD7924控制寄存器的数据由此输入提供，并在SCLK下降沿 逐个输入寄存器(参见“控制寄存器”部分)。 片选。低电平有效逻辑输入。此输入提供两个功能：启动AD7904/AD7914/AD7924的转换和使能串行数据 帧传输。 模拟地。AD7904/AD7914/AD7924上所有模拟电路的接地基准点。所有模拟输入信号和任何外部基准信号 都应参考此AGND电压。所有AGND引脚应连在一起。 模拟电源输入引脚。AD7904/AD7914/AD7924的AVDD范围为2.7 V至5.25 V。对于0 V至2 × REFIN范围，AVDD范 围应为4.75 V至5.25 V。 AD7904/AD7914/AD7924的基准电压输入。必须将一个外部基准电压施加于该输入。外部基准电压范围为 2.5 V ± 1%时可达额定性能。 模拟输入0到模拟输入3。这4个单端模拟输入通道多路复用至片内采样保持电路。使用控制寄存器的地址 位ADD1和ADD0选择待转换的模拟输入通道。地址位配合SEQ1和SEQ0位使用，可对序列器编程。所有输 入通道的输入范围可从0 V扩展至REFIN，或者从0 V扩展至2 × REFIN，具体可通过控制寄存器中的RANGE位选 择。任何未使用的输入通道应连接到AGND，以免拾取噪声。 数据输出，逻辑输出。AD7904/AD7914/AD7924的转换结果以串行数据流形式通过此输出提供。各位在 SCLK输入的下降沿逐个输出。AD7904的输出数据流包括2个前置0、2个地址位(表示转换结果对应的通道) 和8个转换数据位，然后是4个尾随0(假定MSB优先)。AD7914的输出数据流包括2个前置0、2个地址位(表 示转换结果对应的通道)和10个转换数据位，然后是2个尾随0(假定MSB优先)。AD7924的输出数据流包括2 个前置0、2个地址位(表示转换结果对应的通道)和12个转换数据位(假定MSB优先)。输出编码方式可选择标 准二进制或二进制补码，通过控制寄存器中的CODING位选择。 逻辑电源输入。此引脚的电源电压决定AD7904/AD7914/AD7924串行接口的工作电压。 Rev. C | Page 11 of 32 AD7904/AD7914/AD7924 典型性能参数 –30 fSAMPLE = 1MSPS TA = 25°C RANGE = 0V TO REFIN –55 AVDD = VDRIVE = 2.7V –60 –65 –50 THD (dB) SNR (dB) –50 4096 POINT FFT AVDD = 5V fSAMPLE = 1MSPS fIN = 50kHz SINAD = 71.147dB THD = –87.229dB SFDR = –90.744dB –10 –70 AVDD = VDRIVE = 3.6V –70 –75 –80 –90 AVDD = VDRIVE = 4.75V –85 50 100 150 200 250 300 350 400 450 500 FREQUENCY (kHz) 图4. AD7924动态性能(1 MSPS) AVDD = VDRIVE = 5.25V –90 10 100 1000 INPUT FREQUENCY (kHz) 03087-007 0 03087-004 –110 图7. 不同电源电压下AD7924 THD与模拟输入频率的关系(1 MSPS) 75 –50 AVDD = VDRIVE = 5.25V fSAMPLE = 1MSPS TA = 25°C RANGE = 0V TO REFIN AVDD = 5.25V –55 AVDD = VDRIVE = 4.75V 70 –60 AVDD = VDRIVE = 3.6V THD (dB) 65 RIN = 100Ω RIN = 50Ω –75 60 –80 AVDD = VDRIVE = 2.7V 55 10 100 1000 INPUT FREQUENCY (kHz) –90 10 03087-005 TA = 25°C RANGE = 0V TO REFIN –20 1.0 TA = 25°C AVDD = VDRIVE = 5V 0.8 0.6 INL ERROR (LSB) –30 –40 –50 –60 –70 0.4 0.2 0 –0.2 –0.4 –0.6 –80 –0.8 0 100 200 300 400 500 600 700 800 900 SUPPLY RIPPLE FREQUENCY (kHz) 1000 03087-006 –90 1000 图8. 不同源阻抗下AD7924 THD与模拟输入频率的关系 AVDD = 5V 200mV p-p SINE WAVE ON AVDD REFIN = 2.5V, 1µF CAPACITOR TA = 25°C –10 100 INPUT FREQUENCY (kHz) 图5. 不同电源电压下AD7924 SINAD与模拟输入频率的关系 (1 MSPS，SCLK = 20 MHz) 0 RIN = 10Ω –85 03087-008 fSAMPLE = 1MSPS PSRR (dB) –70 图6. AD7924 PSRR与电源纹波频率的关系(无去耦) –1.0 0 512 1024 1536 2048 2560 CODE 图9. AD7924典型INL Rev. C | Page 12 of 32 3072 3584 4096 03087-009 SINAD (dB) RIN = 1000Ω –65 AD7904/AD7914/AD7924 1.0 TA = 25°C AVDD = VDRIVE = 5V 0.8 0.4 0.2 0 –0.2 –0.4 –0.6 –0.8 –1.0 0 512 1024 1536 2048 2560 3072 CODE 3584 4096 03087-010 DNL ERROR (LSB) 0.6 图10. AD7924典型DNL Rev. C | Page 13 of 32 AD7904/AD7914/AD7924 术语 积分非线性(INL) INL指ADC传递函数与一条通过ADC传递函数端点的直线 的最大偏差。传递函数有两个端点，起点在低于第一个码 转换的1 LSB处的零电平，终点在高于最后一个码转换的1 LSB 处的满量程。 差分非线性(DNL) DNL指ADC中任意两个相邻码之间所测得变化值与理想的 1 LSB变化值之间的差异。 失调误差 失调误差指第一个码转换(从00 … 000到00 … 001)的跃变点 与理想点(AGND + 1 LSB)的偏差。 失调误差匹配 失调误差匹配是指任意两个通道之间的失调误差之差。 通道间隔离 通道间隔离衡量通道之间的串扰水平。通过向所有3个未 选定的输入通道施加一个满量程400 kHz正弦波信号，并确 定该信号在选定通道内随50 kHz信号的衰减程度来测量。图 中所示针对AD7904/AD7914/AD7924全部4个通道的最差情 况而言。 电源抑制(PSR) 电源变化会影响转换器的满量程转换，但不会影响其线性。 PSR是由于电源电压偏离标称值所引起的最大满量程转换 点变化(见图6)。 电源抑制比(PSRR) 电源抑制比定义为满量程频率f下ADC输出功率与频率fS下 施加于ADC AVDD的200 mV p-p正弦波功率的比值。 PSRR(dB) = 10 log(Pf/Pfs) 增益误差 增益误差指在失调误差调零之后，最后一个码转换(从111 ... 110到111 ... 111)的跃变点与理想点(REFIN − 1 LSB)的偏差。 其中： Pf是在频率f下ADC的输出功率。 PfS是在频率fS下耦合至ADC AVDD电源的功率。 增益误差匹配 增益误差匹配是指任意两个通道之间的增益误差之差。 采样保持器采集时间 采样保持放大器在转换结束后恢复跟踪模式。采样保持器 采集时间是转换结束后，采样保持放大器输出达到最终值(在 ±1 LSB内)所需的时间。 零代码误差 零代码误差表示中间电平转换(全0到全1)与理想VIN电压(即 REFIN − 1 LSB)的偏差。它适用于二进制补码输出编码方式， 即−REFIN至+REFIN的2 × REFIN输入范围，在REFIN点偏置。 零代码误差匹配 零代码误差匹配是指任意两个通道之间的零代码误差之差。 正增益误差 正增益误差是指在零代码误差调零之后，最后一个码转换(从 011 … 110到011 … 111)的跃变点与理想点(+REFIN − 1 LSB) 的偏差。它适用于二进制补码输出编码方式，即−REFIN至 +REFIN的2 × REFIN输入范围，在REFIN点偏置。 正增益误差匹配 正增益误差匹配是指任意两个通道之间的正增益误差之差。 负增益误差 负增益误差是指在零代码误差调零之后，第一个码转换(从 100 … 000到100 … 001)的跃变点与理想点(−REFIN + 1 LSB) 的偏差。它适用于二进制补码输出编码方式，即−REFIN至 +REFIN的2 × REFIN输入范围，在REFIN点偏置。 负增益误差匹配 负增益误差匹配是指任意两个通道之间的负增益误差之差。 信纳比(SINAD) SINAD是指在ADC输出端测得的信号对噪声及失真比。这 里的信号是基波幅值的均方根值。噪声为所有达到采样频 率一半(fS/2，直流信号除外)的非基波信号之和。在数字化 过程中，这个比值的大小取决于量化级数：量化级数越多， 量化噪声就越小。对于一个正弦波输入的理想N位转换器， 信纳比理论值计算公式为： 信纳比 = (6.02 N +1.76) dB 因此，对于12位转换器，SINAD为74 dB；对于10位转换器， 该值为62 dB；对于8位转换器，该值为50 dB。 总谐波失真(THD) THD指所有谐波均方根和与基波的比值。对于AD7904/ AD7914/AD7924，其定义为 THD(dB) = 20 log V2 2 + V3 2 + V 4 2 + V5 2 + V6 2 V1 其中： V1是基波幅度的均方根值。 V2、V3、V4、V5及V6是二次到六次谐波幅度的均方根值。 Rev. C | Page 14 of 32 AD7904/AD7914/AD7924 控制寄存器 AD7904/AD7914/AD7924的控制寄存器是一个12位只写寄 存器。数据在SCLK的下降沿从AD7904/AD7914/AD7924的 DIN引脚载入。从器件读出转换结果的同时，数据通过 DIN线路传输。DIN线路上传输的数据对应于下一个转换 的AD7904/AD7914/AD7924配置。每次数据传输需要16个 串行时钟。只有在前12个时钟下降沿(CS下降沿之后)提供 的信息才会载入控制寄存器。MSB表示数据流的第一位。 位功能如表8所示。 表7. 通道选择 ADD1 0 0 1 1 ADD0 0 1 0 1 模拟输入通道 VIN0 VIN1 VIN2 VIN3 表8. 控制寄存器位功能 MSB 11 WRITE 10 SEQ1 位 11 引脚名称 WRITE 10 [9:8] [7:6] SEQ1 DONTC ADD1, ADD0 [5:4] 3 2 1 PM1, PM0 SEQ0 DONTC RANGE 0 CODING 9 DONTC 8 DONTC 7 ADD1 6 ADD0 5 PM1 4 PM0 3 SEQ0 2 DONTC 1 RANGE LSB 0 CODING 说明 写入此位的值决定是否将随后的11位载入控制寄存器。如果此位设为1，则将后续11位写入控制寄存器；如果 为0，则其余11位不载入控制寄存器，控制寄存器保持不变。 SEQ1位配合SEQ0位使用，用于控制序列器功能的使用(见表10)。 无关位。 这2个地址位在当前转换序列结束时加载，用于选择下一串行传输中要转换的模拟输入通道，或者在连续的序 列中选择最终通道，如表10所述。所选输入通道的解码如表7所示。对应于转换结果的地址位同样先于12个数 据位在DOUT上输出(参见“串行接口”部分)。待转换的下一个通道由多路复用器在第14个SCLK下降沿选择。 这2个电源管理位解码AD7904/AD7914/AD7924的工作模式，如表9所述。 SEQ0位配合SEQ1位使用，用于控制序列器功能的使用(见表10)。 无关位。 此位选择用于AD7904/AD7914/AD7924的模拟输入范围。若此位设为0，则模拟输入范围从0 V扩展至2 × REFIN。 若设为1，则从0 V扩展至REFIN(用于下一次转换)。对于0 V至2 × REFIN输入范围，VDD = 4.75 V至5.25 V。 此位选择AD7904/AD7914/AD7924用于转换结果的输出编码类型。若此位设为0，则器件输出编码采用二进制 补码方式。若设为1，则采用标准二进制(用于下一次转换)。 表9. 电源模式选择 PM1 1 PM0 1 模式 1 0 完全关断 0 1 自动关断 0 0 无效 正常工作 说明 在正常工作模式下，无论任意逻辑输入的状态如何，AD7904/AD7914/AD7924均保持全功率模式。 此模式可实现AD7904/AD7914/AD7924的最高吞吐速率。 在完全关断模式下，AD7904/AD7914/AD7924处于完全关断状态，器件上的所有电路均关断。关断 模式下，AD7904/AD7914/AD7924的控制寄存器保存信息。器件保持完全关断状态，直到这些位发 生改变。 自动关断模式下，当更新控制寄存器时，AD7904/AD7914/AD7924在每次转换结束后自动进入完全 关断状态。完全关断的唤醒时间为1 μs；在此模式下，试图对器件执行一次有效转换之前，用户必须 保证已经过1 μs。 无效选择。不允许进行此配置。 Rev. C | Page 15 of 32 AD7904/AD7914/AD7924 序列器操作 控制寄存器中的SEQ1和SEQ0位允许用户选择序列器功能 的工作模式。表10列出了序列器的3种工作模式。 图11显示多通道ADC的传统操作，各串行传输选择下一个 要转换的通道。此工作模式中不使用序列器功能。 图12显示如何对AD7904/AD7914/AD7924进行编程，以便 对从通道0到选定最终通道的连续通道序列进行连续转 换。若要退出这种工作模式并返回多通道ADC的传统工作 模式(如图11所示)，应在下一次串行传输中确保WRITE位 = 1并且SEQ1 = SEQ0 = 0。 表10. 序列选择 SEQ0 X 1 0 1 1 序列器功能 未使用 说明 不使用序列器功能。为每次转换选择的模拟输入通道由之前每一次写操作的ADD1和 ADD0通道地址位内容决定。此工作模式反映不使用序列器功能时多通道ADC的传统操作， 此时每次写入AD7904/AD7914/AD7924都会选择下一次转换的通道(见图11)。 使用(完成后不会中断) 完成写操作后，序列器功能不会中断。此配置允许在一个序列的两次转换之间改变控制 寄存器中的其他位，而无需中断周期。 连续转换 该配置与ADD1和ADD0通道地址位配合使用，可对从通道0至控制寄存器中通道地址位所 选定的最终通道的连续通道序列进行连续转换(见图12)。 POWER ON DUMMY CONVERSION CS DIN: WRITE TO CONTROL REGISTER, WRITE BIT = 1, SELECT CODING, RANGE, AND POWER MODE. SELECT CHANNEL ADD1, ADD0 FOR CONVERSION. SEQ1 = 0, SEQ0 = x DOUT: CONVERSION RESULT FROM PREVIOUSLY SELECTED CHANNEL ADD1, ADD0 CS DIN: WRITE TO CONTROL REGISTER, WRITE BIT = 1, SELECT CODING, RANGE, AND POWER MODE. SELECT ADD1, ADD0 FOR CONVERSION. SEQ1 = 0, SEQ0 = x 图11. SEQ1位 = 0且SEQ0位 = x的流程图 Rev. C | Page 16 of 32 WRITE BIT = 1, SEQ1 = 0, SEQ0 = x 03087-011 SEQ1 0 AD7904/AD7914/AD7924 POWER ON DUMMY CONVERSION CS DIN: WRITE TO CONTROL REGISTER, WRITE BIT = 1, SELECT CODING, RANGE, AND POWER MODE. SELECT CHANNEL ADD1, ADD0 FOR CONVERSION. SEQ1 = 1, SEQ0 = 1 DOUT: CONVERSION RESULT FROM CHANNEL 0 CS CONTINUOUSLY CONVERTS ON A CONSECUTIVE SEQUENCE OF CHANNELS FROM CHANNEL 0 UP TO AND INCLUDING THE PREVIOUSLY SELECTED ADD1, ADD0 IN THE CONTROL REGISTER WRITE BIT = 0 CONTINUOUSLY CONVERTS ON THE SELECTED SEQUENCE OF CHANNELS BUT WILL ALLOW RANGE, CODING, AND SO FORTH, TO CHANGE IN THE CONTROL REGISTER WITHOUT INTERRUPTING WRITE BIT = 1, THE SEQUENCE, PROVIDED SEQ1 = 1, SEQ0 = 0 SEQ1 = 1, SEQ0 = 0 图12. SEQ1位 = 1且SEQ0位 = 1的流程图 Rev. C | Page 17 of 32 03087-012 CS AD7904/AD7914/AD7924 电路信息 AD7904/AD7914/AD7924为用户提供了片内采样保持ADC 和串行接口，采用16引脚TSSOP封装。每一个AD7904/ AD7914/AD7924都具有4个单端输入通道，并提供通道序 列器，允许用户选择一个通道序列，让ADC利用每一个连 续的CS下降沿对这些通道循环执行转换。串行时钟输入访 问器件中的数据，控制写入ADC的数据传输，并为逐次逼 近型ADC提供时钟源。AD7904/AD7914/AD7924的模拟输 入范围为0 V至REFIN或0 V至2 × REFIN，具体取决于控制寄 存器中位1的状态。对于0 V至2 × REFIN范围，器件必须采 用4.75 V至5.25 V电源供电。 AD7904/AD7914/AD7924提供灵活的电源管理选项，以便 用户在给定的吞吐速率下实现最佳功耗性能。通过编程控 制寄存器中的电源管理位PM1和PM0，可选择这些选项。 转换器操作 AD7904/AD7914/AD7924分别是8/10/12位SAR ADC，基于 容性DAC构建。AD7904/AD7914/AD7924可在0 V至REFIN或 0 V至2 x REFIN范围内转换模拟输入信号。图13和图14显示了 该ADC的简化原理示意图。AD7904/AD7914/AD7924包括 控制逻辑、SAR ADC和容性DAC，这些电路可以加上和减 去采样电容中的固定电荷数量，使比较器恢复到平衡状态。 图13显示的是采集阶段的ADC。SW2闭合，SW1置于A， 比较器保持在平衡状态，采样电容采集选定VIN通道的信号。 CAPACITIVE DAC SW1 COMPARATOR AGND 图14. ADC转换阶段 模拟输入 图15显示AD7904/AD7914/AD7924的模拟输入结构等效电 路。二极管D1和D2提供模拟输入的ESD保护。切记，模拟 输入信号决不能超过供电轨200 mV以上，否则会造成二极 管正偏，并开始向基板内传导电流。这些二极管可以传导 但不会对器件造成彻底损坏的最大电流为10 mA。 图15中的电容C1通常约为4 pF，主要是引脚寄生电容。电阻 R1是一个集总元件，由采样保持开关的导通电阻和输入多 路复用器的导通电阻组成，总电阻典型值约为400 Ω。电容 C2是ADC采样电容，典型值为30 pF。 对于交流应用，建议在相应的模拟输入引脚用一个RC低通 滤波器来滤除模拟输入信号的高频成分。在对谐波失真和 信噪比要求严格的应用中，模拟输入应采用一个低阻抗源 进行驱动。高源阻抗会显著影响ADC的交流特性。这种情 况下可能需要使用一个输入缓冲放大器。通常根据具体应 用来选择运算放大器。 不用放大器来驱动模拟输入端时，应将源阻抗限制在较低 的值。源阻抗最大值取决于可容许的总谐波失真(THD)。 THD随着源阻抗的增加而增大，从而使ADC性能下降(见 图8)。 AVDD B CONTROL LOGIC SW2 COMPARATOR AGND D1 03087-013 VIN3 CONTROL LOGIC SW2 4kΩ A SW1 B VIN3 CAPACITIVE DAC VIN0 4kΩ A VIN0 03087-014 AD7904/AD7914/AD7924分别是8/10/12位高速、4通道、单 电源ADC。这些器件可采用2.7 V至5.25 V电源供电。采用5 V 或3 V电源、20 MHz时钟工作时，AD7904/AD7914/AD7924 吞吐速率可达1 MSPS。 VIN C1 4pF D2 R1 CONVERSION PHASE: SWITCH OPEN TRACK PHASE: SWITCH CLOSED Rev. C | Page 18 of 32 03087-015 图13. ADC采集阶段 当ADC启动转换(见图14)时，SW2断开，而SW1移至位置B， 使比较器变得不平衡。控制逻辑和容性DAC可以加上和减 去采样电容中的固定电荷数量，使得比较器恢复到平衡状 态。当比较器重新平衡后，转换就已经完成。控制逻辑产 生ADC的输出代码。图16和图17显示ADC传递函数。 C2 30pF 图15. 等效模拟输入电路 AD7904/AD7914/AD7924 ADC传递函数 011…111 011…110 • • 000…001 000…000 111…111 • • 100…010 100…001 100…000 1LSB = 2 × VREF/256 AD7904 1LSB = 2 × VREF/1024 AD7914 1LSB = 2 × VREF/4096 AD7924 –VREF + 1LSB +VREF – 1LSB VREF – 1LSB ANALOG INPUT 03087-017 ADC CODE AD7904/AD7914/AD7924的输出编码为标准二进制或二进 制补码，具体取决于控制寄存器中的LSB状态。所设计的 码跃迁在连续LSB值上(即1 LSB、2 LSB等等)进行。对于0 V 至REFIN输入范围，LSB大小为REFIN/256 (AD7904)、REFIN/1024 (AD7914)和REFIN/4096 (AD7924)。对于0 V至2 × REFIN输入 范围，LSB大小为2 × REFIN/256 (AD7904)、2 × REFIN/1024 (AD7914)和2 × REFIN/4096 (AD7924)。选择直接二进制编码时， AD7904/AD7914/AD7924的理想传递特性如图16所示；选 择二进制补码编码时，AD7904/AD7914/AD7924的理想传 递特性如图17所示。 图17. 二进制补码传递特性(0 V至2 × REFIN 输入范围) 图18显示0 V至2 × REFIN输入范围与二进制补码输出编码方 案配合使用如何对处理双极性输入信号尤为有效。如果双 极性输入信号关于REFIN偏置且选择二进制补码输出编码方 式，则REF IN 成为零代码点，−REF IN 为负满量程，并且 +REFIN成为正满量程，动态范围为2 × REFIN。 1LSB = VREF /256 AD7904 1LSB = VREF /1024 AD7914 1LSB = VREF /4096 AD7924 0V 1LSB +VREF – 1LSB ANALOG INPUT NOTES 1. VREF IS EITHER REFIN OR 2 × REFIN. 03087-016 图16. 标准二进制传递特性 VDD VREF 0.1µF AV REFIN DD VDD VDRIVE AD7904/ AD7914/ AD7924 R4 V R3 0V V VIN0 R2 R1 R1 = R2 = R3 = R4 DOUT VIN3 DSP/ MICROPROCESSOR TWOS COMPLEMENT +REFIN Rev. C | Page 19 of 32 011…111 000…000 REFIN –REF IN 图18. 处理双极性信号 (= 2 × REFIN) (= 0V) 100…000 03087-018 ADC CODE 处理双极性输入信号 111…111 111…110 • • 111…000 • 011…111 • • 000…010 000…001 000…000 AD7904/AD7914/AD7924 模拟输入选择 典型连接图 图19给出了AD7904/AD7914/AD7924的典型连接图。在该 配置中，AGND引脚连接到系统的模拟接地层。图19中， REFIN引脚连接到由基准电压源(即AD780)提供的2.5 V去耦电 源，模拟输入范围为0 V至2.5 V(如果RANGE位为1)或者0 V 至5 V(如果RANGE位为0)。 虽然AD7904/AD7914/AD7924连接至5 V VDD，串行接口连接 到3 V微处理器。AD7904/AD7914/AD7924的VDRIVE引脚与微 处理器连接到同一个3 V电源，实现3 V逻辑接口(参见“数字 输入”部分)。转换结果以16位字输出。对于AD7924，该16 位数据流包括2个前置0和2个地址位(表示转换结果对应的 通道)，然后是12个转换数据位(AD7914为10个数据位， AD7904为8个数据位，这两个器件分别尾随2个0和4个0)。 对于功耗敏感型应用，两次转换或多次突发转换之间应当 使用关断模式，以便改善功耗性能(参见“工作模式”部分)。 0.1µF 5V SUPPLY 10µF SERIAL INTERFACE VIN3 AVDD SCLK AD7904/ AD7914/ AD7924 AGND REF IN 0.1µF MICROCONTROLLER/ MICROPROCESSOR DOUT CS VDRIVE DIN 0.1µF 10µF 2.5V 3V SUPPLY AD780 NOTES 1. ALL UNUSED INPUT CHANNELS SHOULD BE CONNECTED TO AGND. 图19. 典型连接图 03087-019 VIN0 0V TO REFIN 4个模拟输入通道中的任何一个都可选择用来进行转换， 方法是以控制寄存器中的地址位ADD1和ADD0对多路复用 器进行编程。通道配置见表7。 AD7904/AD7914/AD7924也可配置为自动循环转换一系列 选定通道。通过控制寄存器中的SEQ1和SEQ0位可以访问 序列器功能(见表10)。AD7904/AD7914/AD7924可编程设置 为按照从通道0到所选最终通道的升序转换一系列连续通 道，转换顺序由通道地址位ADD1和ADD0确定。将SEQ1 和SEQ0位设为11后，即可实现该操作。然后，顺序执行下 一个串行传输；序列通过在通道0上执行转换而编程确 定。下一个串行传输的结果将触发通道1上执行转换，以 此类推，直到达到地址位ADD1和ADD0所选通道。 一旦启动序列操作，便无需再次写入控制寄存器。为确保 不会意外覆盖控制寄存器或中断序列操作，WRITE位必须 设为0，或者必须将DIN线路接低电平。如果在序列执行的 任意时刻写入控制寄存器，则SEQ1和SEQ0位必须设为 10，避免中断自动转换序列。器件以该模式持续运行，直 到写入AD7904/AD7914/AD7924且SEQ1和SEQ0位采用除10 之外的任意位组合进行配置，这会导致序列中断。如果序 列未中断(WRITE位 = 0，或WRITE位 = 1且SEQ1和SEQ0位 设为10)，则序列操作完成后，AD7904/AD7914/AD7924序 列器返回通道0，并重启序列。 无论采用何种通道选择，每次转换期间由AD7924输出的16 位字始终包含2个前置0和2个通道地址位(表示转换结果对 应的通道)，然后是12位转换结果；AD7914输出2个前置0 和2个通道地址位(表示转换结果对应的通道)，然后是10位 转换结果和2个尾随0；AD7904输出2个前置0和2个通道地 址位(表示转换结果对应的通道)，然后是8位转换结果和4 个尾随0(参见“串行接口”部分)。 Rev. C | Page 20 of 32 AD7904/AD7914/AD7924 数字输入 与模拟输入不同，施加到AD7904/AD7914/AD7924上的数 字输入可高达7 V，且不受AVDD + 0.3 V限制。 SCLK、DIN和CS输入不受AVDD + 0.3 V限制，因此避免了电 源 时 序 控 制 问 题 。 如 果 在 AV D D 之 前 施 加 CS、 DIN或 SCLK，则不会有闩锁风险。模拟输入则不然，如果在 AVDD之前施加大于0.3 V的信号，则模拟输入会有闩锁风险。 VDRIVE AD7904/AD7914/AD7924还提供VDRIVE特性。VDRIVE控制串 行接口的工作电压。VDRIVE特性使ADC能够轻松与3 V和5 V 处理器接口。例如，如果AD7904/AD7914/AD7924采用5 V VDD供电，VDRIVE引脚可以采用3 V电源供电。采用5 V VDD时， AD7904/AD7914/AD7924具有更佳的动态性能，同时依然 兼容3 V处理器。注意，应确保VDRIVE不超过AVDD 0.3 V以上 (参见“绝对最大额定值”部分)。 基准电压 AD7904/AD7914/AD7924应当使用外部基准电压源来提供2.5 V 基 准 电 压 。 基 准 电 压 源 误 差 会 导 致 AD7904/AD7914/ AD7924传递函数的增益误差，并增加器件的额定满量程误 差。REFIN引脚应连接一个数值至少为0.1 µF的电容。合适的 基准电压源包括AD780、REF193和AD1582。 如果在REFIN引脚上施加2.5 V，则模拟输入范围可以是0 V至 2.5 V或0 V至5 V，具体取决于控制寄存器中RANGE位的设置。 Rev. C | Page 21 of 32 AD7904/AD7914/AD7924 工作模式 AD7904/AD7914/AD7924有三种工作模式。这些模式旨在 提供灵活的电源管理选项。针对不同的应用要求，可以选 择这些选项以优化功耗和吞吐速率。AD7904/AD7914/ AD7924的工作模式由控制寄存器中的电源管理位PM1和 PM0控制(见表9)。首次为AD7904/AD7914/AD7924加电时， 应确保将器件置于所需的工作模式(参见“AD7904/AD7914/ AD7924上电”部分)。 正常模式(PM1 = PM0 = 1) 正常工作模式旨在用于实现最快的吞吐速率性能。由于 AD7904/AD7914/AD7924始终保持完全上电，用户不必担 心上电时间问题。图20显示了AD7904/AD7914/AD7924在 此模式下的一般工作原理图。 12 16 SCLK DIN 2 LEADING ZEROS + 2 CHANNEL IDENTIFIER BITS + CONVERSION RESULT DATA IN TO CONTROL REGISTER NOTES 1. CONTROL REGISTER DATA IS LOADED ON FIRST 12 SCLK CYCLES. 03087-020 DOUT 完全关断模式下，AD7904/AD7914/AD7924的所有内部电 路关断。完全关断期间，器件将保留控制寄存器中的信息。 控制寄存器中的电源管理位PM1和PM0发生改变之前， AD7904/AD7914/AD7924保持完全关断状态。 如果器件在完全关断期间发生了控制寄存器写操作，并且 电源管理位改为PM0 = PM1 = 1(正常模式)，则器件将在CS 上升沿开始上电。器件完全关断时处于保持模式的采样保 持器将在第14个SCLK的下降沿返回采样模式。 为 确 保 器 件 完 全 上 电 ， 在 下 一 个 CS下 降 沿 之 前 应 经 过 tPOWER-UP (t12)时间。图21显示了该序列的一般原理图。 自动关断模式(PM1 = 0，PM0 = 1) 自动关断模式下，当更新控制寄存器时，AD7904/AD7914/ AD7924在每次转换结束后进入关断状态。器件自动关断后， 采样保持器处于保持模式。图22显示了AD7904/AD7914/ AD7924在此模式下的一般工作原理图。 CS 1 完全关断模式(PM1 = 1，PM0 = 0) 图20. 正常工作模式 转换在CS的下降沿启动，采样保持器则进入保持模式，如 “串行接口”部分所述。在数据传输的前12个时钟周期中， 通过DIN线路提供给AD7904/AD7914/AD7924的数据载入 控制寄存器(前提是WRITE位设为1)。在正常模式下，只要 转换期间的写入传输中PM1和PM0位设为1，那么在转换结 束时，器件将保持完全上电状态。为确保在正常模式下连 续工作，每次数据传输都必须将PM1和PM0设为1(假定执 行写操作)。如果WRITE位设为0，则电源管理位不发生改 变，器件保持正常模式。 完成转换并访问转换结果需要16个串行时钟周期。采样保 持器在第14个SCLK下降沿返回跟踪模式。随后，CS便可 处于空闲高电平状态，直到发生下一次转换，或者处于空 闲低电平状态，直到下一次转换之前的某一时刻，这样便 有效地使CS处于低电平。 自动关断模式下，AD7904/AD7914/AD7924的所有内部电 路关断。自动关断期间，器件将保留控制寄存器中的信 息。AD7904/AD7914/AD7924保持关断模式，直到接收到 下一个CS下降沿。在此CS下降沿上，器件关断时处于保持 模式的采样保持器将返回采样模式。自动关断的唤醒时间 为1 µs(最大值)，在尝试执行一次有效的转换之前，用户应 当确保已经过1 µs。 AD7904/AD7914/AD7924采用20 MHz时钟工作时，一个16 SCLK伪周期应当足以确保器件完全上电。在此伪周期期 间，控制寄存器的内容应当保持不变；因此，应通过DIN 线将WRITE位设为0。该伪周期有效地使器件的吞吐速率 减半，其他所有转换结果均有效。自动关断模式可大幅降 低器件功耗，因为器件在每次转换结束后进入关断模式。 若控制寄存器编程为进入自动关断模式，则它将在转换结 束后关断。用户可通过控制CS信号，使ADC进入和退出低 功耗状态。 一旦数据传输完成(DOUT已返回三态)，便可以在安静时 间tQUIET逝去后再次将CS变为低电平，以启动另一次转换。 Rev. C | Page 22 of 32 AD7904/AD7914/AD7924 PART BEGINS TO POWER UP ON CS RISING EDGE AS PM1 = PM0 = 1 PART IS IN FULL SHUTDOWN THE PART IS FULLY POWERED UP ONCE tPOWER UP HAS ELAPSED t12 CS 1 14 16 1 14 16 SCLK DOUT CHANNEL IDENTIFIER BITS + CONVERSION RESULT DATA IN TO CONTROL REGISTER DATA IN TO CONTROL REGISTER CONTROL REGISTER IS LOADED ON THE FIRST 12 CLOCKS. PM1 = 1, PM0 = 1 03087-021 DIN TO KEEP THE PART IN NORMAL MODE, LOAD PM1 = PM0 = 1 IN CONTROL REGISTER 图21. 完全关断工作模式 PART ENTERS SHUTDOWN ON CS RISING EDGE AS PM1 = 0, PM0 = 1 PART BEGINS TO POWER UP ON CS FALLING EDGE PART ENTERS SHUTDOWN ON CS RISING EDGE AS PM1 = 0, PM0 = 1 PART IS FULLY POWERED UP DUMMY CONVERSION CS 1 12 16 1 12 16 1 12 16 SCLK DIN INVALID DATA CHANNEL IDENTIFIER BITS + CONVERSION RESULT DATA IN TO CONTROL REGISTER CONTROL REGISTER IS LOADED ON THE FIRST 12 CLOCKS, PM1 = 0, PM0 = 1 CHANNEL IDENTIFIER BITS + CONVERSION RESULT DATA IN TO CONTROL REGISTER CONTROL REGISTER CONTENTS SHOULD NOT CHANGE, WRITE BIT = 0 TO KEEP PART IN THIS MODE, LOAD PM1 = 0, PM0 = 1 IN CONTROL REGISTER OR SET WRITE BIT = 0 图22. 自动关断工作模式 AD7904/AD7914/AD7924上电 AD7904/AD7914/AD7924首次上电时，ADC可在器件的任 何工作模式下上电。为确保器件处于所需的工作模式下， 用户应当执行伪周期操作，如图23、图24和图25所示。 必须执行伪转换操作，以便让器件处于所需的工作模式 下。为确保器件处于正常模式，该伪周期操作可在DIN线 路接高电平时进行操作，即PM1和PM0位设为11时(取决于 控制寄存器中的其他所需设置)。然而，必须满足从CS上 升沿开始的1 µs最低上电时间要求，此时控制寄存器更新， 然后才尝试进行第一次有效转换。该上电时间让器件能在 初始上电时便进入关断模式。 如果加电后所需的工作模式为自动关断模式，则需要执行 两次伪周期：第一个伪周期时DIN接高电平，而第二个伪 周期时将电源管理位PM1和PM0设为01。在加电后的第二 个CS上升沿上，控制寄存器包含正确信息，器件根据编程 设置进入自动关断模式。如果对功耗要求较高，用户可在 第一个伪周期内将PM1和PM0设为10(即完全关断模式)， 然后在第二个伪周期中将器件置于自动关断模式。作为示 例，本例中的图25显示DIN在第一个伪周期中接高电平。 图23、图24和图25显示加电后正常模式、完全关断模式和 自动关断模式分别所需的伪周期。 如果所需的工作模式为完全关断模式，那么需要在加电后 续执行一次伪周期。在该伪周期中，用户只需将电源管理 位PM1和PM0设为10，然后器件便会在串行传输结束时的 CS上升沿进入完全关断模式。 Rev. C | Page 23 of 32 03087-022 DOUT AD7904/AD7914/AD7924 IF IN SHUTDOWN AT POWER-ON, PART BEGINS TO POWER UP ON CS RISING EDGE AS PM1 = PM0 = 1 PART IS IN UNKNOWN MODE AFTER POWER-ON ALLOW tPOWER TO ELAPSE t12 CS 1 14 16 1 14 16 SCLK DOUT INVALID DATA CHANNEL IDENTIFIER BITS + CONVERSION RESULT DIN 03087-023 DATA IN TO CONTROL REGISTER DIN LINE HIGH FOR FIRST DUMMY CONVERSION TO KEEP THE PART IN NORMAL MODE, LOAD PM1 = PM0 = 1 IN CONTROL REGISTER 图23. 首次加电后将AD7904/AD7914/AD7924置于正常模式 PART IS IN UNKNOWN MODE AFTER POWER-ON PART ENTERS SHUTDOWN ON CS RISING EDGE AS PM1 = 1, PM0 = 0 CS 1 14 16 SCLK INVALID DATA DOUT 03087-024 DATA IN TO CONTROL REGISTER DIN CONTROL REGISTER IS LOADED ON THE FIRST 12 CLOCKS. PM1 = 1, PM0 = 0 图24. 首次加电后将AD7904/AD7914/AD7924置于完全关断模式 PART IS IN UNKNOWN MODE AFTER POWER-ON PART ENTERS AUTO SHUTDOWN ON CS RISING EDGE AS PM1 = 0, PM0 = 1 CS 1 14 16 1 14 16 SCLK INVALID DATA INVALID DATA DIN DATA IN TO CONTROL REGISTER DIN LINE HIGH FOR FIRST DUMMY CONVERSION CONTROL REGISTER IS LOADED ON THE FIRST 12 CLOCKS. PM1 = 0, PM0 = 1 图25. 首次加电后将AD7904/AD7914/AD7924置于自动关断模式 Rev. C | Page 24 of 32 03087-025 DOUT AD7904/AD7914/AD7924 功耗与吞吐速率 若AD7904/AD7914/AD7924在自动关断模式下工作，吞吐 速率越低，ADC的平均功耗也就是越小。图26显示器件如 何随着吞吐速率的下降而长时间保持在关断状态，并且平 均功耗也随着时间推移而下降。 例如，如果AD7924在连续采样模式下工作，吞吐速率为 100 kSPS且SCLK为20 MHz (AVDD = 5 V)，同时器件置于自动 关断模式(PM1 = 0和PM0 = 1)，则功耗计算如此部分所述。 正常工作下的最大功耗为13.5 mW (AVDD = 5 V)。如果自动 关断模式的上电时间为一个伪周期(即1 μs)，且其余转换时 间为另一个周期(即1 μs)，那么可以认为AD7924在每次转换 周期的2 μs内消耗13.5 mW。转换周期的其余时间(即8 μs)内， 器件保持关断。可以认为，AD7924在转换周期的余下8 μs内 消耗2.5 μW。如果吞吐速率为100 kSPS，则周期时间为10 µs， 于是每个周期内的平均功耗为：((2/10) × 13.5 mW) + ((8/10) × 2.5 µW) = 2.702 mW。 图26显示采用5 V和3 V电源时自动关断模式下最大功率与 吞吐速率的关系。 10 AVDD = 5V POWER (mW) 0 50 100 150 200 250 THROUGHPUT (kSPS) 300 350 03087-026 0.1 0.01 完成转换过程并访问AD7904/AD7914/AD7924中的数据需 要16个串行时钟周期。对于AD7904/AD7914/AD7924， 8/10/12个数据位之前有2个前置0和2个通道地址位(ADD1 和ADD0)，这两个地址位用于识别结果对应的通道。CS变 为低电平时将输出微控制器或DSP在SCLK第一个下降沿要 读取的第一个前置0。SCLK的第一个下降沿还将输出微控 制器或DSP在第二个SCLK下降沿要读取的第二个前置0。 随后，便在后续SCLK下降沿输出2个地址位和8/10/12数据 位，从第一个地址位ADD1开始；因此，串行时钟上的第 二个下降时钟沿提供第二个前置0，并输出地址位ADD1。 数据传输的最后一位在第15个下降沿输出，并在第16个下 降沿有效。 如果MSB(即WRITE位)已置1，则对控制寄存器写入信息发 生在数据传输中的前12个SCLK下降沿。 AVDD = 3V 1 CS信号启动数据传输和转换过程。CS下降沿将采样保持器 置于保持模式，使总线脱离三态；此时对模拟输入进行采 样。转换也在此时启动，需要16个SCLK周期才能完成。采 样保持器在第14个SCLK下降沿返回跟踪模式，如图27、图 28和图29的B点所示。DOUT线路在第16个SCLK下降沿返 回三态。如果在16个SCLK过去之前就出现CS上升沿，则 转换将被终止，DOUT线路返回三态，控制寄存器不更 新；否则，DOUT在第16个SCLK下降沿返回三态，如图 27、图28和图29所示。 AD7904输出2个前置0和2个通道地址位(表示转换结果对应 的通道)，随后是8位转换结果和4个尾随0。AD7914输出2 个前置0和2个通道地址位(表示转换结果对应的通道)，随 后是10个位转换结果和2个尾随0。从AD7924读取的16位字 总是包括2个前置0和2个通道地址位(表示转换结果所对应 的通道)，随后是12位转换结果。 图26. AD7924功耗与吞吐速率的关系 串行接口 图27、图28和图29分别显示与AD7904、AD7914和AD7924 串行接口的详细时序图。串行时钟提供转换时钟，并在每 次转换期间控制进出AD7904/AD7914/AD7924的信息传输。 Rev. C | Page 25 of 32 AD7904/AD7914/AD7924 CS 1 SCLK 2 3 4 t3 DOUT 5 ZERO t9 WRITE ADD1 6 ADD0 DB7 DONTC 12 13 14 15 t5 DB0 DB6 2 IDENTIFICATION BITS SEQ1 B 11 t7 t4 THREESTATE ZERO DIN tCONVERT t6 ZERO ZERO 16 t11 t8 ZERO ZERO 4 TRAILING ZEROS t10 DONTC ADD1 ADD0 CODING DONTC DONTC DONTC tQUIET THREESTATE 03087-027 t2 DONTC 图27. AD7904串行接口时序图 CS 1 SCLK 2 3 4 t3 DOUT 5 ZERO t9 WRITE ADD1 6 ADD0 DB9 DONTC 12 13 14 15 t5 DB2 DB8 2 IDENTIFICATION BITS SEQ1 B 11 t7 t4 THREESTATE ZERO DIN tCONVERT t6 DB1 DB0 16 t11 t8 ZERO ZERO 2 TRAILING ZEROS t10 DONTC ADD1 ADD0 CODING DONTC DONTC DONTC tQUIET THREESTATE 03087-028 t2 DONTC 图28. AD7914串行接口时序图 CS 1 SCLK 2 3 4 t3 DOUT DIN tCONVERT t6 5 ZERO WRITE t9 ADD1 ADD0 DB11 2 IDENTIFICATION BITS SEQ1 DONTC B 11 12 13 14 DONTC 15 t5 t7 t4 THREESTATE ZERO 6 DB10 DB4 DB3 DB2 ADD0 CODING DONTC 图29. AD7924串行接口时序图 Rev. C | Page 26 of 32 DONTC t11 t8 DB1 t10 ADD1 16 DONTC DB0 tQUIET THREESTATE DONTC 03087-029 t2 AD7904/AD7914/AD7924 应用信息 微处理器接口 ADSP-218x的SPORT0控制寄存器设置如下： 通过AD7904/AD7914/AD7924的串行接口，可以将它与许 多不同的微处理器相连。本部分说明如何利用串行接口协 议实现AD7904/AD7914/AD7924与一些较常见的微控制器 和DSP的接口。 AD7904/AD7914/AD7924与TMS320C541的接口 TMS320C541的串行接口利用连续串行时钟和帧同步信号 与AD7904/AD7914/AD7924等外设的数据传输操作保持同 步 。 通 过 CS输 入 可 轻 松 实 现 TMS320C541与 AD7904/ AD7914/AD7924的接口，无需任何胶连逻辑。TMS320C541 的串行端口设置为利用内部CLKX0(串行端口0上的TX串行 时钟)和FSX0(来自串行端口0的TX帧同步信号)在突发模式 下工作。串行端口控制(SPC)寄存器必须具有如下设置： FO = 0、FSM = 1、MCM = 1且TXM = 1。连接图如图30所 示。对于信号处理应用来说，需注意的是来自TMS320C541 的 帧 同 步 信 号 必 须 提 供 等 距 采 样 。 AD7904/AD7914/ AD7924的VDRIVE引脚采用与TMS320C541相同的电源电压。 因 此 ， 如 果 需 要 ， ADC的 工 作 电 压 可 以 高 于 串 行 接 口 TMS320C541的电压。 SCLK 连接图如图31所示。ADSP-218x SPORT的TFS和RFS连在一 起，TFS设置为输出，而RFS设置为输入。DSP以交替帧传 输模式工作，SPORT0控制寄存器按照上文所述进行设 置。TFS上产生的帧同步信号连到CS，而且像所有信号处 理应用一样，要求采用等距采样。但在本例中，定时器中 断用于控制ADC的采样速率，某些情况下可能无法实现等 距采样。 AD7904/ AD7914/ AD7924* TMS320C541* DR DIN DT VDRIVE SCLK DR RFS TFS CLKX DIN CLKR CS SCLK DOUT CS DOUT ADSP-218x* DT VDRIVE FSX VDD FSR *ADDITIONAL PINS REMOVED FOR CLARITY. 03087-031 AD7904/ AD7914/ AD7924* TFSW = RFSW = 1，交替帧传输 INVRFS = INVTFS = 1，低电平有效帧信号 DTYPE = 00，右对齐数据 SLEN = 1111，16位数据字 ISCLK = 1，内部串行时钟 TFSR = RFSR = 1，每个字一帧 IRFS = 0 ITFS = 1 *ADDITIONAL PINS REMOVED FOR CLARITY. 03087-030 图31. 与ADSP-218x接口 VDD 图30. 与TMS320C541接口 AD7904/AD7914/AD7924与ADSP-218x的接口 ADSP-218x系列DSP可以直接与AD7904/AD7914/AD7924接 口，无需任何胶连逻辑。AD7904/AD7914/AD7924的VDRIVE 引脚采用与ADSP-218x相同的电源电压。因此，如果需要， ADC的工作电压可以高于串行接口ADSP-218x的电压。 例如，在定时器寄存器中载入一个值，以要求的采样间隔 提供中断。当收到中断时，会通过TFS/DT(ADC控制字)传 输一个值。TFS用于控制RFS，因而也控制数据读取。串行 时钟的频率由SCLKDIV寄存器控制。当发出通过TFS进行 传输的指令时(即AX0 = TX0)，会检查SCLK的状态。DSP等 到SCLK变高、变低、再变高之后，才开始传输。如果所选 的定时器和SCLK值使得传输指令出现在SCLK上升沿上或 其附近，则可能会传输数据，也可能需要等到下一个时 钟沿。 例如，若ADSP-2189晶振为20 MHz，从而主时钟频率为 40 MHz，则主机周期时间为25 ns。如果SCLKDIV寄存器的 值为3，则将获得5 MHz的SCLK，即每8个主时钟周期产生 1个SCLK周期。 Rev. C | Page 27 of 32 AD7904/AD7914/AD7924 根据所选吞吐速率，如果定时器寄存器加载某一数值—— 比如803 (803 + 1 = 804)——则两次中断之间(也就是两个传 输指令之间)会发生100.5个SCLK周期。这种设置将无法实 现等距采样，因为传输指令出现在SCLK边沿。如果两次中 断之间的SCLK数为整数N，则DSP可以实现等距采样。 AD7904/AD7914/AD7924与DSP563xx的接口 图32中的连接图显示AD7904/AD7914/AD7924如何连接到 Motorola DSP563xx系列DSP的ESSI(同步串行接口)。每个 ESSI(板上有两个)都工作在同步模式(CRB的SYN位 = 1)，内 部产生的1位时钟周期帧同步信号同时用于Tx和Rx(CRB的 位FSL1 = 0、位FSL0 = 0)。通过将CRB中的位MOD设为0， 可选择ESSI的正常工作模式。通过将CRA中的位WL1设为1 且位WL0设为0，可将字长设为16位。CRB中的位FSP应设 为1，使帧同步为负。需注意，对于信号处理应用，来自 DSP563xx的帧同步信号必须提供等距采样。 在图32所示例子中，串行时钟从ESSI获得，因此SCK0引脚 必须设为输出(SCKD = 1)。AD7904/AD7914/AD7924的VDRIVE 引脚采用与DSP563xx相同的电源电压。因此，如果需要， ADC的工作电压可以高于串行接口DSP563xx的电压。 AD7904/ AD7914/ AD7924* DSP563xx* SCLK SCK DOUT SRD CS STD DIN SC2 VDD *ADDITIONAL PINS REMOVED FOR CLARITY. 图32. 与DSP563xx接口 03087-032 VDRIVE 接地和布局 AD7904/AD7914/AD7924对电源上的噪声具有良好的抗扰 度(见图6)，不过仍应注意接地和布局。 AD7904/AD7914/AD7924所在的PCB应采用模拟部分与数 字部分分离设计，并限制在电路板的一定区域内。这样便 于使用接地层并让它们易于被分割。为实现最佳屏蔽，接 地 层 一 般 应 尽 量 少 采 用 蚀 刻 技 术 。 AD7904/AD7914/ AD7924的所有4个AGND引脚都应下沉到AGND层。数字 地 层 和 模 拟 地 层 应 单 点 连 接 。 如 果 AD7904/AD7914/ AD7924所在系统中有多个器件要求AGND至DGND连接， 则只能在一个点上进行连接：星形接地点应尽可能靠近 AD7904/AD7914/AD7924。 应避免在器件下方布设数字线路，因为这些线路会将噪声 耦合至芯片。应允许降模拟接地层布设在AD7904/AD7914/ AD7924下方，以避免噪声耦合。AD7904/AD7914/AD7924 的电源线路应采用尽可能宽的走线，以提供低阻抗路径， 并减小电源线路上的毛刺噪声效应。为避免向电路板上的 其它部分辐射噪声，应利用数字地屏蔽时钟信号等快速开 关信号，同时保证时钟信号远离模拟输入。避免数字信号 与模拟信号交叠。电路板相反两侧上的走线应彼此垂直， 以减小电路板的馈通效应。微带线技术是目前的最佳选 择，但这种技术对于双面电路板未必总是可行。采用这种 技术时，电路板的元件侧专用于接地层，信号走线则布设 在焊接侧。 良好的去耦也很重要。应将10 μF钽电容与0.1 μF陶瓷电容并 联，对所有模拟电源去耦到AGND。为使这些去耦元件实 现最佳性能，必须使其尽可能靠近器件，最好是紧贴器 件。0.1 µF电容应具有低有效串联电阻(ESR)和有效串联电感 (ESI)，如高频时提供低阻抗接地路径的普通陶瓷型或表贴 封装型电容，以便处理内部逻辑开关所引起的瞬变电流。 Rev. C | Page 28 of 32 AD7904/AD7914/AD7924 外形尺寸 5.10 5.00 4.90 16 9 4.50 4.40 4.30 6.40 BSC 1 8 PIN 1 1.20 MAX 0.15 0.05 0.30 0.19 0.65 BSC COPLANARITY 0.10 0.20 0.09 SEATING PLANE 8° 0° 0.75 0.60 0.45 COMPLIANT TO JEDEC STANDARDS MO-153-AB 图33. 16引脚超薄紧缩小型封装(TSSOP) (RU-16) 图示尺寸单位：mm 订购指南 型号1, 2 AD7904BRU AD7904BRU−REEL AD7904BRUZ AD7904BRUZ−REEL AD7904BRUZ−REEL7 AD7904WYRUZ−REEL7 AD7914BRU−REEL AD7914BRUZ AD7914BRUZ−REEL7 AD7914WYRUZ−REEL7 AD7924BRU AD7924BRU−REEL7 AD7924BRUZ AD7924BRUZ−REEL AD7924BRUZ−REEL7 AD7924WYRUZ−REEL7 1 2 3 注释 温度范围 −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+125°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+125°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+125°C 线性误差(LSB)3 ±0.2 ±0.2 ±0.2 ±0.2 ±0.2 ±0.2 ±0.5 ±0.5 ±0.5 ±0.5 ±1 ±1 ±1 ±1 ±1 ±1 封装选项 RU-16 RU-16 RU-16 RU-16 RU-16 RU-16 RU-16 RU-16 RU-16 RU-16 RU-16 RU-16 RU-16 RU-16 RU-16 RU-16 封装描述 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP Z = 符合RoHS标准的器件。 W = 通过汽车应用认证。 线性误差指积分线性误差。 汽车应用级产品 AD7904W/AD7914W/AD7924W型号的生产工艺受到严格控制，以满足汽车应用的质量和可靠性要求。请注意，车用型号的 技术规格可能不同于商用型号；因此，设计人员应仔细阅读本数据手册的技术规格部分。只有显示为汽车应用级的产品才 能用于汽车应用。欲了解特定产品的订购信息并获得这些型号的汽车可靠性报告，请联系当地ADI客户代表。 Rev. C | Page 29 of 32 AD7904/AD7914/AD7924 注释 Rev. C | Page 30 of 32 AD7904/AD7914/AD7924 注释 Rev. C | Page 31 of 32 AD7904/AD7914/AD7924 注释 ©2002–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D03087sc-0-6/13(C) Rev. C | Page 32 of 32