ADAU1979WBCPZ

四通道模数转换器(ADC) ADAU1979 产品特性 概述 四路4.5 V rms(典型值)差分输入 利用片内锁相环(PLL)获得主时钟 低电磁干扰(EMI)设计 模数转换器(ADC)动态范围：109 dB(典型值) 总谐波失真加噪声(THD + N)：−95 dB(典型值) 可选数字高通滤波器 24位立体声ADC，8 kHz至192 kHz采样速率 数字音量控制，具有自动缓升功能 I2C/SPI可控，可提高灵活性 软件可控无杂音静音功能 软件关断 右对齐、左对齐、I2S和TDM模式 主机和从机工作模式 40引脚LFCSP封装 通过汽车应用认证 ADAU1979集成4个高性能模数转换器(ADC)，其交流耦合 输入具有4.5 V rms性能。这些ADC采用多位Σ-Δ架构，其连 续时间前端能够实现低EMI性能。它具有一个I2C/串行外 设接口(SPI)控制端口，微控制器利用该端口可以调整音量 和许多其它参数。ADAU1979仅采用3.3 V单电源供电。器件 内部可产生所需的数字DVDD电源。低功耗架构则降低了 器件的功耗。片内PLL可从外部时钟输入或帧时钟(采样速 率时钟)获得主时钟。当使用帧时钟时，系统中无需使用独 立的高频主时钟。ADAU1979采用40引脚LFCSP封装。 请注意，在整篇数据手册中，多功能引脚(如SCL/CCLK)由 整个引脚名称或引脚的单个功能表示；例如CCLK即表示 仅与此功能相关。 应用 汽车音频系统 有源噪声消除系统 AVDD2 PROGRAMMABLE GAIN DECIMATOR/HPF DC CALIBRATION AIN1 AIN1 AIN2 AIN2 AIN3 AIN3 AIN4 AIN4 ADC ADC ADC ADC SERIAL AUDIO PORT 3.3V TO 1.8V REGULATOR AVDDx AGNDx AGNDx MCLKIN IOVDD LRCLK BCLK SDATAOUT1 SDATAOUT2 SCL/CCLK SDA/COUT ADDR1/CIN ADDR0/CLATCH PD/RST SA_MODE AGNDx I2C/SPI CONTROL PLL_FILT PLL VREF BG REF DGND AGND6 AGND4 AGND5 AGND3 AGND2 AGND1 AVDDx DVDD 11408-001 AVDD1 ADAU1979 AVDD3 功能框图 图1. Rev. 0 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提 供的最新英文版数据手册。 ADAU1979 目录 产品特性 ............................................................................................ 1 SPI模式 ....................................................................................... 24 应用..................................................................................................... 1 寄存器汇总...................................................................................... 26 概述..................................................................................................... 1 寄存器详解...................................................................................... 27 功能框图 ............................................................................................ 1 主电源和软件复位寄存器 ...................................................... 27 修订历史 ............................................................................................ 2 PLL控制寄存器 ......................................................................... 28 技术规格 ............................................................................................ 3 模块电源控制和串行端口控制寄存器 ................................ 29 模拟性能规格 .............................................................................. 3 串行端口控制寄存器1............................................................. 30 数字输入/输出规格.................................................................... 3 串行端口控制寄存器2............................................................. 31 电源规格....................................................................................... 4 输出串行端口通道1和通道2映射寄存器............................ 32 数字滤波器规格.......................................................................... 4 输出串行端口通道3和通道4映射寄存器............................ 34 时序规格....................................................................................... 5 串行输出驱动控制和过温保护状态寄存器 ....................... 35 绝对最大额定值............................................................................... 7 后置ADC增益通道1控制寄存器........................................... 36 热阻 ............................................................................................... 7 后置ADC增益通道2控制寄存器........................................... 37 ESD警告........................................................................................ 7 后置ADC增益通道3控制寄存器........................................... 37 引脚配置和功能描述 ...................................................................... 8 后置ADC增益通道4控制寄存器........................................... 38 典型性能参数 ................................................................................. 10 高通滤波器和直流失调控制寄存器以及主静音寄存器. 38 工作原理 .......................................................................................... 12 ADC削波状态寄存器 .............................................................. 39 概述 ............................................................................................. 12 数字直流高通滤波器和校准寄存器 .................................... 40 电源和基准电压源 ................................................................... 12 典型应用电路 ................................................................................. 41 上电复位序列 ............................................................................ 12 外形尺寸 .......................................................................................... 42 PLL和时钟.................................................................................. 13 订购指南..................................................................................... 42 模拟输入..................................................................................... 14 汽车应用产品 ............................................................................ 42 模数转换器 ................................................................................ 16 ADC求和模式............................................................................ 16 串行音频数据输出端口、数据格式 .................................... 17 控制端口 .......................................................................................... 21 I2C模式........................................................................................ 21 修订历史 2013年11月—修订版0：初始版 Rev. 0 | Page 2 of 44 ADAU1979 技术规格 所有通道的性能完全相同，不包括通道间增益不匹配和通道间相位偏差规格。除非另有说明，AVDDx/IOVDD = 3.3 V； DVDD(内部产生)= 1.8 V；T A = −40°C至+105°C。主时钟 = 12.288 MHz(48 kHz f S、256 x f S模式)；输入采样速率 = 48 kHz； 测量带宽 = 20 Hz至20 kHz；字宽 = 24位；负载电容(数字输出)= 20 pF；负载电流(数字输出)= ±1 mA；数字输入高电压 = 2.0 V； 数字输入低电压 = 0.8 V。 模拟性能规格 表1. 参数 线路输入 满量程交流差分输入电压 满量程单端输入电压 输入共模电压 模数转换器 差分输入电阻 单端输入电阻 ADC分辨率 动态范围(A加权)线路输入1 总谐波失真加噪声(THD + N) 数字增益后置ADC 增益误差 通道间增益不匹配 增益漂移 共模抑制比(CMRR) 电源抑制比(PSRR) 通道间隔离 通道间相位偏差 基准电压 内部基准电压 输出阻抗 ADC串行端口 输出采样速率 1 测试条件/注释 最小值 典型值 最大值 单位 4.18 2.09 AINx/AINx引脚的VIN, cm AINx和 AINx之间 AINx和 AINx之间 输入 = 1 kHz，−60 dBFS(0 dBFS = 4.5 V rms输入) 输入 = 1 kHz，−1 dBFS(0 dBFS = 4.5 V rms输入) 103 4.5 2.25 1.5 64.34 32.17 24 109 −95 0 −10 −0.25 400 mV rms, 1 kHz 400 mV rms, 20 kHz 100 mV rms, 1 kHz、AVDD = 3.3V 50 VREF引脚 1.47 4.82 2.41 −87 60 +10 +0.25 100 65 56 70 100 0 1.50 20 8 V rms V rms V dc kΩ kΩ 位 dB dB dB % dB ppm/°C dB dB dB dB 度 1.54 V kΩ 192 kHz 针对44.1 kHz至192 kHz的采样频率fS范围。 数字输入/输出规格 表2. 参数 输入 高电平输入电压(VIH) 低电平输入电压(VIL) 输入漏电流 输入电容 输出 高电平输出电压(VOH) 低电平输出电压(VOL) 测试条件/注释 最小值 典型值 最大值 0.7 × IOVDD −10 IOH = 1 mA IOL = 1 mA 0.3 × IOVDD +10 5 V V µA pF 0.4 V V IOVDD − 0.60 Rev. 0 | Page 3 of 44 单位 ADAU1979 电源规格 除非另有说明，AVDD = 3.3 V，DVDD = 1.8 V，IOVDD = 3.3 V，fS = 48 kHz(主模式)。 表3. 参数 电源 DVDD AVDDx IOVDD IOVDD电流 正常工作 关断 AVDDx 电流 正常工作 关断 DVDD电流 正常工作 关断 功耗 正常工作 模拟电源 数字电源 数字I/O电源 所有电源关断 测试条件/注释 最小值 典型值 最大值 单位 片内低压差(LDO)调节器 1.62 3.0 1.62 1.8 3.3 3.3 1.98 3.6 3.6 V V V 主时钟 = 256 x fS fS = 48 kHz fS = 96 kHz fS = 192 kHz fS = 48 kHz至192 kHz 450 880 1.75 20 µA µA mA µA 4通道ADC，内部DVDD 4通道ADC，外部DVDD 14 9.5 270 mA mA µA 外部DVDD 5 65 mA µA 46.2 31 8.1 1.49 960 mW mW mW mW µW 主时钟 = 256 x fS，48 kHz 内部DVDD 外部DVDD 外部DVDD IOVDD = 3.3 V 数字滤波器规格 表4. 参数 ADC抽取滤波器 通带 通带纹波 过渡带 阻带 阻带衰减 群延迟 高通滤波器 截止频率 相位偏差 建立时间 ADC数字增益 增益步长 模式 所有模式，fS = 48 kHz时的典型值 系数 最小值 0.4375 × fS 典型值 最大值 21 ±0.015 24 27 0.5 × fS 0.5625 × fS kHz dB kHz kHz dB µs µs 79 fS = 8 kHz至96 kHz fS = 192 kHz 所有模式，48 kHz时的典型值 At −3 dB点 20 Hz时 22.9844/fS 479 35 0.9375 10 1 0 全部模式 60 0.375 Rev. 0 | Page 4 of 44 单位 Hz 度 sec dB dB ADAU1979 时序规格 表5. 参数 输入主时钟(MCLK) 占空比 fMCLKIN 复位 复位脉冲tRESET PLL 锁定时间 ADC串行输出端口 tABH tABL tALS tALH tABDD SPI端口 fCCLK tCCPH tCCPL tCDS tCDH tCLS tCLH tCLPH tCOE tCOD tCOTS I2C端口 fSCL tSCLH tSCLL tSCS tSCH tDS tDH tSCR tSCF tSDR tSDF tBFT tSUSTO tMIN 限值 tMAX 40 见表9 60 15 说明 % MHz MCLKIN占空比；MCLKIN为256 x fS、384 x fS、512 x fS和768 x fS MCLKIN频率，PLL在MCLK模式 ns RST低电平 10 ms 18 ns ns ns ns ns 参见图2 BCLK高电平，从模式 BCLK低电平，从模式 LRCLK建立至BCLK上升，从模式 BCLK上升至LRCLK保持，从模式 BCLK下降至SDATAOUTx延迟时间 MHz ns ns ns ns ns ns ns ns ns ns 参见图3 CCLK频率 CCLK高电平 CCLK低电平 CIN建立至CCLK上升 CCLK上升至CIN保持 CLATCH建立至CCLK上升 CCLK上升至CLATCH保持 CLATCH高电平 CLATCH下降至COUT使能 CCLK下降至COUT延迟时间 CLATCH上升至COUT三态 10 10 10 5 10 35 35 10 10 10 40 10 30 30 30 400 kHz µs µs µs µs ns 300 300 300 300 ns ns ns ns µs µs 0.6 1.3 0.6 0.6 100 0 1.3 0.6 单位 参见图4 SCL频率 SCL高电平 SCL低电平 建立时间；与重复起始条件相关 保持时间；此时间结束后产生首个时钟脉冲 数据建立时间 数据保持时间 SCL上升时间 SCL下降时间 SDA上升时间 SDA下降时间 总线空闲时间；停止与起始之间的时间 停止条件的建立时间 Rev. 0 | Page 5 of 44 ADAU1979 时序图 tALS LRCLK tALH tABH BCLK tABL SDATAOUTx LEFT JUSTIFIED MODE tABDD MSB MSB – 1 tABDD SDATAOUTx I2S MODE MSB tABDD SDATAOUTx RIGHT JUSTIFIED MODE LSB MSB 8-BIT CLOCKS (24-BIT DATA) 12-BIT CLOCKS (20-BIT DATA) 11408-002 14-BIT CLOCKS (18-BIT DATA) 16-BIT CLOCKS (16-BIT DATA) 图2. ADC串行输出端口时序 tCOE tCLH tCLS CLATCH tCLPH tCCPL tCCPH CCLK CIN tCDH tCDS tCOTS 11408-003 COUT tCOD 图3. SPI端口时序 tSCH tDS tSDR STOP tSCH START SDA tSCR tSDF tSCLH tBFT tSCLL tDH tSCF tSCS 图4. I 2C端口时序 Rev. 0 | Page 6 of 44 tSUSTO 11408-004 SCL ADAU1979 绝对最大额定值 热阻 表6. 参数 模拟电源(AVDDx) 数字电源 DVDD IOVDD 输入电流(电源引脚除外) 模拟输入电压(信号引脚) 数字输入电压(信号引脚) 工作温度范围(环境) 结温范围 存储温度范围 θJA表示结至环境热阻，θJC表示结至外壳热阻。所有特性均 额定值 −0.3 V至+3.6 V 是利用标准JEDEC电路板根据JESD51标准进行测量。 表7. 热阻 −0.3 V至+1.98 V −0.3 V至+3.63 V ±20 mA −0.3 V至+3.6 V −0.3 V至+3.6 V −40°C至+105°C −40°C至+125°C −65°C至+150°C 封装类型 40引脚 LFCSP θJA 32.8 θJC 1.93 单位 °C/W ESD警告 ESD(静电放电)敏感器件。 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，不表示在这些条件下或者在任何其 它超出本技术规范操作章节中所示规格的条件下，器件能 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。 Rev. 0 | Page 7 of 44 带电器件和电路板可能会在没有察觉的情况下放 电。尽管本产品具有专利或专有保护电路，但在遇 到高能量ESD时，器件可能会损坏。因此，应当采 取适当的ESD防范措施，以避免器件性能下降或功 能丧失。 ADAU1979 40 39 38 37 36 35 34 33 32 31 AVDD1 AIN4 AIN4 AIN3 AIN3 AIN2 AIN2 AIN1 AIN1 AVDD3 引脚配置和功能描述 1 2 3 4 5 6 7 8 9 10 ADAU1979 TOP VIEW (Not to Scale) 30 29 28 27 26 25 24 23 22 21 NC AGND6 AGND5 NC NC NC NC NC AGND4 AGND3 NOTES 1. NC = NO CONNECT. DO NOT CONNECT TO THESE PINS. LEAVE THE NC PINS OPEN. 2. THE EXPOSED PAD MUST BE CONNECTED TO THE GROUND PLANE ON THE PRINTED CIRCUIT BOARD (PCB). 11408-005 DGND IOVDD SDATAOUT1 SDATAOUT2 LRCLK BCLK SDA/COUT SCL/CCLK ADDR0/CLATCH ADDR1/CIN 11 12 13 14 15 16 17 18 19 20 AGND1 VREF PLL_FILT AVDD2 AGND2 PD/RST MCLKIN NC SA_MODE DVDD 图5. 引脚配置 表8. 引脚功能描述 引脚编号 1 2 3 4 5 6 7 8, 23 to 27, 30 9 10 11 12 13 14 15 16 17 18 19 20 21 22 28 29 引脚名称 AGND1 VREF PLL_FILT AVDD2 AGND2 PD/RST MCLKIN NC SA_MODE DVDD DGND IOVDD SDATAOUT1 SDATAOUT2 LRCLK BCLK SDA/COUT SCL/CCLK ADDR0/CLATCH ADDR1/CIN AGND3 AGND4 AGND5 AGND6 类型1 P O O P P I I I O P P O O I/O I/O I/O I I I P P P P 说明 模拟地。 基准电压源。VREF应通过一个10 µF电容与一个100 nF电容的并联去耦到AGND。 锁相环滤波器。用推荐的环路滤波器元件将PLL_FILT接回AVDD。 模拟电源。将AVDD2连接到3.3 V模拟电源。 模拟地。 关断/复位(低电平有效)。 主时钟输入。 不连接。请勿连接到这些引脚。NC引脚保持开路。 独立模式。对于独立模式，用10 kΩ上拉电阻将SA_MODE连接到IOVDD。 1.8 V数字电源输出。通过100 nF和10 µF电容将DVDD去耦到DGND。 数字地。 数字I/O电源。将IOVDD连接到1.8 V至3.3 V电源。 ADC串行数据输出对1(ADC L1和ADC R1)。 ADC串行数据输出对2(ADC L2和ADC R2)。 ADC串行端口的帧时钟。 ADC串行端口的位时钟。 串行数据输入/输出(I2C)/控制数据输出(SPI)。 串行时钟输入(I2C)/控制数据输入(SPI)。 芯片地址位0设置(I2C)/控制数据的片选输入(SPI)。 芯片地址位1设置(I2C)/控制数据输入(SPI)。 模拟地。 模拟地。 模拟地。 模拟地。 Rev. 0 | Page 8 of 44 ADAU1979 引脚编号 31 32 33 34 35 36 37 38 39 40 1 引脚名称 AVDD3 AIN1 AIN1 AIN2 AIN2 AIN3 AIN3 AIN4 AIN4 AVDD1 EP 类型1 P I I I I I I I I P 说明 模拟电源。将AVDD3连接到3.3 V模拟电源。 模拟输入通道1反相输入。 模拟输入通道1同相输入。 模拟输入通道2反相输入。 模拟输入通道2同相输入。 模拟输入通道3反相输入。 模拟输入通道3同相输入。 模拟输入通道4反相输入。 模拟输入通道4同相输入。 模拟电源。将AVDD1连接到3.3 V模拟电源。 裸露焊盘。裸露焊盘必须连接到印刷电路板(PCB)上的接地层。 P = 电源，O = 输出，I = 输入，I/O = 输入/输出。 Rev. 0 | Page 9 of 44 ADAU1979 0 –10 –20 –30 CMRR (dB) –40 –50 –60 –70 –80 20 100 1k 10k 20k FREQUENCY (Hz) 1k 10k 20k FREQUENCY (Hz) 10 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 –140 –150 –160 20 1k 10k 20k 图10. 快速傅里叶变换，无输入 0 0.10 –10 0.08 –20 0.06 –30 0.04 MAGNITUDE (dB) –40 –50 –60 –70 –80 –90 0.02 0 –0.02 –0.04 –0.06 –100 –0.08 –110 5m 10m 100m INPUT LEVEL (V rms) 1 5 11408-008 THD + N (dBFS) 100 FREQUENCY (Hz) 图7. 快速傅里叶变换，−1 dBFS差分输入 –120 20k –0.10 0 2000 4000 6000 8000 10000 12000 14000 16000 18000 FREQUENCY (Hz) 图11. fS = 48 kHz时的ADC通带纹波 图8. THD + N与输入幅度的关系 Rev. 0 | Page 10 of 44 11408-011 AMPLITUDE (dBFS) AMPLITUDE (dBFS) 100 10k 图9. CMRR差分输入，以450 mV差分输入为基准 11408-007 20 1k FREQUENCY (Hz) 图6. 快速傅里叶变换，4.5 mV差分输入，fS = 48 kHz 10 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 –140 –150 –160 100 11408-009 –90 –100 20 11408-010 10 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 –140 –150 –160 11408-006 AMPLITUDE (dBFS) 典型性能参数 ADAU1979 0 –10 –30 –40 –50 –60 –70 –80 –90 –100 0 5000 10000 15000 20000 25000 30000 35000 40000 FREQUENCY (Hz) 11408-012 MAGNITUDE (dB) –20 图12. fS = 48 kHz时的ADC滤波器阻带响应 Rev. 0 | Page 11 of 44 ADAU1979 工作原理 概述 内部POR电路具有迟滞，确保DVDD上的短暂毛刺不会启 ADAU1979集成四个高性能ADC，以及一个用于产生必要 动器件复位。典型跳变点为1.2 V(PD/RST高电平)和0.6 V ± 的片内时钟信号的锁相环(PLL)电路。 20%(PD/RST低电平)。这可确保内核直到DVDD降至0.6 V跳 变点以下才复位。 电源和基准电压源 ADAU1979采用3.3 V单电源供电。所有AVDDx引脚都应通 一 旦 PD/RST引 脚 变 为 高 电 平 ， 内 部 调 节 器 即 开 始 为 过100 nF陶瓷芯片电容去耦到最近的AGNDx，去耦电容应 DVDD引脚上的CEXT电容充电。DVDD充电时间取决于 尽可能靠近AVDDx引脚以最大程度地降低噪声拾取。在 调节器的输出电阻和外部去耦电容。该时间常数可以通过 ADC所在的PCB上，必须提供至少10 μF的铝电解体电容。 下式计算： tC = ROUT × CEXT 为实现最佳性能，模拟电源必须尽可能干净。 数字内核的电源电压(DVDD)利用内部低压差调节器产 生。典型DVDD输出为1.8 V，必须通过一个100 nF陶瓷电容 和一个10 µF电容去耦。100 nF陶瓷电容应尽可能靠近DVDD 引脚放置。 模拟模块的基准电压是在内部产生，通过VREF引脚(引脚 2)输出。AVDDx为3.3 V时，VREF引脚的典型电压为1.5 V。 其中，ROUT = 20 Ω(典型值)。 例如，若C EXT为10 µF，则t C为200 µs，即达到DVDD电压 (63.6%范围内)所需的时间。 当DVDD达到1.2 V时，上电复位电路释放内核的内部复位 信号(见图13)。因此，发送I2C或SPI控制信号之前，建议至 少等待tC时间。 所有数字输入均兼容TTL和CMOS电平。所有输出均从 IOVDD电源驱动。IOVDD可以在1.8 V至3.3 V范围内。IOVDD AVDDx 引脚必须通过一个尽可能靠近该引脚的100 nF电容去耦。 ADC内部基准电压从VREF引脚输出，必须通过并联的100 nF 陶瓷电容和10 µF电容去耦。VREF引脚的电流能力有限。该 基准电压源用作ADC的基准源，因此，外部电路建议不要 tRESET PD/RST tC 从该引脚吸取电流。使用该基准源时，可利用一个同相放 DVDD (1.8V) 1.2V tD 在复位模式下，VREF引脚禁用以节省功耗，仅当PD/RST 0.48V 11408-013 大缓冲器来为应用中的其他电路提供基准电压。 POR 引脚变为高电平时使能。 图13. 上电复位时序 上电复位序列 当先拉低再拉高PD/RST引脚(引脚6)以对器件执行硬件复 ADAU1979要求在AVDDx引脚上从外部提供3.3 V单电源。 位时，存在若干时间限制。在PD/RST低电平脉冲期间， 器件内部产生DVDD (1.8 V)，用于ADC的数字内核。DVDD DVDD开始放电。放电时间常数由调节器的内部电阻和 电源输出引脚(引脚10)用于将去耦电容连接到DGND。去 耦电容的典型推荐值为100 nF，与10 µF并联。复位期间， CEXT决定。DVDD从1.8 V降至0.48 V (0.6 V − 20%)所需的时 间可通过下式估算： DVDD调节器禁用以降低功耗。PD/RST引脚(引脚6)变为 tD = 1.32 × RINT × CEXT 高电平后，器件使能DVDD调节器。然而，内部ADC和数 字内核复位由内部上电复位(POR)信号电路控制，它会监 其中，RINT = 64 kΩ典型值(RINT可能随工艺而变化，误差范 控DVDD电平。因此，只有DVDD达到1.2 V且POR信号释放 围±20%)。 后，器件才会离开复位状态。DVDD建立时间取决于外部 例如，若CEXT为10 µF，则tD为0.845秒。 电容的充电时间和AVDDx上升斜坡时间。 根据CEXT不同，tD可能不同，进而影响PD/RST脉冲的最短 保持时间。在全部tD时间内，PD/RST脉冲必须保持低电平 才能使内核正确初始化。 Rev. 0 | Page 12 of 44 ADAU1979 在CEXT上增加一个电阻，可减少所需的PD/RST低电平脉冲 寄存器0x01的PLL_LOCK位(位7)指示PLL的锁定状态。建 时间。新tD值计算如下： 议在初始上电后读取PLL锁定状态，确保PLL输出正确的频 tD = 1.32 × REQ × CEXT 率后才取消音频输出静音。 表9. 常用采样频率所需的输入主时钟频率 其中，REQ = 64 kΩ || REXT。 该电阻不仅可确保DVDD在复位或AVDDx失电期间快速放 电，而且能使内部模块正确复位。注意，该电阻持续从 DVDD吸取电流，因而必然有一定的功率损失。CEXT典型 值为10 µF，REXT典型值为3 kΩ。因此，时间常数为： tD = 1.32 × REQ × CEXT = 37.8 ms 其中，REQ = 2.866 kΩ (64 kΩ || 3 kΩ)。 对设定的CEXT值使用此公式，便可计算REXT以获得所需的 PD/RST脉冲时间。 还可以使用一个软件复位位(S_RST，寄存器0x00的位7)来 复位器件，但应注意，在AVDDx失电期间，软件复位可能 无法确保正确初始化，因为DVDD可能不稳定。 +3.3V AVDD1 AVDD3 AVDD2 3.3V TO 1.8V REGULATOR TO INTERNAL BLOCKS C 0.1µF CEXT 10µF MLCC X7R REXT 3kΩ +1.8V OR +3.3V IOVDD C 0.1µF fS (kHz) 32 32 32 32 32 44.1 44.1 44.1 44.1 44.1 48 48 48 48 48 96 96 96 96 96 192 192 192 192 192 MCLKIN 频率(MHz) 4.096 8.192 12.288 16.384 24.576 5.6448 11.2896 16.9344 22.5792 33.8688 6.144 12.288 18.432 24.576 36.864 6.144 12.288 18.432 24.576 36.864 6.144 12.288 18.432 24.576 36.864 倍频系数 128 × fS 256 × fS 384 × fS 512 × fS 768 × fS 128 × fS 256 × fS 384 × fS 512 × fS 768 × fS 128 × fS 256 × fS 384 × fS 512 × fS 768 × fS 64 × fS 128 × fS 192 × fS 256 × fS 384 × fS 32 × fS 64 × fS 96 × fS 128 × fS 192 × fS PLL可接受音频帧时钟(采样速率时钟)作为输入，但串行端 11408-114 ADAU1979 DVDD MCS (位[2:0]) 000 001 010 011 100 000 001 010 011 100 000 001 010 011 100 000 001 010 011 100 000 001 010 011 100 图14. DVDD调节器输出连接 口必须配置为从机，帧时钟必须从主机提供给器件。强烈 建议先禁用PLL，用新设置重新编程，再重新使能。器件 提供一个锁定位，可通过I2C轮询，检查PLL是否锁定。 PLL和时钟 ADAU1979内置模拟PLL以便为内部ADC提供无抖动的主 PLL需要一个外部滤波器，它连接在PLL_FILT引脚上(引脚 时 钟 。 PLL必 须 根 据 适 当 的 输 入 时 钟 频 率 进 行 编 程 。 3)。MCLK或LRCLK模式的建议PLL滤波电路如图15所示。 PLL_CONTROL寄存器0x01用于设置PLL。 为确保温度稳定性，建议使用NPO电容。为实现最佳性 能，滤波器电容应靠近器件放置。 源可以是MCLKIN引脚或LRCLK引脚(从模式)。在LRCLK AVDDx AVDDx 39nF 模式下，PLL支持32 kHz到192 kHz的采样速率。 5.6nF 2.2nF 在MCLK输入模式下，MCS位(寄存器0x01的位[2:0])必须设 置为MCLKIN引脚需要的输入时钟频率。表9显示了大部分 390pF 4.87kΩ PLL_FILT 1kΩ PLL_FILT LRCLK MODE 常用采样速率所需的输入主时钟频率和MCS位设置。 MCLK MODE 图15. PLL滤波器 Rev. 0 | Page 13 of 44 11408-014 寄存器0x01的CLK_S位(位4)用于设置PLL的时钟源。时钟 ADAU1979 14.3kΩ 模拟输入 ADAU1979具有4路差分模拟输入。ADC支持交流耦合和直 AINxP 32.17kΩ 流耦合输入信号。 VREF AINxN 32.17kΩ 多数音频应用中，信号的直流成分通过耦合电容消除。然 而，ADAU1979采用独特的输入结构，允许交流耦合输入 信号。从各路输入到AGNDx的典型输入电阻约为32 kΩ。 在48 kHz采样速率时，高通滤波器具有1.4 Hz、6 dB/倍频 程的截止频率。该截止频率与采样速率呈比例变化。然 而，直流耦合应用必须确保共模直流电压不超过额定限 值。满量程ADC输出(0 dBFS)所需的输入通常为4.5 V rms 差分。 Rev. 0 | Page 14 of 44 14.3kΩ VID = V INPUT DIFFERENTIAL VCM AT AINxP/AINxN = 1.5V 图16. 模拟输入模块 11408-015 典型输入电路框图如图16所示。 ADAU1979 线路输入 有关将线路电平输入连接到ADAU1979的信息，参见图18。 本部分说明ADAU1979支持线路电平输入的一些可能连接 线路输入不平衡或单端伪差分交流耦合案例 方法。 对于单端应用，信号摆幅减半，因为仅有一个输入用于信 线路输入平衡或差分输入直流耦合案例 号，另一个输入连接到0 V。在单端应用中，这样做会将输 对于4.5 V rms差分输入信号和约1.5 V共模直流电压，各输 入信号能力降至2.25 V rms，ADC输出端测量值约为−6.16 dBFS 入引脚的信号具有2.25 V rms或6.36 V p-p信号摆幅。共模 (仅交流，采用直流高通滤波器)。 直流电压为1.5 V时，各输入的信号可在(1.5 + 3.18) = 4.68 V 更多信息参见图19。C1/C2的值与“线路输入平衡或差分输 至(1.5 – 3.18) = −1.68 V之间摆动。因此，AINx和AINx上有 入交流耦合案例”部分所述的平衡交流耦合案例相似。 大约12.72 V p-p差分电压，ADC输出端测量值接近0 dBFS (仅交流，采用高通滤波器)(参见图17)。 线路输入平衡或差分输入交流耦合案例 为将ADAU1979连接到音响主机放大器输出端，建议使用交 流耦合。这种情况下，AINx/AINx引脚的共模电平为1.5 V。 如果输入电平超过4.5 V rms，可利用衰减器将其降低。 C1和C2值可利用以下公式根据所需的低频截止确定： C1 或 C2 = 1/(2 × π × fC × 输入电阻 ) 其中，ADAU1979的输入电阻典型值为32.17 kΩ。 TYPICAL AUDIO POWER AMPLIFIER OUTPUT AINx VDIFF = 4.5V rms AC VCM = 1.5V DC 11408-016 AINx OPTION A: DIFFERENTIAL DC-COUPLED 图17. 连接线路电平输入—差分直流耦合案例 TYPICAL AUDIO POWER AMPLIFIER OUTPUT C1 AINx ATTENUATOR AINx VDIFF = 2V rms OPTION B: DIFFERENTIAL AC-COUPLED 图18. 连接线路电平输入—差分交流耦合案例 TYPICAL AUDIO POWER AMPLIFIER OUTPUT C2 AINx AINx VIN = 2V rms AC OPTION C: PSEUDO DIFFERENTIAL AC-COUPLED 图19. 连接线路电平输入—伪差分交流耦合案例 Rev. 0 | Page 15 of 44 11408-018 C1 11408-017 C2 ADAU1979 模数转换器 1通道求和模式 ADAU1979的4个Σ-Δ ADC通道配置为两个立体声对，具有 SUM_MODE位(寄存器0x0E的位[7:6])设为10时，通道1至 可配置的差分/单端输入。ADC以32 kHz到192 kHz的标称 通道4 ADC数据合并，从SDATAOUT1引脚输出。这样一来， 采样速率工作。ADC包括片上数字抗混叠滤波器，其具有 SNR提高6 dB。这种模式下，所有四个通道必须连接到相同 79 dB阻带衰减和线性相位响应。数字输出通过两个串行数 的输入信号源。 据输出引脚(每个立体声对一个)、一个通用帧时钟 (LRCLK)和一个位时钟(BCLK)提供。或者，也可以使用 TYPICAL STEREO OUTPUT OPTION B: DIFFERENTIAL AC-COUPLED VDIFF = 4.5V rms C1 TDM模式之一，单条TDM数据线最多支持16个通道。 AIN1 AIN1 使用幅度较小的输入信号时，对各通道可提供10位可编程 数字增益补偿，以将输出字放大到满量程。必须注意避免 过度补偿(大增益补偿)，否则会导致ADC削波和THD性能 C2 AIN2 AIN2 降低。 Σ ADC还有直流失调校准算法，可消除ADC的系统性直流失 AIN3 调。此特性对直流测量应用有利。 AIN3 ADC求和模式 四个ADC可分组为单个立体声ADC或单个单声道ADC，以 AIN4 AIN4 的两个通道求和，一是ADC的所有四个通道求和。求和在 数字模块中执行。 2通道求和模式 SUM_MODE位(寄存器0x0E的位[7:6])设为01时，通道1和 通道2 ADC数据合并，从SDATAOUT1引脚输出。类似地， 通道3和通道4 ADC数据合并，从SDATAOUT2引脚输出。 这样一来，SNR提高3 dB。这种模式下，通道1和通道2必须 连接到相同的输入信号源。类似地，通道3和通道4也必须 连接到相同的输入信号源。 OPTION B: DIFFERENTIAL AC-COUPLED VDIFF = 4.5V rms C1 AIN1 AIN1 C2 Σ AIN2 AIN2 C3 AIN3 AIN3 C4 Σ AIN4 AIN4 11408-019 TYPICAL STEREO OUTPUT 图20. 2通道求和模式连接图 Rev. 0 | Page 16 of 44 11408-020 便提高应用的信噪比(SNR)。提供两种选项：一是将ADC 图21. 1通道求和模式连接图 ADAU1979 串行音频数据输出端口、数据格式 立体声模式 串行音频端口包括4个引脚：BCLK、LRCLK、SDATAOUT1 在2通道或立体声模式下，SDATAOUT1输出通道1和通道2 和SDATAOUT2。ADAU1979 ADC输出以串行格式在 的ADC数据，SDATOUT2输出通道3和通道4的ADC数据。 SDATAOUT1和SDATAOUT2引脚上提供。BCLK和LRCLK 图22至图24显示了支持的音频格式。 引脚分别用作位时钟和帧时钟。该端口可以用作主机或从 机，并且可以设置为立体声模式(2通道模式)或TDM多通道 模式。支持常见音频格式：I2S、左对齐(LJ)和右对齐(RJ)。 BCLK LRCLK SDATAOUT1 (I2S MODE) CHANNEL 1 CHANNEL 2 8 TO 32 BCLKs 8 TO 32 BCLKs CHANNEL 3 CHANNEL 4 11408-024 SDATAOUT2 (I2S MODE) NOTES 1. SAI = 0. 2. SDATA_FMT = 0 (I2S). 图22. I 2S音频格式 BCLK LRCLK SDATAOUT2 (LJ MODE) CHANNEL 1 CHANNEL 2 CHANNEL 3 CHANNEL 4 11408-025 SDATAOUT1 (LJ MODE) NOTES 1. SDATA_FMT = 1 (LJ). 图23. 左对齐音频格式 BCLK LRCLK CHANNEL 1 SDATAOUT2 (RJ MODE) CHANNEL 3 CHANNEL 2 CHANNEL 4 11408-026 SDATAOUT1 (RJ MODE) NOTES 1. SDATA_FMT = 2 (RJ, 24-BIT). 图24. 右对齐音频格式 Rev. 0 | Page 17 of 44 ADAU1979 TDM模式 分配)。在未使用的间隔间隔中，输出引脚变为高阻态，因 寄存器0x05至寄存器0x08提供TDM模式编程功能。TDM间 而同一数据线可与TDM总线上的其他器件共享。 隔间隔宽度、数据宽度、通道分配和用于输出数据的引脚 TDM端口可以作为主机或从机工作。在主模式下，BCLK 均可编程。 和LRCLK引脚从ADAU1979输出，而在从模式下，BCLK和 默认情况下，串行数据在SDATAOUT1引脚上输出，但可 LRCLK引脚设置为接收系统主机提供的时钟。 利用SDATA_SEL位(寄存器0x06的位7)改变设置，使串行数 支持非脉冲和脉冲模式。在非脉冲模式下，LRCLK信号占 据从SDATAOUT2引脚输出。 空比通常为50%，而在脉冲模式下，LRCLK信号至少必须 TDM模式支持2、4、8或16个通道。ADAU1979在分配的 为一个BCLK宽(参见图25和图26)。 间隔间隔中输出4通道数据(图27显示了TDM模式间隔间隔 BCLK 32/24/16 BCLKs 32/24/16 BCLKs 32/24/16 BCLKs LRCLK CHANNEL 1 SDATA I 2S CHANNEL 2 8 TO 32 BCLKs 8 TO 32 BCLKs CHANNEL N 8 TO 32 BCLKs SDATA LJ 8 TO 32 BCLKs 8 TO 32 BCLKs CHANNEL 1 SDATA I 2S 8 TO 32 BCLKs CHANNEL 2 24 OR 16 BCLKs CHANNEL N 24 OR 16 BCLKs 24 OR 16 BCLKs 11408-027 NOTES 1. SAI = 001 (2 CHANNELS), 010 (4 CHANNELS), 011 (8 CHANNELS), 100 (16 CHANNELS). 2. SDATA_FMT = 00 (I2S), 01 (LJ), 10 (RJ, 24-BIT), 11 (RJ, 16-BIT). 3. BCLK_EDGE = 0. 4. LR_MODE = 0. 5. SLOT_WIDTH = 00 (32 BCLKs), 01 (24 BCLKs), 10 (16 BCLKs). 图25. TDM非脉冲模式音频格式 BCLK 32/24/16 BCLKs 32/24/16 BCLKs 32/24/16 BCLKs LRCLK CHANNEL 1 SDATA I 2S CHANNEL N CHANNEL 2 8 TO 32 BCLKs 8 TO 32 BCLKs 8 TO 32 BCLKs SDATA LJ 8 TO 32 BCLKs SDATA I 2S 8 TO 32 BCLKs CHANNEL 1 8 TO 32 BCLKs CHANNEL 2 24 OR 16 BCLKs 24 OR 16 BCLKs 24 OR 16 BCLKs 11408-028 NOTES 1. SAI = 001 (2 CHANNELS), 010 (4 CHANNELS), 011 (8 CHANNELS), 100 (16 CHANNELS) 2. SDATA_FMT = 00 (I2S), 01 (LJ), 10 (RJ, 24-BIT), 11 (RJ, 16-BIT) 3. BCLK_EDGE = 0 4. LR_MODE = 1 5. SLOT_WIDTH = 00 (32 BCLKs), 01 (24 BCLKs), 10 (16 BCLKs) CHANNEL N 图26. TDM脉冲模式音频格式 Rev. 0 | Page 18 of 44 ADAU1979 LRCLK NUMBER OF BCLK CYCLES = (NUMBER OF BCLKs/SLOT) × NUMBER OF SLOTS BCLK SDATAOUTx—TDM2 SLOT1 SDATAOUTx—TDM4 SLOT1 SLOT2 SLOT1 SDATAOUTx—TDM8 SDATAOUTx—TDM16 SLOT2 SLOT1 HIGH-Z SLOT2 SLOT2 SLOT3 DATA WIDTH 16/24 BITS SLOT4 SLOT3 SLOT3 SLOT5 SLOT4 SLOT6 SLOT7 SLOT5 SLOT8 SLOT9 SLOT10 SLOT4 SLOT6 SLOT11 SLOT12 SLOT7 SLOT13 SLOT8 SLOT14 SLOT15 SLOT16 HIGH-Z 11408-029 SLOT WIDTH 16/24/32 BITS 图27. TDM模式间隔分配 表10. TDM模式位时钟频率 模式 TDM2 TDM4 TDM8 TDM16 BCLK频率 每间隔24个位时钟 48 × fS 96 × fS 192 × fS 384 × fS 间隔每间隔16个位时钟 32 × fS 64 × fS 128 × fS 256 × fS 每间隔32个位时钟 64 × fS 128 × fS 256 × fS 512 × fS 位时钟频率取决于采样速率、间隔宽度和每间隔的位时钟 项：以32位数据宽度在TDM4模式下工作或以16位数据宽 数。使用表10计算BCLK频率。 度在TDM8模式下工作。从模式下不存在这一限制，因为 采样速率(fS)范围是8 kHz到192 kHz。但在主模式下，最大 位时钟和帧时钟是由主机提供给ADAU1979。可以使用 位时钟频率(BCLK)为24.576 MHz。例如，对于192 kHz的采 样速率，128 x fS就是最大可能的BCLK频率。因此，每个 BCLK频率和模式的各种组合，但必须注意，应当选择最 适合应用的组合。 TDM帧仅有128个位时钟周期可用。这种情况下有两个选 Rev. 0 | Page 19 of 44 ADAU1979 连接选项 图28至图32显示了I2S或TDM模式下连接串行音频端口的可 SLAVE SLAVE ADAU1979 DSP 用选项。在TDM模式下，建议在数据信号上包括下拉电 BCLK 阻，以防止ADAU1979的SDATAOUTx引脚在非活动期间 LRCLK 变为高阻态时线路悬空。所选电阻值应确保从 SDATAOUTx SDATAOUTx引脚吸取的电流不超过2 mA。该电阻值一般 在10 kΩ到47 kΩ范围内，具体使用何值取决于数据总线上 的期间。 MASTER ADAU1979 OR SIMILAR ADC MASTER SLAVE BCLK ADAU1979 DSP LRCLK 11408-034 SDATAOUTx BCLK LRCLK 图31. 串行端口连接选项4—TDM模式，第二ADC主机 11408-030 SDATAOUT1 SDATAOUT2 图28. 串行端口连接选项1—I 2S/左对齐/右对齐模式， ADAU1979主机 SLAVE MASTER ADAU1979 DSP SLAVE MASTER ADAU1979 DSP BCLK LRCLK SDATAOUTx BCLK LRCLK SLAVE ADAU1979 11408-033 SDATAOUT2 OR SIMILAR ADC BCLK 图29. 串行端口连接选项2—I 2S/左对齐/右对齐模式， ADAU1979从机 MASTER SLAVE ADAU1979 DSP LRCLK SDATAOUTx 图32. 串行端口连接选项5—TDM模式，DSP主机 BCLK LRCLK SDATAOUTx SLAVE ADAU1979 OR SIMILAR ADC BCLK SDATAOUTx 11408-031 LRCLK 图30. 串行端口连接选项3—TDM模式，ADAU1979主机 Rev. 0 | Page 20 of 44 11408-032 SDATAOUT1 ADAU1979 控制端口 ADAU1979控制端口支持两种工作模式——2线I2C模式或4 使用ADDR1和ADDR0引脚，可将7位I2C器件地址设置为以 线SPI模式，用于设置器件的内部寄存器。I2C和SPI模式均 下四个可能的选项之一： 允许读写寄存器。全部寄存器均为8位宽。寄存器起始地 • I2C器件地址0010001 (0x11) 址为0x00，结束地址为0x1A。 • I2C器件地址0110001 (0x31) I2C和SPI模式下的控制端口均只能用作从机，需要系统中 • I2C器件地址1010001 (0x51) 的主机才能工作。访问寄存器时，器件有无主时钟无关紧 • I2C器件地址1110001 (0x71) 要。但是，操作PLL、串行音频端口和升压转换器时，主 在I2C模式下，SDA和SCL引脚要求将一个合适的上拉电阻 时钟必须存在。 连接到IOVDD。确保这些信号线上的电压不超过IOVDD 默 认 情 况 下 ， ADAU1979工 作 在 I C模 式 ， 但 通 过 将 引脚上的电压。图44显示了I2C模式的典型连接图。 CLATCH引脚拉低三次，就可以将器件置于SPI模式。 SDA或SCL引脚的上拉电阻值计算如下： 2 控制端口引脚是多功能引脚，具体功能取决于器件的工作 模式。表12说明了两种模式下控制端口引脚的功能。 最小R PULL UP = (IOVDD − VIL)/ISINK 其中： I2C模式 IOVDD是I/O电源电压，典型范围是1.8 V到3.3 V。 ADAU1979支持2线串行(I2C兼容)总线协议。两个引脚—— 串行数据(SDA)和串行时钟(SCL)——用于与系统I C主控制 2 器通信。在I C模式下，ADAU1979始终是总线上的从机， 2 意味着它不能启动数据传输。I2C总线上的每个从机都通过 一个唯一的器件地址识别。ADAU1979的器件地址和R/W VIL是逻辑电平0的最大电压(即0.4 V，根据I2C规范)。 ISINK是I/O引脚的吸电流能力。 SDA可以吸收2 mA电流，因此，对于3.3 V的IOVDD，RPULL UP 最小值为1.5 kΩ。 字 节 如 表 11所 示 。 地 址 存 在 于 I 2 C写 操 作 的 前 7位 。 根据印刷电路板上的电容不同，可以限制总线速度以满足 ADAU1979 I2C地址的位7和位6由ADDR1和ADDR0引脚上 上升时间和下降时间要求。 的电平设置。来自主机的第一个I2C字节的LSB(R/W位)说 对于比特率约为1 Mbps的快速模式，上升时间必须小于 明是读操作还是写操作。LSB(位0)为逻辑电平1对应于读操 550 ns。使用下式判断是否能够满足上升时间要求： 作，逻辑电平0对应于写操作。 t = 0.8473 × RPULL UP × CBOARD 表11. I2C首字节格式 位7 ADDR1 位6 ADDR0 位5 1 位4 0 位3 0 位2 0 位1 1 位0 R/W 要满足300 ns上升时间要求，CBOARD必须小于236 pF。 对于SCL引脚，计算取决于系统所用I2C主机的吸电流能力。 ADAU1979的I2C芯片地址的前7位是xx10001。通过ADDR1 和ADDR0引脚设置该地址字节的位7和位6，以便将芯片地 址设置为所需的值。 表12：控制端口引脚功能 I2C模式 引脚编号 17 18 19 20 引脚名称 SDA/COUT SCL/CCLK ADDR0/CLATCH ADDR1/CIN 引脚功能 SDA数据 SCL时钟 I2C器件地址位0 I2C器件地址位1 SPI模式 引脚类型 I/O I I I Rev. 0 | Page 21 of 44 引脚功能 COUT数据 CCLK时钟 CLATCH 片选 CIN数据 引脚类型 O I I I ADAU1979 R/W位决定数据的方向。如果第一个字节的LSB为逻辑0， 则意味着主机将写入信息到从机，而逻辑1则意味着主机 将在写入地址并重复起始地址之后读取从机信息。数据传 输将持续到主机发出停止条件为止。停止条件是指在SCL 处于高电平时，SDA上发生低电平至高电平跃迁。 寻址 开始时，I C总线上的各器件均处于空闲状态，并监控SDA 和SCL线有无起始条件和适当的地址。I2C主机通过建立起 始条件而启动数据传输；起始条件要求SDA发生高低转 换，同时SCL保持高电平。这表示随后将出现地址/数据流。 总线上的所有器件都对起始条件做出响应，并以MSB优先 方式从主机获取接下来的8个位(7位地址加R/W位)。主机 向总线上的所有从机发送7位器件地址和R/W位。在第9个 时钟脉冲期间，具有匹配地址的器件通过将数据线(SDA) 拉低来做出响应。此第9位称为应答位。此时，所有其它 器件从总线退出，返回空闲状态。 2 数据传输过程中的任何阶段都可以检测停止和起始条件。 如果这些条件的置位打破了正常的读写操作顺序， ADAU1979将立即跳到空闲状态。 图33和图34使用了以下缩写： ACK = 应答 No ACK = 不应答。 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 SCL 1 0 0 0 SECOND BYTE (REGISTER ADDRESS) 1 THIRD BYTE (DATA) R/W ACK ADAU1979 START STOP ACK ADAU1979 图33. I 2C写入ADAU1979(单字节) 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 SCL FIRST BYTE (DEVICE ADDRESS) ADDR1 ADDR0 SDA 1 0 0 0 SECOND BYTE (REGISTER ADDRESS) 1 R/W ACK ADAU1979 START 19 20 21 22 23 24 25 26 27 28 ACK ADAU1979 29 30 31 32 33 34 35 36 37 38 SCL THIRD BYTE (DEVICE ADDRESS) SDA ADDR1 ADDR0 1 0 0 0 DATA BYTE FROM ADAU1979 1 R/W NO ACK ACK ADAU1979 REPEAT START 图34. I C读取ADAU1979(单字节) 2 Rev. 0 | Page 22 of 44 STOP 11408-036 ADDR1 ADDR0 11408-035 FIRST BYTE (DEVICE ADDRESS) SDA ADAU1979 I2C读和写操作 R/W位设置为1(表示读操作)的芯片地址字节。这将导致 ADAU1979 SDA反向，并开始向主机回传数据。然后，主 机在每第9个脉冲做出响应，向ADAU1979发送应答脉冲。 图35给出了单字I C写操作的格式。在每第9个时钟脉冲， ADAU1979都会通过拉低SDA来发送应答。 2 图36给出了突发模式I2C写序列的格式。该图显示了一个顺 次写入单字节寄存器的例子。ADAU1979在写完一个字节 后即递增其地址寄存器，因为请求的地址对应于1字节字 长的寄存器或存储器区域。 图38给出了突发模式I2C读序列的格式。该图显示了一个顺 次读取单字节寄存器的例子。ADAU1979使用8位寄存器地 址，因此每个字节后都会递增其地址寄存器。 图35至图38使用了以下缩写： S = 起始位 P = 停止位 AM = 主机应答 AS = 从机应答 注意第一个R/W位为0，表示写操作。这是因为仍然需要 写入地址，以便设置内部地址。在ADAU1979确认接收到 地址后，主机必须发送一个重复起始命令，然后再发送 S CHIP ADDRESS, R/W = 0 AS REGISTER ADDRESS 8 BITS AS DATA BYTE P 11408-037 图37给出了单字I C读操作的格式。 2 CHIP ADDRESS, R/W = 0 CHIP AS REGISTER ADDRESS ADDRESS, R/W = 0 8 BITS AS DATA AS BYTE 1 DATA AS DATA BYTE 2 BYTE 3 AS AS DATA BYTE 4 ... P S CHIP ADDRESS, R/W = 0 AS REGISTER ADDRESS 8 BITS AS S AS CHIP ADDRESS, R/W = 1 DATA BYTE 1 P AM ... 11408-039 图36. 突发模式I 2C写格式 图37. 单字I 2C读格式 S CHIP ADDRESS, R/W = 0 AS REGISTER ADDRESS 8 BITS AS S CHIP ADDRESS, R/W = 1 AS DATA BYTE 1 图38. 突发模式I 2C读格式 Rev. 0 | Page 23 of 44 AM DATA BYTE 2 P 11408-040 S 11408-038 图35. 单字I 2C写格式 ADAU1979 SPI模式 寄存器地址 ADAU1979默认采用I C模式。要调用SPI控制模式，应将 CLATCH拉低三次。这可以通过对SPI端口执行三个伪写操 作来实现(ADAU1979不会应答这些操作，参见图39)。从第 四个SPI写操作开始，器件可以读写数据。要使ADAU1979 离开SPI模式，必须通过周期供电启动全面复位过程。 2 SPI端 口 使 用 4线 接 口 ， 包 括 CLATCH、 CCLK、 CIN和 COUT信号，始终是一个从机端口。CLATCH信号在处理 开始时变为低电平，在处理结束时应变为高电平。CCLK 信号在低高转换时锁存COUT。COUT数据在CCLK下降沿 移出ADAU1979，并在CCLK上升沿输入一个接收器件，如 微控制器等。CIN信号承载串行输入数据，COUT信号承 载串行输出数据。在请求执行读操作之前，COUT信号处 于三态。这样就可以直接连接到其他SPI兼容外设的COUT 端口，以共享同一系统控制器端口。所有SPI处理都具有表 15所示的相同基本通用控制字格式。时序图见图3。所有 数据都以MSB优先方式写入。 芯片地址R/W SPI处理的第一个字节的LSB为R/W位。此位决定通信是读 操作(逻辑电平1)还是写操作(逻辑电平0)。表13显示了其 格式。 表13. SPI地址和R/W字节格式 位7 0 位6 0 位5 0 位4 0 位3 0 位2 0 位1 0 位0 R/W 8位地址字解码为一个寄存器的位置。此地址即为相应寄 存器的位置。 数据字节 数据字节数取决于所访问的寄存器。在突发模式SPI写入中， 初始寄存器地址之后是连续的数据序列，以供写入连续的 寄存器位置。 图40给出了对一个寄存器执行单字SPI写操作的示例时序 图。图41给出了单字SPI读操作的示例时序图。在字节3开 始时，COUT引脚从高阻态变为高电平。本例中，字节0至 字节1包含器件地址、R/W位以及要读取的寄存器地址。 后续字节承载器件的数据。 独立模式 ADAU1979也可以在独立模式下工作。不过，在独立模式 下，升压转换器、麦克风偏置和诊断模块均关断。要将器 件置于独立模式，应将SA_MODE引脚拉至IOVDD。这种 模式下，某些引脚的功能发生改变以提供更大的灵活性(更 多信息参见表14)。 表14. 独立模式下的引脚功能 引脚功能1 ADDR0 ADDR1 SDA SCL SDATAOUT2 1 设置 0 1 0 1 0 1 说明 I2S SAI格式 TDM模式，由SDATAOUT2引脚决定 主模式SAI 从模式SAI MCLK = 256 x fS，PLL开启 MCLK = 384 x fS，PLL开启 0 1 0 1 48 kHz采样速率 96 kHz采样速率 TDM4—LRCLK脉冲 TDM8—LRCLK脉冲 所列为引脚功能，而非引脚完整名称。更多信息参见表12。 表15. 通用控制字格式 字节0 器件地址[6:0]，R/W 1 字节1 寄存器地址[7:0] 字节2 数据[7:0] 持续到数据结束。 Rev. 0 | Page 24 of 44 组合31 数据[7:0] ADAU1979 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 15 16 17 18 19 20 21 22 23 24 25 27 CLATCH 11408-041 CCLK CIN 图39. SPI模式初始序列 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 CLATCH DEVICE ADDRESS (7 BITS) R/W REGISTER ADDRESS BYTE CIN 11408-042 CCLK DATA BYTE 图40. SPI写入ADAU1979的时序(单字写模式) 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 CCLK CLATCH REGISTER ADDRESS BYTE DATA BYTE R/W DATA BYTE FROM ADAU1979 COUT 11408-043 DEVICE ADDRESS (7 BITS) CIN 图41. SPI读取ADAU1979的时序(单字读模式) CLATCH CCLK DEVICE ADDRESS BYTE REGISTER ADDRESS BYTE DATA BYTE1 DATA BYTE2 DATA BYTE n – 1 DATA BYTE n DATA BYTE n – 1 DATA BYTE n 11408-044 CIN 图42. SPI写入ADAU1979(多字节) CLATCH CCLK CIN REGISTER ADDRESS BYTE COUT DATA BYTE1 DATA BYTE2 DATA BYTE3 图43. SPI读取ADAU1979(多字节) Rev. 0 | Page 25 of 44 11408-045 DEVICE ADDRESS BYTE ADAU1979 寄存器汇总 表16. REGMAP_ADAU1979寄存器汇总 寄存 名称 器 位 位7 0x00 0x01 0x02 0x03 0x04 0x05 0x06 0x07 0x08 0x09 0x0A 0x0B 0x0C 0x0D 0x0E 0x0F 0x10 0x11 0x12 0x13 0x14 0x15 0x16 0x17 0x18 0x19 0x1A [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] [7:0] S_RST PLL_LOCK M_POWER PLL_CONTROL RESERVED RESERVED BLOCK_POWER_SAI SAI_CTRL0 SAI_CTRL1 SAI_CMAP12 SAI_CMAP34 SAI_OVERTEMP POSTADC_GAIN1 POSTADC_GAIN2 POSTADC_GAIN3 POSTADC_GAIN4 MISC_CONTROL RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED ASDC_CLIP DC_HPF_CAL 位6 位5 位4 位3 RESERVED CLK_S RESERVED RESERVED RESERVED VREF_EN ADC_EN4 SAI DATA_WIDTH LR_MODE 位2 位1 位0 复位 0x00 PLL_MUTE RESERVED MCS 0x41 Reserved Reserved LR_POL BCLKEDGE LDO_EN ADC_EN3 ADC_EN2 ADC_EN1 0x3F SDATA_FMT FS 0x02 SDATA_SEL SLOT_WIDTH SAI_MSB BCLKRATE SAI_MS 0x00 CMAP_C2 CMAP_C1 0x10 CMAP_C4 CMAP_C3 0x32 SAI_DRV_C4 SAI_DRV_C3 SAI_DRV_C2 SAI_DRV_C1 DRV_HIZ RESERVED RESERVED OT 0xF0 PADC_GAIN1 0xA0 PADC_GAIN2 0xA0 PADC_GAIN3 0xA0 PADC_GAIN4 0xA0 SUM_MODE RESERVED MMUTE RESERVED DC_CAL 0x02 RESERVED RESERVED RESERVED RESERVED 0xFF RESERVED RESERVED RESERVED RESERVED RESERVED 0x0F RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED 0x00 RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED 0x00 RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED 0x00 RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED 0x00 RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED 0x20 RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED 0x00 RESERVED RESERVED RESERVED RESERVED 保留 RESERVED RESERVED RESERVED RESERVED RESERVED RESERVED 保留 RESERVED ADC_CLIP4 ADC_CLIP3 ADC_CLIP2 ADC_CLIP1 0x00 DC_SUB_C4 DC_SUB_C3 DC_SUB_C2 DC_SUB_C1 DC_HPF_C4 DC_HPF_C3 DC_HPF_C2 DC_HPF_C1 0x00 Rev. 0 | Page 26 of 44 PWUP RW RW RW Reserved Reserved RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW 保留 保留 RW RW ADAU1979 寄存器详解 主电源和软件复位寄存器 地址：0x00；复位：0x00；名称： M_POWER 电源管理控制寄存器用于使能升压调节器、麦克风偏置、PLL、带隙基准电压源、ADC和LDO调节器。 表17. M_POWER的位功能描述 位 7 位名称 S_RST 设置 0 1 [6:1] 0 RESERVED PWUP 0 1 说明 软件复位。软件复位将复位所有内部电路，并将所有控制寄存器置于默认状态。上 电或关断周期中无必要复位ADAU1979。 正常工作。 软件复位。 保留。 主机上电控制。主机上电控制使ADAU1979完全上电或完全关断。要使ADAU1979上 电，此位必须设为1。各模块可通过相应的电源控制寄存器关断。 完全关断。 主机上电。 Rev. 0 | Page 27 of 44 复位 0x0 0x00 0x0 访问类型 RW RW RW ADAU1979 PLL控制寄存器 地址：0x01；复位：0x41；名称： PLL_CONTROL 表18. PLL_CONTROL的位功能描述 位 7 位名称 PLL_LOCK 设置 0 1 6 PLL_MUTE 0 1 5 4 RESERVED CLK_S 0 1 3 [2:0] RESERVED MCS 001 010 011 100 000 101 110 111 说明 PLL锁定状态。PLL锁定状态位。置1时，PLL锁定。 PLL未锁定。 PLL已锁定。 PLL未锁定自动静音。设为1时，若PLL解除锁定，则ADC输出静音。 PLL未锁定时无自动静音。 PLL未锁定时自动静音。 保留。 PLL时钟源选择。选择PLL的输入时钟源。 MCLK用于PLL输入。 LRCLK用于PLL输入；仅支持32 kHz至192 kHz的采样速率。 保留。 主时钟选择。MCS位决定PLL的倍频系数。必须根据输入MCLK频率和采样速率设置。 256 x fS MCLK(32 kHz至48 kHz，其他采样速率参见PLL和时钟部分)。 384 x fS MCLK(32 kHz至48 kHz，其他采样速率参见PLL和时钟部分)。 512 x fS MCLK(32 kHz至48 kHz，其他采样速率参见PLL和时钟部分)。 768 x fS MCLK(32 kHz至48 kHz，其他采样速率参见PLL和时钟部分)。 128 x fS MCLK(32 kHz至48 kHz，其他采样速率参见PLL和时钟部分)。 保留。 保留。 保留。 Rev. 0 | Page 28 of 44 复位 0x0 访问类型 R 0x1 RW 0x0 0x0 RW RW 0x0 0x1 RW RW ADAU1979 模块电源控制和串行端口控制寄存器 地址：0x04；复位：0x3F；名称： BLOCK_POWER_SAI 表19. BLOCK_POWER_SAI的位功能描述 位 位名称 7 LR_POL 设置 0 1 6 BCLKEDGE 0 1 5 LDO_EN 0 1 4 VREF_EN 0 1 3 ADC_EN4 0 1 2 ADC_EN3 0 1 1 ADC_EN2 0 1 0 ADC_EN1 0 1 说明 复位 访问类型 设置LRCLK极性 LRCLK先低后高 LRCLK先高后低 设置数据改变的位时钟边沿 数据在下降沿改变 数据在上升沿改变 LDO调节器使能 LDO关断 LDO使能 基准电压源使能 基准电压源关断 基准电压源使能 ADC通道4使能 ADC通道关断 ADC通道使能 ADC通道3使能 ADC通道关断 ADC通道使能 ADC通道2使能 ADC通道关断 ADC通道使能 ADC通道1使能 ADC通道关断 ADC通道使能 0x0 RW 0x0 RW 0x1 RW 0x1 RW 0x1 RW 0x1 RW 0x1 RW 0x1 RW Rev. 0 | Page 29 of 44 ADAU1979 串行端口控制寄存器1 地址：0x05；复位：0x02；名称： SAI_CTRL0 表20. SAI_CTRL0的位功能描述 位 [7:6] 位名称 SDATA_FMT 设置 00 01 10 11 [5:3] SAI 000 001 010 011 100 [2:0] FS 000 001 010 011 100 说明 串行数据格式 I2S数据相对于LRCLK边沿延迟1 BCLK 左对齐 右对齐，24位数据 右对齐，16位数据 串行端口模式 立体声(I2S、LJ、RJ) TDM2 TDM4 TDM8 TDM16 采样速率 8 kHz至12 kHz 16 kHz至24 kHz 32 kHz至48 kHz 64 kHz至96 kHz 128 kHz至192 kHz Rev. 0 | Page 30 of 44 复位 0x0 访问类型 RW 0x0 RW 0x2 RW ADAU1979 串行端口控制寄存器2 地址：0x06；复位：0x00；名称： SAI_CTRL1 表21. SAI_CTRL1的位功能描述 位 7 位名称 SDATA_SEL 设置 0 1 [6:5] SLOT_WIDTH 00 01 10 11 4 DATA_WIDTH 0 1 3 LR_MODE 0 1 2 SAI_MSB 0 1 1 BCLKRATE 0 1 0 SAI_MS 0 1 说明 TDM4或更大模式下的SDATAOUTx引脚选择 SDATAOUT1用于输出 SDATAOUT2用于输出 TDM模式下每个间隔的BCLK数 每个TDM间隔32个BCLK 每个TDM间隔24个BCLK 每个TDM间隔16个BCLK 保留 输出数据位宽度 24位数据 16位数据 设置LRCLK模式 50%占空比时钟 脉冲—LRCLK为单BCLK周期宽脉冲 设置数据以MSB或LSB优先方式输入/输出 MSB优先数据 LSB优先数据 设置主模式下产生的每个数据通道的位时钟周期数 每通道32个BCLK 每通道16个BCLK 设置串行端口为主模式或从模式 LRCLK/BCLK从机 LRCLK/BCLK主机 Rev. 0 | Page 31 of 44 复位 0x0 访问类型 RW 0x0 RW 0x0 RW 0x0 RW 0x0 RW 0x0 RW 0x0 RW ADAU1979 输出串行端口通道1和通道2映射寄存器 地址：0x07；复位：0x10；名称： SAI_CMAP12 表22. SAI_CMAP12的位功能描述 位 [7:4] 位名称 CMAP_C2 设置 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 说明 ADC通道2输出映射。 通道的间隔1 通道的间隔2 通道的间隔3(立体声模式下的SDATAOUT2上) 通道的间隔4(立体声模式下的SDATAOUT2上) 通道的间隔5(仅TDM8+) 通道的间隔6(仅TDM8+) 通道的间隔7(仅TDM8+) 通道的间隔8(仅TDM8+) 通道的间隔9(仅TDM16) 通道的间隔10(仅TDM16) 通道的间隔11(仅TDM16) 通道的间隔12(仅TDM16) 通道的间隔13(仅TDM16) 通道的间隔14(仅TDM16) 通道的间隔15(仅TDM16) 通道的间隔16(仅TDM16) Rev. 0 | Page 32 of 44 复位 0x1 访问类型 RW ADAU1979 位 [3:0] 位名称 CMAP_C1 设置 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 说明 ADC通道1输出映射。如果将CMAP设置为一个对给定串行模式而言不 存在的间隔，则不会驱动该通道。例如，若CMAP设置为间隔9且串行 格式为I2S，则不会驱动该通道。如果将多个通道设置为同一间隔，则 仅驱动编号最低的通道，而不会驱动其他通道。 通道的间隔1 通道的间隔2 通道的间隔3(立体声模式下的SDATAOUT2上) 通道的间隔4(立体声模式下的SDATAOUT2上) 通道的间隔5(仅TDM8+) 通道的间隔6(仅TDM8+) 通道的间隔7(仅TDM8+) 通道的间隔8(仅TDM8+) 通道的间隔9(仅TDM16) 通道的间隔10(仅TDM16) 通道的间隔11(仅TDM16) 通道的间隔12(仅TDM16) 通道的间隔13(仅TDM16) 通道的间隔14(仅TDM16) 通道的间隔15(仅TDM16) 通道的间隔16(仅TDM16) Rev. 0 | Page 33 of 44 复位 0x0 访问类型 RW ADAU1979 输出串行端口通道3和通道4映射寄存器 地址：0x08；复位：0x32；名称： SAI_CMAP34 表23. SAI_CMAP34的位功能描述 位 [7:4] 位名称 CMAP_C4 设置 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 说明 ADC通道4输出映射 通道的间隔1 通道的间隔2 通道的间隔3(立体声模式下的SDATAOUT2上) 通道的间隔4(立体声模式下的SDATAOUT2上) 通道的间隔5(仅TDM8+) 通道的间隔6(仅TDM8+) 通道的间隔7(仅TDM8+) 通道的间隔8(仅TDM8+) 通道的间隔9(仅TDM16) 通道的间隔10(仅TDM16) 通道的间隔11(仅TDM16) 通道的间隔12(仅TDM16) 通道的间隔13(仅TDM16) 通道的间隔14(仅TDM16) 通道的间隔15(仅TDM16) 通道的间隔16(仅TDM16) Rev. 0 | Page 34 of 44 复位 0x3 访问类型 RW ADAU1979 位 [3:0] 位名称 CMAP_C3 设置 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 说明 ADC通道3输出映射 通道的间隔1 通道的间隔2 通道的间隔3(立体声模式下的SDATAOUT2上) 通道的间隔4(立体声模式下的SDATAOUT2上) 通道的间隔5(仅TDM8+) 通道的间隔6(仅TDM8+) 通道的间隔7(仅TDM8+) 通道的间隔8(仅TDM8+) 通道的间隔9(仅TDM16) 通道的间隔10(仅TDM16) 通道的间隔11(仅TDM16) 通道的间隔12(仅TDM16) 通道的间隔13(仅TDM16) 通道的间隔14(仅TDM16) 通道的间隔15(仅TDM16) 通道的间隔16(仅TDM16) 复位 0x2 访问类型 RW 复位 0x1 访问类型 RW 串行输出驱动控制和过温保护状态寄存器 地址：0x09；复位：0xF0；名称： SAI_OVERTEMP 表24. SAI_OVERTEMP的位功能描述 位 7 位名称 SAI_DRV_C4 设置 0 1 说明 通道4串行输出驱动使能。 通道不在串行输出端口上驱动。 通道在串行输出端口上驱动。 Slot determined by CMAP_C4. Rev. 0 | Page 35 of 44 ADAU1979 位 6 位名称 SAI_DRV_C3 设置 0 1 5 SAI_DRV_C2 0 1 4 SAI_DRV_C1 0 1 3 DRV_HIZ 0 1 [2:1] 0 保留 OT 0 1 说明 通道3串行输出驱动使能。 通道不在串行输出端口上驱动。 通道在串行输出端口上驱动。间隔由CMAP_C3决定。 通道2串行输出驱动使能。 通道不在串行输出端口上驱动。 通道在串行输出端口上驱动。间隔由CMAP_C2决定。 通道1串行输出驱动使能。 通道不在串行输出端口上驱动。 通道在串行输出端口上驱动。间隔由CMAP_C1决定。 选择是让不用的SAI通道处于三态还是积极驱动这些数据间隔。 不用的输出驱动到低电平。 不用的输出处于高阻态。 保留 过温状态 正常工作。 过温故障。 复位 0x1 访问类型 RW 0x1 RW 0x1 RW 0x0 RW 0x0 0x0 R R 后置ADC增益通道1控制寄存器 地址：0x0A；复位：0xA0；名称： POSTADC_GAIN1 表25. POSTADC_GAIN1的位功能描述 位 [7:0] 位名称 PADC_GAIN1 设置 00000000 00000001 00000010 ... 10011111 10100000 10100001 ... 11111110 11111111 说明 通道1后置ADC增益 增益：+60 dB 增益：+59.625 dB 增益：+59.25 dB ... 增益：+0.375 dB 增益：0 dB 增益：−0.375 dB ... 增益：−35.625 dB 静音 Rev. 0 | Page 36 of 44 复位 0xA0 访问类型 RW ADAU1979 后置ADC增益通道2控制寄存器 地址：0x0B；复位：0xA0；名称： POSTADC_GAIN2 表26. POSTADC_GAIN2的位功能描述 位 [7:0] 位名称 PADC_GAIN2 设置 00000000 00000001 00000010 ... 10011111 10100000 10100001 ... 11111110 11111111 说明 通道2后置ADC增益 增益：+60 dB 增益：+59.625 dB 增益：+59.25 dB ... 增益：+0.375 dB 增益：0 dB 增益：−0.375 dB ... 增益：−35.625 dB 静音 复位 0xA0 访问类型 RW 说明 通道3后置ADC增益 增益：+60 dB 增益：+59.625 dB 增益：+59.25 dB ... 增益：+0.375 dB 增益：0 dB 增益：−0.375 dB ... 增益：−35.625 dB 静音 复位 0xA0 访问类型 RW 后置ADC增益通道3控制寄存器 地址：0x0C；复位：0xA0；名称： POSTADC_GAIN3 表27. POSTADC_GAIN3的位功能描述 位 [7:0] 位名称 PADC_GAIN3 设置 00000000 00000001 00000010 ... 10011111 10100000 10100001 ... 11111110 11111111 Rev. 0 | Page 37 of 44 ADAU1979 后置ADC增益通道4控制寄存器 地址：0x0D；复位：0xA0；名称： POSTADC_GAIN4 表28. POSTADC_GAIN4的位功能描述 位 [7:0] 位名称 PADC_GAIN4 设置 00000000 00000001 00000010 ... 10011111 10100000 10100001 ... 11111110 11111111 说明 通道4后置ADC增益。 增益：+60 dB 增益：+59.625 dB 增益：+59.25 dB ... 增益：+0.375 dB 增益：0 dB 增益：−0.375 dB ... 增益：−35.625 dB 静音 高通滤波器和直流失调控制寄存器以及主静音寄存器 地址：0x0E；复位：0x02；名称： MISC_CONTROL Rev. 0 | Page 38 of 44 复位 0xA0 访问类型 RW ADAU1979 表29. MISC_CONTROL的位功能描述 位 [7:6] 位名称 SUM_MODE 设置 00 01 10 11 5 4 保留 MMUTE 0 1 [3:1] 0 保留 DC_CAL 0 1 说明 实现较高SNR的通道求和模式控制 4通道正常工作 2通道求和工作(参见“ADC求和模式”部分) 1通道求和工作(参见“ADC求和模式”部分) 保留 保留 主静音 正常工作 所有通道静音 保留 直流校准使能 正常工作 执行直流校准 复位 0x0 访问类型 RW 0x0 0x0 RW RW 0x0 0x0 RW RW ADC削波状态寄存器 地址：0x19；复位：0x00；名称： ASDC_CLIP 表30. ASDC_CLIP的位功能描述 位 [7:4] 3 位名称 保留 ADC_CLIP4 设置 0 1 2 ADC_CLIP3 0 1 1 ADC_CLIP2 0 1 0 ADC_CLIP1 0 1 说明 保留 ADC通道4削波状态 正常工作 ADC通道削波 ADC通道3削波状态 正常工作 ADC通道削波 ADC通道2削波状态 正常工作 ADC通道削波 ADC通道1削波状态 正常工作 ADC通道削波 Rev. 0 | Page 39 of 44 复位 0x0 0x0 访问类型 RW R 0x0 R 0x0 R 0x0 R ADAU1979 数字直流高通滤波器和校准寄存器 地址：0x1A；复位：0x00；名称： DC_HPF_CAL 表31. DC_HPF_CAL的位功能描述 位 7 位名称 DC_SUB_C4 设置 0 1 6 DC_SUB_C3 0 1 5 DC_SUB_C2 0 1 4 DC_SUB_C1 0 1 3 DC_HPF_C4 0 1 2 DC_HPF_C3 0 1 1 DC_HPF_C2 0 1 0 DC_HPF_C1 0 1 说明 扣除通道4校准产生的直流值 无直流扣除 扣除直流校准产生的直流值 扣除通道3校准产生的直流值 无直流扣除 扣除直流校准产生的直流值 扣除通道2校准产生的直流值 无直流扣除 扣除直流校准产生的直流值 扣除通道1校准产生的直流值 无直流扣除 扣除直流校准产生的直流值 通道4直流高通滤波器使能 HPF关闭 HPF开启 通道3直流高通滤波器使能 HPF关闭 HPF开启 通道2直流高通滤波器使能 HPF关闭 HPF开启 通道1直流高通滤波器使能 HPF关闭 HPF开启 Rev. 0 | Page 40 of 44 复位 0x0 访问类型 RW 0x0 RW 0x0 RW 0x0 RW 0x0 RW 0x0 RW 0x0 RW 0x0 RW ADAU1979 典型应用电路 图44. 典型应用电路，四路输入、I 2C和I 2S模式 Rev. 0 | Page 41 of 44 ADAU1979 外形尺寸 0.30 0.25 0.18 31 40 30 0.50 BSC 1 TOP VIEW 0.80 0.75 0.70 10 11 20 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 4.05 3.90 SQ 3.75 EXPOSED PAD 21 0.45 0.40 0.35 PIN 1 INDICATOR BOTTOM VIEW 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-WJJD. 05-06-2011-A PIN 1 INDICATOR 6.10 6.00 SQ 5.90 图45. 40引脚引线框芯片级封装[LFCSP_WQ] 6 mm x 6 mm超薄体 (CP-40-14) 图示尺寸单位：mm 订购指南 型号1, 2 ADAU1979WBCPZ ADAU1979WBCPZ-RL EVAL-ADAU1979Z 1 2 温度范围 –40°C至+105°C –40°C至+105°C 封装描述 40引脚 LFCSP_WQ 40引脚LFCSP，13"卷带和卷盘 评估板 封装选项 CP-40-14 CP-40-14 Z = 符合RoHS标准的器件。 W = 通过汽车应用认证。 汽车应用产品 ADAU1979 WBCPZ生产工艺受到严格控制，以满足汽车应用的质量和可靠性要求。请注意，车用型号的技术规格可能不同于商 用型号；因此，设计人员应仔细阅读本数据手册的技术规格部分。只有显示为汽车应用级的产品才能用于汽车应用。欲了解 特定产品的订购信息并获得这些型号的汽车可靠性报告，请联系当地ADI客户代表。 Rev. 0 | Page 42 of 44 ADAU1979 注释 Rev. 0 | Page 43 of 44 ADAU1979 注释 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D11408sc-0-11/13(0) Rev. 0 | Page 44 of 44