ADE7880ACPZ

集成谐波监控的多相 多功能电能计量IC ADE7880 产品特性 概述 高精度；支持IEC 62053-21、IEC 62053-22、IEC 62053-23、 ADE7880 1是一款高精度、三相电能计量IC，采用串行接 EN 50470-1、EN 50470-3、ANSI C12.20和IEEE1459标准 口，并提供三路灵活的脉冲输出。该器件内置多个二阶 支持IEC 61000-4-7 I类和II类精度规格 Σ-Δ型模数转换器(ADC)、数字积分器、基准电压源电路 兼容三相三线或三相四线(三角形或Y形)及其它三相配置 及所有必需的信号处理电路，实现总(基波和谐波)有功/视 测量所有相位上2.8 kHz通带范围内所有谐波的rms/有功/ 无 功/视在功率、功率因数、THD和谐波失真 测量零线电流上2.8 kHz通带范围内所有谐波的rms和谐波失 真 T A = 25°C时，在2000:1的动态范围内谐波电流和电压有效 值、谐波有功和无功功率的误差小于1% 测量各相及整个系统的总(基波和谐波)有功/视在功率和 基波有功/无功功率 TA = 25°C时，在1000:1的动态范围内有功和基波无功功率 误差小于0.1%；TA = 25°C时，在5000:1的动态范围内有 功和基波无功功率误差小于0.2% TA = 25°C时，在1000:1的动态范围内电压和电流有效值误 差小于0.1% 支持电池电源输入，可在全失压的情况下工作 宽电源电压范围：2.4 V至3.7 V 基准电压源：1.2 V(典型漂移量为10 ppm/°C)且具有外部 过驱功能 40引脚架构芯片级(LFCSP)无铅封装，与ADE7854、 ADE7858、ADE7868和ADE7878引脚兼容 在功率测量和有效值计算，以及基波有功/无功功率测 量。此外，ADE7880可以计算相位和零线电流以及相位电 压上的谐波均方根、有功/无功/视在功率，以及所有相位 的各谐波上功率因数和谐波失真。同时可针对所有电流和 电压计算总谐波失真(THD)。一个固定功能数字信号处理 器(DSP)负责实现这种信号处理。DSP程序存储在内部 ROM存储器中。 ADE7880适合测量各种三线、四线的三相配置有功、无功 和视在功率，例如Y形或三角形等。各相均具有系统校准 功能，即均方根失调校正、相位校准和增益校准。CF1、 CF2和CF3逻辑输出可提供许多功率信息：总有功/视在功 率、电流有效值的和值或基波有功/无功功率。 ADE7880具有波形采样寄存器，允许访问所有ADC输出。 这些器件还提供电能质量监测，如瞬时低压或高压检测、 瞬时高电流变化、线电压周期测量以及相电压与电流之间 的角度等。ADE7880可以利用SPI和I2C两个串行接口进行 通信。专用高速数据采集(HSDC)端口可以与I 2 C配合使 应用 用，以访问ADC输出和实时功率信息。该器件还有两个中 电能计量系统 断请求引脚ADE7880和IRQ0，用来指示一个使能的中断事 电力质量监控 件已经发生。当ADE7880遭遇盗窃篡改时，三种专门设计 太阳能逆变器 的低功耗模式可确保电能累计的连续性。ADE7880提供40 过程监控 引脚LFCSP无铅封装，与ADE7854、ADE7858、ADE7868 防护器件 和ADE7878器件引脚兼容。 1 专利正在申请中。 Rev. A Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2011–2012 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 ADE7880 目录 特性.................................................................................................... 1 更换相电压数据路径.............................................................. 30 应用.................................................................................................... 1 电能质量测量 ........................................................................... 31 概述.................................................................................................... 1 相位补偿.................................................................................... 36 修订历史 ........................................................................................... 2 参考电路.................................................................................... 38 功能框图 ........................................................................................... 3 数字信号处理器....................................................................... 38 规格.................................................................................................... 4 有效值测量 ............................................................................... 39 时序特性...................................................................................... 7 有功功率计算 ........................................................................... 43 绝对最大额定值............................................................................ 10 基波无功功率计算 .................................................................. 49 热阻 ............................................................................................ 10 视在功率计算 ........................................................................... 53 ESD警告..................................................................................... 10 功率系数计算 ........................................................................... 55 引脚配置和功能描述 ................................................................... 11 谐波计算.................................................................................... 56 典型工作特性 ................................................................................ 13 波形采样模式 ........................................................................... 64 测试电路 ......................................................................................... 18 电能频率转换 ........................................................................... 64 术语.................................................................................................. 19 无负载条件 ............................................................................... 69 电源管理 ......................................................................................... 20 校验和寄存器 ........................................................................... 71 PSM0—正常功耗模式（所有器件） .................................. 20 中断 ............................................................................................ 72 PSM1—降耗模式 ..................................................................... 20 串行接口.................................................................................... 73 PSM2—低功耗模式................................................................. 20 将ADE7880快速设置为电表 ................................................. 80 PSM3—休眠模式（所有器件）........................................... 21 ADE7880评估板 ....................................................................... 80 上电程序.................................................................................... 23 芯片版本.................................................................................... 80 硬件复位.................................................................................... 24 硅片异常 ......................................................................................... 81 软件复位功能 ........................................................................... 24 ADE7880功能问题................................................................... 81 工作原理 ......................................................................................... 25 功能问题.................................................................................... 81 模拟输入.................................................................................... 25 第1部分. ADE7880功能问题 ................................................. 82 模数转换.................................................................................... 25 寄存器列表..................................................................................... 83 电流通道ADC ......................................................................... 26 外形尺寸 ....................................................................................... 103 di/dt电流传感器和数字积分器 ............................................ 28 订购指南.................................................................................. 103 电压通道ADC .......................................................................... 29 修订历史 2012年3月—修订版0至修订版A 更改图95 ......................................................................................... 69 删除涉及+ N（加噪声）的内容，将VTHDN更改为VTHD， 更改无负载条件部分 ................................................................... 69 将ITHDN更改为ITHD ............................................................通篇 更改公式53..................................................................................... 71 更改表1中的无功电能管理参数 ................................................. 4 更改图100 ....................................................................................... 74 更改图6 ........................................................................................... 11 更改图101和图102........................................................................ 75 更改表7 ............................................................................................. 2 更改SPI兼容接口部分 ................................................................. 76 更改相位补偿部分 ....................................................................... 36 修改HSDC接口部分..................................................................... 78 更改公式13..................................................................................... 39 更改图109和图110........................................................................ 80 更改公式33..................................................................................... 49 更改硅片异常部分 ....................................................................... 81 更改基波无功电能计算部分 ... 51 更改表48 ......................................................................................... 99 更改图80 ......................................................................................... 55 更改表52 ....................................................................................... 101 更改图85 ......................................................................................... 62 2011年10月—修订版0：初始版 更改电能寄存器和各种累计模式的CF输出部分.................. 67 Rev. A | Page 2 of 104 ADE7880 功能框图 RESET REFIN/OUT VDD AGND AVDD DVDD DGND 4 17 26 25 24 5 6 AIRMSOS LDO LDO 27 ADE7880 APGAIN X2 CLKIN 27 CLKOUT 28 AIRMS LPF 1.2V REF AIGAIN HPFEN OF CONFIG3 DIGITAL INTEGRATOR X2 HPF IAN 8 APHCAL AVGAIN AVRMSOS HPFEN OF CONFIG3 CF2DEN ADC HPF COMPUTATIONAL BLOCK FOR FUNDAMENTAL ACTIVE AND REACTIVE POWER IBP 9 ADC IBN 12 VBP 22 PGA3 ADC TOTAL/FUNDAMENTAL ACTIVE ENERGIES FUNDAMENTAL REACTIVE ENERGY APPARENT ENERGY VOLTAGE CURRENT RMS HARMONIC INFORMATION CALCULATION FOR PHASE B (SEE PHASE A FOR DETAILED DATA PATH) ADC PGA1 VCP 19 PGA3 ADC APGAIN AFWATTOS APGAIN AFVAROS PHASE A, PHASE B, AND PHASE C DATA TOTAL/FUNDAMENTAL ACTIVE ENERGIES FUNDAMENTAL REACTIVE ENERGY APPARENT ENERGY VOLTAGE/CURRENT RMS HARMONIC INFORMATION CALCULATION FOR PHASE C (SEE PHASE A FOR DETAILED DATA PATH) : DFC 32 IRQ1 36 SCLK/SCL 38 MOSI/SDA COMPUTATIONAL BLOCK FOR HARMONIC INFORMATION ON NEUTRAL CURRENT HSDC DIGITAL INTEGRATOR PGA2 ADC HPF 37 MISO/HSD 39 SS/HSA NIRMSOS INP 15 INN 16 35 CF3/HSCLK 29 IRQ0 I2C HPFEN OF CONFIG3 : SPI/I2C VN 18 NIGAIN 34 CF2/HREADY CF3DEN DFC COMPUTATIONAL BLOCK FOR HARMONIC INFORMATION ON PHASE A CURRENT AND VOLTAGE ICP 13 ICN 14 33 CF1 AWATTOS LPF PGA1 : DFC APGAIN VAP 23 PGA3 PM1 CF1DEN 27 ADC PGA1 PM0 3 AVRMS LPF IAP 7 2 X2 NIRMS LPF 图1. ADE7880功能框图 Rev. A | Page 3 of 104 DIGITAL SIGNAL PROCESSOR 10193-001 POR ADE7880 技术规格 VDD = 3.3 V ± 10%，AGND = DGND = 0 V，片内基准电压源，CLKIN = 16.384 MHz，TMIN至TMAX = −40°C至+85°C。 表1. 参数1, 2 有功电能测量 有功功率测量误差 (每个相位) 总有功功率 基波有功功率 最小值 典型值 单位 测试条件/注释 0.1 % 0.2 % 0.1 % 0.2 % 0.1 % 0.2 % 0.1 % 0.2 % 在1000:1的动态范围内，PGA = 1、 2或4；积分器关闭，pf = 1，仅增 益补偿 在5000:1的动态范围内，PGA = 1、 2或4；积分器关闭，pf = 1 在500:1的动态范围内，PGA = 8或 16；积分器开启，pf = 1，仅增益 补偿 在2000:1的动态范围内，PGA = 8或 16；积分器开启，pf = 1 在1000:1的动态范围内，PGA = 1、 2或4；积分器关闭，pf = 1，仅增 益补偿 在5000:1的动态范围内，PGA = 1、 2或4；积分器关闭，pf = 1 在500:1的动态范围内，PGA = 8或 16；积分器开启，pf = 1，仅增益 补偿 在2000:1的动态范围内，PGA = 8或 16；积分器开启，pf = 1 线路频率 = 45 Hz至65 Hz，HPF开启 相位超前37° 相位滞后60° VDD = 3.3 V + 120 mV rms/120 Hz， IPx = VPx = ±100 mV rms 通道间的相位误差 功率因数 (PF) = 0.8容性 PF = 0.5感性 交流电源抑制 输出频率变化 直流电源抑制 输出频率变化 总有功功率测量 带宽(−3 dB) 无功电能测量 无功功率测量误差 (每个相位) 通道间的相位误差 ±0.05 ±0.05 度 度 0.01 % 0.01 3.3 % kHz 0.1 % 0.2 % 0.1 % 0.2 % VDD = 3.3 V ± 330 mV dc 通道间的相位误差 PF = 0.8容性 PF = 0.5感性 交流电源抑制 输出频率变化 直流电源抑制 最大值 ±0.05 ±0.05 0.01 度 度 在1000:1的动态范围内，PGA = 1、 2或4；积分器关闭，pf = 0，仅增 益补偿 在5000:1的动态范围内，PGA = 1、 2或4；积分器关闭，pf = 0 在500:1的动态范围内，PGA = 8或 16；积分器开启，pf = 0，仅增益 补偿 在2000:1的动态范围内，PGA = 8或 16；积分器开启，pf = 0 线路频率 = 45 Hz至65 Hz，HPF开启 相位超前37° 相位滞后60° VDD = 3.3 V + 120 mV rms/120 Hz, IPx = VPx = ± 100 mV rms % VDD = 3.3 V ± 330 mV dc Rev. A | Page 4 of 104 ADE7880 参数1, 2 输出频率变化 基波无功功率 测量带宽(−3 dB) 有效值测量 电流有效值和电压有效值测量 带宽(−3 dB) 电流有效值和电压有效值测量误差 (PSM0模式) 平均绝对值(MAV) 测量 电流平均绝对值测量带宽 (PSM1模式) 电流平均绝对值测量误差(PSM1模式) 谐波测量 −3 dB带宽 无衰减通带 基波线路频率fL 最小值 典型值 0.01 3.3 最大值 单位 % kHz 3.3 kHz 0.1 % 260 Hz 0.5 % 3.3 2.8 kHz kHz Hz 45 66 测试条件/注释 在1000:1的动态范围内，PGA = 1 在100:1的动态范围内，PGA = 1、 2、4或8 标称电压必须具有大于100 mV峰值 (ADC电压下)的幅度 最大谐波数3 63 绝对最大谐 波数 谐波有效值测量误差 谐波有功/无功功率 测量误差 1 % 对于通带内的频率谐波，1000:1动 态范围内的瞬时读取精度；最初750 ms建立时间后；PGA = 1 对于通带内的频率谐波，2000:1动 态范围内的精度；128 ms更新速率 下的10次读数平均值，最初750 ms 建立时间后；PGA = 1 1 % 对于通带内的频率谐波，1000:1动 态范围内的瞬时读取精度；最初750 ms建立时间后；PGA = 1 对于通带内的频率谐波，2000:1动 态范围内的精度；128 ms更新速率 下的5次读数平均值，最初750 ms建 立时间后；PGA = 1 mV 峰值 以下引脚之间的差分输入：IAP和 IAN、IBP和IBN、ICP和ICN；以下引 脚之间的单端输入：VAP和VN、VBP 和VN、VCP和VN 模拟输入 最大信号电平 输入阻抗(直流) IAP、IAN、IBP、IBN、ICP、ICN、 VAP、VBP和VCP引脚 VN引脚 ADC失调误差 增益误差 ±500 490 kΩ 170 −35 kΩ mV −2 % Rev. A | Page 5 of 104 PGA = 1，未校准误差；参见术语部 分。量程与其他PGA增益成反比。 1.2 V外部基准电压 ADE7880 参数1, 2 波形采样 最小值 典型值 最大值 单位 电流和电压通道 信噪比(SNR) 信纳比 (SINAD) −3 dB带宽 相位时间间隔 测量误差 CF1、CF2、CF3脉冲输出 最大输出频率 占空比 低电平有效脉冲宽度 抖动 基准输入 REFIN/OUT输入电压范围 72 72 dB dB 3.3 kHz 0.3 度 线路频率 = 45 Hz至65 Hz，HPF开启 68.818 50 kHz % (1 + 1/CFDEN) × 50 80 0.04 % WTHR = VARTHR = VATHR = 3 如果CF1、CF2或CF3频率大于6.25 Hz， 且CFDEN为偶数并大于1 如果CF1、CF2或CF3频率大于6.25 Hz， 且CFDEN为奇数并大于1 如果CF1、CF2或CF3频率小于6.25 Hz CF1、CF2或CF3频率等于1 Hz，且标称 相电流大于满量程的10%时 1.1 输入电容 片内基准电压源 PSM0和PSM1模式 基准电压误差 输出阻抗 温度系数 CLKIN 输入时钟频率 晶振等效串联电阻 CLKIN负载电容4 CLKOUT负载电容4 逻辑输入—MOSI/SDA、SCLK/SCL、SS、 RESET、PM0和PM1 输入高电压VINH 输入电流IIN 输入低电压VINL 输入电流IIN 输入电容CIN 逻辑输出—IRQ0、IRQ1和 MISO/HSD 输出高电压VOH ISOURCE 输出低电压VOL ISINK CF1, CF2, CF3/HSCLK 输出高电压VOH ISOURCE 输出低电压VOL ISINK 测试条件/注释 采样CLKIN/2048、16.384 MHz/ 2048 = 8 kSPS 参见波形采样 模式部分 PGA = 1 PGA = 1 ms % 1.3 V 10 pF 最小值 = 1.2 V − 8%； 最大值 = 1.2 V + 8% TA = 25°C时，REFIN/OUT引脚上标称 值为1.21 V ±2 10 50 mV kΩ ppm/°C 16.384 16.55 200 40 40 MHz Ω pF pF 82 0.8 −7.3 10 V nA V µA pF 1 所有规格CLKIN均为16.384 MHz 16.22 30 20 20 2.4 VDD = 3.3 V ± 10% Input = VDD = 3.3 V VDD = 3.3 V ± 10% Input = 0, VDD = 3.3 V VDD = 3.3 V ± 10% 3.0 800 0.4 2 V µA V mA 500 0.4 2 V µA V mA 2.4 Rev. A | Page 6 of 104 VDD = 3.3 V ± 10% VDD = 3.3 V ± 10% VDD = 3.3 V ± 10% VDD = 3.3 V ± 10% ADE7880 参数1, 2 电源 PSM0模式 VDD引脚 IDD PSM1和PSM2模式 VDD引脚 IDD PSM1模式 PSM2模式 PSM3模式 VDD引脚 PSM3模式下的IDD 1 2 3 4 最小值 最大值 单位 测试条件/注释 额定性能 3.63 V 最小值 = 3.3 V − 10%； 最大值 = 3.3 V + 10% 28 mA 3.7 V 5.3 0.2 5.8 0.27 mA mA V 1.8 3.7 6 典型值 2.97 25 2.4 额定性能 2.4 参见典型工作特性部分。 有关参数定义，请参见术语部分。 表示除法整数。 CLKIN/CLKOUT负载电容指贴装在ADE7880 CLKIN和CLKOUT引脚与AGND之间的电容。电容应根据晶振制造商的数据手册规格选择，不得超过表中列出的最大值。 时序特性 VDD = 3.3 V ± 10%，AGND = DGND = 0 V，片内基准电压源，CLKIN = 16.384 MHz，TMIN至TMAX = −40°C至+85°C。请注意，仅 时序表和图中的相关功能会引用双功能引脚名称(有关完整的引脚名称和描述，请参见引脚配置和功能描述部分)。 表2. I2C兼容接口时序参数 参数 SCL时钟频率 保持时间(重复)起始条件 SCL时钟低电平周期 SCL时钟高电平周期 重复起始条件的建立时间 数据保持时间 数据建立时间 SDA和SCL信号的上升时间 SDA和SCL信号的下降时间 停止条件的建立时间 停止条件和起始条件之间的总线空闲时间 尖峰抑制脉冲宽度 1 符号 fSCL tHD;STA tLOW tHIGH tSU;STA tHD;DAT tSU;DAT tR tF tSU;STO tBUF tSP N/A表示不适用。 Rev. A | Page 7 of 104 标准模式 最小值 最大值 0 100 4.0 4.7 4.0 4.7 0 3.45 250 1000 300 4.0 4.7 N/A 1 快速模式 最小值 最大值 0 400 0.6 1.3 0.6 0.6 0 0.9 100 20 300 20 300 0.6 1.3 50 单位 kHz µs µs µs µs ns ns ns µs µs ns ADE7880 SDA tSU;DAT tF tF tLOW tHD;STA tSP tBUF tF tF SCLK tHD;DAT tSU;STO tSU;STA tHIGH START CONDITION REPEATED START CONDITION 10193-002 tHD;STA STOP START CONDITION CONDITION 图2. I 2C兼容接口时序 表3. SPI接口时序参数 参数 SS 至SCLK边沿 SCLK周期 SCLK低电平脉冲宽度 SCLK高电平脉冲宽度 SCLK边沿之后数据输出有效时间 SCLK边沿之前数据输入建立时间 SCLK边沿之后数据输入保持时间 数据输出下降时间 数据输出上升时间 SCLK上升时间 SCLK下降时间 SS上升沿之后MISO禁用时间 SS 在SCLK沿后变高 最小值 50 0.4 175 175 tSL tSH tDAV tDSU tDHD tDF tDR tSR tSF tDIS tSFS 最大值 100 100 5 20 20 20 20 200 0 通过设计保证。 SS tSS tSFS SCLK tSL tSH tDAV tSF tSR tDIS MSB MISO INTERMEDIATE BITS tDF LSB tDR INTERMEDIATE BITS MSB IN MOSI LSB IN tDSU tDHD 图3.SPI接口时序 Rev. A | Page 8 of 104 单位 ns 4000 1 10193-003 1 符号 tSS ns ns ns ns ns ns ns ns ns ns ns ADE7880 表4. HSDC接口时序参数 参数 HSA至HSCLK边沿 HSCLK周期 HSCLK低电平脉宽 HSCLK高电平脉宽 HSCLK边沿之后数据输出有效时间 数据输出下降时间 数据输出上升时间 HSCLK上升时间 HSCLK下降时间 HAS上升沿之后HSD禁用时间 HSCLK边沿之后HSA高电平时间 符号 tSS 最小值 0 125 50 50 tSL tSH tDAV tDF tDR tSR tSF tDIS tSFS 最大值 40 20 20 10 10 5 0 HSA tSS tSFS HSCLK tSL tSF tSR tDIS MSB INTERMEDIATE BITS LSB tDF tDR 图4. HSDC接口时序 2mA TO OUTPUT PIN IOL 1.6V CL 50pF 800µA IOH 图 5. 时序规格的负载电路 Rev. A | Page 9 of 104 10193-004 HSD tSH 10193-005 tDAV 单位 ns ns ns ns ns ns ns ns ns ns ns ADE7880 绝对最大额定值 除非另有说明，TA = 25°C。 注意，超出上述绝对最大额定值可能会导致器件永久性损 表5. 坏。这只是额定最值，不表示在这些条件下或者在任何其 1 参数 VDD至AGND VDD至DGND 模拟输入电压至AGND、IAP、IAN、 IBP、IBN、ICP、ICN、VAP、VBP、 VCP、VN 模拟输入电压至INP和INN 基准输入电压至AGND 数字输入电压至DGND 数字输出电压至DGND 工作温度 工业范围 存储温度范围 结温 引脚温度(焊接，10秒) 1 额定值 −0.3 V至+3.7 V −0.3 V至+3.7 V -2 V至+2 V 它超出本技术规范操作章节中所列规格的条件下，器件能 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。 热阻 -2 V至+2 V -0.3 V至VDD + 0.3 V -0.3 V至VDD + 0.3 V -0.3 V至VDD + 0.3 V -40℃至+85℃ -65℃至+150℃ 150°C 300°C θJA额定值等于29.3°C/W；θJC额定值等于1.8°C/W。 表6. 热阻 封装类型 40引脚LFCSP θJA 29.3 θJC 1.8 单位 °C/W ESD警告 ESD(静电放电)敏感器件。 有关焊接RoHS兼容器件的温度曲线，ADI公司建议回流焊温度曲线应符合 JEDEC J-STD 20标准。欲了解最新版本，请参阅JEDEC网站。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 Rev. A | Page 10 of 104 ADE7880 40 39 38 37 36 35 34 33 32 31 NC SS/HSA MOSI/SDA MISO/HSD SCLK/SCL CF3/HSCLK CF2/HREADY CF1 IRQ1 NC 引脚配置和功能描述 1 2 3 4 5 6 7 8 9 10 ADE7880 TOP VIEW (Not to Scale) 30 29 28 27 26 25 24 23 22 21 NC IRQ0 CLKOUT CLKIN VDD AGND AVDD VAP VBP NC NOTES 1. NC = NO CONNECT. 2. CREATE A SIMILAR PAD ON THE PCB UNDER THE EXPOSED PAD. SOLDER THE EXPOSED PAD TO THE PAD ON THE PCB TO CONFER MECHANICAL STRENGTH TO THE PACKAGE. DO NOT CONNECT THE PADS TO AGND OR DGND. 10193-006 NC IBN ICP ICN INP INN REFIN/OUT VN VCP NC 11 12 13 14 15 16 17 18 19 20 NC PM0 PM1 RESET DVDD DGND IAP IAN IBP NC 图6. 引脚配置 表7. 引脚功能描述 引脚编号 1, 10, 11, 20, 21, 30, 31, 40 2 引脚名称 NC 描述 不连接。请勿连接到这些引脚。这些引脚不在内部互连。 PM0 功耗模式引脚0。此引脚与PM1配合来定义ADE7880的功耗模式，如表8所述。 3 4 PM1 RESET 功耗模式引脚1。此引脚与PM0配合来定义ADE7880的功耗模式，如表8所述。 复位输入，低电平有效。在PSM0模式下，此引脚应至少保持低电平10 μs， 以触发硬件复位。 5 DVDD 通过此引脚可以访问片内2.5 V数字LDO。不要将任何外部有源电路连接至此引脚。 通过将一个4.7 μF电容和一个220 nF陶瓷电容并联对此引脚去耦。 6 7, 8 DGND IAP, IAN 接地基准。此引脚为所有数字电路提供接地基准。 电流通道A的模拟输入。此通道与电流传感器配合使用，在本数据手册中称为 “电流通道A”。这些输入都是全差分电压输入，最大差分电平为±0.5 V。此通道 还具有一个内部PGA，与通道B和通道C上的相同。 9, 12 IBP, IBN 电流通道B的模拟输入。此通道与电流传感器配合使用，在本数据手册中称为 “电流通道B”。这些输入都是全差分电压输入，最大差分电平为±0.5 V。此通道 还具有一个内部PGA，与通道C和通道A上的相同。 13, 14 ICP, ICN 电流通道C的模拟输入。此通道与电流传感器配合使用，在本数据手册中称为 “电流通道C”。这些输入都是全差分电压输入，最大差分电平为±0.5 V。此通道 还具有一个内部PGA，与通道A和通道B上的相同。 15, 16 INP, INN 零线电流通道N的模拟输入。此通道与电流传感器配合使用，在本数据手册中 称为“电流通道N”。这些输入都是全差分电压输入，最大差分电平为±0.5 V。此 通道还具有一个内部PGA，与通道A、B和C上的相同。 17 REFIN/OUT 通过该引脚可以使用片内基准电压。片内基准电压的标称值为1.2 V。也可以在 此引脚上连接1.2 V ± 8%的外部基准电压源。这两种情况下，都要通过将一个 4.7 μF电容和一个100 nF陶瓷电容并联来对此引脚去耦。复位后，使能片内基准 电压源。 Rev. A | Page 11 of 104 ADE7880 引脚编号 18, 19, 22, 23 引脚名称 VN, VCP, VBP, VAP 描述 电压通道的模拟输入。此通道与电压传感器配合使用，在本数据手册中称为电压通道。 这些输入都是单端电压输入，对于指定操作，最大信号电平为相对于VN的±0.5 V。此 通道还具有一个内部PGA。 24 AVDD 通过此引脚可以访问片内2.5 V模拟低压差调节器(LDO)。不要将外部有源电路连接至此 引脚。通过将一个4.7 μF电容和一个220 nF陶瓷电容并联对此引脚去耦。 25 AGND 26 VDD 接地基准。此引脚为所有模拟电路提供接地基准。将此引脚连接到系统中的模拟接地 层或最安静的接地基准。为抗混叠滤波器、电流传感器和电压传感器等所有模拟电路 使用此安静的基地基准。 电源电压。此引脚提供电源电压。在PSM0(正常功耗模式)下，应将电源电压维持在 3.3 V ± 10%，以保证正常工作。在PSM1(降耗模式)、PSM2(低功耗模式)和PSM3 (休眠模式)下，当ADE7880采用电池供电时，应将电源电压维持在2.4 V到3.7 V范围内。 通过将一个10 μF电容和一个100 nF陶瓷电容并联将此引脚去耦至DGND。 27 CLKIN 主时钟。可以通过此逻辑输入提供外部时钟。或者，可以将一个并联谐振AT切割晶体 跨接到CLKIN和CLKOUT，来给ADE7880提供时钟源。额定工作性能要求的时钟频率为 16.384 MHz。将数十皮法的陶瓷负载电容与闸门振动器电路配合使用。有关负载电容 要求，请参见晶振制造商的数据手册。 28 CLKOUT 29, 32 IRQ0, IRQ1 33, 34, 35 CF1, CF2/HREADY, 可以在此引脚和CLKIN(如本表之前在引脚27中所述)上跨接一个晶振，来给ADE7880 提供时钟源。 中断请求输出。这些都是低电平有效逻辑输出。有关可触发中断的事件详情，请参见 中断部分。 . 校准频率(CF)逻辑输出。这些输出可以根据CFMODE寄存器中的CF1SEL[2:0]、CF2SEL[2:0] 和CF3SEL[2:0]位来提供功率信息。这些输出可以在正常工作和校准时使用。通过分别写 入CF1DEN、CF2DEN和CF3DEN寄存器，可以按比例调整满量程输出频率(参见功率频率 转换部分)。CF2可以和谐波计算模块产生的HREADY信号复用。CF3可以和HSDC端口的 串行时钟输出复用。 SPI端口的串行时钟输入/I2C端口的串行时钟输入。所有串行数据传输均与此时钟同步 (参见串行接口部分)。此引脚具有施密特触发输入，可以与光隔离器输出等具有较 慢转换时间的时钟源配合使用。 SPI端口的数据输出/HSDC端口的数据输出。 SPI端口的数据输入/I2C端口的数据输出。 SPI端口的从机选择/HSDC端口有效。 应在裸露焊盘下方的PCB上创建一个相似的焊盘，然后将裸露焊盘焊接到PCB上的焊盘， 以将其机械强度赋予封装。请勿将这些焊盘连接到AGND或DGND。 CF3/HSCLK 36 SCLK/SCL 37 38 39 EP MISO/HSD MOSI/SDA SS/HSA Exposed Pad Rev. A | Page 12 of 104 ADE7880 0.5 0.5 0.3 0.3 0.1 0.1 ERROR (%) –0.1 –0.1 –0.3 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) –0.5 0.01 图7. 内部基准电压源和积分器关闭(增益 = +1，功率因数 = 1) 时整个温度范围内的总有功功率误差 (以读数百分比形式表示) 0.3 –0.1 0.1 –0.1 –0.3 –0.3 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) –0.5 0.01 10193-101 –0.5 0.01 0.1 1 10 100 图11. 内部基准电压源和积分器开启(增益 = +16)时整个温度范围内 的总有功功率误差(以读数百分比形式表示) 0.5 PF = +1.0 PF = +0.5 PF = –0.5 0.3 0.1 0.1 ERROR (%) 0.3 –0.1 –0.1 –0.3 –0.3 47 49 51 53 55 57 59 LINE FREQUENCY (Hz) 61 63 65 10193-102 ERROR (%) +85°C, PF = 1.0 +25°C, PF = 1.0 –40°C, PF = 1.0 PERCENTAGE OF FULL-SCALE CURRENT (%) 图8. 内部基准电压源和积分器关闭时整个增益 范围内的总有功功率误差(以读数百分比形式表示) –0.5 45 100 0.5 GAIN = +1 GAIN = +2 GAIN = +4 GAIN = +8 GAIN = +16 0.1 0.5 10 图10. 内部基准电压源和积分器关闭(增益 = +1)时整个电源范围内 的总有功功率误差(以读数百分比形式表示) ERROR (%) ERROR (%) 0.3 1 10193-104 0.5 0.1 PERCENTAGE OF FULL-SCALE CURRENT (%) 10193-103 –0.3 +85°C, PF = 1.0 +25°C, PF = 1.0 –40°C, PF = 1.0 10193-100 –0.5 0.01 VDD = 2.97V VDD = 3.30V VDD = 3.63V 图9. 内部基准电压源和积分器关闭(增益 = +1)时整个频率范围内 的总有功功率误差(以读数百分比形式表示) Rev. A | Page 13 of 104 –0.5 0.01 +85°C, PF = 1.0 +25°C, PF = 1.0 –40°C, PF = 1.0 0.1 1 10 PERCENTAGE OF FULL-SCALE CURRENT (%) 100 10193-105 ERROR (%) 典型工作特性 图12. 内部基准电压源和积分器关闭(增益 = +1，功率因数 = 1) 时整个温度范围内的基波有功功率误差 (以读数百分比形式表示) ADE7880 0.5 0.3 0.1 0.1 –0.1 –0.1 –0.3 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) –0.5 0.01 10193-106 0.5 VDD = 2.97V VDD = 3.30V VDD = 3.63V 0.1 –0.1 –0.1 1 10 100 –0.5 0.01 10193-107 0.1 图14. 内部基准电压源和积分器关闭(增益 = +1)时整个电源范围内 的基波有功功率误差(以读数百分比形式表示) 1 10 100 图17. 内部基准电压源和积分器关闭时整个增益范围内 的基波无功功率误差(以读数百分比形式表示) 0.5 0.3 0.3 0.1 0.1 ERROR (%) 0.5 –0.1 0.1 PERCENTAGE OF FULL-SCALE CURRENT (%) 10193-110 –0.3 PERCENTAGE OF FULL-SCALE CURRENT (%) PF = +1.0 PF = +0.5 PF = –0.5 –0.1 –0.3 –0.3 +85°C, PF = 1.0 +25°C, PF = 1.0 –40°C, PF = 1.0 0.1 1 10 PERCENTAGE OF FULL-SCALE CURRENT (%) 100 –0.5 45 10193-108 –0.5 0.01 100 0.1 –0.3 –0.5 0.01 10 GAIN = +1 GAIN = +2 GAIN = +4 GAIN = +8 GAIN = +16 0.3 ERROR (%) ERROR (%) 0.3 1 图16. 内部基准电压源和积分器关闭(增益 = +1，功率因数 = 0) 时整个温度范围内的基波无功功率误差 (以读数百分比形式表示) 图13. 内部基准电压源和积分器关闭时整个增益范围内 的基波有功功率误差(以读数百分比形式表示) 0.5 0.1 PERCENTAGE OF FULL-SCALE CURRENT (%) 图15. 内部基准电压源和积分器开启(增益 = +1)时整个温度范围内 的基波有功功率误差(以读数百分比形式表示) 47 49 51 53 55 57 59 LINE FREQUENCY (Hz) 61 63 65 10193-111 –0.5 0.01 10193-109 –0.3 ERROR (%) +85°C, PF = 1.0 +25°C, PF = 1.0 –40°C, PF = 1.0 0.3 ERROR (%) ERROR (%) 0.5 GAIN = +1 GAIN = +2 GAIN = +4 GAIN = +8 GAIN = +16 图18. 内部基准电压源和积分器关闭(增益 = +1)时整个频率范围内 的基波无功功率误差(以读数百分比形式表示) Rev. A | Page 14 of 104 ADE7880 0.3 0.1 ERROR (%) –0.1 –0.3 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) –0.5 0.01 10193-112 –0.5 0.01 –0.1 图19. 内部基准电压源和积分器关闭(增益 = +1)时整个电源范围内 的基波无功功率误差(以读数百分比形式表示) 10 100 图21. 内部基准电压源和积分器关闭(增益 = +1)时整个温度范围内 的电流有效值误差(以读数百分比形式表示) GAIN ERROR (% ERROR RELATIVE TO FUNDAMENTAL) ERROR (%) 0.1 –0.1 –0.3 0.1 1 10 100 图20. 内部基准电压源和积分器开启(增益 = +16)时整个温度范围内 的基波无功功率误差(以读数百分比形式表示) 0 –5 –10 –15 –20 –25 –30 –35 –40 –45 10193-113 +85°C, PF = 1.0 +25°C, PF = 1.0 –40°C, PF = 1.0 PERCENTAGE OF FULL-SCALE CURRENT (%) 0 9 12 6 15 18321 24 27 30 33 36 39 42 45 48 51 54 57 60 63 HARMONIC ORDER (55Hz FUNDAMENTAL) 图23. 63个谐波、55 Hz基波、每次读数30个均值、750 ms建立时间、 125 μs更新速率时整个谐波阶次范围内的谐波 电流有效值误差(以读数百分比形式表示) 6 MEASUREMENT ERROR (% of Reading) 0.5 0.3 0.1 –0.1 –0.3 +85°C, PF = 1.0 +25°C, PF = 1.0 –40°C, PF = 1.0 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) 图22. 采用内部基准电压源(增益 = +1)时整个温度范围内 的电压有效值误差(以读数百分比形式表示) 4 2 0 –2 –4 –6 0.01 10193-114 ERROR (%) 1 5 0.3 –0.5 0.01 0.1 PERCENTAGE OF FULL-SCALE CURRENT (%) 0.5 –0.5 0.01 +85°C, PF = 1.0 +25°C, PF = 1.0 –40°C, PF = 1.0 10193-115 –0.3 0.1 10193-116 ERROR (%) 0.3 0.5 VDD = 2.97V VDD = 3.30V VDD = 3.63V 0.1 1 10 PERCENTAGE OF FULL-SCALE CURRENT (%) 100 10193-117 0.5 图24. 51个谐波、55 Hz基波、单次读数、750 ms建立时间(增益 = +1) 的谐波电流有效值误差(以读数百分比形式表示) Rev. A | Page 15 of 104 ADE7880 4 2 0 –2 –4 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) 0.1 1 10 100 图28. 51个谐波、55 Hz基波、单次读数、750 ms建立时间、 125 μs更新速率(增益 = +1)时的谐波无功功率误差 (以读数百分比形式表示) 2 0 –2 –4 0.1 1 10 100 图26. 51个谐波、55 Hz基波、单次读数、750 ms建立时间、 125 μs更新速率(增益 = +1)时的谐波有功功率误差 (以读数百分比形式表示) 4 2 0 –2 –4 –6 0.01 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) 10193-122 MEASUREMENT ERROR (% of Reading) 4 10193-119 MEASUREMENT ERROR (% of Reading) –4 6 PERCENTAGE OF FULL-SCALE CURRENT (%) 图29. 51个谐波、55 Hz基波、每次读数10个均值、750 ms建立时间、 125 μs更新速率(增益 = +1)时的谐波无功功率误差 (以读数百分比形式表示) 6 MEASUREMENT ERROR (% of Reading) 6 4 2 0 –2 –4 0.1 1 10 PERCENTAGE OF FULL-SCALE CURRENT (%) 100 10193-120 MEASUREMENT ERROR (% of Reading) –2 PERCENTAGE OF FULL-SCALE CURRENT (%) 6 –6 0.01 0 –6 0.01 图25. 51个谐波、55 Hz基波、每次读数10个均值、750 ms建立时间、 125 μs更新速率(增益 = +1)时的谐波电流有效值误差 (以读数百分比形式表示) –6 0.01 2 图27. 51个谐波、55 Hz基波、每次读数10个均值、750 ms建立时间、 125 μs更新速率(增益 = +1)时的谐波有功功率误差 (以读数百分比形式表示) Rev. A | Page 16 of 104 4 2 0 –2 –4 –6 0.01 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) 图30. 51个谐波、55 Hz基波、单次读数、750 ms建立时间、 125 μs更新速率(增益 = +1)时的谐波视在功率误差 (以读数百分比形式表示) 10193-123 –6 0.01 4 10193-121 MEASUREMENT ERROR (% of Reading) 6 10193-118 MEASUREMENT ERROR (% of Reading) 6 ADE7880 4 2 0 –2 –4 –6 0.01 0.1 1 10 PERCENTAGE OF FULL-SCALE CURRENT (%) 100 10193-124 MEASUREMENT ERROR (% of Reading) 6 图31. 51个谐波、55 Hz基波、每次读数10个均值、750 ms建立时间、 125 μs更新速率(增益 = +1)时的谐波视在功率误差 (以读数百分比形式表示) Rev. A | Page 17 of 104 ADE7880 测试电路 3.3V 10kΩ 1µF 1kΩ 7 IAP 10nF 8 IAN SAME AS IAP, IAN 1kΩ 10nF 5 13 ICP MISO/HSD 37 CF3/HSCLK 35 ADE7880 CF1 33 14 ICN 20pF CLKOUT 28 6 25 4.7µF + 0.1µF 16.384MHz CLKIN 27 20pF 10193-007 23 VAP 1.5kΩ IRQ0 29 REFIN/OUT 17 AGND 22 VBP SAME AS CF2 IRQ1 32 DGND SAME AS VCP SAME AS VCP 10kΩ CF2/HREADY 34 19 VCP 10nF 3.3V SCLK/SCL 36 18 VN 1kΩ 0.22µF MOSI/SDA 38 9 IBP 12 IBN + SS/HSA 39 RESET 10nF SAME AS IAP, IAN 26 3 PM1 4 1kΩ 24 DVDD 2 PM0 4.7µF VDD 3.3V 0.22µF AVDD 4.7µF + 图32. 测试电路 Rev. A | Page 18 of 104 ADE7880 术语 测量误差 道中消除该失调，因此功率计算仍然不会受到该失调的 ADE7880电能测量的误差定义如下： 影响。 测量误差 = Energy Registered by ADE 7880 − True Energy × 100% (1) True Energy 增益误差 ADE7880中ADC的增益误差定义为测得的ADC输出码(包 括失调)和理想输出码之间的差值(参见电流通道ADC部分 和电压通道ADC部分)。该偏差表示为理想代码的百分比。 通道间的相位误差 高通滤波器(HPF)和数字积分器会在电流和电压通道之间 CF抖动 引入细微的相位不匹配。全数字式设计可确保所有三相中 首先连续测量CF1、CF2或CF3引脚上的脉冲周期。接着， 的电流通道和电压通道之间的相位匹配精度在45 Hz至65 Hz 通过下式计算四个连续脉冲的最大值、最小值和平均值： 范围内为±0.1°，且在40 Hz至1 kHz范围内为±0.2°。该内部 最大值 = max(Period0, Period1, Period2, Period3) 相位不匹配可以与外部相位误差(源自电流传感器或元件 最小值 = min(Period0, Period1, Period2, Period3) 容差)合并，并通过相位校准寄存器予以校准。 Average = 电源抑制(PSR) PSR衡量ADE7880测量误差占读数的百分比与电源变化的 然后，通过下式计算CF抖动： 关系。对于交流PSR测量，首先是获取标称电源(3.3 V)时的 CFJITTER = 读数。接着会在向电源引入交流信号(120 mV rms，100 Hz) 时以相同的输入信号电平获取另一个读数。此交流信号引 入的误差以读数百分比形式表示。请参见测量误差定义。 对于直流PSR测量，首先是获取标称电源(3.3 V)时的读数。 Period0 + Period1 + Period 2 + Period3 4 Maximum− Minimum × 100% Average (2) 谐波功率测量误差 要测量由ADE7880执行的谐波有功和无功功率计算中的误 差，需要为电压通道提供一个信号，其中包含基波和幅度 接着会在电源变化±10%时以相同的输入信号电平获得另 等于250 mV的一个谐波成分。同时为电流通道提供一个信 一个读数。所引入的误差以读数百分比形式表示。 号，其中包含幅度为50 mV的基波和指数与电压通道相同 ADC失调误差 的谐波成分。谐波幅度在250 mV至250 μV(比满量程低2000 ADC失调误差是指与ADC的模拟输入相关的直流失调。 倍)的范围内变化。 它意味着当模拟输入连接到AGND时，ADC仍然可以看到 误差由下式定义 直流模拟输入信号。失调幅度取决于增益和输入范围选择 (参见典型工作特性部分)。不过，HPF会在电流和电压通 Rev. A | Page 19 of 104 测量误差 = Power Registered by ADE 7880 − True Power × 100% (3) True Power ADE7880 电源管理 ADE7880具有四种工作模式，具体的模式由PM0和PM1引 的校正结果。在PSM1模式下，与这些测量相关的增益值 脚 的 状 态 决 定 ( 参 见 表 8) 。 这 两 个 引 脚 可 以 完 全 控 制 是由外部微处理器存储和使用的。(有关xIMAV寄存器的 ADE7880的工作模式，并可以轻松连接到外部微处理器 更多详情，请参见电流平均绝对值计算部分)。 I/O。PM0和PM1引脚都具有内部上拉电阻。有关设置新 PSM1中执行的20位平均绝对值测量虽然也可以在PSM0中 功耗模式之前和之后的建议操作列表，请参见表10和表 11。 寄存器HxIRMS和HxVRMS中的相电流和电压有效值测 表8. 电源模式 电源模式 PSM0正常功耗模式 PSM1降耗模式 PSM2低功耗模式 PSM3休眠模式 执行，但是不同于仅可在PSM0中执行且结果存储在24位 量。详情参见电流平均绝对值计算部分。 PM1 0 0 1 1 PM0 1 0 0 1 在PSM0模式下将ADE7880置于PSM1模式时，器件会立刻 开始计算平均绝对值，而不存在任何延迟。这种情况下， 随时都可以访问xIMAV寄存器；但是，如果是在PSM2或 PSM3模式下将ADE7880置入PSM1模式，则器件会通过将 PSM0—正常功耗模式(所有器件) IRQ1引脚触发为低电平来表示平均绝对值计算开始。只 PSM0模 式 中 ， ADE7880能 够 执 行 全 部 功 能 。 若 要 让 有在这之后才能访问xIMAV寄存器。 ADE7880进入此模式，应将PM0引脚设为高电平，并将 PSM2—低功耗模式 PM1引脚设为低电平。当ADE7880从PSM1、PSM2或PSM3 模式切换至PSM0模式时，所有控制寄存器均会恢复至默 认值，不过阈值寄存器LPOILVL(在PSM2模式中使用)和 CONFIG2寄存器会保留当前值。 在低功耗模式PSM2下，ADE7880在0.02 × (LPLINE[4:0] + 1)秒内将所有相电流和阈值做比较，比较时间与线路频率 无关。LPLINE[4:0]是LPOILVL寄存器的位[7:3](参见表9)。 表9. LPOILVL寄存器 ADE7880通过将IRQ1中断引脚触发为低电平并将STATUS1 寄存器中的位15 (RSTDONE)置1，来表示转换周期结束。 位 [2:0] 引脚名称 LPOIL[2:0] 默认值 111 [7:3] LPLINE[4:0] 00000 转换周期期间，该位为0；当转换结束时，该位变为1。将 STATUS1寄存器相应位写入1，可以把状态位清0并重新将 IRQ1引 脚 设 为 高 电 平 。 即 使 STATUS1寄 存 器 的 位 15 描述 阈值估计相当 于满量程乘以 LPOIL/8。 测量周期为 (LPLINE[4:0] + 1)/50秒。 (LPOIL[2:0])获得，即满 (RSTDONE)置1时IRQ1引脚变为低电平，中断屏蔽寄存器 阈值从LPOILVL寄存器的位[2:0] 的位15 (RSTDONE)并不具备任何功能，因而RSTDONE中 量程的LPOIL[2:0]/8。每当有相电流超过该阈值时，计数 断是不可屏蔽的中断。 器即会递增。如果测量周期结束时所有相位计数器仍旧在 PSM1—降耗模式 LPLINE[4:0] + 1以下，则将IRQ0引脚触发为低电平。如果 在降耗模式PSM1下，ADE7880测量三相电流的平均绝对 值(mav)，并将结果存储在AIMAV、BIMAV和CIMAV 20位 寄存器中。在全失压的情况下，并且ADE7880采用外部电 池供电时，此模式很有用。此模式下会使能I2C或SPI串行 端 口 ； 这 些 串 行 端 口 可 用 于 读 取 AIMAV、 BIMAV和 CIMAV寄存器。建议不要读取任何其它寄存器，因为此 测量周期结束时一个相位计数器大于或等于LPLINE[4:0] + 1，则将IRQ1引脚触发为低电平。图33显示了LPLINE[4:0] = 2且LPOIL[2:0] = 3时ADE7880在PSM2模式下的工作情 况。测试周期为三个50 Hz周期(60 ms)，A相电流三次超过 LPOIL[2:0]阈值。在测试周期结束时，IRQ1引脚被触发为 低电平。 模式下无法保证那些寄存器值的准确性。同理，ADE7880 在此模式下也不支持写操作。 总而言之，在此模式下，建议不要访问AIMAV、BIMAV 和CIMAV之外的任何其它寄存器。在PSM0模式下，用于 计算这些有效值估计值的电路也处于激活状态；因此，可 以在PSM0模式或PSM1模式下完成该电路的校准。请注 意，ADE7880并未提供任何寄存器来存储或处理校准流程 Rev. A | Page 20 of 104 ADE7880 模式PSM3。如果在测量周期结束时IRQ1引脚被触发为低 LPLINE[4:0] = 2 电平，则表示至少有一个电流输入超过定义的阈值，而且 LPOIL[2:0] THRESHOLD 虽然ADE7880引脚上并没有电压，但有电流流过系统。这 IA CURRENT 种情况通常称为全失压，可以作为判断发生窃电和故障的 依据；此时，外部微控制器会将ADE7880置入PSM1模 式，测量相电流的平均绝对值并根据这些值和标称电压来 求电能。 建议当增益寄存器的位[2:0] (PGA1[2:0])所设置的增益为1 PHASE COUNTER = 2 或2时，将ADE7880置入PSM2模式。这些位表示电流通道 PHASE COUNTER = 3 数据路径中的增益。当位PGA1[2:0]所设置的增益为4、8 10193-008 PHASE COUNTER = 1 IRQ1 或16时，建议不要将ADE7880置入PSM2模式。 PSM3—休眠模式(所有器件) 图33. LPLINE[4:0] = 2时PSM2模式触发IRQ引脚(50 Hz系统) 此 模 式 下 I C或 SPI端 口 不 可 用 。 在 没 有 电 压 输 入 且 在此模式下，ADE7880会关闭大多数内部电路，器件功耗 ADE7880采用外部电池供电时，PSM2可以降低监控电流 达到最低。此模式下I 2 C、HSDC和SPI端口不可用并且 2 所需的功耗。如果在测量周期结束时IRQ0引脚被触发为 RESET、SCLK/SCL、MOSI/SDA和SS/HAS引脚应当设为高 低电平，则表示所有相电流均位于阈值以下，因此没有电 电平。 流流过系统。此时，外部微处理器会将ADE7880置入休眠 表10. 功耗模式及相关特性 所有寄存器1 LPOILVL、CONFIG2 I2C/SPI 功能 设为默认值 设为默认值 使能I2C 设为默认值 不变化 如果之前执行了 锁定程序，则活 跃串行端口保持 不变 所有电路均处于活动状态，且DSP 处于空闲模式。 所有电路均处于活动状态，且DSP 处于空闲模式。 PSM1 不可用 保留PSM0值 使能 计算电流平均绝对值并将结果存储 在AIMAV、BIMAV和CIMAV寄存器中。 I2C或SPI串行端口使能，但功能受限。 PSM2 不可用 保留PSM0值 禁用 将相电流和LPOILVL中设定的阈值 做比较。相应地触发IRQ0或IRQ1 引脚。串行端口不可用。 PSM3 不可用 保留PSM0值 禁用 内部电路关断，且串行端口不 可用。 功耗模式 PSM0 硬件复位后的状态 软件复位后的状态 1 除LPOILVL和CONFIG2寄存器之外的所有寄存器的设置。 Rev. A | Page 21 of 104 ADE7880 表11. 更换功耗模式时的建议操作 初始功耗 模式 PSM0 设置下一功耗 模式之前 通过将RUN寄存器设为 0x0000来停止DSP 下一功耗模式 PSM1 立刻开始计算电流 平均绝对值(mav) 可以立刻访问xIMAV 寄存器 PSM0 通过将CONFIG寄存器中 的位6 (HSDCEN)清0来禁 用HSDC 通过设定MASK0 = 0x0且 MASK1 = 0x0来屏蔽中断 PSM2 等到IRQ0或IRQ1引脚 完成相应触发为止 PSM3 无需任何 操作 等到IRQ0或IRQ1引脚 完成相应触发为止 无需任何 操作 擦除STATUS0和STATUS1 寄存器中的中断状态标志 PSM1 无需任何操作 PSM2 无需任何操作 等到IRQ1引脚被触 发为低电平为止轮 询STATUS1寄存器， 直到位15 (RSTDONE) 置1为止 等到IRQ1引脚被触 发为低电平为止轮 询STATUS1寄存器， 直到位15 (RSTDONE) 置1为止 等到IRQ1引脚被触发 为低电平为止 此时开始计算电流平 均绝对值 无需任何 操作 此后或许可访问xIMAV 寄存器 PSM3 无需任何操作 等到IRQ1引脚被触 发为低电平为止轮 询STATUS1寄存器， 直到位15 (RSTDONE) 置1为止 等到IRQ1引脚被触发 为低电平为止 电流mav电路此时开 始计算 此后或许可访问xIMAV 寄存器 Rev. A | Page 22 of 104 等到IRQ0或IRQ1引脚 完成相应触发为止 ADE7880 上电程序 3.3V – 10% 2.0V ± 10% ADE7880 PSM0 READY 0V ADE7880 POWERED UP POR TIMER TURNED ON 40ms MICROPROCESSOR MAKES THE ADE7880 MICROPROCESSOR RSTDONE CHOICE BETWEEN INTERRUPT I2C AND SPI ENTER PSM3 SETS ADE7880 TRIGGERED IN PSM0 10193-009 26ms 图34. 上电程序 ADE7880内 置 一 个 片 内 电 源 监 测 器 ， 可 以 监 测 电 源 ADE7880通过将IRQ1中断引脚触发为低电平并将STATUS1 (VDD)。上电时，在VDD达到2 V ± 10%之前，芯片一直处 寄存器中的位15 (RSTDONE)置1，来表示转换周期结束。 于非活动状态。当VDD超过此阈值时，电源监控器会继 转换周期期间，该位为0；当转换结束时，该位变为1。通 续使芯片保持在此种非活动状态长达26 ms，从而让VDD 过写入STATUS1寄存器并将相应位置1，可以将该状态位 达到建议的最小电源电压3.3 V − 10%。由于PM0和PM1引 清0并使IRQ1引脚回到高电平。由于RSTDONE是不可屏 脚都具有内部上拉电阻，且外部微处理器会将这两个引脚 蔽 中 断 ， 因 此 必 须 取 消 设 置 STATUS1寄 存 器 的 位 15 保持为高电平，因此ADE7880始终在休眠模式(PSM3)中执 (RSTDONE)，以便使IRQ1引脚回到高电平。建议等到 行上电。然后，外部电路(即微处理器)将PM1引脚设为低 IRQ1变为低电平之后，再访问STATUS1寄存器来测试 电平，从而允许ADE7880进入正常模式(PSM0)。从PSM3 RSTDONE位的状态。此时，建议采用一种理想的编程做 模式(此时会关闭大多数内部电路)进入PSM0模式(此时会 法，即通过将1写入相应位来取消STATUS1和STATUS0寄 使能所有功能)只需不到40 ms的时间(详情参见图34)。 存器中的所有其他状态标志。 如果只需要使用PSM0功耗模式，则可以通过让PM1引脚 DSP最初处于空闲模式，表示它未在执行任何指令。此时 直接接地来将其永久地设为低电平。由于内部上拉电阻会 可以初始化所有ADE7880寄存器。序列中的最后一个寄存 确保PM0引脚处于高电平状态，因此该引脚可以保持开 器必须写入三次，以确保该寄存器已完成初始化。然后， 路。上电时，ADE7880短暂地通过PSM3模式，然后进入 向RUN寄存器中写入0x0001，以启动DSP(有关RUN寄存器 PSM0模式。 的更多信息，请参见数字信号处理器部分)。 2 2 C端口。 当ADE7880进入PSM0模式时，活跃串行端口是I 如果电源电压VDD降至2 V ± 10%以下，ADE7880即会进入 如果要使用SPI端口，则必须将SS/HAS引脚从高电平到低 非活动状态，这意味着器件不会执行任何测量或计算。 电平切换三次。此操作会选择SPI端口，以供以后使用。 2 如 果 I 2 C为 活 跃 串 行 端 口 ， 则 CONFIG2寄 存 器 的 位 1 (I2C_LOCK)必须置1，以便将其锁定。此后，ADE7880会 忽略SS/HSA引脚的杂散切换，因而也就无法切换为使用 SPI端 口 。 同 样 ， 如 果 SPI为 活 跃 串 行 端 口 ， 只 要 对 CONFIG2寄存器执行任意写操作即可锁定该端口，之后 2 将无法切换为使用I2C端口。只有上电或将RESET引脚设为 2 2 C端口。锁定 低电平时，才可以复位ADE7880来使用I 后，ADE7880会在更改PSMx功率模式时保持串行端口选 择不变。 进入PSM0之后，ADE7880会立刻将所有寄存器设为其默 认值，其中包括CONFIG2和LPOILVL寄存器。 Rev. A | Page 23 of 104 ADE7880 硬件复位 软件复位功能 ADE7880具有RESET引脚。如果ADE7880处于PSM0模式， CONFIG寄存器的位7 (SWRST)可管理PSM0模式下的软件 且RESET引脚设为低电平，那么ADE7880即会进入硬件复 复位功能。该位的默认值为0。如果将该位置1，ADE7880 位状态。ADE7880必须处于PSM0模式，才可考虑执行硬 便会进入软件复位状态。在此状态下，器件会将几乎所有 件复位。当ADE7880处于PSM1、PSM2和PSM3模式时，将 内部寄存器都设为默认值。此外，如果之前执行了锁定程 RESET引脚设为低电平并不会产生任何效果。 序，则串行端口选择(即是使用I2C，还是使用SPI)会保持 如果ADE7880处于PSM0模式，而RESET引脚从高电平切换 至低电平并在至少10 μs后回到高电平，那么会将所有寄存 器设为其默认值，其中包括CONFIG2和LPOILVL寄存器。 ADE7880通过将IRQ1中断引脚触发为低电平并将STATUS1 寄存器中的位15 (RSTDONE)置1，来表示转换周期结束。 转换周期期间，该位为0；当转换结束时，该位变为1。通 过写入STATUS1寄存器并将相应位置1，可以将该状态位 不变(详情参见串行接口部分)。不过，尽管SWRST位置 1，CONFIG2和LPOILVL寄存器仍会保留当前值。软件复 位结束时，器件会将CONFIG寄存器的位7 (SWRST)清0、 将IRQ1中断引脚设为低电平，并将STATUS1寄存器的位15 (RSTDONE)置1。转换周期期间，RSTDONE位为0；转换 结束时，该位变为1。.通过写入STATUS1寄存器并将相应 位置1，该状态位会被清除且IRQ1引脚回到高电平。 软件复位结束后，DSP处于空闲模式，表示它未在执行任 清0并使IRQ1引脚回到高电平。 硬件复位之后，DSP处于空闲模式，表示它未在执行任何 何指令。建议采用一种理想的编程做法，即初始化所有 指令。 ADE7880寄存器，使能数据内存RAM的保护， 然 后 向 由于I2C端口是ADE7880的默认串行端口，因此会在复位 多信息，请参见数字信号处理器部分)。 RUN寄存器写入0x0001，以启动DSP(有关RUN寄存器的更 状态之后变为活跃端口。如果外部微处理器要使用SPI端 口，则必须在RESET引脚切换回到高电平之后立刻再次执 软件复位功能不适用于PSM1、PSM2或PSM3模式。 行该端口的使能程序(详情参见串行接口部分)。 此时，建议初始化所有ADE7880寄存器，然后向RUN寄存 器中写入0x0001，以启动DSP。有关RUN寄存器的更多信 息，请参见数字信号处理器部分。 Rev. A | Page 24 of 104 ADE7880 工作原理 DIFFERENTIAL INPUT V1 + V2 = 500mV MAX PEAK 模拟输入 ADE7880具有七个模拟输入，这些输入构成电流和电压通 COMMON MODE VCM = ±25mV MAX V1 道。四对电流通道采用全差分输入方式：IAP和IAN、IBP +500mV 和IBN、ICP和ICN，以及INP和INN。允许的最大差分输 V1 入电压为±0.5 V。 VAP, VBP, OR VCP VCM 于±0.5 V。这些输入上容许的最大共模信号为±25 mV。图 35显示了电流通道输入电压范围及其与最大共模电压的 关系。 VCM –500mV VN 10193-011 IxP/IxN对模拟输入上的最大信号电平相对于AGND不得大 图37. 电流和电压通道中的PGA 模数转换 ADE7880具有七个Σ-Δ型模数转换器(ADC)。在PSM0模式 DIFFERENTIAL INPUT V1 + V2 = 500mV MAX PEAK 下，所有ADC都处于活动状态。在PSM1模式下，只有用 COMMON MODE VCM = ±25mV MAX 于测量A相、B相和C相电流的ADC处于活动状态。用于测 V1 + V2 +500mV V1 IAP, IBP, ICP, OR INP V2 IAN, IBN, ICN, OR INN 量零线电流和A、B及C相电压的ADC则处于关闭状态。 PSM2和PSM3模式下会关断ADC，以将功耗降至最低。 VCM 为简明起见，图38显示的是一阶Σ-Δ型ADC框图。该转换 10193-010 VCM –500mV 器由Σ-Δ型调制器和数字低通滤波器组成。 图35. 最大输入电平，电流通道(增益 = 1) CLKIN/16 所有输入均具有一个可编程增益放大器(PGA)，可选增益 ANALOG LOW-PASS FILTER R 为1、2、4、8或16。IA、IB和IC输入的增益是由GAIN寄 + C 存器的位[2:0] (PGA1[2:0])来设置的。IN输入的增益是由 INTEGRATOR + – VREF LATCHED COMPARATOR DIGITAL LOW-PASS FILTER – 24 .....10100101..... 1-BIT DAC 选用与IA、IB或IC输入不同的增益。有关GAIN寄存器的 更多信息，请参见表43。 图38. 一阶Σ-Δ型ADC 三 个 电 压 通 道 采 用 单 端 电 压 输 入 方 式 ： VAP、 VBP和 VCP。这些单端输入端相对于VN的最大输入电压为±0.5 V。 VxP和VN模拟输入上的最大信号电平相对于AGND不得大 于±0.5 V。这些输入上容许的最大共模信号为±25 mV。图 36显示了电压通道输入范围及其与最大共模电压的关系。 GAIN SELECTION Σ-Δ型调制器以一定的速率将输入信号转换成由1和0构成 的连续串行流，其中速率由采样时钟决定。在ADE7880 中，采样时钟等于1.024 MHz (CLKIN/16)。反馈环路中的1 位DAC由串行数据流驱动。DAC输出从输入信号中减除。 如果环路增益足够高，DAC输出的平均值(以及相应的位 流)就会接近输入信号电平的平均值。对于任意给定输入 值，一个采样间隔内的1位ADC的输出数据几乎毫无意 IxP, VyP VIN 义。只有对大量样本求平均值，才可以获得有意义的结 K × VIN 果。该均值操作在ADC的第二部分——数字低通滤波器中 IxN, VN 执行。通过求取调制器输出的大量位的平均值，低通滤波 10193-012 NOTES 1. x = A, B, C, N y = A, B, C. 器产生与输入信号电平成比例的24位数据字。 图36. 最大输入电平，电压通道(增益 = 1) 所有输入均具有一个可编程增益，可选增益为1、2、4、8 或16。若要设置该增益，请使用GAIN寄存器中的位[8:6] (PGA3[2:0])(参见表43)。 图37显示了电流和电压通道中GAIN寄存器的增益选择工 作原理。 Rev. A | Page 25 of 104 10193-013 GAIN寄存器的位[5:3] (PGA2[2:0])来设置的；因此，可以 ADE7880 该Σ-Δ型转换器利用两种方法从1位转换技术实现高分辨 必须引入低通滤波器(LPF)。对于传统电流传感器，建议 率。第一种方法就是过采样。过采样意味着信号的采样速 使用一个转折频率为5 kHz的RC滤波器，从而在采样频率 率(频率)比目标带宽高出许多倍。例如，ADE7880的采样 为1.024 MHz时获得足够高的衰减。该滤波器的衰减性能为 速率为1.024 MHz，而目标带宽为40 Hz至3.3 kHz。过采样 20 dB/十倍频程，通常足以消除传统电流传感器的混叠 具有将量化噪声(采样引起的噪声)散布于更宽带宽的效 效应。不过，罗氏线圈等di/dt传感器具有20 dB/十倍频程的 果。通过将噪声更加稀疏地分散到更宽的带宽上，目标频 增益。这会消除LPF产生的20 dB/十倍频程的衰减作用。因 段内的量化噪声会有所降低，如图39所示。不过，仅采用 此，使用di/dt传感器时，须注意抵消20 dB/十倍频程的增 过采样技术并不足以改善目标频段内的信噪比(SNR)。例 益。一种简单的方法是级联一个额外的RC滤波器，从而 如，仅仅为了让SNR增加6 dB(1位)，过采样系数就需要达 产生−40 dB/十倍频程的衰减。 到4。为了将过采样率控制在合理范围内，就需要对量化 ALIASING EFFECTS 噪声进行整形，从而使得大多数噪声位于较高频率中。在 SAMPLING FREQUENCY Σ-Δ型调制器中，噪声是通过积分器进行整形的，该积分 器对量化噪声具有高通响应。这即是用于实现高分辨率的 第二种方法。通过这种方法，使得大多数噪声都位于较高 频率中，进而可以通过数字低通滤波器移除。噪声整形如 0 3.3 4 512 1024 10193-015 FREQUENCY (kHz) 图39所示。 IMAGE FREQUENCIES 图40. 混叠效应 ANTIALIAS FILTER (RC) DIGITAL FILTER SHAPED NOISE SAMPLING FREQUENCY SIGNAL ADC传递函数 ADE7880中的所有ADC都可以针对相同的输入信号电平产 生相同的24位有符号输出码。当输入为满量程输入信号 NOISE 0 3.3 4 512 FREQUENCY (kHz) 0.5 V且内部基准电压为1.2 V时，ADC输出码的标称值为 1024 5,326,737 (0x514791)，各ADE7880值通常在该值上下变化。 ADC的输出码范围为0x800000 (−8,388,608)至0x7FFFFF HIGH RESOLUTION OUTPUT FROM DIGITAL LPF SIGNAL (+8,388,607)；这相当于输入信号电平为±0.787 V。不过，为 了获得额定性能，请勿超过±0.5 V的标称范围；只有当输入 信号低于±0.5 V时，才能够保证ADC性能。 0 3.3 4 512 FREQUENCY (kHz) 1024 10193-014 NOISE 电流通道ADC 图41显示了电流通道IA输入的ADC和信号处理路径(IB和 IC与此相同)。ADC输出为带符号的24位二进制补码数字 图39. 模拟调制器中通过过采样和噪声整形实现降噪 字，输出速率为8 kSPS。采用±0.5V的额定满量程模拟输入 抗混叠滤波器 图38还显示了ADC输入端上的模拟低通滤波器(RC)。该滤 波器位于ADE7880的外部，其作用是防止出现混叠。混叠 是所有采样系统中都存在的一种缺陷，如图40所示。混叠 是指ADC输入信号中的频率成分(高于ADC采样速率的一 半)出现在频率低于采样速率一半的采样信号中。高于采 样频率(也称为奈奎斯特频率，即512 kHz)一半的频率成分 被镜像或折回到512 kHz以下。所有架构的ADC都会出现这 信号时，ADC可以产生其最大输出码值。图41显示了施加 于差分输入端(IAP和IAN)的满量程电压信号。ADC输出摆 幅为-5,326,737 (0xAEB86F)至+5,326,737 (0x514791)。请注 意，以上是标称值，各ADE7880值在这些值上下变化。IN 输入相当于三相系统的零线电流。如果不存在零线，则将 此输入端连接到AGND。零线电流的数据路径与相电流的 路径类似，如图42所示。 种情况。在给出的示例中，只有采样频率(即1.024 MHz)附 近的频率移动到目标计量频段(即40 Hz至3.3 kHz)中。为了 衰减高频(接近1.024 MHz)噪声并防止目标频段出现失真， Rev. A | Page 26 of 104 . ADE7880 0x514791 = +5,326,737 CURRENT PEAK, OVERCURRENT DETECT IAP VIN PGA1 BITS REFERENCE GAIN[2:0] ×1, ×2, ×4, ×8, ×16 PGA1 AIGAIN[23:0] HPFEN BIT CONFIG3[0] ADC 0V CURRENT RMS (IRMS) CALCULATION INTEN BIT CONFIG[0] DSP ZX SIGNAL DATA RANGE ZX DETECTION LPF1 IAWV WAVEFORM SAMPLE REGISTER DIGITAL INTEGRATOR 0xAEB86F = –5,326,737 TOTAL/FUNDAMENTAL ACTIVE AND REACTIVE POWER CALCULATION HPF IAN VIN CURRENT CHANNEL DATA RANGE AFTER INTEGRATION CURRENT CHANNEL DATA RANGE +0.5V/GAIN 0x514791 = +5,326,737 0x5A7540 = +5,928,256 0V 0V 0V ANALOG INPUT RANGE 0xAEB86F = –5,326,737 0xA58AC0 = –5,928,256 ANALOG OUTPUT RANGE 10193-016 –0.5V/GAIN 图41. 电流通道信号路径 ININTEN BIT CONFIG3[3] NIGAIN[23:0] HPFEN BIT CONFIG3[0] IAP VIN PGA2 ADC CURRENT RMS (IRMS) CALCULATION DIGITAL INTEGRATOR INWV WAVEFORM SAMPLE REGISTER HPF IAN 10193-017 DSP PGA2 BITS REFERENCE GAIN[5:3] ×1, ×2, ×4, ×8, ×16 图42. 零线电流信号路径 28 27 各相和零线电流的信号路径中都具有一个乘法器。通过向 这些24位带符号的Current Waveform Gain寄存器(AIGAIN、 些寄存器中写入0x400000，可以将ADC输出调高50%。若 要将输出调低50%，则要向这些寄存器中写入0xC00000。 公式4通过数学方式描述了Current Waveform Gain寄存器的 工作方式。 0 24-BIT NUMBER BITS[27:24] ARE EQUAL TO BIT 23 BIGAIN、CIGAIN和NIGAIN)中写入相应的二进制补码 数，可以在±100%范围内更改电流波形。例如，如果向这 24 23 0000 BIT 23 IS A SIGN BIT 10193-018 31 Current Waveform Gain寄存器 图43. 24位xIGAIN以32位控制字的形式传输 请注意，ADE7880的串行端口采用32、16或8位控制字， 而DSP采用28位控制字。24位AIGAIN、BIGAIN、CIGAIN 和NIGAIN寄存器是作为32位寄存器来访问的，其中四个 最高有效位(MSB)以0填充，并通过符号扩展至28位。详情 参见图43。 电流波形 = 电流通道HPF ADC输出可能包含直流失调。这一失调可导致功率和均方 当AIGAIN、BIGAIN、CIGAIN或INGAIN寄存器的内容发 根计算出现误差。相电流、零线电流和相位电压的信号路 生变化时，所有基于电流的计算都会受到影响，也就是 径中放置了高通滤波器(HPF)。使能后，HPF会消除电流 说，这会影响对应相位的有功/无功/视在功率和电流均方 通道上的所有直流失调。所有这些滤波器均在DSP中实 根计算。此外，波形样本也会相应地调整。 现，并且默认情况下会全部使能：CONFIG3[7:0]寄存器的 位0 (HPFEN)置1。所有滤波器通过将位0(HPFEN)清0 来禁用。 Rev. A | Page 27 of 104 ADE7880 电流通道采样 数据路径中的数字积分器独立于放置在零线电流数据路径 器件以8 kSPS的速率从HPF的输出端获取电流通道的波形 中的数字积分器。这样，可以采用不同的电流传感器分别 样本并将其存储 在 24位带符号寄存器 IAWV、 IBWV、 用于测量零线电流(例如电流互感器)与相电流(例如di/dt传 ICWV和INWV中。在此期间，所有功率和有效值计算会 感器)。数字积分器通过CONFIG寄存器的位0 (INTEN)和 不间断进行。当可以通过I2C或SPI串行端口访问IAWV、 CONFIG3寄存器的位3 (ININTEN)管理。CONFIG寄存器的 IBWV、ICWV和INWV寄存器时，STATUS0寄存器的位17 位0 (INTEN)管理相电流通道中的积分器。CONFIG3寄存 (DREADY)被置1。通过将MASK0寄存器的位17 (DREADY) 器的位3 (ININTEN)管理零线电流通道中的积分器。INTEN 置1，可以在置位DREADY标志时触发中断请求。有关位 位为0(默认值)时，相电流通道中的所有积分器禁用。 DREADY的更多信息，请参见数字信号处理器部分。 INTEN位 为 1时 ， 相 电 流 数 据 路 径 中 的 积 分 器 启 用 。 如Current Waveform Gain寄存器部分中所述，ADE7880的 ININTEN位为0(默认值)时，零线电流通道中的积分器禁 串行端口采用32、16或8位数据格式。从ADE7880访问 用。ININTEN位为1时，零线电流通道中的积分器启用。 IAWV、IBWV、ICWV和INWV 24位带符号寄存器时，这 图46和图47显示了数字积分器的幅度和相位响应。 些寄存器会在传输时通过符号扩展至32位。详情参见 请注意，积分器具有−20 dB/十倍频程的衰减和大约−90°的 图44。 相移。与di/dt传感器结合使用时，所产生的幅度和相位响 0 应在目标频段上应该具有平坦增益。不过，di/dt传感器具 24-BIT SIGNED NUMBER BIT 23 IS A SIGN BIT 10193-019 BITS[31:24] ARE EQUAL TO BIT 23 有20 dB/十倍频程的增益，并会产生相当多的高频噪声。 因此，至少需要二阶抗混叠滤波器，以免ADC采样时目标 频段再次出现噪声混叠(参见抗混叠滤波器部分)。 图44. 24位IxWV寄存器以32位带符号控制字的形式传输 ADE7880内置一个专门设计的高速数据采集(HSDC)端 口，可以快速访问Waveform Sample寄存器。详情参见HSDC 接口部分。 di/dt电流传感器和数字积分器 50 0 –50 0.01 di/dt电流传感器的工作原理。 0 PHASE (Degrees) di/dt传感器检测交流电流的感应磁场变化。图45显示了 MAGNETIC FIELD CREATED BY CURRENT (DIRECTLY PROPORTIONAL TO CURRENT) 10193-020 图45. di/dt电流传感器的工作原理 1 10 FREQUENCY (Hz) 100 1000 –50 –100 + EMF (ELECTROMOTIVE FORCE) – INDUCED BY CHANGES IN MAGNETIC FLUX DENSITY (di/dt) 0.1 0 500 1000 1500 2000 2500 FREQUENCY (Hz) 3000 3500 4000 10193-021 24 23 22 MAGNITUDE (dB) 31 图46. 数字积分器的组合增益和相位响应 数字积分器算法中会用到24位带符号寄存器DICOEFF。上 电时或复位之后，其值为0x000000。开启积分器之前，必 电流感生磁场的磁通密度与电流的幅度成正比。当穿过导 须将该寄存器初始化至0xFFF8000。当积分器关闭时， 线环路的磁通密度发生变化时，环路两端之间即会产生电 DICOEFF不使用，并可以在该情况下保持为0x000000。 动势(EMF)。EMF是一种与电流di/dt成正比的电压信号。 di/dt电流传感器的电压输出取决于带电导线和di/dt传感器 之间的互感情况。 由于di/dt传感器的作用，电流信号需要经过滤波才可用于 功率测量。各相和零线电流数据路径上均内置数字积分 器，用于恢复来自di/dt传感器的电流信号。放置在相电流 Rev. A | Page 28 of 104 ADE7880 MAGNITUDE (dB) –15 访问的，其中四个MSB以0填充并通过符号扩展至28位， –20 也即实际上是以类似0x0FFF8000的形式传输的。 –25 当数字积分器关闭时，ADE7880可以直接与电流变压器 –30 30 (CT)等传统电流传感器配合使用。 35 40 45 50 55 FREQUENCY (Hz) 60 65 70 电压通道ADC 图48显示了电压通道中VA输入的ADC和信号处理链。VB 和VC通道都具有类似的处理链。ADC输出为带符号的24 –89.97 位二进制补码字，输出速率为8 kSPS。采用±0.5 V的额定 –89.98 满量程模拟输入信号时，ADC可以产生其最大输出码值。 –89.99 30 35 40 45 50 55 60 65 70 FREQUENCY (Hz) 图48显示了施加于差分输入端(VA和VN)的满量程电压信 10193-022 PHASE (Degrees) –89.96 号。ADC输出摆幅为-5,326,737 (0xAEB86F)至+5,326,737 图47. 数字积分器的组合增益和相位响应(40 Hz至70 Hz) (0x514791)。请注意，以上是标称值，各ADE7880值在 如Current Waveform Gain寄存器部分中所述，ADE7880的 这些值上下变化。 串行端口采用32、16或8位数据格式。与图43所示的寄存 器类似，24位带符号寄存器DICOEFF是作为32位寄存器来 VOLTAGE PEAK, OVERVOLTAGE, SAG DETECT CURRENT RMS (VRMS) CALCULATION DSP VAP VIN PGA3 BITS GAIN[8:6] ×1, ×2, ×4, ×8, ×16 PGA3 REFERENCE ADC HPFEN BIT AVGAIN[23:0] CONFIG3[0] HPF VAWV WAVEFORM SAMPLE REGISTER TOTAL/FUNDAMENTAL ACTIVE AND REACTIVE POWER CALCULATION VN VIN VOLTAGE CHANNEL DATA RANGE +0.5V/GAIN 0x514791 = +5,326,737 0V 0V ZX DETECTION LPF1 ZX SIGNAL DATA RANGE ANALOG INPUT RANGE 0xAEB86F = –5,326,737 ANALOG OUTPUT RANGE 0V 0xAEB86F = –5,326,737 图48. 电压通道数据路径 Rev. A | Page 29 of 104 10193-023 –0.5V/GAIN 0x514791 = +5,326,737 ADE7880 电压波形增益寄存器 更换相电压数据路径 各相电压的信号路径中都具有一个乘法器。通过向这些24 ADE7880可以将一个相位的电压输入送至另一相位的计算 位带符号的电压波形增益寄存器(AVGAIN、BVGAIN和 数据路径。例如，ADE7880可以在B相计算数据路径中引 CVGAIN)中写入相应的二进制补码数，可以在±100%范围 入A相电压，这意味着B相中的所有功率计算都基于A相电 内更改电压波形。例如，如果向这些寄存器中写入 压和B相电流。 0x400000，可以将ADC输出调高50%。若要将输出调低 50%，则要向这些寄存器中写入0xC00000。公式5通过数 学方式描述了Current Waveform Gain寄存器的工作方式。 电压波形 = CONFIG寄存器的位[9:8] (VTOIA[1:0])可管理在VAP引脚 处测得的A相电压。如果VTOIA[1:0] = 00(默认值)，该电 压会被送到A相计算数据路径。如果VTOIA[1:0] = 01，则 该电压会被送至B相路径。如果VTOIA[1:0] = 10，则该电 压会被送至C相路径。如果VTOIA[1:0] = 11，ADE7880的 当AVGAIN、BVGAIN和CVGAIN寄存器的内容发生变化 表现会和VTOIA[1:0] = 00时一样。 时，所有基于电压的计算都会受到影响，也就是说，这会 CONFIG寄存器的位[11:10] (VTOIB[1:0])可管理在VBP引脚 影响对应相位的有功/无功/视在功率和电压有效值计算。 处测得的B相电压。如果VTOIB[1:0] = 00(默认值)，该电压 此外，波形样本也会相应地调整。 会被送到B相计算数据路径。如果VTOIB[1:0] = 01，则该 如Current Waveform Gain寄存器部分中所述，ADE7880的 串行端口采用32、16或8位数据格式，而DSP采用28位数据 格式。如图43所示，AVGAIN、BVGAIN和CVGAIN寄存 电压会被送至C相路径。如果VTOIB[1:0] = 10，则该电压 会被送至A相路径。如果VTOIB[1:0] = 11，ADE7880的表 现会和VTOIB[1:0] = 00时一样。 器是作为32位寄存器访问的，其中四个MSB以0填充并通 CONFIG寄存器的位[13:12] (VTOIC[1:0])可管理在VCP引脚 过符号扩展至28位。 处测得的C相电压。如果VTOIC[1:0] = 00(默认值)，该电 压会被送至C相计算数据路径。如果VTOIC[1:0] = 01则该 如电流通道HPF部分所述，ADC输出可能包含直流失调， 而后者可导致功率和有效值计算出现误差。与电流通道中 的类似，HPF会被放置在相电压的信号路径中。CONFIG3 电压会被送至A相路径。如果VTOIC[1:0] = 10，则该电压 会被送至B相路径。如果VTOIC[1:0] = 11，ADE7880的表 现会和VTOIC[1:0] = 00时一样。 寄存器的位0 (HPFEN)可使能或禁用滤波器。详情参见电 IA 流通道HPF部分。 APHCAL 电压通道采样 VA 器件以8 kSPS的速率从HPF的输出端获取电压通道的波形 IB VTOIA[1:0] = 01, PHASE A VOLTAGE DIRECTED TO PHASE B 样本并将其存储在24位带符号寄存器VAWV、VBWV和 VCWV中。在此期间，所有功率和有效值计算会不间断进 BPHCAL 行。当可以通过I2C或SPI串行端口访问VAWV、VBWV和 VB VCWV寄存器时，STATUS0寄存器的位17 (DREADY)会置 IC CPHCAL VC 信息，请参见数字信号处理器部分。 如Current Waveform Gain寄存器部分中所述，ADE7880的 串行端口采用32、16或8位数据格式。与图44所示寄存器 相似，24位带符号寄存器VAWV、VBWV和VCWV会在传 输时通过符号扩展至32位。 PHASE B COMPUTATIONAL DATAPATH VTOIB[1:0] = 01, PHASE B VOLTAGE DIRECTED TO PHASE C 1。通过将MASK0寄存器的位17 (DREADY)置1，可以在置 位DREADY标志时触发中断请求。有关位DREADY的更多 PHASE A COMPUTATIONAL DATAPATH PHASE C COMPUTATIONAL DATAPATH VTOIC[1:0] = 01, PHASE C VOLTAGE DIRECTED TO PHASE A 10193-024 电压通道HPF 图49. 不同数据路径中使用的相电压 图49显示了在B相数据路径中使用A相电压、在C相数据路 径中使用B相电压以及在A相数据路径中使用C相电压的 情况。 ADE7880内置一个专门设计的HSDC端口，可以快速访问 Waveform Sample寄存器。详情参见HSDC接口部分。 Rev. A | Page 30 of 104 ADE7880 电能质量测量 过零超时 过零检测 每个过零检测电路都对应一个超时寄存器。此寄存器载入 ADE7880在相电流和相电压通道上具有过零(ZX)检测电 了写入16位ZXTOUT寄存器的值，并每隔62.5 μs(时钟频率 路。零线电流数据路径不包含过零检测电路。过零事件可 为16 kHz)递减一次(1 LSB)。每次检测到过零信号时，该寄 在各种电能质量测量和校准流程中用作时基。 存 器 即 会 复 位 至 ZXTOUT值 。 此 寄 存 器 的 默 认 值 为 器件利用LPF1的输出来产生过零事件。而低通滤波器旨在 0xFFFF。如果该超时寄存器在检测到过零信号之前递减至 消除50 Hz和60 Hz系统的所有谐波，并识别电流和电压通 道的基波成分上的过零事件。 该数字滤波器在80 Hz处有一个极点，并且时钟速率为 256 kHz。因此，模拟输入信号(IA、IB、IC、VA、VB和VC 之一)和LPF1输出之间存在相位滞后。50 Hz系统的ZX检测 误差为0.0703°(60 Hz系统为0.0843°)。LPF1的相位滞后响应 会导致其输入和输出之间出现大约31.4°或1.74 ms(50 Hz时) 的时间延迟。从模拟输入上出现过零信号到在LPF1之后获 0，则STATUS1的位[8:3]之一会被置1。STATUS1寄存器的 位3 (ZXTOVA)、位4 (ZXTOVB)和位5 (ZXTOVC)分别对应 于A相、B相和C相电压通道；而其中的位6 (ZXTOIA)、位 7 (ZXTOIB)和位8 (ZXTOIC)分别对应于A相、B相和C相电 流通道。 如果MASK1寄存器中的ZXTOIx或ZXTOVx位被置1，IRQ1 中断引脚会在相应状态位置1时变为低电平。通过写入 STATUS1寄存器并将状态位置1，该状态位会被清除且 得ZX检测，这之间的总延迟大约为39.6°或2.2 ms(50 Hz时)。 IRQ1引脚回到高电平。 ADC和HPF会引入更多延迟。为确保实现良好的ZX检测 ZXOUT寄存器的分辨率为62.5 μs/LSB(时钟频率为16 kHz)。 分辨率，不能禁用LPF1。图50显示了如何检测过零信号。 因此，中断的最大超时期限为4.096 s：216/16 kHz。 PGA 图51显示了电压或电流信号保持固定直流电平超过62.5 μs DSP REFERENCE × ZXT、 HPFEN BIT GAIN[23:0] CONFIG3[0] ADC HPF ZX DETECTION 16-BIT INTERNAL REGISTER VALUE ZXTOUT 39.6° OR 2.2ms @ 50Hz 1 0.855 0V LPF1 ZX ZX ZX IA, IB, IC, IN OR VA, VB, VC ZX LPF1 OUTPUT 10193-025 IA, IB, IC, OR VA, VB, VC VOLTAGE OR CURRENT SIGNAL 图50. 电压和电流通道上的过零检测 0V 为了进一步增强噪声保护，电压通道中幅度小于10%满量 程的输入信号不会产生过零事件。电流通道ZX检测电路 对所有输入信号有效，而与信号幅度无关。 ZXZOxy FLAG IN STATUS1[31:0], x = V, A y = A, B, C 个。每个电路都会驱动STATUS1寄存器中的一个标志。如 10193-026 ADE7880内置六个过零检测电路，每相电压和电流通道一 IRQ1 INTERRUPT PIN 图51. 过零超时检测 果 置 于 A相 电 压 通 道 中 的 电 路 检 测 到 一 个 过 零 事 件 ， STATUS1寄存器中的位9 (ZXVA)会被置1。 相序检测 类似地，B相电压电路驱动位10 (ZXVB)、C相电压电路驱 ADE7880内置片内相序误差检测电路。.此检测作用于相位 动位11 (ZXVC)，而置于电流通道中的电路驱动STATUS1寄 存器的位12 (ZXIA)、位13 (ZXIB)和14 (ZXIC)。如果MASK1 寄存器中的ZX检测位被置1，IRQ1中断引脚会变为低电 平，且相应状态标志会被置1。通过写入STATUS1寄存器 电压，并仅考虑过零事件(依据由负到正跃迁来判断)。 这 些过零事件的常规顺序为先A相后B相再C相(参见图53)。 如果过零事件的顺序是先A相后B相再C相，那么STATUS1 寄存器的位19 (SEQERR)会被置1。 并将状态位置1，该状态位会被清除且IRQ1引脚变为高 电平。 Rev. A | Page 31 of 104 ADE7880 如果MASK1寄存器的位19 (SEQERR)置1，且触发了逆相序 PHASE A PHASE B PHASE C 事件，则IRQ1中断引脚会变为低电平。通过写入STATUS1 寄存器并将状态位19 (SEQERR)置1，该状态位会被清除且 仅在ADE7880采用三相四线三电压传感器配置连接方式 (ACCMODE寄存器的位[5:4] (CONSEL[1:0])设为00)时，逆 ZX A ZX B ZX C 10193-028 IRQ1引脚变为高电平。 相序检测电路才会生效。在所有其他配置中，仅会使用两 图53. A相、B相和C相的正常顺序 个电压传感器；因此，不建议使用该检测电路。在这类情 迟存储在16位无符号ANGLE0寄存器中(详情参见图54)。 况下，可利用相电压之间的时间间隔来分析相序(详情参 类似地，B相和C相的电压和电流之间的延迟分别存储在 见相位时间间隔部分)。 ANGLE1和ANGLE2寄存器中。 图52显示了A相电压后跟C相电压(而非B相电压)的情况。 PHASE A VOLTAGE 每次出现由负到正的过零事件时，STATUS1寄存器的位19 PHASE A CURRENT (SEQERR)都会被置1，当A相、C相或B相上的此类过零事 PHASE A PHASE C PHASE B 10193-029 件并不能跟在相应的C相、B相或A相过零事件之后， ANGLE0 图54. A相电压和A相电流之间的延迟存储在ANGLE0寄存器中 A, B, C PHASE VOLTAGES AFTER LPF1 当ANGLESEL[1:0]位设为01时，测量的是相电压之间的延 迟。A相电压和C相电压之间的延迟存储在ANGLE0寄存器 ZX A ZX C 中。B相电压和C相电压之间的延迟存储在ANGLE1寄存器 ZX B 中，而A相电压和B相电压之间的延迟存储在ANGLE2寄存 器中(详情参见图55)。 BIT 19 (SEQERR) IN STATUS1 REGISTER 当ANGLESEL[1:0]位设为10时，测量的是相电流之间的延 IRQ1 STATUS1[19] CANCELLED BY A WRITE TO THE STATUS1 REGISTER WITH SEQERR BIT SET 10193-027 迟。与相电压之间的延迟类似，A相电流和C相电流之间 STATUS1[19] SET TO 1 图52. A相电压后跟C相电压时SEQERR位置1 的延迟存储在ANGLE0寄存器中；B相电流和C相电流之间 的延迟存储在ANGLE1寄存器中，而A相电流和B相电流之 间的延迟则存储在ANGLE2寄存器中(详情参见图55)。 一旦检测到逆相序，各相电压之间的时间测量(参见相位 PHASE A 时间间隔部分)可以帮助识别哪一路相电压应该和哪一路 PHASE B PHASE C 相电流相关，用于重新建立正确的计算数据路径。 CONFIG寄存器的位[9:8] (VTOIA[1:0])、位[11:10] (VTOIB [1:0])和位[13:12] (VTOIC[1:0])可用于将一个相位的电压送 ANGLE2 部分。 ANGLE1 ANGLE0 相位时间间隔 10193-030 至另一相位的数据路径。详情参见更换相电压数据路径 图55. 相电压(电流)之间的延迟 ADE7880能够测量相电压之间、相电流之间或同一相位的 电压和电流之间的时间延迟。过零检测电路识别出的由负 到正跃迁可以用作测量起始点和结束点。一次只能执行一 组此类测量，具体取决于COMPMODE寄存器的位[10:9] (ANGLESEL[1:0])。 ANGLE0、ANGLE1和ANGLE2寄存器都是16位无符号寄存 器，且1 LSB变化对应的时间为3.90625 μs(时钟频率256 kHz)， 这表示50 Hz系统的分辨率为0.0703° (360° × 50 Hz/256 kHz)， 而60 Hz系统则为0.0843° (360° × 60 Hz/ 256 kHz)。 当ANGLESEL[1:0]位设为00(默认值)，测量的是同一相位 的电压和电流之间的延迟。A相电压和A相电流之间的延 Rev. A | Page 32 of 104 ADE7880 相电压或相电流之间的延迟可用于评估负载的平衡特性。 的骤降事件相关联：当B相或C相电压保持在SAGLVL以下 而相电压和相电流之间的延迟可用于计算各相上的功率因 时，这些位置1。当相电压高于SAGLVL时，这些位设为0。 数，如下列公式6所示： PHASE B VOLTAGE FULL SCALE SAGLVL[23:0] 其中fLINE = 50 Hz或60 Hz。 SAGCYC[7:0] = 0x4 周期测量 PHASE A VOLTAGE ADE7880在电压通道中提供线周期测量。每个相电压的周 期经测量后存储于三个不同寄存器APERIOD、BPERIOD 和CPERIOD中。周期寄存器是16位无符号寄存器，且每 间为30 ms到40 ms，因此测量在该时间之后才会稳定。 周期测量的分辨率为3.90625 μs/LSB(时钟频率为256 kHz)， 即表示线路频率为50 Hz时分辨率为0.0195% (50 Hz/256 kHz)， 而线路频率为60 Hz时则为0.0234% (60 Hz/256 kHz)。50 Hz 网络的周期寄存器值大约为5120 (256 kHz/50 Hz)，而60 Hz 网络大约为4267 (256 kHz/60 Hz)。该寄存器的长度确保可 以测量低至3.9 Hz (256 kHz/216)的线路频率。当线路建立之 后，测量结果不再改变时，周期寄存器稳定在±1 LSB。 STATUS1[16] CANCELLED BY A WRITE TO STATUS1[31:0] WITH SAG BIT SET SAGCYC[7:0] = 0x4 BIT 16 (SAG) IN STATUS1[31:0] STATUS[16] SET TO 1 IRQ1 PIN GOES HIGH BECAUSE STATUS1[16] CANCELLED BY A WRITE TO STATUS[31:0] WITH SAG BIT SET IRQ1 PIN PHSTATUS[12] SET TO 1 BECAUSE PHASE A VOLTAGE WAS BELOW SAGLVL FOR SAGCYC HALF LINE CYCLES VSPHASE[0] = PHSTATUS[12] PHSTATUS[12] CLEARED TO 0 BECAUSE PHASE A VOLTAGE WAS ABOVE SAGLVL FOR SAGCYC HALF LINE CYCLES VSPHASE[1] = PHSTATUS[13] PHSTATUS[13] SET TO 1 可以利用下面的公式和周期寄存器来计算线路周期和频率。 TL = PERIOD[15:0] [sec] 256E3 (7) fL = 256E3 [ Hz] PERIOD[15 :0] (8) 10193-031 个线周期更新一次。由于LPF1滤波器(参见图50)的建立时 Figure 56. SAG Detection SAGCYC寄存器表示半波周期数，相电压必须在此期间内 始终位于SAGLVL寄存器所指定的电平之下或之上才能触 发SAG中断；数值0对SAGCYC无效。例如，如果SAG周期 (SAGCYC[7:0])为0x07，则表示线路电压将在七个半波周 期内降至该阈值以下，当第七个半波周期结束时， 相电压骤降 ADE7880可以通过编程，用于检测是否有任意相电压峰值 的绝对值在数个半波周期内低于或超过峰值。发生此事件 的具体相位以及相电压相对于阈值的状态通过PHSTATUS 寄存器的位[14:12] (VSPHASE[x])来标识，任何相位低于或 STATUS1寄存器的SAG标志会被置1。如果MASK1的位16 (SAG)置1，则在出现SAG事件时，即STATUS1寄存器的状 态位16 (SAG)置1时，IRQ1中断引脚会变为低电平。通过 写入STATUS1寄存器并将该状态位SAG置1，STATUS1寄 超过阈值，便会触发相关中断，如图56所示。 存器的SAG状态位和IRQ1引脚会回到高电平。 图56显示了A相电压在四个半波周期(SAGCYC = 4)内降至 当B相电压在两个线周期内降至SAGLVL寄存器所设定的阈 SAG level寄存器(SAGLVL)中设定的阈值以下。该事件发生 时，STATUS1寄存器的位16 (SAG)会被置1，由于A相电压 值以下时，PHSTATUS寄存器的位VSPHASE[1]会被置1(参 见图56)。同时，STATUS1寄存器的位16 (SAG)会被置1，以 低于SAGLVL，所以PHSTATUS寄存器中的位VSPHASE[0] 指示该事件发生。 也会置1。微控制器接着回写STATUS1寄存器，将位16 请注意，内部过零计数器始终处于活动状态。因此，通过 (SAG)置1，以擦除该位并将中断引脚重新设为高电平。此 设置SAGLVL寄存器来执行时，第一个SAG检测结果不是 后 ， A相 电 压 在 SAGLVL阈 值 以 上 保 持 四 个 半 波 周 期 在整个SAGCYC周期内获得的。而如果在初始化SAGLVL (SAGCYC = 4)。STATUS1寄存器中的位16 (SAG)置1，以指 寄存器之后再写入SAGCYC寄存器，则可以复位过零计数 示该状况，PHSTATUS寄存器中的位VSPHASE[0]恢复为0。 器，从而确保第一个SAG检测结果是在整个SAGCYC周期 位VSPHASE[1]和VSPHASE[2]以同样的方式与B相和C相上 内获得的。 Rev. A | Page 33 of 104 ADE7880 管理SAG事件的建议步骤如下： IPPHASE/VPPHASE BITS 1. 通过将位16 (SAG)置1，在MASK1寄存器中使能SAG中断。 00000 2. 发 生 SAG事 件 时 ， IRQ1中 断 引 脚 变 为 低 电 平 ， 且 27 26 25 24 23 PEAK DETECTED ON PHASE C STATUS1的位16 (SAG)会被置1。 0 24-BIT UNSIGNED NUMBER PEAK DETECTED ON PHASE A PEAK DETECTED ON PHASE B 3. 读取STATUS1寄存器，其中位16 (SAG)被置1。 10193-033 31 图58. IPEAK[31:0]和VPEAK[31:0]寄存器的组成成分 4. 读取PHSTATUS寄存器，以识别发生SAG事件的相位。 PEAK VALUE WRITTEN INTO IPEAK AT THE END OF FIRST PEAKCYC PERIOD 5. 写入STATUS1寄存器，其中位16 (SAG)被置1。SAG位会 END OF FIRST PEAKCYC = 16 PERIOD 立刻被擦除。 END OF SECOND PEAKCYC = 16 PERIOD SAG电平设置 器件将SAGLVL[23:0] SAG level寄存器的内容和HPF输出的 PHASE A CURRENT 绝对值做比较。通过向SAGLVL寄存器中写入5,928,256 (0x5A7540)，可以将SAG检测电平设为满量程(参见电压通 BIT 24 OF IPEAK CLEARED TO 0 AT THE END OF SECOND PEAKCYC PERIOD 道ADC部分)，从而连续触发SAG事件。通过写入0x00或 BIT 24 OF IPEAK 0x01，可以将SAG检测电平设为0，从而永不触发SAG 事件。 0000 0000 0 24-BIT NUMBER PHASE B CURRENT 图57. SAGLVL寄存器以32位字形式传输 BIT 25 OF IPEAK 如Current Waveform Gain寄存器部分中所述，ADE7880的 见图57。 BIT 25 OF IPEAK SET TO 1 AT THE END OF SECOND PEAKCYC PERIOD 图59. 峰值电平检测 串行端口采用32、16或8位数据格式。SAGLVL寄存器是作 为32位寄存器来访问的，其中八个MSB以0填充。详情参 PEAK VALUE WRITTEN INTO IPEAK AT THE END OF SECOND PEAKCYC PERIOD 10193-034 24 23 10193-032 31 图59显示了使能A相和B相测量(MMODE寄存器的位PEAKSEL[2:0]为011)时ADE7880如何记录电流通道上的峰值。 PEAKCYC设为16，表示峰值测量周期为四个线路周期。 峰值检测 ADE7880会记录电压和电流通道在数个半波周期内达到的 最大绝对值，并将其存储在32位寄存器VPEAK和IPEAK的 低24位中。 在前四个线路周期内 (PEAKCYC = 16)，A相的最大绝对值 最大，因此在该周期结束时，该最大绝对值写入IPEAK寄 存器的后24位，且IPEAK寄存器的位24 (IPPHASE[0])会置1。 在后四个线路周期的PEAKCYC周期内，该位保持为1。在 PEAKCYC寄存器包含用作测量时基的半波周期数。电路 后四个线路周期内，B相的最大绝对值最大，因此在该周 采用过零检测电路识别的过零点。MMODE寄存器的位 期结束时，该最大绝对值被写入IPEAK寄存器的后24位， [4:2] (PERSEL[2:0])选择执行该峰值测量的相位。位2选择A 且IPEAK寄存器的位25 (IPPHASE[1])会被置1。 相；位3选择B相；而位4则选择C相。选择监控一个以上相 位的峰值时，由于该过程中涉及到来自多个相位的过零事 件，因此PEAKCYC寄存器中指示的测量周期会按比例递 减。当确定出现新的峰值时，IPEAK和VPEAK寄存器的位 [26:24](IPPHASE[2:0]或VPPHASE[2:0])之一会被置1，以识 别触发峰值检测事件的相位。例如，如果发现A相电流出 现了峰值，则IPEAK寄存器的位24 (IPPHASE[0])会被置1。 如果下次在B相上测量到新的峰值，则IPEAK寄存器的位 24 (IPPHASE[0])会被清0，而IPEAK寄存器的位25 (IPPHASE[1])会被置1。图58显示了IPEAK和VPEAK寄存器 的组成成分。 当电流通道的峰值检测周期结束时，STATUS1寄存器的位 23 (PKI)会被置1。如果MASK1寄存器的位23 (PKI)被置1， IRQ1中断引脚会在PEAKCYC周期结束时变为低电平，且 STATUS1寄存器的状态位23 (PKI)会被置1。类似地，当电 压通道的峰值检测周期结束时，STATUS1寄存器的位24 (PKV)会被置1。如果MASK1寄存器的位24 (PKV)被置1， IRQ1中断引脚会在PEAKCYC周期结束时变为低电平，且 STATUS1寄存器的状态位24 (PKV)会被置1。为了找到触发 该中断的具体相位，器件会在读取STATUS1寄存器之后马 上读取IPEAK或VPEAK寄存器两者之一。接下来，通过写 入STATUS1寄存器并将该状态位置1，该状态位会被清 除，且IRQ1引脚变为高电平。 Rev. A | Page 34 of 104 ADE7880 请注意，内部过零计数器始终处于活动状态。因此，通过 如图所示，一旦A相电压的瞬时绝对值超过OVLVL寄存器 设置MMODE寄存器的位[4:2] (PEAKSEL[2:0])来执行时， 中的阈值，STATUS1寄存器的位18 (OV)和PHSTATUS寄存 第一个峰值检测结果不是在整个PEAKCYC周期内获得 器的位9 (OVPHASE[0])会被置1。而当写入STATUS1寄存器 的。而如果在PEAKSEL[2:0]位置1之后再写入PEAKCYC寄 并将位18 (OV)置1时，STATUS1寄存器的位18 (OV)和PHSTA- 存器，则可以复位过零计数器，从而确保第一个峰值检测 TUS寄存器的位9 (OVPHASE[0])会被取消。 结果是在整个PEAKCYC周期内获得的。 管理过压事件的建议步骤如下： 过压和过流保护 ADE7880可以通过检测发现电压和电流通道上测得的瞬时 绝对值何时超过了在24位无符号寄存器OVLVL和OILVL中 设定的阈值。在发生过压事件时，如果MASK1寄存器的位 18 (OV)被置1，IRQ1中断引脚会变为低电平。当IRQ1中断 引脚变为低电平时，将会设置两个状态标志：STATUS1寄 存 器 的 位 18(OV)和 PHSTATUS寄 存 器 的 位 [11:9] (OVPHASE[2:0])之一(用于识别产生过压事件的相位)。通 过写入STATUS1寄存器并将该状态位置1，STATUS1寄存 器的状态位18(OV)和PHSTATUS寄存器的所有位[11:9] (OVPHASE[2:0])会被清除，且IRQ1引脚变为高电平。图60 显示了A相电压上的过压检测。 1 通过将位18(OV)置1，在MASK1寄存器中使能OV中断。 2 发生过压事件时，IRQ1中断引脚变为低电平。 3 读取STATUS1寄存器，其中位18 (OV) 被置1。 4 读取PHSTATUS寄存器，以识别发生过压事件的相位。 5 写入STATUS1寄存器并将位18(OV)置1。此时，位OV和 PHSTATUS寄存器的所有[11:9](OVPHASE[2:0])均会被 清除。 在发生过流事件时，如果MASK1寄存器的位17(OI)被置 1，IRQ1中断引脚会变为低电平。接着，STATUS1寄存器 的位17 (OI)和PHSTATUS寄存器的位[5:3] (OIPHASE[2:0]) 之一(用于识别产生该中断的相位)会立刻被置1。为了找到 触发该中断的相位，可以在读取STATUS1寄存器后马上读 PHASE A VOLTAGE CHANNEL OVERVOLTAGE DETECTED 取PHSTATUS寄存器。接着，通过写入STATUS1寄存器并 将 该 状 态 位 置 1， STATUS1寄 存 器 的 状 态 位 17(OI)和 PHSTATUS寄存器的位[5:3](OIPHASE[2:0])会被清除，且 OVLVL[23:0] IRQ1引脚变为高电平。该过程与过压检测类似。 过压和过流电平设置 器件会将24位无符号过压(OVLVL)和过流(OILVL)寄存器 的内容与电压和电流通道的绝对值做比较。这些寄存器的 最大值为HPF输出的最大值：+5,326,737(0x514791)。当 OVLVL或OILVL寄存器等于该值时，则永远不会检测到过 BIT 18 (OV) OF STATUS1 压或过流条件。而向这些寄存器中写入0x0时，则表示会 连续监测到过压或过流条件，且会永久性触发相应中断。 STATUS1[18] AND PHSTATUS[9] CANCELLED BY A WRITE OF STATUS1 WITH OV BIT SET. 10193-035 BIT 9 (OVPHASE) OF PHSTATUS 如Current Waveform Gain寄存器部分中所述，ADE7880的 图60. 过压检测 串行端口采用32、16或8位数据格式。与图57所示寄存器类 似，OILVL和OVLVL寄存器是作为32位寄存器来访问的， 其中八个MSB以0填充。 Rev. A | Page 35 of 104 ADE7880 零线电流失配 该过程中使用的正阈值ISUMLVL是一个24位带符号寄存 在三相系统中，零线电流等于相电流的代数和： 器。ISUMLVL用于与绝对值进行比较，因此应始终设置为 0x00000到0x7FFFFF范围内的正数。ISUMLVL采用的调整 如果这两个数值之间存在失配，则系统中可能发生了窃电 情况。 ADE7880通过将IAWV、IBWV和ICWV寄存器的内容相加 而计算出相电流的总和，并将结果存储到28位带符号寄存 器ISUM中：ISUM(t) = IA(t) + IB(t) + IC(t)。ISUM会每隔125 μs (频率为8 kHz)计算一次，即相当于提供电流样本的速率， 而STATUS0寄存器的位17 (DREADY)用于指示何时可以读 取ISUM寄存器。有关位DREADY的更多信息，请参见数 比例与电流ADC输出相同，因此向ISUMLVL寄存器中写入 +5,326,737 (0x514791)时，失配检测电平将置为满量程；详 情参见电流通道ADC部分。而写入0x000000(默认值)或负 值时，则表示会一直触发MISMTCH事件。为避免连续触 发MISMTCH事件，应该在上电或硬件/软件复位之后向 ISUMLVL寄存器中写入适合该应用的值。 如Current Waveform Gain寄存器部分中所述，ADE7880的 串行端口采用32、16或8位数据格式，而DSP采用28位数据 格式。如图61所示，28位带符号寄存器ISUM是作为32位寄 字信号处理器部分。 存器来访问的，其中四个最高有效位以0填充。 31 28 27 0000 0 28-BIT SIGNED NUMBER BIT 27 IS A SIGN BIT 10193-036 若要从ISUM寄存器恢复ISUM(t)值，请使用以下公式： 图61. ISUM[27:0]寄存器以32位数据格式的形式传输 其中： 与图43所示的寄存器类似，ISUMLVL寄存器是作为32位寄 ADCMAX = 5,928,256，即满量程输入时的ADC输出。 存器来访问的，其中四个最高有效位以0填充并通过符号 IFS为满量程ADC相电流。 扩展至28位。 请 注 意 ， 当 CONFIG3寄 存 器 中 的 位 2(INSEL)置 1时 ， 相位补偿 ADE7880还会计算ISUM有效值并将结果存储在NIRMS寄 如电流通道ADC和电压通道ADC部分所述，电流和电压的 存器中(详情参见电流有效值计算部分)。 数据路径是完全相同的。ADE7880所引起的电流和电压信 ADE7880会计算ISUM和INWV寄存器中零线电流两者绝对 号之间的相位误差可以忽略不计。不过，ADE7880必须与 值之间的差值并取其结果的绝对值，然后与ISUMLVL阈值 做比较。 传感器配合使用，而这些传感器可能存在固有相位误差。 例如，电流互感器(CT)存在0.1°到3°的相位误差并不罕见。 这些相位误差因器件而异，并必须加以校正，以便执行准 如果 确的功率计算。 当功率因数较低时，相位不匹配所引起的误差特别明显。 那么表示零线电流等于相电流的总和，且系统工作正常。 如果 ADE7880能 够 以 数 字 方 式 校 准 这 些 微 小 的 相 位 误 差 。 ADE7880允许向信号处理链中引入少量的时间延迟或时间 提前，从而补偿这些微小的相位误差。 那么表示可能发生了窃电情况，且STATUS1寄存器的位20 Phase Calibration寄存器(APHCAL、BPHCAL和CPHCAL) (MISMTCH)会 被 置 1。 通 过 设 置 MASK1寄 存 器 的 位 20 都是10位寄存器，这些寄存器可以在−374.0 μs到+61.5 μs范 (MISMTCH)，可以使能零线电流失配的中断。使能该中断 围内调整电压通道信号路径中的时间提前量。向PHCAL寄 后，当MASK1寄存器中状态位MISMTCH置1时，IRQ1引 存器中写入负值表示时间提前，而正值则表示时间延迟。 脚 会 变 为 低 电 平 。 通 过 写 入 STATUS1寄 存 器 并 将 位 20 1 LSB相当于0.976 μs的时间延迟或时间提前(时钟频率为 (MISMTCH)置1，该状态位会被清除，且IRQ1引脚回到高 1.024 MHz)。这样，当线路频率为60 Hz时，相位补偿分辨 电平。 率可达到0.0211° (360° × 60 Hz/1.024 MHz)。这相当于在60 Hz 时总校正范围为−8.079°到+1.329°。50 Hz时校正范围为 −6.732°到+1.107°，而分辨率为0.0176° (360° × 50 Hz/ 1.024 MHz)。 Rev. A | Page 36 of 104 ADE7880 假设相位误差为x度，且是以相电压为参考来测量的，那 图63显示了如何利用相位补偿来移除电流通道的IA中因外 么通过将x除以相位分辨率(60 Hz时为0.0211°/LSB，而50 Hz 部电流传感器而导致的x = −1°相位超前(50 Hz系统中相当 时为0.0176°/LSB)即可计算出相应的LSB。结果必须位于− 于55.5 μs)。为了消除A相电流通道中的超前(1°)，必须向对 383到+63范围内，否则无效。如果电流比电压超前，则结 应的电压通道中引入相位超前。根据公式8，APHCAL为57 果为负值，会向PHCAL寄存器中写入其绝对值。如果电流 个最低有效位(56.8四舍五入所得)。通过向A相电流中引入 比电压落后，则结果为正值，将结果加上512，然后再写 55.73 μs的时间延迟，即可实现该相位超前。 入xPHCAL。 如Current Waveform Gain寄存器部分中所述，ADE7880的 APHCAL、BPHCAL或CPHCAL 串行端口采用32、16或8位数据格式。如图62所示，10位寄 存器APHCAL、BPHCAL和CPHCAL是作为16位寄存器来 15 10 9 0000 00 0 xPHCAL 图62. xPHCAL寄存器以16位寄存器形式通信 IAP IA PGA1 ADC IAN PHASE CALIBRATION APHCAL = 57 VAP VA PGA3 ADC VN 1° IA IA VA 10193-038 VA PHASE COMPENSATION ACHIEVED DELAYING IA BY 56µs 50Hz 图63. 电压通道上的相位校准 Rev. A | Page 37 of 104 10193-037 访问的，其中六个MSB以0填充。 ADE7880 基准电压电路 ADE7880寄存器初始化至其预期值。接下来，对队列中的 REFIN/OUT引脚处的基准电压标称值为1.2 ± 0.075% V。这 最后一个寄存器执行两次额外写入操作，以清除流水线， 是ADE7880中ADC采用的基准电压。REFIN/OUT可以被外部 然后向RUN寄存器中写入0x0001。这样，DSP即会根据所 参考源过驱动，比如一个1.2V的外部参考源。ADE7880的 需配置启动计算。 基准电压会随温度变化而略微漂移；有关温度系数特性(单 位为ppm/°C)，请参见技术规格摂部分。温度漂移值因器 件而异。由于所有ADC均采用该基准电压源，因此如果基 准电压源存在x%的漂移，则会导致电表精度出现2x%的偏 差。因温度变化而出现的基准电压漂移通常非常小，并且 一般远远小于电表中的其它元件。另外，电表可以在多种 温度下进行校准。 为了确保存储在DSP数据存储器RAM(地址0x4380与地址 0x43BE之间)内数据的完整性，提供了写保护机制。默认 情况下，保护功能是禁用的，放置在0x4380与0x43BE间的 寄存器的写入无任何限制。使能保护功能后，这些寄存器 不允许写入。无论写保护状态如何，寄存器的读取无任何 限制。要使能保护功能，向位于地址0xE7FE的内部8位寄 存器写入0xAD，然后向位于地址0xE7E3的内部8位寄存器 如果CONFIG2寄存器的位0(EXTREFEN)清0(默认值)， 写入0x80。要禁用保护，向位于地址0xE7FE的内部8位寄 ADE7880采用内部基准电压源。如果该位置1，则使用的 存器写入0xAD，然后向位于地址0xE7E3的内部8位寄存器 是外部基准电压源。CONFIG2寄存器在PSM0模式期间进 写入0x00。建议在启动DSP之前使能写保护。如果需要更 行设置。其值会在PSM1、PSM2和PSM3功耗模式下保持 改任何基于数据存储器RAM的寄存器，只需禁用保护，更 不变。 改值，然后重新使能保护。更改这些寄存器无需停止 数字信号处理器 DSP。 ADE7880内置固定功能数字信号处理器(DSP)，可以计算 初始化数据存储器RAM内寄存器的建议程序为： 所有功率和有效值。此外内置程序存储器ROM和数据存储 器RAM。 • 初始化所有寄存器。向队列内的最后一个寄存器写入三 次，以确保将其值写入RAM。同时还应初始化ADE7880 用于功率和有效值计算的程序存储在程序存储器ROM中， 并且该处理器会每8 kHz执行一次该程序。计算结束时，器 件 会 将 STATUS0寄 存 器 的 位 17(DREADY)置 1。 通 过 将 MASK0寄存器的位17(DREADY)置1，可以使能该事件的中 断。使能该中断后，计算结束时IRQ0引脚会变为低电平， 且状态位DREADY被置1。通过写入STATUS0寄存器并将 位17(DREADY)置1，该状态位会被清除且IRQ0引脚变为高 电平。 的所有其他寄存器。 • 启用写保护，向位于地址0xE7FE的内部8位寄存器写入 0xAD，然后向位于地址0xE7E3的内部8位寄存器写入 0x80。 • 回读所有数据存储器RAM寄存器，以确保将其初始化 为所需值。 • 在未正确初始化一个或多个寄存器的远程情况下，应禁 DSP使用的寄存器位于数据存储器RAM中，地址范围为 0x4380到0x43BE。此存储器的宽度为28位。执行数据存储 用保护：即向位于地址0xE7FE的内部8位寄存器写入 0xAD，然后向位于地址0xE7E3的内部8位寄存器写入 器RAM写操作时使用两级流水线。这代表两种情况：当仅 0x00。再次初始化寄存器。向队列内的最后一个寄存器 需要初始化一个寄存器时，应多执行两次写操作以确保将 写入三次。启用写保护，向位于地址0xE7FE的内部8位 值写入RAM。当需要初始化两个或更多寄存器时，应对队 寄存器写入0xAD，然后向位于地址0xE7E3的内部8位寄 列内的最后一个寄存器多执行两次写操作以确保将值写入 存器写入0x80。 RAM。 • 设Run = 1，启动DSP。 如上电程序部分所述，上电时或者硬件或软件复位后， 如果ADE7880一直处于PSM0正常模式，则没必要停止 DSP处于空闲模式。此时未执行任何指令。数据存储器 DSP。所有ADE7880寄存器(包括位于数据存储器RAM中的 RAM中的所有寄存器初始化为默认值0，读取/写入无任何 寄存器)均可以直接修改，而无需停止DSP。不过，若要停 限 制 。 RUN寄 存 器 ( 用 于 启 动 和 停 止 DSP) 会 被 清 除 至 止DSP，则必须向RUN寄存器中写入0x0000。若要重新启 0x0000。若要DSP开始执行代码，则必须向RUN寄存器中 动DSP，则必须遵循下列程序之一： 写 入 0x0001。 建 议 首 先 将 数 据 存 储 器 RAM中 的 所 有 Rev. A | Page 38 of 104 ADE7880 • 如果数据存储器RAM中的ADE7880寄存器尚未经过修 改，则可以向RUN寄存器中写入0x0001来启动DSP。 经过LPF并取得平方根后，f(t)的有效值即可通过下式获 得： • 如果数据存储器RAM中的ADE7880寄存器必须进行修 改，则首先执行软件或硬件复位并将所有ADE7880寄存 器初始化至其目标值，使能写保护，然后向RUN寄存器 中写入0x0001来启动DSP。 如电源管理部分所述，当ADE7880退出PSM0功耗模式时， 建议向RUN寄存器中写入0x0000来停止DSP(有关更改功耗 模式时的建议操作，请参见表10和表11)。 基于此方法的有效值计算会同时在所有七个模拟输入通道 上 讲 行 。 结 果 存 储 在 下 列 24位 寄 存 器 中 ： AIRMS、 BIRMS、CIRMS、AVRMS、BVRMS、CVRMS和NIRMS。 第二种方法首先计算输入信号的绝对值，然后通过滤波提 取其直流成分。该方法计算的是输入的平均绝对值。如果 有效值测量 公式12中的输入信号仅包含基波成分，则其平均值如下： 有效值(rms)衡量交流信号的幅度。可以分别从实用角度和 数学角度予以定义。从实用角度定义，一个交流信号的有 效值等于在负载上产生同等功率所需的直流量。从数学角 度来看，连续信号f(t)的有效值定义如下： 基于此方法的计算仅限在三相电流上同时运行。结果分别 对于时间采样信号，有效值计算涉及求信号的平方、求平 存储在下列20位寄存器中：AIMAV、BMAV和CMAV。请 均值，然后获得平方根。 注意，只有仅含基波成分时，mav和rms值之间的比例关系 才会保持不变。如果电流通道中存在谐波，则平均绝对值 不再与有效值成正比。 电流有效值计算 公式10表明，对于包含谐波的信号，有效值计算会包含所 有谐波成分，而不仅仅是基波。ADE7880采用两种不同的 方法来计算有效值。第一种方法非常精确，并仅在PSM0 模式下有效。第二种方法精度较差，采用平均绝对值 (mav)测量估算来进行；在PSM0和PSM1模式下有效。 本节介绍如何利用第一种方法来计算所有相线和零线电流 的有效值。如果CONFIG3寄存器中的位2(INSEL)置1， ADE7880还会计算相电流瞬时值之和的有效值。请注意， 瞬时值和存储于ISUM寄存器内，如零线电流失配部分所 述。在仅需要检测相电流的三相四线系统中，该值可衡量 ADE7880还可计算相电流、相电压和零线电流的各种基波 和谐波成分的有效值，作为谐波计算模块的一部分。详情 参见谐波计算部分。 零线电流。 图65详细显示了电流通道其中一相上的用于有效值计算的 信号处理链。电流通道有效值是根据电流通道中使用的样 第一种方法是对输入信号的平方进行低通滤波(LPF)并求取 本进行计算的。电流有效值为24位值，并存储在AIRMS、 结果的平方根(参见图65)。 BIRMS、CIRMS和NIRMS寄存器中。电压有效值测量的更 新速率为8 kHz。如果CONFIG3寄存器位2(INSEL)为0(默认 值)，NIRMS寄存器便包含零线电流有效值。如果INSEL位 则 为1，NIRMS寄存器便包含相电流瞬时值之和的有效值。 采用0.5V(交流峰值)的额定满量程模拟输入信号时，ADC 会产生大约为±5,326,737的输出码。满量程正弦波信号的 等效有效值为3,766,572(0x39792C)，该值与线路频率无 关。如果使能了积分器，即CONFIG寄存器的位0 (INTEN) 置1，那么满量程正弦波信号的等效有效值在50 Hz时为 3,759,718 (0x395E66)，而在60 Hz时则为3,133,207 (0x2FCF17)。 Rev. A | Page 39 of 104 ADE7880 表12. 电流有效值测量的建立时间 当PGA = 1时，电流有效值的精度在满量程输入到1/1000满 50 Hz输入信号 580 ms 700 ms 积分器状态 积分器关闭 积分器开启 量程输入范围内通常为0.1%。另外，此项测量的带宽为 3.3 kHz。建议在发生电压过零事件时的同时读取RMS寄存 器，以确保稳定性。IRQ1中断可用于指示何时发生了过零 60 Hz输入信号 580 ms 700 ms 如Current Waveform Gain寄存器部分中所述，ADE7880的 事件(参见中断部分)。表12显示了电流有效值测量的建立 串行端口采用32、16或8位数据格式。与图64所示寄存器类 时间，即RMS寄存器从0开始到反映出电流通道输入端值 似，24位带符号寄存器AIRMS、BIRMS、CIRMS、NIRMS 所需的时间。 31 24 0000 23 0 0000 24-BIT NUMBER 图64. 24位AIRMS、BIRMS、CIRMS和NIRMS 寄存器以32位字的形式传输 xIRMSOS[23:0] 27 x2 LPF xIRMS[23:0] 0x514791 = 5,326,737 0V 0xAEB86F = –5,326,737 图65. 电流有效值信号处理 Rev. A | Page 40 of 104 10193-040 CURRENT SIGNAL FROM HPF OR INTEGRATOR (IF ENABLED) 10193-039 都是作为32位寄存器来访问的，其中八个MSB以0填充。 ADE7880 212000 AD E 7 8 8 0 针 对 每 个相提供了一个C ur r e n t R ms Offs et 211500 Compensation寄存器：AIRMSOS、BIRMSOS、CIRMSOS 211000 和NIRMSOS。这些都是24位带符号寄存器，可用于移除电 210500 流有效值计算中的偏移失调。由于I2(t)直流成分中集成了 210000 209500 209000 Offset Compensation寄存器的1 LSB相当于Current Rms寄存 208500 器的1 LSB。假定在满量程交流输入(50 Hz)下电流有效值计 208000 算的最大值为3,766,572，一LSB的电流有效值失调代表低 207500 于满量程60 dB时的有效值测量值的0.00045%。 207000 45 50 55 FREQUENCY (Hz) 60 10193-042 输入噪声，因此有效值计算中会偏移失调。Current Rms LSB 电流有效值偏移失调补偿 65 图67. 满量程时的xIMAV寄存器值(线路频率范围为45 Hz至65 Hz) 50 Hz和60 Hz时满量程正弦波信号的mav值分别为209,686 在低电流下执行失调校准；校准时电流不应等于零。 和210,921。如图67所示，对于满量程正弦波输入，45 Hz 和65 Hz的mav估算结果之间存在1.25%的偏差。在满量 程输入到1/100满量程输入范围内，电流mav精度通常为 其中，I rms0是未经过偏移失调校正的有效值测量值。 0.5%。另外，该测量的带宽为3.3 kHz。电流mav测量的建 如Current Waveform Gain寄存器部分中所述，ADE7880的 立时间(即mav寄存器在0.5%的误差范围内反映电流通道输 串行端口采用32、16或8位数据格式，而DSP采用28位数据 入端值所需的时间)为500 ms。 AIRMSOS、BIRMSOS、CIRMSOS和NIRMSOS都是作为32 位寄存器来访问的，其中四个MSB以0填充并通过符号扩 展至28位。 如Current Waveform Gain寄存器部分中所述，ADE7880的 串行端口采用32、16或8位数据格式。如图68所示，20位无 符号寄存器AIMAV、BIMAV和CIMAV是作为32位寄存器 来访问的，其中12个MSB以0填充。 电流平均绝对值计算 31 0000 0000 0000 本节介绍如何利用第二种方法来通过平均绝对值(mav)法 估算所有相电流的有效值。此方法在PSM1模式下使用， 在零线断线情况可能存在窃电篡改时，允许根据电流有效 值来进行电能累计。此数据路径在PSM0模式下也有效， 以便进行增益校准。在PSM1模式下，该增益用于外部微 处理起计算准确的MAV。使用此方法时，不会计算零线电 流的mav值。图66详细显示了电流通道其中一相上的用于 mav计算的信号处理链。 20-BIT UNSIGNED NUMBER 0 图68. xIMAV寄存器以32位寄存器形式传输 电流MAV增益和失调补偿 AIMAV、BIMAV和CIMAV寄存器中存储的电流有效值可 以通过各项对应的增益和失调系数来进行校准。建议在 PSM0模式下通过向ADE7880提供标称电流来计算具体增 益。而失调可以通过向ADE7880提供低电流来进行估算， 其中电流通常等于具体精度所要求的最小值。每次读取 xIMAV[23:0] |X| HPF HPF 10193-041 CURRENT SIGNAL COMING FROM ADC 20 19 10193-043 格 式 。 与 图 43所 示 寄 存 器 类 似 ， 24位 带 符 号 寄 存 器 AIMAV、BIMAV和CIMAV寄存器时，存储在外部微控制 器的参数用来校正上述寄存器。 图66. PSM1模式的电流MAV信号处理 电流通道mav值是根据电流通道波形采样模式中使用的数 据样本进行计算的。数据样本通过高通滤波器以消除ADC 引入的直流偏移失调，并计算出绝对值。然后，该模块的 输出经过滤波，以获取平均值。电流mav值为20位无符号 值，并存储在AIMAV、BIMAV和CIMAV寄存器中。该 mav测量的更新速率为8 kHz。 Rev. A | Page 41 of 104 ADE7880 电压通道有效值计算 图69详细显示了电压通道其中一相上的用于有效值计算的 性。IRQ1中断可用于指示何时发生了过零事件(参见中断 信号处理链。电压通道有效值值是根据电压通道中使用的 部分)。 样本进行计算的。电压有效值值为24位带符号值，并存储 对于50 Hz和60 Hz输入信号，电压有效值测量的建立时间 在AVRMS、BVRMS和CVRMS寄存器中。电压有效值测量 都是580 ms。该时间就是RMS寄存器从0开始到正确反映出 的更新速率为8 kHz。 电压通道输入端值所需的时间。 采用0.5V(交流峰值)的额定满量程模拟输入信号时，ADC 如Current Waveform Gain寄存器部分中所述，ADE7880的 会产生大约为±5,326,737的输出码。满量程正弦波信号的 串行端口采用32、16或8位数据格式。与图57所示寄存器类 等效有效值为3,766,572(0x39792C)，该值与线路频率无关。 似，24位带符号寄存器AVRMS、BVRMS和CVRMS都是作 在满量程输入到1/1000满量程输入范围内，电压有效值精 为32位寄存器来访问的，其中八个MSB以0填充。 度典型值为0.1%。另外，该测量的带宽为3.3 kHz。建议在 发生电压过零事件时的同时读取RMS寄存器，以确保稳定 xVRMSOS[23:0] 27 x2 LPF xVRMS[23:0] 0x14791 = +5,326,737 0V 0xAEB86F = –5,326,737 图69. 电压有效值信号处理 Rev. A | Page 42 of 104 10193-044 VOLTAGE SIGNAL FROM HPF ADE7880 电压有效值失调补偿 总有功功率计算 ADE7880针对每相都提供一个Voltage Rms Offset Compen- 功率定义为电能从电源流向负载的速率，并通过产生电压 sation寄存器：AVRMSOS、BVRMSOS和CVRMSOS。这些 和电流波形来表示。所得波形称为瞬时功率信号，并等于 都是24位带符号寄存器，可用于移除电压有效值计算中的 每一瞬间的电能流动速率。功率的单位为瓦或焦耳/秒。如 偏移失调。由于V (t)直流成分中集成了输入噪声，因此有 果交流系统的电源电压为v(t)、电流为i(t)，且两者都包含 效值计算中会偏移失调。Voltage Rms Offset Compensation 谐波，则 2 寄存器的1 LSB相当于Voltage Rms寄存器的1 LSB。假定在 满量程输入(50 Hz)下电压均方根计算的最大值为3,766,572， 一LSB的电流均方根失调代表低于满量程60 dB时的均方根 测量值的0.00045%。 其中： Vk和Ik分别是各谐波的电压和电流有效值。 φk和γk分别是各谐波的相位延迟。 在低电流下执行失调校准；校准时电压不应等于零。 交流系统种的瞬时功率为： 其中，V rms0是未经过偏移失调校正的有效值测量。 如Current Waveform Gain寄存器部分中所述，ADE7880的 串行端口采用32、16或8位数据格式，而DSP采用28位数据 格 式 。 与 图 43所 示 的 寄 存 器 类 似 ， 24位 带 符 号 寄 存 器 整数线路周期(n)内的平均功率用公式19表示。 AVRMSOS、BVRMSOS和CVRMSOS都是作为32位寄存器 来访问的，其中四个最高有效位以0填充并通过符号扩展 至28位。 其中： 三相三线三角形配置中的电压有效值 T是线路周期时长。 在三相三线三角形配置中，B相视为系统地，A相和C相电 P称为总有功功率或总实际功率。 压相对于B相进行测量。在ACCMODE寄存器中将CONSEL 请注意，总有功功率等于公式18中瞬时功率信号p(t)的直 位设为01便可选择该配置(有关可使用ADE7880的所有配 流成分，即： 置，参见表15)。这种情况下，所有B相有功、无功和视在 功率均为0。 在这种配置中，ADE7880还会计算A相与C相之间的线路电 该公式用于计算ADE7880中各相上的总有功功率。通过将 压有效值，并将结果存储到BVRMS寄存器中。BVGAIN和 k = 1代入公式18，即可获得基波有功功率的公式，如下所示： BVRMSOS寄存器可用于校准依此配置计算的BVRMS寄 存器。 (20) 图70显示了ADE7880如何计算各相上的总有功功率。首 有功功率计算 ADE7880可计算各相上的总有功功率。总有功功率在计算 时会考虑电压和电流的所有基波和谐波成分。另外， ADE7880可以计算基波有功功率，该功率完全由电压和电 流的基波成分决定。 ADE7880还可计算谐波有功功率，即由电压和电流谐波成 分确定的有功功率。详情参见谐波计算部分。 FP = V1I1 cos(φ1 – γ1) 先，器件将各相上的电流和电压信号相乘。接着，器件利 用低通滤波器LPF2提取各相(A、B和C)上瞬时功率信号的 直流成分。 如果相电流和电压仅包含基波成分、位于相内(即φ1 = γ1= 0)， 且对应于满量程ADC输入，那么两者相乘将得到具有直流 成分V1 × I1和正弦波成分V1 × I1 cos(2ωt)的瞬时功率信号； 图71显示了对应的波形。 Rev. A | Page 43 of 104 ADE7880 INTEN BIT CONFIG[0] IA APGAIN HPF APHCAL AVGAIN AWATTOS LPSEL BIT CONFIG3[1] HPFEN BIT CONFIG3[0] INSTANTANEOUS PHASE A ACTIVE POWER LPF VA : HPF 24 DIGITAL SIGNAL PROCESSOR AWATT 10193-045 HPFEN BIT AIGAIN CONFIG3[0] 图70. 总有功功率数据路径 INSTANTANEOUS POWER SIGNAL 0 p(t)= V rms × I rms – V rms × I rms × cos(2ωt) 0x339CBBC = 54,119,356 INSTANTANEOUS ACTIVE POWER SIGNAL: V rms × I rms MAGNITUDE (dB) –5 V rms × I rms 0x19CE5DE = 27,059,678 0x000 0000 –10 –15 –25 0.1 图71. 有功功率计算 由于LPF2在频率响应特性上并不具有理想的滤波器，因此 1 FREQUENCY (Hz) 3 10 10193-172 10193-046 –20 i(t) = √2 × I rms × sin(ωt) v(t) = √2 × V rms × sin(ωt) 图72. 当CONFIG3寄存器的LPFSEL位为0(默认值)时， LPF(用于对各相上的瞬时功率进行滤波)的频率响应 有功功率信号会因瞬时功率信号而出现一些纹波。该纹波 为正弦波形，频率等于线路频率的两倍。由于纹波本质上 是正弦波，因此在对有功功率信号进行一段时间的积分来 计 算 电 能 时 ， 纹 波 会 被 移 除 。 CONFIG3寄 存 器 的 位 1 0 时间为650 ms，纹波衰减为65 dB。如果LPFSEL为1，建立 时间为1300 ms，纹波衰减为128 dB。图72显示LPFSEL为0 时LPF2的频率响应，图73显示LPFSEL为1时LPF2的频率 响应。 MAGNITUDE (dB) (LPFSEL)选择LPF2强度。如果LPFSEL为0(默认值)，建立 ADE7880将瞬时各相总有功功率存储在AWATT、BWATT –10 –20 –30 –40 0.1 1 FREQUENCY (Hz) 图73. 当CONFIG3寄存器的LPFSEL位为1时，LPF (用于对各相上的瞬时功率进行滤波)的频率响应 其中： U FS和 I FS分别为ADC输入为满量程时相位电压和电流的有 效值。 PMAX = 27,059,678，这是ADC输入为满量程的一相中计算 出的瞬时功率。 xWATT[23:0] Waveform寄存器可以通过各种串行端口进行 访问。详情参见波形采样模式部分。 Rev. A | Page 44 of 104 10 10193-173 和CWATT寄存器中。公式如下 ADE7880 基波有功功率计算 通过向Watt Gain寄存器中写入0xC00000，可以将输出缩小 ADE7880采用专有算法来计算基波有功功率，该算法需要 −50%，而通过向其中写入0x400000，则可以将输出放大 使用电网频率和电压通道中测得的标称电压来初始化计算 50%。这些寄存器用于校准各相中的有功、无功和视在功 函数。COMPMODE寄存器的位14(SELFREQ)必须根据 率(或电能)计算。 ADE7880所连网络的频率来进行设置。如果网络频率为 50 Hz，请将该位清0(默认值)。如果网络频率为60 Hz，则 请将该位置1。另外，以基于下列公式的正值来初始化24 位带符号寄存器VLEVEL： 如Current Waveform Gain寄存器部分中所述，ADE7880的 串行端口采用32、16或8位数据格式，而DSP采用28位数据 格式。与图43所示的寄存器类似，24位寄存器APGAIN、 BPGAIN和CPGAIN都是作为32位寄存器来访问的，其中四 个MSB以0填充并通过符号扩展至28位。 有功功率偏移失调校准 其中： ADE7880针 对 各 相 和 各 有 功 功 率 内 置 了 一 个 24位 Watt UFS为ADC输入为满量程时相电压的有效值。 Offset寄存器。AWATTOS、BWATTOS和CWATTOS寄存 Un为相电压的有效值标称值。 器可以补偿总有功功率计算中的偏移失调，而 如Current Waveform Gain寄存器部分中所述，ADE7880的 AFWATTOS、BFWATTOS和CFWATTOS寄存器可以补偿 串行端口采用32、16或8位数据格式，而DSP采用28位数据 基波有功功率计算中的失调。这些都是24位带符号二进制 格 式 。 与 图 43所 示 的 寄 存 器 类 似 ， 24位 带 符 号 寄 存 器 补码寄存器，可用于移除有功功率计算中的失调。由于 VLEVEL是作为32位寄存器来访问的，其中四个最高有效 位以0填充并通过符号扩展至28位。 存在偏移失调。Active Power Offset寄存器中的1 LSB相当于 有功功率乘法器输出中的1 LSB。采用满量程电流和电压输 表13显示了基波有功功率测量的建立时间。 入时，LPF2输出为PMAX = 27,059,678。当输入满量程−80 dB 表13. 基波有功功率的建立时间 63% PMAX 375 ms PCB上或芯片本身的通道间存在串扰，因此功率计算中会 (有功功率调低104倍)时，Active Power Offset寄存器的1 LSB 输入信号 100% PMAX 875 ms 就表示PMAX会出现0.0369%的误差。 如Current Waveform Gain寄存器部分中所述，ADE7880的 串行端口采用32、16或8位数据格式，而DSP采用28位数据 有功功率增益校准 请注意，通过写入对应相位的24位Watt Gain寄存器(APGAIN、 BPGAIN、CPGAIN)，可以在±100%范围内调整各相中 LPF2输出端的平均有功功率结果。xPGAIN寄存器放置在 格 式 。 与 图 43所 示 寄 存 器 类 似 ， 24位 带 符 号 寄 存 器 AWATTOS、 BWATTOS、 CWATTOS、 AFWATTOS、 BFWATTOS和CFWATTOS都是作为32位寄存器来访问 的，其中四个MSB以0填充并通过符号扩展至28位。 由ADE7880计算的所有功率的数据路径上：总有功功率、 基波有功功率和无功功率、视在功率。这归功于所有功率 数据路径具有相同的总体增益。因此，要补偿各种功率数 据路径内的增益误差，只需分析一个功率数据路径，例如 总有功功率，计算对应的APGAIN、BPGAIN和CPGAIN寄 有功功率计算的符号 平均有功功率计算是带符号计算。如果电流和电压波形之 间的相位差超过90°，平均功率会变成负数。功率为负表示 电能被返回注入到电网中。ADE7880内置符号检测电路来 支持有功功率计算。该电流可以监控总有功功率或基波有 存器，就能对所有功率数据路径进行增益补偿。 功功率。如有功功率计算部分所述，有功功率累计是分两 这些功率增益寄存器都是带符号的二进制补码寄存器，且 分辨率为2-23/LSB。公式23通过数学方式描述了功率增益 寄存器的工作方式。 平均功率数据 = 个阶段执行的。每次在电能累计中的第一阶段结束时检测 到符号变化，即内部累加器的电能累加值达到WTHR寄存 器阈值之后，就会触发专用中断。各相有功功率的符号可 以 从 PHSIGN寄 存 器 中 读 取 。 ACCMODE寄 存 器 的 位 6 (REVAPSEL)设置所监控的有功功率类型。当REVAPSEL为 0(默认值)时，监控的是总有功功率。当REVAPSEL为1时， 则监控的是基波有功功率。 Rev. A | Page 45 of 104 ADE7880 当ACCMODE寄存器的位6 (REVAPSEL)所选功率上发生符 时，IRQ0引脚即会变为低电平，且状态位会置1。为了找 号变化时，STATUS0寄存器的位[8:6](分别是REVAPC、 到触发该中断的相位，器件会在读取STATUS0寄存器后马 REVAPB和REVAPA)就会置1。 上读取PHSIGN寄存器。接着，器件会写入STATUS0寄存 PHSIGN寄存器的位[2:0](分别是CWSIGN、BWSIGN和 器并将相应位置1，从而将该状态位清0并使IRQ0引脚回到 AWSIGN)会与REVAPC、REVAPB和REVAPA位同时置1。 高电平。 这些位指示功率的符号。等于0时，对应功率为正数；等 有功电能计算 于1时，对应功率为负数。 如上文所述，功率定义为电能流动的速率，用数学公式表 STATUS0寄 存 器 的 位 REVAPx和 PHSIGN寄 存 器 的 位 示即为： xWSIGN对 应 于 x相 的 总 有 功 功 率 ， 而 功 率 类 型 则 由 ACCMODE寄存器的位6 (REVAPSEL)来选定。 而电能是功率的积分，如下所示： 通 过 将 MASK0寄 存 器 的 位 [8:6]置 1， 可 以 使 能 附 加 到 STATUS0寄存器的位[8:6](分别是REVAPC、REVAPB和 电能 REVAPA)的中断。使能这类中断后，每当发生符号变化 总有功电能累计和基波有功电能累计始终都是带符号运 算。负电能会从有功电能成分中减去。 INTEN BIT CONFIG[0] IA APGAIN AWATTOS REVAPA BIT IN STATUS0[31:0] HPF APHCAL AVGAIN HPFEN BIT CONFIG3[0] AWATTHR[31:0] INTERNAL ACCUMULATOR LPF : VA 32-BIT REGISTER AWATT HPF THRESHOLD DIGITAL SIGNAL PROCESSOR 24 34 27 26 WTHR 图74. 总有功功率累计 Rev. A | Page 46 of 104 0 0 10193-049 HPFEN BIT AIGAIN CONFIG3[0] ADE7880 ADE7880分两个阶段实现有功功率信号的积分处理(参见图 在ADE7880中，各相总有功功率累加在32位带符号寄存器 74)。该过程对于总无功功率和基波无功功率是相同的。第 AWATTHR、BWATTHR和CWATTHR中，而各相基波总 一阶段以1.024MHz速率累计瞬时相位总有功功率或基波有 有功功率累加在32位带符号寄存器AFWATTHR、BFWAT- 功功率，但DSP以8 kHz速率来计算。每次到达阈值时，器 THR和 CFWATTHR中 。 当 有 功 功 率 为 正 值 时 ， Active 件即会产生脉冲，并会从Internal寄存器中减去该阈值。 energy寄存器内容可以滚动增加至负满量程(0x80000000)，并 此刻电能的符号即被视作有功功率的符号(详情参见有功功 率计算的符号部分)。第二阶段是将第一阶段产生的脉冲累 且值会继续增加。相反，如果有功功率为负值，则Energy寄 存器会下溢至正满量程(0x7FFFFFFF)，并且值会继续减小。 计至内部32位累计寄存器中。这类寄存器的内容会在器件 当 xWATTHR和 xFWATTHR寄 存 器 之 一 是 半 满 时 ， 访问Watt-hour寄存器xWATTHR和xFWATTHR时送入这些 ADE7880提供信号的状态标志。当其中一个xWATTHR寄 Watt-hour寄存器中。 存器的位30发生变化时，STATUS0寄存器的位0 (AEHF)会 置1，以表示这些寄存器的其中一个已经半满。如果有功 THRESHOLD 功率为正值，则Watt-hour寄存器会在从0x3FFF FFFF递增 FIRST STAGE OF ACTIVE POWER ACCUMULATION 到0x4000 0000时变为半满。如果有功功率为负值，则 Watt-hour寄存器会在从0xC000 0000递减至0xBFFF FFFF时 变为半满。类似地，当其中一个xWATTHR寄存器的位30 发生变化时，STATUS0寄存器的位1(FAEHF)会置1，以表 PULSES GENERATED AFTER FIRST STAGE 1 PULSE = 1LSB OF WATTHR[31:0] 图75. DSP内的有功功率累计 10193-050 示这些寄存器的其中一个已经半满。 图75说明了该过程。将WTHR 8位无符号寄存器连接至相 当于0的27位，构成阈值。这是由用户设定的，同时适用 于所有相位的总有功功率和基波功率。该值决定Watt-hour 寄存器中1 LSB代表多少电能。假设xWATTHR寄存器中1 LSB相当于Wh [10n Wh]，其中n为整数，WTHR使用下式 通过将MASK0寄存器的位[1:0]置1，可以分别使能FAEHF 和AEHF中断。使能后，每当xWATTHR(对于AEHF中断) 或xFWATTHR(对于FAEHF中断)Energy寄存器变为半满 时，IRQ0引脚即会变为低电平，且状态位会被置1。通过 写入STATUS0寄存器并将相应位置1，该状态位会被清除 且IRQ0引脚回到逻辑高电平。 通过将LCYCMODE寄存器的位6(RSTREAD)置1，可以针 计算： 对所有Watt-hour accumulation寄存器使能“读取并复位”操 作，也就是在读操作之后将寄存器复位至0。 其中： 稳定负载下的积分时间 PMAX = 27,059,678 = 0x19CE5DE，即ADC输入为满量程时 Accumulation寄存器的离散时间采样周期(T)为976.5625 ns 计算出的瞬时功率。 (频率为1.024MHz)。当模拟输入端为满量程正弦波信号且 fS = 1.024 MHz，即DSP以8 kHz速率计算的每个瞬时功率的 Watt 累计频率。 PMAX = 27,059,678 = 0x19CE5DE。如果WTHR寄存器阈值 UFS和IFS分别为ADC输入为满量程时相电压和电流的有效值。 设置为3，即最小建议值，第一阶段累加器每隔一定时间 WTHR寄存器是一个8位无符号数字，因此最大值为28 − 1。 产生一个脉冲，并加入Watt-hour寄存器，该时间由下式计算 gain寄存器设为0x00000时，每个LPF2的平均字值为 默认值为0x3。低于3的值(2或1)应避免，0不能使用，因为 阈值必须是非零值。 这种离散时间累加或相加相当于在连续时间内进行积分处 Watt-hour accumulation寄存器中可以存储的最大值为231 − 理，如下文的公式27所示。 1或0x7FFFFFFF，一旦超过该值即会发生溢出。积分时间 通过下式计算： 其中： 时间 = 0x7FFF,FFFF × 14.531 μs = 8小时40分钟6秒 n为离散时间采样数。 T是采样周期。 Rev. A | Page 47 of 104 ADE7880 电能累计模式 每个32位Watt-hour accumulation寄存器(AWATTHR、 BWATTHR、CWATTHR、AFWATTHR、BFWATTHR和 CFWATTHR)中累计的有功功率取决于ACCMODE寄存器 的位5和位4(CONSEL位)配置。各种配置如表14所示。 10 VA × IA 11 VA × IA BWATTHR VB × IB VB × IB VB = VA – VC1 VB × IB VB = −VA − VC VB × IB VB = −VA 数之后，整数个半波周期内的电能累计会被写入Watt-hour accumulation寄存器。使用线路周期累计模式时，LCYC- CWATTHR VC × IC VC × IC 式不支持对Watt-hour寄存器执行读取并复位操作。 通过设置LCYCMOD寄存器的位[5:3](ZXSEL[x])，可以在 计算半波周期时分别包含A相、B相和C相过零事件。在计 算过零事件时，可以使用所有三相过零事件的任意组合。 VC × IC 校准期间，过零计数中一次仅应包含一相。 VC × IC ZXSEL[0] IN LCYCMODE[7:0] ZEROCROSSING DETECTION (PHASE A) 1 在三相三线(CONSEL[1:0] = 01)情况下，ADE7880计算A相与C相之间 的线路电压有效值，并将结果存储于BVRMS寄存器中(参见三相三线 三角形配置中的电压有效值部分)。随后，ADE7880计算与B相相关 的功率，该值无实际含义。为避免B相相关功率引起频率输出引脚 (CF1、 CF2或 CF3) 内 的 任 何 误 差 ， 在 COMPMODE寄 存 器 中 将 位 TERMSEL1[1]、TERMSEL2[1]或TERMSEL3[1]设为0，以禁止B相对电 能频率转换器的贡献(参见电能频率转换部分)。 ZXSEL[1] IN LCYCMODE[7:0] ZEROCROSSING DETECTION (PHASE B) 有功功率。美国ANSI C12.10标准定义了电表的不同配 ZEROCROSSING DETECTION (PHASE C) 置。表15描述了上述不同配置中要选择的模式。 表15. 电能表配置 AWGAIN 配置 三线三角形 四线Y形 四线三角形 四线Y形 CONSEL 01 10 11 00 CALIBRATION CONTROL ZXSEL[2] IN LCYCMODE[7:0] 根据三相电表服务的具体情况，选择合适的公式来计算 ANSI电能表 5S/13S 6S/14S 8S/15S 9S/16S LINECYC[15:0] AWATTOS AWATTHR[31:0] OUTPUT FROM LPF2 INTERNAL ACCUMULATOR 32-BIT REGISTER THRESHOLD 34 27 26 WTHR 0 0 ACCMODE寄存器的位[1:0] (WATTACC[1:0])决定了如何在 10193-051 AWATTHR VA × IA VA × IA 线周期电能累计模式。检测到LINECYC中设定的半波周期 MODE寄存器的位6 (RSTREAD)应该设为逻辑0，因为此模 表14. Watt-hour accumulation寄存器的输入 CONSEL 00 01 通过将LCYCMODE寄存器的位0 (LWATT)置1，可以激活 Watt-hour寄存器中累计有功功率，以及如何根据总有功功 图76. 线周期有功功率累计模式 率和基波有功功率来产生CF频率输出。详情参见电能频率 过零事件数是由16位无符号寄存器LINECYC来指定的。 转换部分。 ADE7880最多可以累计65,535个组合过零事件期间的有功 线周期有功功率累计模式 功率。请注意，内部过零计数器始终处于活动状态。因 在线周期电能累计模式下，电能累计与电压通道的过零事 此，将LCYCMODE寄存器的位0(LWATT)置1时，第一个 件同步，以便累计整数个半波周期上的有功功率。通过将 电能累计结果是不正确的。而在LWATT位置1时，写入 整数个线周期上的有功功率相加，可以将有功功率的正弦 LINECYC寄存器可以复位过零计数器，从而确保第一个电 波成分降至0。这样可以消除电能计算上的所有纹波，并 能累计结果是正确的。 能够精确累计较短时间内的电能。线周期电能累计模式可 在 电 能 校 准 周 期 结 束 时 ， STATUS0寄 存 器 的 位 5 以极大地简化电能校准，并明显降低校准电表所需的时 (LENERGY)会被置1。如果使能了MASK0中断屏蔽寄存器 间。在线周期电能累计模式下，ADE7880会在整数个线路 中的相应屏蔽位，IRQ0引脚也会变为低电平有效。通过写 周期之后将32位Internal Accumulation寄存器中累计的有功 入STATUS0寄存器并将相应位置1，该状态位会被清除且 功率送入xWATHHR或xFWATTHR寄存器，如图76所示。 IRQ0引脚再次变为高电平。 而半波周期数通过LINECYC寄存器进行指定。 Rev. A | Page 48 of 104 ADE7880 由于此模式下有功功率是在整数个半波周波上进行积分 的，因此正弦波成分会被降至0，从而消除了电能计算中 的所有纹波。因此，使用线周期累计模式时累计的总电能 为： 整数个线周期(n)内的平均总无功功率通过公式34计算 得出。 其中，nT为累计时间。 请注意，线周期有功功率累计与有功功率累计采用的是相 同的信号路径这两种方法的LSB大小相等。 基波无功功率计算 ADE7880可以计算基波无功功率，该功率完全由电压和电 其中： 流的基波成分决定。 T是线周期。 ADE7880还可计算谐波无功功率，即由电压和电流谐波成 时无功功率信号q(t)的直流成分，即： 分决定的无功功率。详情参见谐波计算部分。包含电抗元 Q称为总无功功率。请注意，总无功功率等于公式32中瞬 件(电感或电容)的负载会导致施加的交流电压和所产生的 电流之间出现相位差。与电抗元件相关的功率称为无功功 率，其单位为VAR。无功功率是指电压和电流信号之一的 此关系式用于计算各相的总无功功率。瞬时无功功率信号 所有谐波成分发生90°相移时产生的电压和电流波形。 是各相中q(t)电压信号的每个谐波乘以电流信号的对应90° 公式31是交流系统中电流通道出现了+90°的相移时，瞬时 无功功率信号的示例。 相移谐波而产生的。 通过将k = 1代入公式33，即可获得基波无功功率的表达 式，如下所示： ADE7880采用专有算法来计算基波无功功率，该算法需要 使用电网频率和电压通道中测得的标称电压来初始化计算 函数。如有功功率计算部分所述，这些初始化过程是基波 有功和无功功率所共有的。 其中，i’(t)为所有谐波成分出现90°相移的电流波形。 ADE7880将瞬时相基波无功功率存储在AFVAR、BFVAR和 而瞬时无功功率q(t)可以表示为： CFVAR寄存器中。 其中： UFS和IFS分别为ADC输入为满量程时相位电压和电流的有效 值。 PMAX = 27,059,678，即ADC输入为满量程且位于相内时计 请注意，q(t)可改写为： 算出的瞬时功率。 xFVAR波形寄存器未映射到寄存器空间中的某个地址，只 能在波形采样模式下通过HSDC端口访问(详情参见波形采 样模式部分)。ADE7880的谐波计算还能提供基波无功功率 信息(详情参见谐波计算部分)。 Rev. A | Page 49 of 104 ADE7880 表16显示了基波无功功率测量的建立时间，即让功率能够 基波无功功率偏移校准 反映出ADE7880输入端的值所需的时间。 ADE7880针对各相提供一个基波无功功率失调寄存器。 表16. 基波无功功率的建立时间 AFVAROS、BFVAROS和CFVAROS寄存器补偿基波无功功 率计算中的失调。这些都是24位带符号二进制补码寄存 输入信号 100% PMAX 875 ms 63% PMAX 375 ms 器，可用于移除基波无功功率计算中的偏移失调。由于 PCB上或芯片本身的通道间存在串扰，因此功率计算中会 基波无功功率增益校准 存在偏移失调。这些寄存器的分辨率与Active power offset 通过写入对应相位的24位VAR Gain寄存器之一(APGAIN、 寄存器相同(参见有功功率失调校准部分)。 BPGAIN或CPGAIN)，可以在±100%范围内调整各相中LPF 如Current Waveform Gain寄存器部分中所述，ADE7880的 输出端的平均基波无功功率。请注意，这些寄存器正是用 串行端口采用32、16或8位数据格式，而DSP采用28位数据 于补偿由ADE7880计算的其他功率的Gain寄存器。有关这 格 式 。 与 图 43所 示 寄 存 器 类 似 ， 24位 带 符 号 寄 存 器 些寄存器的详情，请参见有功功率增益校准部分。 AFVAROS、BFVAROS和CFVAROS都是作为32位寄存器来 访问的，其中四个MSB以0填充并通过符号扩展至28位。 DIGITAL INTEGRATOR IA APGAIN HPF APHCAL AVGAIN HPFEN BIT CONFIG3[0] AFVAROS REVFRPA BIT IN STATUS0[31:0] FUNDAMENTAL REACTIVE POWER ALGORITHM AFVARHR[31:0] INTERNAL ACCUMULATOR : VA 32-BIT REGISTER AFVAR HPF THRESHOLD DIGITAL SIGNAL PROCESSOR 24 34 27 26 VARTHR 图77. 基波无功电能累计 Rev. A | Page 50 of 104 0 0 10193-052 HPFEN BIT AIGAIN CONFIG3[0] ADE7880 基波无功功率计算的符号 与有功功率类似，ADE7880分两个阶段实现无功功率信号 请注意，基波无功功率计算是带符号计算。表17概述了电压 的积分处理(参见图77)。 和电流之间的相位差与对应无功功率计算符号之间的关系。 • 第一阶段以1.024 MHz速率累计瞬时相位基波无功功率， ADE7880内置符号检测电路来支持无功功率计算，该电路 但DSP以8 kHz速率来计算。每次到达阈值时，器件即会 可以监控基波无功功率。如基波无功电能计算部分所述， 产生脉冲，并会从Internal寄存器中减去该阈值。此刻 无功电能累计是分两个阶段执行的。每次在电能累计中的 电能的符号即被视作无功功率的符号(详情参见基波无 第一阶段结束时检测到符号变化，即内部累加器的电能累 功功率计算的符号部分)。 加值达到VARTHR寄存器阈值之后，就会触发专用中断。 各相无功功率的符号可以从PHSIGN寄存器中读取。 • 第二阶段是将第一阶段后产生的脉冲累计至内部32位累 计寄存器中。这类寄存器的内容会在器件访问Var-hour 当基波无功功率发生符号变化时，STATUS0寄存器的位 寄 存 器 (xFVARHR)时 送 入 这 些 寄 存 器 中 。 [12:10](分别是REVFRPC、REVFRPB和REVFRPA)就会置1。 AFWATTHR、BFWATTHR和CFWATTHR代表相基波 PHSIGN寄存器的位[6:4](分别是CFVARSIGN、BFVAR- 无功电能。 SIGN和 AFVARSIGN)会 与 REVFRPC、 REVFRPB和 图77说明了该过程。将VARTHR 8位无符号寄存器连接至相 REVFRPA位同时置1。这些位指示基波无功功率的符号。 当于0的27位，构成阈值，这由用户来设定。该值取决于 等于0时，无功功率为正数；等于1时，无功功率为负数。 Var-hour寄存器中1 LSB代表到多少电能。假设VARHR寄存 STATUS0寄存器的位REVFRPx和PHSIGN寄存器中的位 器中1 LSB相当于[10n varh]个无功电度(varh)，其中n为整 xFVARSIGN对应于x相的无功功率。 数，可以通过下式计算得出VARTHR寄存器的值： 通 过 设 置 MASK0寄 存 器 的 位 [12:10]， 可 以 分 别 使 能 REVFRPC、REVFRPB和REVFRPA中断。使能这类中断 后，每当发生符号变化时，IRQ0引脚即会变为低电平，且 状态位会置1。为了找到触发该中断的相位，器件会在读 其中： 取STATUS0寄存器后马上读取PHSIGN寄存器。接着，通 PMAX = 27,059,678 = 0x19CE5DE，即ADC输入为满量程时 过写入STATUS0寄存器并将相应位置1，该状态位会被清 计算出的瞬时功率。 除且IRQ0引脚变为高电平。 fS = 1.024 MHz，即DSP以8 kHz速率计算的每个瞬时功率的 表17. 无功功率计算的符号 累计频率。 Φ 0到+180 −180到0 1 1 UFS和IFS分别为ADC输入为满量程时相电压和电流的有效值。 无功功率的符号 正 负 VARTHR寄存器是一个8位无符号数字，因此最大值为28 − 1。默认值为0x3。低于3的值(2或1)应避免，0不能使用， Φ定义为电压信号减去电流信号所得的相位角度；也就是说， 如果是感性负载，Φ为正，而如果是容性负载，则为负。 因为阈值必须是非零值。 基波无功电能计算 这种离散时间累加或相加相当于在连续时间内进行积分处 基波无功电能是基波无功功率的积分形式。 理，如公式38所示： Reactive Energy = ∫q(t)dt (36) 基波无功电能累计始终是带符号运算。负电能会从无功电 能成分中减去。 其中： n为离散时间采样数。 T是采样周期。 Rev. A | Page 51 of 104 ADE7880 在ADE7880上，相基波无功功率是在32位带符号寄存器 表18. Var-hour accumulation寄存器的输入 AFVARHR、BFVARHR和CFVARHR进行累加的。当无功 CONSEL[1:0] 00 01 AFVARHR VA × IA’ VA × IA’ 10 VA × IA’ 11 VA × IA’ 功率为正值时，Reactive energy寄存器内容可以滚动增加至 负满量程(0x80000000)，并且值会继续增加。相反，如果 无 功 功 率 为 负 值 ， 则 Energy寄 存 器 会 下 溢 至 正 满 量 程 (0x7FFFFFFF)，并且值会继续减小。 当xFVARHR寄存器之一半满时，ADE7880提供信号的状态 标志。当其中一个xFVARHR寄存器的位30发生变化时， STATUS0寄存器的位3 (FREHF)会置1，以表示这些寄存器 的其中一个已经半满。如果无功功率为正值，则Var-hour 寄存器会在从0x3FFF FFFF递增到0x4000 0000时变为半满。 如果无功功率为负值，则Var-hour寄存器会在从0xC000 0000递减至0xBFFF FFFF时变为半满。 将MASK0寄存器中的位3置1可使能FREHF中断。使能后， 每当其中一个xFVARHR Energy寄存器变为半满时，IRQ0 引 脚 即 会 变 为 低 电 平 ， 且 状 态 位 会 置 1。 通 过 写 入 STATUS0寄存器并将相应位置1，该状态位会被清除且 IRQ0引脚变为高电平。 通过将LCYCMODE寄存器的位6 (RSTREAD)置1，可以针对 所有Var-hour accumulation寄存器使能“读取并复位”操作， 也就是在读操作之后将寄存器复位至0。 1 BFVARHR VB × IB’ VB × IB’ VB = VA − VC1 VB × IB’ VB = −VA − VC VB × IB’ VB = −VA CFVARHR VC × IC’ VC × IC’ VC x IC’ VC × IC’ 在三相三线(CONSEL[1:0] = 01)情况下，ADE7880计算A相与C相之间的线 路电压有效值，并将结果存储于BVRMS寄存器中(参见三相三线三角形配 置中的电压有效值部分)。随后，ADE7880计算与B相相关的功率，该值 无实际含义。为避免B相相关功率引起频率输出引脚(CF1、CF2或CF3)内 的任何误差，在COMPMODE寄存器中将位TERMSEL1[1]、TERMSEL2[1]或 TERMSEL3[1]设为0，以禁止B相对电能频率转换器的贡献(参见电能频率 转换部分) 电能累计模式 各32位Var-hour accumulation寄存器(AFVARHR、BFVARHR、 和CFVARHR)中累计的基波无功功率取决于ACCMODE寄存 器的位[5:4] (CONSEL[1:0])与Watt-hour寄存器相关的配置，各种 不同配置如表18所示。请注意，IA’/IB’/IC’都是相移电流波形。 ACCMODE寄存器的位[3:2] (VARACC[1:0])决定了如何在 Var-hour寄存器中累计无功功率，以及如何根据总有功和 无功功率、基波有功和无功功率来产生CF频率输出。详情 参见电能频率转换部分。 稳定负载下的积分时间 Accumulation寄存器的离散时间采样周期(T)为976.5625 ns(频 率为1.024 MHz)。当模拟输入采用满量程正弦波信号且电 压和电流信号之间存在90°相位差(无功功率最大可能值) 时，表示无功功率的平均字值为PMAX = 27,059,678 = 0x19CE5DE。如果VARTHR阈值设置为3，即最小建议 线周期无功电能累计模式 如线周期有功电能累计模式部分所述，在线周期电能累计 模式下，电能累计可以与电压通道过零事件同步，从而可 以累计整数个半波周期内的无功电能。 在此模式下，ADE7880会在整数个线路周期之后将32位 值，第一阶段累加器每隔一定时间产生一个脉冲，并加 Internal Accumulation寄存器中累计的无功电能送入xFVARHR 入Var-hour寄存器，该时间由下式计算 寄存器，如图78所示。而半波周期数通过LINECYC寄存器进 registers every × 227 3 PMAX 1.024 × 106 行指定。 = 14.531µ sec × 通过将LCYCMODE寄存器的位1 (LVAR)置1，可以激活线路周 Var-hour accumulation寄存器中可以存储的最大值为231 − 1 或0x7FFFFFFF，一旦超过该值即会发生下溢。积分时间通 过下式计算： 期无功电能累计模式。当 检 测 到 的 过 零 事 件 数 量 达 到 LINECYC寄存器中指定的数值之后，器件会将整数个半波 周 期 或 过 零 事 件 内 累 计 的 基 波 无 功 电 能 送 入 Var-hour accumulation寄存器。使用线周期累计模式时，LCYC- 时间 = 0x7FFF,FFFF × 14.531 μs = 8小时40分钟6秒 (39) MODE寄存器的位6 (RSTREAD)应该设为逻辑0，因为此模 式不支持对Var-hour寄存器执行读取并复位操作。 Rev. A | Page 52 of 104 ADE7880 ZXSEL[0] IN LCYCMODE[7:0] 视在功率)。 S = V rms × I rms ZEROCROSSING DETECTION (PHASE A) (40) 其中： ZXSEL[1] IN LCYCMODE[7:0] S为视在功率。 LINECYC[15:0] ZEROCROSSING DETECTION (PHASE B) V rms和I rms分别是电压和电流有效值。 CALIBRATION CONTROL ADE7880可 计 算 各 相 上 的 算 术 视 在 功 率 。 图 79显 示 了 ADE7880上各相计算视在功率时的信号处理。由于V rms和 ZXSEL[2] IN LCYCMODE[7:0] I rms包含所有谐波信息，因此ADE7880计算的视在功率为 ZEROCROSSING DETECTION (PHASE C) 总视在功率。ADE7880可计算基波和谐波视在功率，即由 电压和电流基波和谐波成分决定的视在功率。.详情参见谐 APGAIN AFVAROS 波计算部分。 AFVARHR[31:0] INTERNAL ACCUMULATOR OUTPUT FROM FUNDAMENTAL REACTIVE POWER ALGORITHM 27 26 VARTHR 0 器中。公式如下 10193-053 34 ADE7880将瞬时相视在功率存储在AVA、BVA和CVA寄存 32-BIT REGISTER THRESHOLD 0 其中： 图78. 线周期基波无功电能累计模式 U和I分别是相位电压和电流的有效值。 通过设置LCYCMOD寄存器的位[5:3] (ZXSEL[x])，可以在计 算半波周期时分别包含A相、B相和C相过零事件。在计算 UFS和IFS分别为ADC输入为满量程时相位电压和电流的有效 过零事件时，可以使用所有三相过零事件的任意组合。校 值。 准期间，过零计数中一次仅应包含一相。 PMAX = 27,059,678，即ADC输入为满量程且位于相内时计 有 关 线 路 周 期 累 计 模 式 下 如 何 设 置 LINECYC寄 存 器 和 算出的瞬时功率。 MASK0中断屏蔽寄存器的位5 (LENERGY)的更多信息，请 xVA[23:0] Waveform寄存器可以通过各种串行端口进行访问。 参见线路周期有功电能累计模式部分。 详情参见波形采样模式部分。 视在功率计算 ADE7880可以通过将相位有效值电流与外部引入的有效值 视在功率指能够向负载提供的最大有功功率。获取视在功 电压相乘，来计算视在功率。详情参见使用VNOM计算视 率的一种方法是将电压有效值乘以电流有效值(也称为算术 在功率部分。 APGAIN AIRMS AVAHR[31:0] INTERNAL ACCUMULATOR DIGITAL SIGNAL PROCESSOR : 32-BIT REGISTER AVA THRESHOLD 24 34 27 26 VATHR 0 0 图79. 视在功率数据流和视在电能累计 Rev. A | Page 53 of 104 10193-054 AVRMS ADE7880 视在功率增益校准 用于所有相位的总有功功率和基波功率。该值取决于 通过写入对应相位的24位PGAIN寄存器之一(APGAIN、 VA-hour寄存器中1 LSB代表到多少电能。当xVAHR寄存器 BPGAIN或CPGAIN)，可以在±100%范围内调整各相中产 中1 LSB相当于[10n VAh]视在电能(VAh)时，其中n为整数， 生的平均视在功率。请注意，这些寄存器正是用于补偿由 那么可以通过下式计算得出xVATHR寄存器的值： ADE7880计算的其他功率的Gain寄存器。有关这些寄存器 的详情，请参见有功功率增益校准部分。 视在功率失调校准 每个有效值测量均包含Offset Compensation寄存器，用于校 准并消除有效值中的直流成分(参见有效值测量部分)。在 视在功率信号处理中，电压和电流有效值会相乘。由于有 效值相乘并不会产生任何额外失调，因此视在功率信号处 理中无需专用的失调补偿。各相视在功率测量的失调补偿 是通过校准各个有效值测量来实现的。 其中： PMAX = 27,059,678 = 0x19CE5DE，即ADC输入为满量程时 计算出的瞬时功率。 fS = 1.024 MHz，即DSP以8 kHz速率计算的每个瞬时功率的 累计频率。 UFS和IFS分别为ADC输入为满量程时相电压和电流的有效值。 VATHR寄存器是一个8位无符号数字，因此最大值为28 − 1。 使用VNOM计算视在功率 ADE7880可以通过将电流有效值与24位带符号寄存器中外 默认值为0x3。低于3的值(2或1)应避免，0不能使用，因为阈 值必须是非零值。 部引入的有效值电压相乘，来计算视在功率。 当 COMPMODE寄 存 器 的 位 [13:11](VNOMCEN、 VNOMBEN或VNOMAEN)之一置1时，即会通过此方式计 这种离散时间累加或相加相当于在连续时间内进行积分处 理，如下文的公式45所示。 算对应相位(VNOMxEN所对应的x相)上的视在功率。当 VNOMxEN位清0(默认值)时，则计算的是算术视在功率。 VNOM寄存器的值取决于U(所需电压有效值)和UFS(ADC输 入为满量程时的相电压有效值)： 其中： n为离散时间采样数。 T是采样周期。 在 ADE7880上 ， 各 相 视 在 功 率 是 在 32位 带 符 号 寄 存 器 AVAHR、BVAHR和CVAHR中进行累加的。当视在功率为 如Current Waveform Gain寄存器部分中所述，ADE7880的 正值时，Apparent Energy寄存器内容可以滚动增加至负满 串行端口采用32、16或8位数据格式。与图57所示寄存器类 量程(0x80000000)，并且值会继续增加。相反，由于有效 似，24位带符号寄存器VNOM是作为32位寄存器来访问 值数据路径中存在偏移失调补偿，因此如果视在功率为负 的，其中八个MSB以0填充。 值，则Energy寄存器会下溢至正满量程(0x7FFFFFFF)，并 视在电能计算 且值会继续减小。 视在电能是视在功率的积分形式。 当xVAHR寄存器之一半满时，ADE7880提供信号的状态标 志 。 当 其 中 一 个 xVAHR寄 存 器 的 位 30发 生 变 化 时 ， 视在电能 = ∫s(t)dt 与有功和无功功率类似，ADE7880分两个阶段实现视在功 率信号的积分处理(参见图79)。第一阶段以1.024 MHz速率 累计瞬时视在功率，但DSP以8 kHz速率来计算。每次到达 阈值时，器件即会产生脉冲，并会从Internal寄存器中减去 该阈值。第二阶段是将第一阶段后产生的脉冲累计至内部 32位 累 计 寄 存 器 中 。 这 类 寄 存 器 的 内 容 会 在 器 件 访 问 STATUS0寄存器的位4 (VAEHF)会置1，以表示这些寄存器 的其中一个已经半满。由于视在功率始终为正值且xVAHR 寄存器带有符号，因此当从0x3FFFFFFF递增至0x40000000 时，VA-hour寄存器会变为半满。通过设置MASK0寄存器 的位4，可以使能STATUS0寄存器的位VAEHF所附带的中 断。使能后，每当其中一个xVAHR Energy寄存器变为半满 时，IRQ0引脚即会变为低电平，且状态位会置1。通过写 VA-hour寄存器(xVAHR)时送入这些寄存器中。 入STATUS0寄存器并将相应位置1，该状态位会被清除且 图79显示了这一过程。将VATHR 8位无符号寄存器连接至 IRQ0引脚变为高电平。 相当于0的27位，形成阈值。这是由用户设定的，同时适 Rev. A | Page 54 of 104 ADE7880 ZXSEL[0] IN LCYCMODE[7:0] 通过将LCYCMODE寄存器的位6 (RSTREAD)置1，可以针对 所有xVAHR Accumulation寄存器使能“读取并复位”操作，也 ZEROCROSSING DETECTION (PHASE A) 就是在读操作之后将寄存器复位至0。 ZEROCROSSING DETECTION (PHASE B) Accumulation寄存器的离散时间采样周期为976.5625 ns(频率 为1.024 MHz)。当模拟输入采用满量程纯正弦波信号时，表 ZEROCROSSING DETECTION (PHASE C) 3，即最小建议值，第一阶段累加器每隔一定时间产生一个 脉冲，并加入xVAHR寄存器，该时间由下式计算 × 227 3 PMAX 1.024 × 106 CALIBRATION CONTROL ZXSEL[2] IN LCYCMODE[7:0] 示视在功率的平均字值为PMAX。如果VATHR阈值设置为 xVAHR registers every LINECYC[15:0] ZXSEL[1] IN LCYCMODE[7:0] 稳定负载下的积分时间 AIRMS APGAIN = 14.531µ sec × AVAHR[31:0] INTERNAL ACCUMULATOR 32-BIT REGISTER xVAHR Accumulation寄存器中可以存储的最大值为231 − 1 AVRMS THRESHOLD 34 过下式计算： 27 26 VATHR 时间 = 0x7FFFFFFF × 14.531 μs = 8小时40分钟6秒 (46) 0 0 10193-055 或0x7FFFFFFF，一旦超过该值即会发生下溢。积分时间通 图80. 线周期视在电能累计模式 电能累计模式 通过将LCYCMODE寄存器的位2 (LVA)置1，可以激活路周 各 Accumulation寄 存 器 中 累 计 的 视 在 功 率 取 决 于 期视在电能累计模式。当检测到的过零事件数量达到 ACCMODE寄存器的位[5:4] (CONSEL[1:0])的配置，各种配 LINECYC寄存器中指定的数值之后，器件会将整数个过零 置如表19所示。 事件内累计的视在电能送入xVAHR Accumulation寄存器。 表19. VA-Hour Accumulation寄存器的输入 使 用 线 周 期 累 计 模 式 时 ， LCYCMODE寄 存 器 的 位 6 CONSEL[1:0] 00 01 AVAHR AVRMS × AIRMS AVRMS × AIRMS 10 AVRMS × AIRMS 11 1 AVRMS × AIRMS BVAHR BVRMS × BIRMS BVRMS × BIRMS VB = VA – VC1 BVRMS × BIRMS VB = −VA − VC BVRMS × BIRMS VB = −VA CVAHR CVRMS × CIRMS CVRMS × CIRMS CVRMS × CIRMS CVRMS × CIRMS (RSTREAD)应该设为逻辑0，因为此模式不支持对xVAHR 寄存器执行读取并复位操作。 通过设置LCYCMOD寄存器的位[5:3] (ZXSEL[x])，可以在 计算半波周期时分别包含A相、B相和C相过零事件。在计 算过零事件时，可以使用所有三相过零事件的任意组合。 校准期间，过零计数中一次仅应包含一相。 在三相三线(CONSEL[1:0] = 01)情况下，ADE7880计算A相与C相之间的线 路电压有效值，并将结果存储于BVRMS寄存器中(参见三相三线三角形配 置中的电压有效值部分)。随后，ADE7880计算与B相相关的功率，该值 无实际含义。为避免B相相关功率引起频率输出引脚(CF1、CF2或CF3)内 的任何误差，在COMPMODE寄存器中将位TERMSEL1[1]、TERMSEL2[1]或 TERMSEL3[1]设为0，以禁止B相对电能频率转换器的贡献(参见电能频率 转换部分)。 线周期视在电能累计模式 如线周期有功电能累计模式部分所述，在线周期电能累计 模式下，电能累计可以与电压通道过零事件同步，从而可 以累计整数个半波周期内的视在电能。在此模式下， ADE7880会在整数个线路周期之后将32位Internal Accumulation寄存器中累计的视在电能送入xVAHR寄存器，如图 80所示。而半波周期数通过LINECYC寄存器进行指定。 有 关 线 周 期 累 计 模 式 下 如 何 设 置 LINECYC寄 存 器 和 MASK0中断屏蔽寄存器的位5 (LENERGY)的更多信息，请 参见线周期有功电能累计模式部分。 功率因数计算 ADE7880可在所有相上同时执行直接功率因数测量。交流 电路的功率因数指流入负载的总有功功率与视在功率之 比。绝对功率因数测量用“超前”或“滞后”来描述，表示电 流波形超前或滞后于电压波形。当电流超前于电压时，负 载为容性，功率因数为负值。当电流滞后于电压时，负载 为感性，功率因数为正值。电流波形与电压波形的关系如 图81所示。 Rev. A | Page 55 of 104 ADE7880 ACTIVE (–) REACTIVE (–) PF (+) 因数。该选项可提供更稳定的功率因数读数。此模式通过 ACTIVE (+) REACTIVE (–) PF (–) 将LCYCMODE寄存器(地址0xE702)中的PFMODE位(位7)置 1来使能。使能此模式后，必须对有功和视在电能使能线 CAPACITIVE: CURRENT LEADS VOLTAGE θ= +60° PF = –0.5 θ= –60° PF = +0.5 周期累计模式。具体方法是将LCYCMODE寄存器(地址 0xE702)中的xLWATT和xLVA位置1。功率因数测量的更新 速率现在是可编程写入LINECYC寄存器(地址0xE60C)的整 V 数个半波周期数。关于设置线周期累计模式的详细信息， 参见线周期有功电能累计模式部分和线周期视在电能累计 ACTIVE (–) REACTIVE (+) PF (–) ACTIVE (+) REACTIVE (+) PF (+) 模式部分。 10193-056 I INDUCTIVE: CURRENT LAGS VOLTAGE 图81. 容性负载和感性负载 请注意，如果使能空载条件(参见空载条件部分)，则空载 条件会影响功率因数测量。如果视在电能空载条件为真， 则功率因数测量置1。如果基于总有功和视在电能的空载 如图81所示，当负载为容性时，无功功率测量结果为负 值；当负载为感性时，无功功率测量结果为正值。因此， 无功功率的符号可以反映功率因数的符号。请注意， 条件为真，则功率因数测量设为0。 ADE7880还可根据基波和谐波有功、无功和视在功率计算 ADE7880可计算基波无功功率，因此其符号用作绝对功率 基波和谐波成分的功率因数。详情参见谐波计算部分。 因数的符号。如果基波无功功率处于空载状态，则功率因 谐波计算 数的符号是总有功功率的符号。 ADE7880内置一个谐波引擎，每次可分析一个相位。谐波 功率因数的数学定义如公式47所示： 信息使用2.8 kHz的无衰减通带(对应于3.3 kHz的−3 dB带宽) 来计算，额定线路频率范围为45 Hz至66 Hz。同时可使用 功率因数 = (基波无功功率符号) × Total Active Power Apparent Power 相电流和来分析零线电流。图82显示了谐波引擎、其设置 (47) 如前所述，ADE7880可在所有相上同时执行功率因数测 量。这些读数被馈入三个16位带符号寄存器：A相的APF 及输出寄存器的合成图。 工作原理 考虑电源电压为v(t)、功耗为i(t)的非正弦交流系统。那么 (地址0xE609)、B相的BPF(地址0xE60A)、C相的CPF(地址 0xE60B)。以上寄存器是带符号的二进制补码寄存器，MSB 表示功率因数的极性。APF、BPF和CPF寄存器的1 LSB相 -15 当于2 的权重；因此，最大寄存器值0x7FFF对应的功率因 数为1，最小寄存器值0x8000对应的功率因数为−1。如果 其中： 由于失调和增益校准，功率因数超出−1至+1范围，结果依 Vk和Ik分别是各谐波的电压和电流有效值。 据基波无功功率符号设置为−1或+1。 Φk和γk分别是各谐波的相位延迟。 默认情况下，瞬时总相有功和视在功率用来计算功率因 ω是基波(线路)频率f的角速度。ADE7880谐波计算的额定 数，寄存器以8 kHz的速率更新。符号位从各相的瞬时相基 线路频率范围为45 Hz至66 Hz。用作时基的标称相电压必 波无功电能测量获得。 须具有大于20%满量程的幅度。 如果测量时需要更多均值计算，ADE7880提供了一种选 在2.8 kHz通带内可分析的谐波数N是2800/f的整数。ADE7880 项，可通过有功和视在电能的线周期累计测量来决定功率 可接受的绝对最大谐波数为63。 Rev. A | Page 56 of 104 ADE7880 ADE7880分析相位时，会计算下列计量数量： • 基波相电流有效值：I1 • 基波相电压有效值：V1 • 相电流总谐波失真 • 最高三个相电流谐波的有效值： Ix, Iy, Iz, x,y,z=2, 3,…, N • 最高三个相电压谐波的有效值： Vx, Vy, Vz, x,y,z=2, 3,…, N • 相电压总谐波失真 • 相基波有功功率 P1 = V1I1cos(φ1 − γ1) • 相基波无功功率 Q1 = V1I1sin(φ1 − γ1) • 相电流上最高三个谐波的谐波失真 • 相基波视在功率 S1 = V 1 I1 • 基波功率因数 最高三个谐波的有功功率： Px = VxIxcos(φx – γx), x=2, 3,…, N Py = VyIycos(φy – γy), y=2, 3,…, N Pz = VzIzcos(φz – γz), z=2, 3,…, N • 最高三个谐波的无功功率： Qx = VxIxsin(φx – γx), x=2, 3,…, N Qy = VyIysin(φy – γy), y=2, 3,…, N Qz = VzIzsin(φz – γz), z=2, 3,…, N • 最高三个谐波的视在功率： Sx = VxIx, x = 2, 3, …, N Sy = VyIy, y = 2 , 3, …, N Sz = VzIz, z = 2, 3, …, N • 最高三个谐波的功率因数： • 相电压上最高三个谐波的谐波失真 Rev. A | Page 57 of 104 ADE7880 ACTPHSEL BITS HCONFIG[9,8] SELECT HPHASE BITS THE PHASE USED TO AS TIME BASE HCONFIG[2,1] SELECT THE PHASE BEING MONITORED OUTPUT REGISTERS USED WHEN ONE OF PHASES A, B, C IS ANALYZED FVRMS FIRMS FWATT FVAR FVA FPF VTHD ITHD HXVRMS HXIRMS HXWATT HXVAR HXVA HXPF HXVHD HXIHD HYVRMS HYIRMS HYWATT HYVAR HYVA HYPF HYVHD HYIHD HZVRMS HZIRMS HZWATT HZVAR HZVA HZPF HZVHD HZIHD HXVRMS HXIRMS HXVHD HXIHD HYVRMS HYIRMS HYVHD HYIHD HZVRMS HZIRMS HZVHD HZIHD IA, VA IB, VB ADE7880 HARMONIC CALCULATIONS IC, VC IN, ISUM HX, HY, HZ REGISTERS SELECT THE HARMONICS TO MONITOR OUTPUT REGISTERS USED WHEN NEUTRAL CURRENT IS ANALYZED ISUM IN ISUM IN RESULTS RESULTS RESULTS RESULTS HRATE BITS HCONFIG[7:5] SELECT THE UPDATE RATE OF HARMONIC REGISTERS 10193-057 HSTIME BITS HCONFIG[4,3] SELECT THE DELAY IN TRIGGERING HREADY INTERRUPT HRCFG BIT HCONFIG[0] SELECTS IF HREADY FLAG IN STATUS0 IS SET IMMEDIATELY OF AFTER HSTIME 图82. ADE7880谐波引擎功能框图 当分析零线电流和ISUM寄存器代表的三个相电流之和 波的寄存器。如果监控二次谐波，写入2。如果需要谐波 时，可针对两种电流计算下列计量数量： 51，写入51。无论写入HX、HY或HZ的值是多少，基波成 • 基波和最高2个谐波的有效值或最高三个谐波的有效 分须始终监控。因此，如果寄存器之一等于1，ADE7880 将多次监控基波成分。HX、HY和HZ寄存器容许的最大指 值：Ix, Iy, Iz, x, y, z = 1,2, 3,…, N。 数为63。无衰减通带为2.8 kHz，对应于3.3 kHz的−3 dB带宽， • 所分析谐波的谐波失真。 因此支持低于2800 Hz频率的所有谐波且无衰减。 配置谐波计算 ADE7880需要由相电压提供的时基。HCONFIG[15:0]寄存 器 的 位 9和 位 8(ACTPHSEL)用 于 选 择 此 相 电 压 。 如 果 ACTPHSEL = 00，使用A相。如果ACTPHSEL = 01，使用B 相，如果ACTPHSEL = 10，使用C相。如果用作时基的相 电压下降，只需选择另一相位，谐波引擎仍会正常工作。 待分析相由HCONFIG[15:0]寄存器的位2和位1 (HPHASE)选 择。如果HPHASE = 00，监控A相。如果HPHASE = 01，监 控B相，如果HPHASE = 10，监控C相。如果HPHASE = 11，同时监控零线电流与ISUM寄存器代表的相电流和。 相电压有效值和相电流基波成分存储于FVRMS和FIRMS 24 位带符号寄存器中。图83显示了相关数据路径。与有效值 测量部分所述的电流有效值和电压有效值数据路径类似， 数据路径包含24位带符号Offset Compensation寄存器 xIRMSOS、xVRMSOS，各相位数量中x = A, B, C。三个 谐 波 成 分 的 相 电 流 和 相 电 压 有 效 值 存 储 于 HXVRMS、 HXIRMS、HYVRMS、HYIRMS、HZVRMS和HZIRMS 24位 带符号寄存器中。图84显示了相关数据路径，其中包含下 列24位带符号Offset Compensation寄存器：HXIRMSOS、 HYIRMSOS、HZIRMSOS、HXVRMSOS、HYVRMSOS和 监控特定相位时的谐波计算 HZVRMSOS。 监控特定相位时，计算基波信息和最高三个谐波的信息。 建议将Offset Compensation寄存器设为0(默认值)。 通过ADE7880同时监控的三个额外谐波的指数由8位寄存 器HX、HY和HZ提供。只需将谐波指数写入用于待监控谐 Rev. A | Page 58 of 104 表20. 分析A相、B相和C相时的谐波引擎输出，以及存储值的寄存器 基波成分的功率因数 ADE7880寄存器 FVRMS, FIRMS HXVRMS, HXIRMS HYVRMS, HYIRMS HZVRMS, HZIRMS FWATT HXWATT HYWATT HZWATT FVAR HXVAR HYVAR HZVAR FVA HXVA HYVA HZVA FPF 谐波成分的功率因数 HXPF 数量 基波成分的有效值 谐波成分的有效值 基波成分的有功功率 谐波成分的有功功率 基波成分的无功功率 谐波成分的无功功率 基波成分的视在功率 谐波成分的视在功率 定义 V1, I1 Vx, Ix, x = 2, 3,…, N Vy, Iy, y = 2, 3,…, N Vz , Iz, z = 2, 3,…, N P1 = V1I1cos(φ1 − γ1) Px = VxIxcos(φx – γx), x = 2, 3,…, N Py = VyIycos(φy – γy), y = 2, 3,…, N Pz = VzIzcos(φz – γz), z = 2, 3,…, N Q1 = V1I1sin(φ1 − γ1) Qx = VxIxsin(φ1 − γ1), x = 2, 3,…, N Qy = VyIysin(φy – γy), y = 2, 3,…, N Qz = VzIzsin(φz – γz), z = 2, 3,…, N S1 = V1I1 Sx = VxIx, x = 2, 3, …, N Sy = VyIy, y = 2, 3, …, N Sz = VzIz, z = 2, 3, …, N HYPF HZPF VTHD 总谐波失真 ITHD 谐波成分的谐波失真 HDVx = HDV y = HDV z = Vx I , HDI x = x , x = 2, 3,…, N V1 I1 HXVHD, HXIHD Iy HYVHD, HYIHD Vy V1 , HDI y = I1 ,y = 2, 3,…, N I Vz , HDI z = z ,z = 2, 3,…, N V1 I1 Rev. A | Page 59 of 104 HZVHD, HZIHD ADE7880 表21. 分析零线电流和ISUM时的谐波引擎输出，以及存储值的寄存器 数量 定义 零线电流的谐波成分(包括基波)有效值 Ix, x = 1,2, 3,…, N Iy, y = 1,2, 3,…, N Iz, z = 1,2, 3,…, N ISUMx, x = 1,2,3,…,N ISUMy, y = 1,2,3,…,N ISUMz, z = 1,2,3,…,N ISUM谐波成分的(包括基波)有效值 零线电流谐波成分(包括基波)的谐波失真(请注意， 要执行这些计算，HX寄存器必须置1) HDI x = HDI y = HDI z = ISUM谐波成分(包括基波)的谐波失真 (请注意，要执行这些计算，HX寄存器必须置1) Ix I1 , x = 1,2,3,…,N Iy ADE7880 寄存器 HXIRMS HYIRMS HZIRMS HXVRMS HYVRMS HZVRMS HXIHD HYIHD I1 , y = 1,2,3,…,N Iz I1 , z = 1,2,3,…,N HZIHD ISUM x ISUM1 , HXVHD ISUM y HYVHD HDISUM x = x = 1,2,3,…,N HDISUM y = ISUM 1 , y = 1,2,3,…,N HDISUM z = ISUM z , ISUM 1 z = 1,2,3,…,N Rev. A | Page 60 of 104 HZVHD ADE7880 HPHASE BITS HCONFIG[2, 1] SELECT THE PHASE BEING MONITORED AIRMSOS 27 BIRMSOS 27 FIRMS CIRMSOS HPHASE BITS HCONFIG[2, 1] SELECT THE GAIN BEING USED 27 FUNDAMENTAL COMPONENTS CALCULATIONS APGAIN OR BPGAIN OR CPGAIN HPHASE BITS HCONFIG[2, 1] SELECT THE PHASE BEING MONITORED FVA AVRMSOS 27 BVRMSOS 27 FVRMS CVRMSOS 10193-058 27 图83. 基波有效值信号处理 基波成分的有功、无功和视在功率存储于FWATT、FVAR 个谐波成分的功率因数存储于HXPF、HYPF和HZPF 24位带 和FVA 24位带符号寄存器中。图85显示了相关数据路径。3 符号寄存器中。 谐波成分的有功、无 功 和 视 在 功 率 存 储 于 HXWATT、 使用基波成分有效值和相电流、相电压有效值计算得出的 HXVAR、 HXVA、 HYWATT、 HYVAR、 HYVA、 HZWATT、HZVAR和HZVA24位带符号寄存器中。图86显 示了相关数据路径。 总谐波失真比(有关这些测量的详情，参见有效值章节)以 3.21带符号格式存储于VTHD和ITHD 24位寄存器中。也就 是说比率限于+3.9999，任何超出结果均箝位于该值。 基波成分的功率因数存储于FPF 24位带符号寄存器中。三 Rev. A | Page 61 of 104 ADE7880 HXIRMSOS 27 HXIRMS HYIRMSOS 27 HYIRMS HZIRMSOS HARMONIC COMPONENTS CALCULATIONS 27 HZIRMS HXVRMSOS 27 HXVRMS HYVRMSOS 27 HYVRMS HXVRMSOS HZVRMS 10193-059 27 图84. 谐波有效值信号处理 HPHASE BITS HCONFIG[2, 1] SELECT THE PHASE BEING MONITORED APGAIN AFWATTOS 22 ÷ BPGAIN BFWATTOS 22 ÷ CFWATTOS 22 ÷ HPHASE BITS HCONFIG[2, 1] SELECT THE PHASE BEING MONITORED APGAIN AFVAROS 22 ÷ BPGAIN BFVAROS 22 ÷ CPGAIN CFVAROS FVAR 22 ÷ 图85. 基波有功和无功功率信号处理 Rev. A | Page 62 of 104 10193-060 FUNDAMENTAL COMPONENTS CALCULATIONS CPGAIN FWATT ADE7880 HXWATTOS 22 ÷ HPGAIN HYWATTOS 22 ÷ HARMONIC COMPONENTS CALCULATIONS HPGAIN HZWATTOS HXVAROS HYVAROS HZVAROS HXVAR 22 ÷ HPGAIN HZWATT 22 ÷ HPGAIN HYWATT 22 ÷ HPGAIN HXWATT HYVAR 22 ÷ HZVAR 10193-061 HPGAIN 图86. 谐波有功和无功功率信号处理 三 个 谐 波 成 分 的 谐 波 失 真 以 3.21带 符 号 格 式 存 储 于 ISUM失真存储于HYVHD和HZVHD寄存器中。由于HX置 HXVHD、 HXIHD、 HYVHD、 HYIHD、 HZVHD和 1，HXIHD和HXVHD寄存器包含0x1FFFFF，该数字代表 HZIHD 24位寄存器中。也就是说比率限于+3.9999，任何 3.21带符号格式的1。 超出结果均箝位于该值。 作为参考，表21显示了分析零线电流和ISUM时的ADE7880 作为参考，表20显示了分析单个相位时的ADE7880谐波引 谐波引擎输出，以及存储输出的寄存器。 擎输出，以及存储输出的寄存器。 配置谐波计算更新速率 监控零线时的谐波计算 ADE7880谐波引擎以8 kHz速率工作。之后，HCONFIG寄存器 监控零线电流和相电流和时，仅更新谐波有效值相关寄存器。 初始化，谐波指数设置在HX、HY和HZ指数寄存器内， 寄存器HX、HY和HZ识别谐波指数，包括基波。分析相位 ADE7880计算通常需要750 ms才能建立至规格参数范围内。 时，连续计算基波有效值，并将结果存储于专用寄存器 谐波引擎输出寄存器的更新速率由HCONFIG寄存器的位 FIRMS和FVRMS中。分析零线时，通过将谐波指数寄存器 [7:5] (HRATE)管理，且独立于8 kHz的引擎计算速率。默认 HX、HY或HZ之一置1计算基波信息，并将结果存储于谐 值000表示寄存器每隔125 μsec更新一次(8 kHz速率)。其他更 波寄存器中。HX、HY和HZ寄存器容许的最大指数为63。 新周期为：250 μsec (HRATE = 001)、1 ms (010)、16 ms 无衰减通带为2.8 kHz，对应于3.3 kHz的−3 dB带宽，因此支持 (011)、128 ms (100)、512 ms (101)、1.024 sec (110)。如果 低于2800 Hz频率的所有谐波且无衰减。 HRATE位为111，则谐波计算被禁用。 HXIRMS、HYIRMS和HZIRMS寄存器包含零线电流的谐波 ADE7880提供两种管理谐波计算的方式。第一种方法在以 有效值成分，HXVRMS、HYVRMS和HZVRMS寄存器包含 下条件下使能：将HCONFIG寄存器的位0 (HRCFG)清0(默 ISUM的谐波有效值成分。请注意在此情况下，基波成分 认 值 ) ， 在 特 定 时 间 周 期 后 将 STATUS0寄 存 器 的 位 19 有效值未输入FIRMS或FVRMS寄存器，但如果将指数寄存 (HREADY)置1。此后每次谐波计算就以HRATE频率更 器HX、HY和HZ之一初始化为1，便可计算该信息。 新。这样，外部微控制器只能在谐波计算建立后才能进行 如果将HX寄存器初始化为1，ADE7880可计算存储于HY和 访问。时间周期由HCONFIG寄存器位[4:3] (HSTIME)的状 HZ寄存器内的其他谐波的谐波失真，并以3.21带符号格式 存储于HYVHD、HYIHD、HZVHD和HZIHD 24位寄存器 中。零线电流失真保存于HYIHD和HZIHD寄存器中， 态决定。默认值01将时间设为750 ms，即谐波计算的建立 时间。其他可能值有500 ms (HSTIME = 00)、1 sec (10)和 1250 ms (11)。 Rev. A | Page 63 of 104 ADE7880 第二种方法在以下条件下使能：将HCONFIG寄存器的位0 波形采样模式 (HRCFG)置1，每当谐波计算更新(更新频率由HRATE位决 ADE7880会每隔125 μs(速率为8 kHz)向24位带符号寄存器中 定)时将STATUS0寄存器的位19 (HREADY)置1，而不必等待 存入一次电流和电压波形采样数据(即有功/无功/视在功率 谐波计算建立。这样，外部微控制器可在谐波计算开始后 输出)，并且这些寄存器可以通过各种串行端口进行访问。 立即进行访问。如果使能了MASK0中断屏蔽寄存器中的相 表22列出了相关寄存器及其描述。 应 屏 蔽 位 ， IRQ引 脚 也 会 变 为 低 电 平 有 效 。 通 过 写 入 表22. Waveform寄存器列表 STATUS0寄存器并将相应位置1，该状态位会被清除且IRQ 寄存器 IAWV VAWV IBWV VBWV ICWV VCWV INWV AVA BVA CVA AWATT BWATT CWATT 引脚再次变为高电平。 此外，ADE7880在CF2/HREADY引脚提供周期性输出信号 (称为HREADY)，这与谐波寄存器中的谐波计算更新时间 同步。将CONFIG寄存器中的位2 (CF2DIS)置1便可选择该功 能。如果将CF2DIS设为0(默认值)，CF2电能频率转换器输 出则在CF2/HREADY引脚提供。此信号的默认状态为高。 每当谐波寄存器基于HCONFIG寄存器的HRATE位更新 时，HREADY信号保持低电平约10 μsec，然后恢复高电平。 如果HCONFIG寄存器中的位0 (HRCFG)为0，即谐波计算开 始后的每个HRATE周期将STATUS1寄存器中的HREADY位 置1，信号HREADY同时在高电平、低电平间来回切换。 如果HRCFG位为1，STATUS1寄存器中的位HREADY在 HSTIME周期后置1，HREADY信号同时在高电平、低电平 间来回切换。HREADY信号允许快速访问谐波寄存器，而 不必在MASK1寄存器中使用HREADY中断。 STATUS0寄存器的位17 (DREADY)用于表示何时可使用I2C 或 SPI串 行 端 口 来 读 取 表 22中 列 出 的 寄 存 器 。 通 过 将 MASK0寄存器的位17 (DREADY)置1，可以使能附加到此标 志的中断。(有关位DREADY的更多信息，请参见数字信号 处理器部分。) 为了快速读取存储谐波计算的寄存器，串行接口内已实施 专用突发寄存器读取。详情参见谐波计算寄存器的I2C读取 操作和SPI读取操作部分。 ADE7880内置一个专门设计的高速数据采集(HSDC)端口， 可以快速访问Waveform Sample寄存器。详情参见HSDC接 口部分。 管理谐波计算的建议方法 如Current Waveform Gain寄存器部分中所述，ADE7880的 管理ADE7880谐波计算的建议方法如下： 串行端口采用32、16或8位数据格式。表22中列出的所有寄 • 设置CONFIG寄存器中的位2 (CF2DIS)。将CF2DIS位置 1，以使用CF2/HREADY引脚通知谐波计算何时建立和 更新。HREADY信号的高低电平转换指示何时读取谐波 寄存器。使用突发读取模式来读取谐波寄存器，这是最 有效的读取方式。 存器都通过符号从24位扩展至32位(参见图44)。 电能频率转换 ADE7880提供三个频率输出引脚：CF1、CF2和CF3。CF2 引 脚 可 以 和 谐 波 计 算 模 块 的 HREADY引 脚 复 用 。 使 能 HREADY时，即会禁用该引脚的CF2功能。CF3引脚可以 • 通过适当地建立HX、HY和HZ选择待监控的谐波。 和HSDC接口的HSCLK引脚复用。使能HSDC时，即会禁 • 选择所有HCONFIG寄存器位。 • 初始化用于谐波计算中的增益寄存器。失调寄存器保留 为0。 • 使用突发或常规读取模式，通过CF2/HREADY引脚的高 低转换读取存储谐波信息的寄存器。 描述 A相电流 A相电压 B相电流 B相电压 C相电流 C相电压 零线电流 A相视在功率 B相视在功率 C相视在功率 A相有功功率 B相有功功率 C相有功功率 用该引脚的CF3功能。CF1引脚始终可能。经过出厂时的初 始校准之后，制造商或最终客户需要检验电表校准。检验 电表校准的一种简单方法是在稳定负载条件下提供与有 功、无功或视在功率成正比的输出频率。这类输出频率可 Rev. A | Page 64 of 104 ADE7880 以为外部校准设备提供简单的单线光隔离接口。图87显示 TERMSEL1位对应于CF1引脚，TERMSEL2位对应于CF2引 了ADE7880中的电能频率转换。 脚，而TERMSEL3位则对应于CF3引脚。TERMSELx[0]位管 DSP会计算所有相功率的瞬时值：总有功功率、基波有功 理A相。置1时，CFx转换器会在功率之和中包含A相功 功率、基波无功功率和视在功率。电能会以带符号形式在 各 种 xWATTHR、 xFVARHR和 xVAHR寄 存 器 中 进 行 累 加，具体过程已经在有功电能计算、基波无功电能计算和 视在电能计算等部分中进行了介绍。在电能频率转换过程 中，瞬时功率会在频率输出引脚(CF1、CF2和CF3)处产生 率。清0时，则不包含A相功率。TERMSELx[1]位管理B 相，而TERMSELx[2]位管理C相。所有TERMSELx位全部置 1时 ， 意 味 着 CFx转 换 器 会 将 所 有 三 相 功 率 相 加 。 所 有 TERMSELx位全部清0时，则意味着不将任何相功率相加， 也不产生任何CF脉冲。 信号。每个CFx引脚对应一个数字频率转换器。各转换器 其次，CFMODE寄存器的位[2:0] (CF1SEL[2:0])、位[5:3] 会将某些相功率相加，并产生与该和成正比的脉冲信号。 (CF2SEL[2:0])和位[8:6] (CF3SEL[2:0])分别决定CF1、CF2 所转换的具体功率取决于两组寄存器位。 和CF3转换器中使用的功率类型。表23显示了CFxSEL可能具 首先，COMPMODE寄存器的位[2:0] (TERMSEL1[2:0])、位 备的值：总有功功率、视在功率、基波有功功率或基波无功 [5:3] (TERMSEL2[2:0])和位[8:6] (TERMSEL3[2:0])决定要相 功率。 加的相位或相位组合。 表23. CFxSEL位功能描述 CFxSEL 000 001 010 011 描述 CFx信号与总相位有功功率之和成正比 保留 CFx信号与相位视在功率之和成正比 CFx信号与基波相位有功功率之和成正比 CFxLATCH = 1时锁存的寄存器 AWATTHR, BWATTHR, CWATTHR 100 CFx信号与基波相位无功功率之和成正比 AFVARHR, BFVARHR, CFVARHR 101 to 111 保留 Rev. A | Page 65 of 104 AVAHR, BVAHR, CVAHR AFWATTHR, BFWATTHR, CFWATTHR ADE7880 默 认 情 况 下 ， TERMSELx位 为 全 1， CF1SEL位 为 000， CFxDEN = CF2SEL位为100，而CF3SEL位为010。这意味着默认情况 103 MC[imp/kwh] × 10n (49) 下，CF1数字频率转换器会产生与全部三相总有功功率之 选择10n wh时，必须确保CFxDEN寄存器内容大于1。如果 和成正比的信号，CF2会产生与基波无功功率成正比的信 CFxDEN = 1，那么CFx引脚仅会在1 μs内保持低电平有效。 号，而CF3会产生与视在功率成正比的信号。 因此，CFxDEN寄存器应置1。频率转换器不支持小数结 与电能累计过程类似，电能频率转换是分两个阶段完成 果；分频结果必须四舍五入到最接近的整数。如果 的。第一阶段与有功、无功和视在功率的电能累计部分所 CFxDEN等于0，那么ADE7880会将其视为1。 述相同(参见有功电能计算、基波无功电能计算、视在电能 如果脉冲周期长于160 ms (6.25 Hz)，CFx脉冲输出将保持低 计算部分)。第二阶段包括由16位无符号寄存器CFxDEN构 电平80 ms。如果脉冲周期小于160 ms且CFxDEN为偶数，则 成 的 分 频 器 。 CFxDEN的 值 取 决 于 电 表 常 数 (MC)( 以, 脉冲输出的占空比正好为50%。如果脉冲周期小于160 ms且 impulses/kWh为单位)和各Energy寄存器中1 LSB所代表到的 CFxDEN为奇数，则脉冲输出的占空比为： 电能量：xWATTHR和xFVARHR等等。假设xWATTHR寄 (1+1/CFxDEN) × 50% 存器的1 LSB相当于Wh [10n Wh]，其中n为正负整数，那 么，CFxDEN可通过下式计算： TERMSELx BITS IN COMPMODE INSTANTANEOUS PHASE B ACTIVE POWER CFxSEL BITS IN CFMODE VA 27 WATT INTERNAL ACCUMULATOR FWATT INSTANTANEOUS PHASE C ACTIVE POWER DIGITAL SIGNAL PROCESSOR REVPSUMx BIT OF STATUS0[31:0] FREQ DIVIDER FVAR THRESHOLD 34 27 26 WTHR CFx PULSE OUTPUT CFxDEN 0 0 图87. 电能频率转换 Rev. A | Page 66 of 104 27 10193-062 INSTANTANEOUS PHASE A ACTIVE POWER ADE7880 CFx脉冲输出为低电平有效且最好连接到LED，如图88所示。 当CFMODE寄存器的位[14:12](CF3LATCH、CF2LATCH和 CF1LATCH)全部置1时，可以使能该过程。而当这些位清0 VDD (默认状态)时，则不会发生锁存。即使未通过CFMODE寄 存器的位CFxDIS使能CFx输出，也可以使用该过程。 CFx PIN 各种累计模式下的电能寄存器和CF输出 10193-063 ACCMODE寄存器的位[1:0] (WATTACC[1:0])决定了当在CFx 引脚处选择与有功功率成正比的信号(CFMODE寄存器的 图88. CFx引脚推荐连接方式 CFMODE寄存器的位[11:9](CF3DIS、CF2DIS和CF1DIS)决 定频率转换器输出是否在CF3、CF2或CF1引脚引脚上产生 脉冲。当CFxDIS位置1(默认值)时，将禁用CFx引脚且该引 脚会保持高电平。当CFxDIS位清0时，对应的CFx引脚输出 会产生低电平有效的脉冲信号。 位CFxSEL[2:0]等于000或011)时，总有功功率和基波功率的 累计模式。它们还决定Watt-hour Energy寄存器的累计模式 (AWATTHR、BWATTHR、CWATTHR、AFWATTHR、 BFWATTHR和CFWATTHR)。当WATTACC[1:0] = 00(默认 值)，Watt-hour寄存器首先以带符号形式累计有功功率， 然后再送入电能频率转换器。图90显示了有功功率带符号 中断屏蔽寄存器MASK0的位[16:14](CF3、CF2、CF1)可管 累计模式的工作原理。在此模式下，由于两个数据路径中 理与CF3、CF2和CF1相关的中断。当CFx位均被置1时，只 都以带符号形式累计功率，因此CFx脉冲与xWATTHR寄 要对应的频率转换器输出发生高电平至低电平转换，即会 存器中累计的有功电能完全同步。 触发中断IRQ0且STATUS0寄存器的状态位会被置1。即使 未通过CFMODE寄存器的CFxDIS位使能CFx输出，也可使 用该中断。 ACTIVE ENERGY 使Energy寄存器与CFx输出同步 ADE7880内置一项功能，可以使得Phase Energy Accumulation寄存器的内容与CFx脉冲的产生实现同步。一旦频率转 NO-LOAD THRESHOLD 换器上发生高电平至低电平转换，器件即会在CFx引脚输 ACTIVE POWER 出功率时，读取与该功率相关的所有Ternal Phase Energy寄 NO-LOAD THRESHOLD 存器并将其内容锁存至小时寄存器，然后将这些Energy寄 存器复位至0。表23列出了将锁存的寄存器与CFMODE寄 REVAPx BIT IN STATUS0 存器的位CFxSEL[2:0]之间的关系。无论COMPMODE寄存 器。图89显示了CF1SEL[2:0] = 010(CF1引脚提供视在功率) APNOLOAD SIGN = POSITIVE 且CFCYC = 2时的情况。 POS NEG POS NEG 10193-065 xWSIGN BIT IN PHSIGN 器的位TERMSELx设置如何，均会锁存所有3-phase寄存 图90. 有功功率带符号累计模式 8位无符号寄存器CFCYC包含两次连续锁存之间频率转换 当WATTACC[1:0] = 01时，器件以仅正值模式累计有功功 器输出端发生的高电平至低电平转换次数。当任意CFx引 率。功率为负时，Watt-hour Energy寄存器不执行累计。CFx 脚处正在进行高电平至低电平转换时，请避免向CFCYC寄 脉冲基于带符号累计模式产生。在此模式下，由于各数据 存器中输入新值。 路径中以不同形式累计功率，因此CFx脉冲与xWATTHR CF1 PULSE BASED ON PHASE A AND PHASE B APPARENT POWERS 寄存器中累计的有功电能完全同步。图91显示了有功功率 仅正值累计模式的工作原理。 CFCYC = 2 AVAHR, BVAHR, CVAHR LATCHED ENERGY REGISTERS RESET 图89. 使AVAHR和BVAHR与CF1同步 WATTACC[1:0] = 10设置反转，ADE7880的表现与WATT10193-064 AVAHR, BVAHR, CVAHR LATCHED ENERGY REGISTERS RESET ACC[1:0] = 00时相同。 当WATTACC[1:0] = 11时，器件以绝对值模式累计有功功 率。当功率为负值时，器件会改变功率符号并将其与正功 率一起累计在Watt-hour寄存器中，然后再送入电能频率转 Rev. A | Page 67 of 104 ADE7880 换器。在此模式下，由于两个数据路径中以相同形式累计 功率，因此CFx脉冲与xWATTHR寄存器中累计的有功电 能完全同步。图92显示了有功功率绝对值累计模式的工作 原理。 ACTIVE ENERGY NO-LOAD THRESHOLD ACTIVE ENERGY NO-LOAD THRESHOLD NO-LOAD THRESHOLD ACTIVE POWER REVAPx BIT IN STATUS0 NO-LOAD THRESHOLD xWSIGN BIT IN PHSIGN REVAPx BIT IN STATUS0 APNOLOAD SIGN = POSITIVE xWSIGN BIT IN PHSIGN POS NEG POS NEG 10193-067 ACTIVE POWER APNOLOAD SIGN = POSITIVE POS NEG POS NEG 10193-066 图92. 有功功率绝对值累计模式 图91. 有功功率仅正值累计模式 REACTIVE ENERGY ACCMODE寄存器的位[3:2] (VARACC[1:0])决定了当在CFx 引脚处选择与基波无功功率成正比的信号(CFMODE寄存 NO-LOAD THRESHOLD 器的位CFxSEL[2:0]等于100)时，基波无功功率的累计模 式。当VARACC[1:0] = 00，Var-hour Energy寄存器首先以 带符号形式累计基波无功功率，然后再送入电能频率转换 REACTIVE POWER 器。图93显示了基波无功功率带符号累计模式的工作原 NO-LOAD THRESHOLD 理。在此模式下，由于两个数据路径中都以带符号形式累 REVRPx BIT IN STATUS0 计功率，因此CFx脉冲与xFVARHR寄存器中累计的基波无 VARACC[1:0] = 01设置反转，ADE7880的表现与VARACC VARNOLOAD SIGN = POSITIVE [1:0] = 00时相同。 POS NEG POS NEG 10193-068 xVARSIGN BIT IN PHSIGN 功电能完全同步。 图93. 基波无功功率带符号累计模式 当VARACC[1:0] = 10，Var-hour Energy寄存器首先根据对 功率一起累计在Var-hour寄存器中。CFx脉冲基于带符号 应有功功率的符号累计基波无功功率，然后再送入电能频 累计模式产生。在此模式下，由于各数据路径中以不同形 率转换器。如果基波有功功率为正值或在低于空载阈值时 式累计功率，因此CFx脉冲与xVARHR寄存器中累计的基 视为0，基波无功功率以原样来累计。如果基波有功功率 波无功电能完全同步。图95显示了基波无功功率绝对值累 为负值，则器件会改变基波无功功率的符号，然后再进行 计模式的工作原理。 累计。图94显示了基波无功功率符号调整累计模式的工作 CFx数据路径中相功率之和的符号 原理。在此模式下，由于两个数据路径中以相同形式累计 ADE7880内置符号检测电路，可以检测CFx数据路径中所 功率，因此CFx脉冲与xFVARHR寄存器中累计的基波无功 用相功率之和的符号。如电能频率转换部分的开头所述， 电能完全同步。 CFx数据路径中的电能累计是分两个阶段完成的。每次在 当VARACC[1:0] = 11时，器件以绝对值模式累计基波无功 电能累计中的第一阶段结束时检测到符号变化，即内部累 功率。当功率为负值时，器件会改变功率符号并将其与正 加器的电能累加值达到WTHR、VARTHR或VATHR寄存 Rev. A | Page 68 of 104 ADE7880 器阈值之后，就会触发专用中断并会同步产生相应的CFx 在设置位REVPSUM3、位REVPSUM2和位REVPSUM1的 脉冲。各功率之和的符号可以从PHSIGN寄存器中读取。 同时，器件还会设置PHSIGN寄存器的位8、位7和位3(分 别是SUM3SIGN、SUM2SIGN和SUM1SIGN)，以指示相 功率之和的符号。清0时，和为正值；置1时，和为负值。 REACTIVE ENERGY 通过设置MASK0寄存器的位18、位13和位9，可以使能附 加到STATUS0寄存器位18、位13和位9(分别是 NO-LOAD THRESHOLD REVPSUM3、REVPSUM2和REVPSUM1)的中断。使能 REACTIVE POWER 这类中断后，每当发生符号变化时，IRQ0引脚即会变为低 NO-LOAD THRESHOLD 电平，且状态位会置1。为了找到触发该中断的相位，器 NO-LOAD THRESHOLD 件会在读取STATUS0寄存器后马上读取PHSIGN寄存器。 ACTIVE POWER 接着，器件会写入STATUS0寄存器并将相应位置1，从而 将该状态位清0并使IRQ0引脚再次变为高电平。 REVRPx BIT IN STATUS0 空载条件 xVARSIGN BIT IN PHSIGN POS NEG POS 10193-069 在计量设备标准中，空载条件定义为电表上存在电压、但 VARNOLOAD SIGN = POSITIVE 电路中没有电流的情况。为消除电表中的爬电效应， ADE7880内置三个独立的空载检测电路：一个与总有功功 图94. 基波无功功率符号调整累计模式 率关联，一个与基波有功和无功功率关联，一个与视在功 率关联。 基于总有功和视在功率的空载检测 此空载条件利用总有功电能和视在电能来触发。视在电能 与对应相电流和相电压有效值成正比。如果在各APNO- REACTIVE ENERGY LOAD和VANOLOAD无符号16位寄存器指定的时间内总 有功电能和视在电能均未累计，则触发空载条件，该相位 NO-LOAD THRESHOLD 的总有功电能不执行累计，且不会基于总有功电能产生 CFx脉冲。 REACTIVE POWER 用于计算APNOLOAD和VANOLOAD无符号16位值的公 NO-LOAD THRESHOLD 式如下 REVAPx BIT IN STATUS0 VARNOLOAD SIGN = POSITIVE POS NEG POS NEG 10193-070 xVARSIGN BIT IN PHSIGN 图95. 基波无功功率绝对值累计模式 其中： 当CF3、CF2或CF1数据路径中功率之和的符号发生变化 Y是相对于满量程计算的必要空载阈值。例如，如果空载阈 时，STATUS0寄存器的位18、位13和位9(分别是 值电流设为比满量程值低10,000倍，则Y = 10,000。WTHR REVPSUM3、REVPSUM2和REVPSUM1)会被置1。为将 和VATHR代表存储于WTHR和VATHR寄存器中的值，分 这些事件与CFx引脚处产生的脉冲关联，发生符号变化之 别用作有功和视在电能第一阶段电能累加器的阈值(参见有功 后，器件会在CF3、CF2和CF1引脚发生高电平至低电平 电能计算部分)。PMAX = 27,059,678 = 0x19CE5DE，即 转换的同时，分别设置位REVPSUM3、位REVPSUM2和 ADC输入为满量程时计算出的瞬时有功功率。 位REVPSUM1。 Rev. A | Page 69 of 104 ADE7880 APNOLOAD寄存器的值通常与VANOLOAD寄存器相同。 通过设置MASK1寄存器的位1，可以使能附加到STATUS1 APNOLOAD和VANOLOAD设为0x0时，空载检测电路不 寄存器位1 (FNLOAD)的中断。使能该中断后，只要三相中 可用。如果仅有VANOLOAD设为0，则仅在总有功功率低 有一相进入或退出此空载条件，IRQ1引脚即会变为低电平 于APNOLOAD时触发空载条件。同样，如果仅有APNO- 且该状态位会被置1。为了找到触发该中断的相位，器件 LOAD设为0x0，则仅在视在功率低于VANOLOAD时触发 会在读取STATUS1寄存器后马上读取PHNOLOAD寄存 空载条件。 器。接着，通过写入STATUS1寄存器并将相应位置1，该 当三相中有一相触发空载条件时，STATUS1寄存器的位0 状态位会被清除且IRQ1引脚回到高电平。 (NLOAD)会置1。PHNOLOAD寄存器的位[2:0] (NLPHASE 基于视在功率的空载检测 [2:0])可指示所有相位相对于空载条件的状态，并会与 如果在VANOLOAD无符号16位寄存器指定的时间内无低 STATUS1寄存器的位NLOAD同时进行设置。NLPHASE[0] 有效位累计至特定相位的视在电能寄存器中(xVAHR，x = 指 示 A相 的 状 态 ； NLPHASE[1]指 示 B相 的 状 态 ； 而 A、B或C)，则触发该空载条件。这种情况下，器件不会累 NLPHASE[2]指示C相的状态。当位NLPHASE[x]清0时，即 计该相的视在电能，也不会根据该电能产生CFx脉冲。 意味着对应相位并未处于空载条件。置1时，则意味着对 用于计算VANOLOAD无符号16位值的公式如下 应相位处于空载条件。 通过设置MASK1寄存器的位0，可以使能附加到STATUS1 寄存器位0 (NLOAD)的中断。使能该中断后，只要三相中 有一相进入或退出此空载条件，IRQ1引脚即会变为低电平 其中： 且该状态位会被置1。为了找到触发该中断的相位，器件 Y是相对于满量程计算的必要空载阈值。例如，如果空载 会在读取STATUS1寄存器后马上读取PHNOLOAD寄存 阈值电流设为比满量程值低10,000倍，则Y=10,000。 器。接着，通过写入STATUS1寄存器并将相应位置1，该 VATHR是用作第一阶段电能累加器阈值的VATHR寄存器 状态位会被清除且IRQ1引脚变为高电平。 (参见视在电能计算部分)。PMAX = 27,059,678 = 0x19CE5DE， 基于基波有功/无功功率的空载检测 即ADC输入为满量程时计算出的瞬时视在功率。当VANO- 如果在各APNOLOAD和VARNOLOAD无符号16位寄存器 LOAD寄存器设为0x0时，将禁用空载检测电路。 指定的时间内无低有效位累计至特定相位的基波有功和无 当三相中有一相触发该空载条件时，STATUS1寄存器的位 功电能寄存器中(xFWATTHR和xFVARHR，x = A、B或 2 (VANLOAD)会置1。PHNOLOAD寄存器的位[8:6] (VANLPHASE C)，则触发该空载条件。这种情况下，器件不会累计该相 [2:0])可指示所有相位相对于空载条件的状态 ， 并 会 与 的基波有功/无功电能，也不会根据这些电能产生CFx脉 STATUS1寄存器的位VANLOAD同时进行设置： 冲。APNOLOAD与针对总有功功率设置的空载阈值相 • 位VANLPHASE[0]指示A相的状态。 同。VARNOLOAD寄存器的值通常与APNOLOAD寄存器 相同。如果仅有APNOLOAD设为0x0，基波有功功率的累 计无限制。同样，如果仅有VARNOLOAD设为0x0，基波 • 位VANLPHASE[1]指示B相的状态。 • 位VANLPHASE[2]指示C相的状态。 当位VANLPHASE[x]清0时，即意味着对应相位并未处于 无功功率的累计无限制。 当三相中有一相触发该空载条件时，STATUS1寄存器的位 1 (FNLOAD)会置1。PHNOLOAD寄存器的位[5:3] (FNLPHASE 空载条件。置1时，则意味着对应相位处于空载条件。 通过设置MASK1寄存器的位2，可以使能附加到STATUS1 [2:0])可指示所有相位相对于空载条件的状态，并会与 寄存器位2 (VANLOAD)的中断。使能该中断后，只要三相 STATUS1寄存器的位FNLOAD同时进行设置。FNLPHASE[0] 中有一相进入或退出此空载条件，IRQ1引脚即会变为低电 指 示 A相 的 状 态 ； FNLPHASE[1]指 示 B相 的 状 态 ； 而 平且该状态位会被置1。为了找到触发该中断的相位，器 FNLPHASE[2]指示C相的状态。当位FNLPHASE[x]清0时， 件会在读取STATUS1寄存器后马上读取PHNOLOAD寄存 即意味着对应相位并未处于空载条件。置1时，则意味着 器。接着，通过写入STATUS1寄存器并将相应位置1，该 对应相位处于空载条件。 状态位会被清除且IRQ1引脚变为高电平。 Rev. A | Page 70 of 104 ADE7880 Ckecksum寄存器 • gi, i = 0, 1, 2, …, 31为IEEE802.3标准所定义生成多项式的 ADE7880内置32位Checksum寄存器，从而确保Configura- 系数，如下所示： tion寄存器可以在正常功率模式PSM0期间保持其理想值。 G(x) = x32 + x26 + x23 + x22 + x16 + x12 + x11 + x10 + x8 + x7 + (52) x5 + x4 + x2 + x + 1 此 寄 存 器 涵 盖 的 寄 存 器 如 下 ： MASK0、 MASK1、 g0 = g1 = g2 = g4 = g5 = g7 = 1 g8 = g10 = g11 = g12 = g16 = g22 = g26 = 1 COMPMODE、gain、CFMODE、CF1DEN、CF2DEN、 CF3DEN、 CONFIG、 MMODE、 ACCMODE、 (53) 所有其它gi系数等于0。 LCYCMODE、HSDC_CFG，全部寄存器位于DSP数据存储 器RAM的地址0x4380与地址0x43BE之间，以及另外八个始 终采用默认值的8位Reserved Internal寄存器。ADE7880根 据IEEE802.3标准计算循环冗余校验(CRC)。器件会从最低 FB(j) = aj – 1 XOR b31(j − 1) (54) b0(j) = FB(j) AND g0 (55) bi(j) = FB(j) AND gi XOR bi – 1(j – 1), i = 1, 2, 3, ..., 31 (56) 有效位开始将这些寄存器逐个引入基于线性反馈移位寄存 公式54、公式55和公式56必须针对j = 1, 2, …, 2272重复。写 器(LFSR)的发生器(如图96所示)，然后将32位结果写入 入CHECKSUM寄存器的值包含位bi(2272)，i = 0, 1, …, 31。 CHECKSUM寄存器中。上电或硬件/软件复位之后，器件 每 次 写 入 ADE7880的 配 置 寄 存 器 或 意 外 更 改 数 值 时 ， 会 根 据 寄 存 器 的 默 认 值 来 计 算 CRC， 结 果 等 于 STATUS1寄存器的位25 (CRC)就会置1，以通知CHECKSUM值 0xAFFA63B9。 已改变。如果MASK1寄存器中的位25 (CRC)置1，则IRQ1中 图 97显 示 了 LFSR的 工 作 原 理 ： MASK0、 MASK1、 断引脚拉低，STATUS1中的状态标志CRC置1。通过写入 COMPMODE、Gain、CFMODE、CF1DEN、CF2DEN、 STATUS1寄存器并将状态位置1，该状态位会被清除且 CF3DEN、 CONFIG、 MMODE、 ACCMODE、 LCYC- IRQ1引脚变为高电平。 MODE和HSDC_CFG寄存器，全部寄存器位于地址0x4380 当STATUS1中的位CRC置1且未写入任何寄存器时，可以 和地址0x43BE之间，以及八个8位Reserved Internal寄存器 假设寄存器之一已改变，因此ADE7880已更改配置。建议 构成LFSR所用的位[a2271, a2270,…, a0]。位a0是最先进入LFSR的 做法是启动硬件/软件复位，从而将包括保留寄存器在内的 寄存器的最低有效位；位a2271是最后进入LFSR的寄存器 所有寄存器设为其默认值，然后重新初始化配置寄存器。 的最高有效位。决定LFSR的公式如下： • bi(0) = 1, i = 0, 1, 2, …, 31为CRC构成位的初始状态。位b0 为最低有效位，而位b31为最高有效位。 0 LFSR GENERATOR ARRAY OF 2272 BITS 10193-071 2271 图96. CHECKSUM寄存器计算 g0 g1 g2 g3 g31 FB b0 b1 b2 b31 a1767, a1766,....,a2, a1, a0 图97. CHECKSUM寄存器计算中使用的LFSR发生器 Rev. A | Page 71 of 104 10193-072 LFSR ADE7880 中断 MASK0寄存器中的以下位与PHSIGN寄存器中的状态位配 ADE7880具有两个中断引脚IRQ0和IRQ1。这两个引脚分别 合使用： 由32位Interrupt Mask寄存器MASK0和MASK1进行管理。 • 位[6:8] (REVAPx) 要使能中断，MASKx寄存器的某个位必须置1。要禁用中 • 位[10:12] (REVRPx) 断 ， 则 该 位 必 须 清 0。 中 断 与 两 个 32位 Status寄 存 器 • 位9、位13和位18 (REVPSUMx) STATUS0和STATUS1相关联。当ADE7880中出现中断事件 读取STATUSx寄存器并将上述位之一置1以后，器件会立 时，Interrupt Status寄存器中的对应标志会设为逻辑1(参见 表36和表37)。如果Interrupt Mask寄存器中该中断的屏蔽位 为逻辑1，那么IRQx逻辑输出会变为低电平有效。Interrupt Status寄存器中的标志位设置与屏蔽位的状态无关。若要判 断中断源，MCU应读取相应的STATUSx寄存器并确定被置 1的 具 体 位 。 若 要 清 除 Status寄 存 器 中 的 标 志 ， 请 写 回 STATUSx寄存器并将该标志置1。当中断引脚变为低电平 之后，器件即会读取Status寄存器并确定中断源。然后， 刻读取与该位关联的Status寄存器，以便确定触发该中断 的相位，此时才可回写STATUSx寄存器并将该位置1。 通过MCU使用中断 图98显示了ADE7880的中断管理时序图，其中给出了使用 MCU来管理中断的实现方法。当时间为t1时，IRQx引脚变 为低电平有效，表示ADE7880中出现了一个或以上中断事 件，届时应采取以下步骤： 器件会写回Status寄存器但不进行任何修改，以便将状态标 1. 将IRQx引脚连到MCU上负边沿触发的外部中断。 志清0。取消状态标志之前，IRQx引脚会一直保持低电平。 2. 检测到负边沿时，配置MCU来开始执行器中断服务程 默认情况下，会禁用所有中断，但RSTDONE中断除外。 该中断永远不会被屏蔽(禁用)，因此MASK1寄存器的位15 (RSTDONE)没有任何作用。每当上电或硬件/软件复位过 程结束时，IRQ1引脚始终会变为低电平，且STATUS1寄存 器的位15 (RSTDONE)会被置1。要取消该状态标志，必须 写入STATUS1寄存器并将位15 (RSTDONE)置1。 序(ISR)。 3. 进入ISR时，使用全局中断屏蔽位禁用所有中断。此 时，MCU外部中断标志会被清除，以捕获当前ISR期间 发生的中断事件。 4. 清除MCU中断标志时，器件会对Interrupt Status寄存 器STATUSx执行读操作。Interrupt寄存器内容用于判 一些中断是与其它Status寄存器配合使用的。MASK1寄存 器中的以下位与PHNOLOAD寄存器中的状态位配合使用： • 位0 (NLOAD) 断中断源，进而确定要采取的合适措施。 5. 相同的STATUSx内容会被写回ADE7880，以清除状态标 志并将IRQx线路复位至逻辑高电平(t2)。 • 位1 (FNLOAD) 如果ISR (t3)期间出现其它中断事件，则会再次设置MCU外 • 位2 (VANLOAD) 部中断标志，从而记录该事件。 MASK1寄存器中的以下位与PHSTATUS寄存器中的状态位 配合使用： 从ISR返回时，全局中断屏蔽位会被清0(同一指令周期)， 而外部中断标志可以使用MCU再一次跳至其ISR。这样确 • 位16 (SAG) 保MCU不会错过任何外部中断。 • 位17 (OI) 图99显示了STATUSx寄存器的状态位与其它寄存器的位配 • 位18 (OV) 合使用时的建议时序图。当IRQx引脚变为低电平有效时， MASK1寄存器中的以下位分别与IPEAK和VPEAK寄存器中 器件会读取STATUSx寄存器，而且如果其中的一位为1， 的状态位配合使用： 器件会立刻读取第二个Status寄存器来确定触发该中断的 • 位23 (PKI) 相位。在图99中，PHx表示PHSTATUS、IPEAK、VPEAK • 位24 (PKV) 或 PHSIGN寄 存 器 中 的 一 个 。 接 着 ， 器 件 会 写 回 STATUSx，以清除该状态位。 Rev. A | Page 72 of 104 ADE7880 t1 t2 MCU INTERRUPT FLAG SET t3 PROGRAM SEQUENCE JUMP TO ISR GLOBAL INTERRUPT MASK CLEAR MCU INTERRUPT FLAG WRITE BACK STATUSx READ STATUSx ISR ACTION (BASED ON STATUSx CONTENTS) ISR RETURN GLOBAL INTERRUPT MASK RESET JUMP TO ISR 10193-073 IRQx 图98. 中断管理 t1 t2 t3 MCU INTERRUPT FLAG SET PROGRAM SEQUENCE JUMP TO ISR GLOBAL INTERRUPT MASK CLEAR MCU INTERRUPT FLAG READ STATUSx READ PHx WRITE BACK STATUSx ISR RETURN ISR ACTION JUMP (BASED ON STATUSx CONTENTS) GLOBAL INTERRUPT TO ISR MASK RESET 10193-074 IRQx 图99. 涉及PHSTATUS、IPEAK、VPEAK或PHSIGN寄存器时的中断管理 保持串行端口选择不变。 串行接口 ADE7880具有三个串行端口接口：一个获得完整许可的I C ADE7880的功能可以通过数个片内寄存器进行访问。这些 接口、一个串行外设接口(SPI)和一个高速数据采集端口 寄存器的内容可以通过I 2 C或SPI接口进行更新或读取。 2 (HSDC)。由于SPI引脚可以和I2C与HSDC端口的一些引脚 HSDC端口可以提供最多16个寄存器的状态，来表示相电压 进行多路复用，因此ADE7880接受以下两种配置：一种仅 和零线电流的瞬时值，以及有功/无功/视在功率的瞬时值。 使用SPI端口，而另一种结合使用I2C端口与HSDC端口。 通信验证 串行接口选择 ADE7880包括三个用于对I 2 C或SPI通信进行验证的寄存 复位之后，HSDC端口始终禁用。上电或硬件复位之后， 器：LAST_OP(地址0xEA01)、LAST_ADD(地址0xE9FE)和 可以通过控制SS/HAS引脚在I2C和SPI端口之间进行选择。 如果SS/HSA引脚保持为高电平，那么ADE7880采用I2C端 口，直到执行新的硬件复位为止。如果上电或硬件复位之 后SS/HSA引脚从高电平到低电平切换三次，ADE7880采用 SPI端口，直到执行新的硬件复位为止。这种SS/HSA引脚 LAST_RWDATA，它们分别记录上一次成功通信的性质、 地址和数据。LAST_RWDATA寄存器具有三个不同的地 址，具体地址要视成功通信的长度而定。 表24. LAST_RWDATA寄存器位置 种方法是，在未分配至特定ADE7880寄存器的地址空间位 通信类型 8位读/写 16位读/写 24位读/写 置(如0xEBFF，该处可以执行八位写操作)上执行三次SPI写 每次与ADE7880成功进行通信后，所访问的最后一个寄存 操作。这些写操作可以使SS/HSA引脚切换三次。若要了解 器的地址就存储在16位LAST_ADD寄存器(地址0xE9FE) 相关写入协议的更多信息，请参见SPI写操作部分。 中。它是一个只读寄存器，下一个成功的读操作或写操作 完成串行端口选择之后，需要将其锁定。这样，激活的端 完成后，它会更新所存储的值。LAST_OP寄存器(地址 口会一直处于使用状态，直到关断或在PSM0模式下执行 0xEA01)存储操作性质，也就是指示执行读操作还是写操 硬件复位为止。如果I2C为活跃串行端口，则CONFIG2寄存器 作。如果上一个操作是写操作，则LAST_OP寄存器存储值 的位1 (I C_LOCK)必须置1，以便将其锁定。此后，ADE7880 0xCA。如果上一个操作是读操作，则LAST_OP寄存器存 会忽略SS引脚的杂散切换，因而也就无法切换为使用SPI端 储值0x35。LAST_RWDATA寄存器存储写入或读出寄存器 口。如果SPI为活跃串行端口，则只要对CONFIG2寄存器 的数据。这些寄存器不会反映任何不成功的读写操作。 执行任意写操作即可锁定该端口。之后，将无法切换至使 读取LAST_OP、LAST_ADD和LAST_RWDATA寄存器 用I C端口。锁定后，ADE7880会在更改PSMx功率模式时 时，器件值不会存储在自身。 控制可以通过两种方式实现。第一方法是，将主机(即微控 制器)的SS/HSA引脚用作常规的I/O引脚并切换三次。第二 2 2 Rev. A | Page 73 of 104 地址 0xE7FD 0xE9FF 0xE5FF ADE7880 I2C接口 I2C写操作 ADE7880支持全面授权的I C接口。I C接口配置为一个完 当主机产生起始条件并以一个字节表示ADE7880的地址， 整的硬件从机。SDA为数据I/O引脚，而SCL为串行时钟。 后 跟 Target寄 存 器 的 16位 地 址 和 该 寄 存 器 的 值 时 ， 这两个引脚都与片内SPI接口的MOSI和SCLK引脚共享。此 ADE7880的I2C接口写操作即会开始。 接口支持的最大串行时钟频率为400 kHz。 地址字节的七个最高有效位构成ADE7880的地址，即等于 引脚SDA和SCL用于数据传输，通过对这两个引脚进行“线 0111000b。地址字节的0位为读/写位。由于这里是写操 与”配置，可以在多主机系统中进行仲裁。 作，因此该位必须清0；因而，写操作的第一个字节为 I2C系统的传输过程为：当总线处于空闲状态时，主机通过 0x70。收到每一字节之后，ADE7880即会产生应答。寄存 2 2 器可能为8、16或32位，在传输完寄存器的最后一位且 产生起始条件来启动传输；在起始地址发送期间，主机发 ADE7880应答传输之后，主机即会产生停止条件。地址和 送从机地址和数据传输方向。如果从机进行了应答，则开 然后总线进入空闲状态。 的更多信息，请参见图100。 15 8 7 0 31 24 23 16 15 8 7 STOP 寄存器内容是以MSB优先方式进行发送的。有关I2C写操作 START 始数据传输。传输会持续到主机发送一个停止条件为止， 0 图100. 32位寄存器的I 2C写操作 Rev. A | Page 74 of 104 BYTE 0 (LESS SIGNIFICANT) OF REGISTER 10193-075 ACK GENERATED BY ADE7880 BYTE 1 OF REGISTER ACK BYTE 2 OF REGISTER ACK BYTE 3 (MOST SIGNIFICANT) OF REGISTER ACK LESS SIGNIFICANT 8 BITS OF REGISTER ADDRESS ACK ACK MOST SIGNIFICANT 8 BITS OF REGISTER ADDRESS ACK S SLAVE ADDRESS ACK S 0 1 1 1 0 0 0 0 ADE7880 I2C读操作 生新的起始地址和地址字节。此地址字节的七个最高有效 ADE7880的I2C接口读操作是分两个阶段完成的。第一阶段 位构成ADE7880的地址，即等于0111000b。地址字节的0位 设置寄存器的地址指针。第二阶段读取寄存器的内容。 为读/写位。由于这里是读操作，因此该位必须置1；因 如图101所示，当主机产生起始条件并以一个字节表示 而 ， 读 操 作 的 第 一 个 字 节 为 0x71。 收 到 该 字 节 之 后 ， ADE7880即会产生应答。然后，ADE7880会发送该寄存器 ADE7880的地址，后跟Target寄存器的16位地址时，第一 的值，而收到每个8位之后，主机即会产生应答。所有字 阶段即开始。ADE7880会应答收到的每个字节。地址字节 节均以MSB优先方式发送。寄存器可能为8、16或32位，在 与写操作的地址字节类似，并且等于0x70(详情参见I2C写 传输完寄存器的最后一位之后，主机不会应答传输，而是 操作部分)。寄存器地址的最后一个字节传送完毕且 产生停止条件。 START ADE7880进行应答之后，第二阶段即会开始，同时主机产 15 8 7 0 MOST SIGNIFICANT 8 BITS OF REGISTER ADDRESS LESS SIGNIFICANT 8 BITS OF REGISTER ADDRESS ACK ACK SLAVE ADDRESS ACK S 0 1 1 1 0 0 0 0 1 1 0 0 0 1 ACK SLAVE ADDRESS BYTE 3 (MOST SIGNIFICANT) OF REGISTER 7 8 0 BYTE 2 OF REGISTER BYTE 1 OF REGISTER STOP 15 16 S BYTE 0 (LESS SIGNIFICANT) OF REGISTER 10193-076 1 23 ACK 0 24 ACK S 31 ACK START ACKNOWLEDGE GENERATED BY MASTER NOACK ACK GENERATED BY ADE7880 ACK GENERATED BY ADE7880 START 图101. 32位寄存器的I 2C读操作 8 15 7 0 LESS SIGNIFICANT 8 BITS OF REGISTER ADDRESS ACK MOST SIGNIFICANT 8 BITS OF REGISTER ADDRESS ACK SLAVE ADDRESS ACK S 0 1 1 1 0 0 0 0 BYTE 3 (MOST SIGNIFICANT) OF REGISTER 0 BYTE 0 (LESS SIGNIFICANT) OF REGISTER 0 0 BYTE 3 (MOST SIGNIFICANT) OF REGISTER 1 STOP 7 ACK 24 S BYTE 0 (LESS SIGNIFICANT) OF REGISTER n 10193-077 SLAVE ADDRESS 31 0 ACK S 0 1 1 1 0 0 0 1 7 24 ACK 31 ACK START ACKNOWLEDGE GENERATED BY MASTER NOACK ACK GENERATED BY ADE7880 ACK GENERATED BY ADE7880 图102. 32位谐波计算寄存器的I 2C读操作 Rev. A | Page 75 of 104 ADE7880 谐波计算寄存器的I2C读操作 SS逻辑输入为片选输入。当多个器件共享串行总线时，即 包含谐波计算结果的寄存器位于地址0xE880之后，全部为 会使用该输入。整个数据传输操作期间，SS输入会被驱动 32位宽度。这些寄存器可以两种方式读取：每次读取一个 至低电平。在数据传输操作期间，如果将SS拉高，则会中 寄存器(详情参见I C读取操作部分)，或者以突发模式每次 止传输并将串行总线置于高阻抗状态。然后，通过使SS逻 连续读取多个寄存器。此突发模式分两个阶段完成。如图 辑输入回到低电平，即可开始新的传输。不过，如果在完 102所示，第一阶段设置指向寄存器地址的指针，与仅读 成之前中止了数据传输，则会导致所访问的寄存器可能出 取一个寄存器情况中的第一阶段相同。第二阶段读取寄存 现异常状态；因此，每次写入寄存器时，都应通过回读来 器的内容。该阶段从主机产生一个新的起始条件开始，后 验证其值。所用协议与I2C接口中使用的协议类似。 2 跟地址类型，与读取单个寄存器时使用的地址类型相同， 后，ADE7880会发送位于指针的第一寄存器的值，而收到 SPI DEVICE MOSI MOSI MISO MISO 每个8位之后，主机即会产生应答。所有字节均以MSB优 SCLK SCK 先方式发送。发送第一寄存器的字节后，如果主机应答最 SS 图103. 将ADE7880 SPI与SPI器件相连 后一个字节，ADE7880会将指针递增一个位置，定位于下 一个寄存器，并开始逐字节发送，最高有效位优先。如果 主机应答最后一个字节，ADE7880再次递增指针，开始发 送下一个寄存器的数据。程序持续至主机在寄存器最后一 个字节停止产生应答，然后产生停止条件。建议位置不要 SS 10193-078 ADE7880 也是0x71。收到该字节之后，ADE7880即会产生应答。然 SPI读操作 当主机将SS/HSA引脚设为低电平并开始在MOSI线路上发 送一个字节来表示ADE7880地址时，ADE7880的SPI接口读 操作即会开始。主机以SCLK的第一个高电平至低电平转换 大于0xE89F，即谐波计算寄存器的最后位置。 开始，在MOSI线路上设置数据。ADE7880的SPI在SCLK的 SPI接口 ADE7880始终作为通信从机并包含以下四个引脚(具有双重 功能)：SCLK/SCL、MOSI/SDA、MISO/HSD和SS/HSA。 低电平至高电平转换期间对数据进行采样。地址字节的七 个最高有效位可以为任意值，不过最好不同于0111000b， 即I2C协议中使用的七位。对于读操作，地址字节的0(读/ SPI接口中使用的功能为SCLK、MOSI、MISO和SS。数据 写)位必须为1。接着，主机发送Target寄存器(即要读取的 传输的串行时钟施加于SCLK逻辑输入端。所有数据传输操 寄存器)的16位地址。在SCLK的低电平至高电平转换期间 作均与串行时钟同步。数据在SCLK的下降沿从MOSI逻辑 收到Target寄存器地址的最后一位之后，ADE7880即会在 输入端移入ADE7880，而ADE7880在SCLK的上升沿对数据 SCLK的下一个高电平至低电平转换出现时开始在MISO线 进行采样。数据在SCLK的下降沿从MISO逻辑输出端移出 路上发送Target寄存器的内容；因此，主机可以在SCLK的 ADE7880，而主机在SCLK的上升沿对数据进行采样。数据 低电平至高电平转换期间对数据进行采样。收到最后一位 字的最高有效位优先移入和移出。此接口支持的最大串行时 之后，主机会将SS和SCLK线路设为高电平，通信到此结 钟频率为2.5 MHz。当ADE7880没有数据传出时，MISO保持 为高阻抗状态。有关ADE7880 SPI与包含SPI接口的主机之 束。数据线路MOSI和MISO进入高阻抗状态。有关SPI读操 作的更多信息，请参见图104。 间连接的更多信息，请参见图103。 Rev. A | Page 76 of 104 ADE7880 SS SCLK 15 14 0 0 0 0 0 0 0 1 REGISTER ADDRESS 31 30 MISO 1 0 10193-079 MOSI 1 0 REGISTER VALUE 图104. 32位寄存器的SPI读操作 SS SCLK 0 0 0 0 0 0 0 1 REGISTER ADDRESS 31 0 REGISTER 0 VALUE MISO 31 0 REGISTER n VALUE 10193-080 MOSI 图105. 32位谐波计算寄存器的SPI读操作 谐波计算寄存器的SPI读操作 类推，直至主机将SS线路和SCLK线路设为高电平，通信结 包含谐波计算结果的寄存器位于地址0xE880之后，全部为 束。数据线路MOSI和MISO进入高阻抗状态。有关谐波计 32位宽度。这些寄存器可以两种方式读取：每次读取一个 算寄存器SPI读操作的更多信息，请参见图105。 寄存器(详情参见SPI读取操作部分)，或者以突发模式每次 SPI写操作 连续读取多个寄存器。当主机将SS/HSA引脚设为低电平时 当主机将SS/HSA引脚设为低电平并开始在MOSI线路上发 突发模式启动，开始在MOSI线路上发送一个字节，即代 送一个字节来表示ADE7880地址时，ADE7880的SPI接口写 表ADE7880地址的字节。地址与仅读取一个寄存器时使用 操作即会开始。主机以SCLK的第一个高电平至低电平转换 的地址字节相同。主机以SCLK的第一个高电平至低电平转 开始，在MOSI线路上设置数据。ADE7880的SPI在SCLK的 换开始，在MOSI线路上设置数据。ADE7880的SPI在SCLK 低电平至高电平转换期间对数据进行采样。地址字节的七 的低电平至高电平转换期间对数据进行采样。接着，主机 个最高有效位可以为任意值，不过最好不同于0111000b， 发送首个谐波计算寄存器(即要读取的寄存器)的16位地 即I2C协议中使用的七位。对于写操作，地址字节的0(读/ 址。在SCLK的低电平至高电平转换期间收到Target寄存器 写)位必须为0。接着，主机会发送Target寄存器(即要写入 地址的最后一位之后，ADE7880即会在SCLK的下一个高电 的寄存器)的16位地址和该寄存器的32、16或8位值，而不 平至低电平转换出现时开始在MISO线路上发送Target寄存 会丢失任何SCLK周期。发送完最后一位之后，主机会在该 器的内容；因此，主机可以在SCLK的低电平至高电平转换 SCLK周期结束时将SS和SCLK线路设为高电平，通信到此 期间对数据进行采样。主机接收首个寄存器的最后一位 后，ADE7880发送位于下一位置的谐波计算寄存器，以此 结束。数据线路MOSI和MISO进入高阻抗状态。有关SPI写 操作的更多信息，请参见图106。 Rev. A | Page 77 of 104 ADE7880 SS SCLK MOSI 0 0 0 0 0 0 0 0 1 0 31 30 REGISTER ADDRESS 1 0 REGISTER VALUE 10193-081 15 14 图106. 32位寄存器的SPI写操作 HSDC接口 钟频率。当HCLK为0(默认值)时，时钟频率为8 MHz。当 默认情况下，会禁用高速数据采集(HSDC)接口。只有 HCLK为1时，时钟频率为4 MHz。每次HSCLK发生高电平 ADE7880配 置 为 使 用 I 2 C接 口 时 ， 才 可 使 用 该 接 口 。 至低电平转换时，即会发送一位数据。从机从HSDC接收 ADE7880的SPI接口无法与HSDC同时使用。 数据，并在HSCLK的低电平至高电平转换期间对HSD线路 当CONFIG寄存器的位6 (HSDCEN)置1时，即会激活HSDC。 进行采样。 如果位HSDCEN清0(默认值)，则会禁用HSDC接口。使用SPI 字以32位数据包或8位数据包形式发送。当HSDC_CFG寄 时，将位HSDCEN置1并不会产生任何效果。HSDC接口可 存器的位1 (HSIZE)为0(默认值)时，字以32位数据包形式发 用于向外部器件(通常为微处理器或DSP)发送最多十七个 送。当位HSIZE为1时，寄存器以8位数据包形式发送。 32位字。这些字表示相电流和电压、零线电流以及有功/无 HSDC接口以MSB优先方式发送字。 功 /视 在 功 率 的 瞬 时 值 。 发 送 的 寄 存 器 包 括 IAWV、 VAWV、 IBWV、 VBWV、 ICWV、 VCWV、 AVA、 INWV、 BVA、 CVA、 AWATT、 BWATT、 CWATT、 AFVAR、BFVAR和CFVAR。这些寄存器都是24位寄存 器，并都通过符号扩展至32位(详情参见图44)。 机并由以下三个引脚组成：HSA、HSD和HSCLK。HSA表 示选择信号。字传输期间，该引脚保持低电平有效，并且 通常连接到从机的选择引脚。HSD将数据发送到从机并通 常连接到从机的数据输入引脚。而HSCLK是串行时钟线路 (由ADE7880产生)并通常连接到从机的串行时钟输入。图107 显示了ADE7880 HSDC和从机(包含SPI接口)之间的连接。 HSCLK HSA MISO 种情况下，HSIZE不会对通信造成任何影响，而数据位会 位[4:3] (HXFER[1:0])决定要发送的字数量。当HXFER[1:0]为 00(默认值)时，发送全部16个字。当HXFER[1:0]为01时， 则仅按照下列顺序发送表示相电流、零线电流和相电压三 者 瞬 时 值 的 字 ： IAWV、 VAWV、 IBWV、 VBWV、 ICWV、 VCWV和 一 个 始 终 等 于 INWV的 32位 字 。 当 HXFER[1:0]为10时，则仅按照下列顺序发送相功率的瞬时 值：AVA、BVA、CVA、AWATT、BWATT、CWATT、 值，并且写入该值即相当于写入00(默认值)。 SCK SS 会在数据包之间引入间隙，因而此时通信时间最短。在这 AFVAR、BFVAR和CFVAR。值11是HXFER[1:0]的保留 SPI DEVICE 位5 (HSAPOL)决定通信期间SS/HSA引脚中HSA功能的极性。 10193-082 HSD 个HSCLK周期的间隙。而当位HGAP清0(默认值)时，则不 在每个HSCLK高电平至低电平转换时被置于HSD线路中。 HSDC可以与SPI或类似接口连接。HSDC始终作为通信主 ADE7880 当位2 (HGAP)置1时，该位会在数据包之间引入一个长达七 当HSAPOL为0(默认值)时，通信期间HSA为低电平有效。 图107. 将ADE7880 HSDC与SPI相连 执行通信时，当传输32位或8位数据包时HSA为低电平， HSDC通信由HSDC_CFG寄存器进行管理(参见表52)。使用 间隙中为高电平。当HSAPOL为1时，通信期间SS/HAS引 CONFIG寄存器的位6 (HSDCEN)启用该端口之前，建议先将 脚的HSA功能为高电平有效。这意味着，没有进行通信 HSDC_CFG寄存器设为理想值。这样，HSDC端口各个引脚 时，HSA保持为低电平。执行通信时，当传输32位或8位 的状态就会与理想的HSDC特性保持一致。硬件复位或上 数据包时HAS为高电平，间隙中为低电平。 电之后，MISO/HSD和SS/HSA引脚会变为高电平。 HSDC_CFG寄存器的位[7:6]为保留位。无论向这些位中写 HSDC_CFG寄存器的位0 (HCLK)决定HSDC通信的串行时 入任何值，均不会对HSDC行为造成任何影响。 Rev. A | Page 78 of 104 ADE7880 图108显示了HGAP = 0、HXFER[1:0] = 00且HSAPOL = 0时 的HSDC传输协议。请注意，每次HSCLK发生高电平至低 电平转换时，HSDC接口即会将一个数据位置于HSD线路 上，而与位HSIZE的值无关。 在每个8位字之间引入一个长达七个HSCLK周期的间隙。 若要了解HSDC_CFG寄存器及HCLK、HSIZE、HGAP、 HXFER[1:0]和HSAPOL位的功能描述，请参见表52。表25 列出了所有HSDC_CFG寄存器设置下执行HSDC数据传输 图109显示了HSIZE = 0、HGAP = 1、HXFER[1:0] = 00且 所需的时间。使用某些设置时，传输时间小于125 μs (8 kHz)， HSAPOL = 0时的HSDC传输协议。请注意，HSDC接口会 即Waveform Sample寄存器更新速率。这意味着，HSDC端 在每个32位字之间引入一个长达七个HSCLK周期的间隙。 口每个采样周期都会发送数据。而使用另一些设置时，传 图110显示了HSIZE = 1、HGAP = 1、HXFER[1:0] = 00且 HSAPOL = 0时的HSDC传输协议。请注意，HSDC接口会 输时间大于125 μs，这时HSDC端口仅在两个8 kHz连续采样 周期的第一个周期内发送数据。这意味着，该端口实际上 是以4 kHz的速率在发送寄存器。 表25. 各种HSDC设置的通信时间 HXFER[1:0] 00 00 00 00 00 00 01 01 01 01 01 01 10 10 10 10 10 10 HSIZE 1 N/A N/A 0 0 1 1 N/A N/A 0 0 1 1 N/A N/A 0 0 1 1 HCLK 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 通信时间(μs) 64 128 77.125 154.25 119.25 238.25 28 56 33.25 66.5 51.625 103.25 36 72 43 86 66.625 133.25 N/A表示不适用。 HSCLK 31 HSD 0 31 IAVW (32-BIT) 0 31 VAWV (32-BIT) 0 IBWV (32-BIT) 31 0 CFVAR (32-BIT) 10193-083 1 HGAP 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 HSA 图108. HGAP = 0、HXFER[1:0] = 00且HSAPOL = 0时的HSDC通信；与HSIZE无关 Rev. A | Page 79 of 104 ADE7880 HSCLK 31 0 IAVW (32-BIT) 31 7 HCLK CYCLES 0 VAWV (32-BIT) 31 0 31 IBWV (32-BIT) 7 HCLK CYCLES 0 CFVAR (32-BIT) 10193-084 HSDATA HSA 图109. HSIZE = 0、HGAP =1、HXFER[1:0] = 00且HSAPOL = 0时的HSDC通信 HSCLK 31 24 IAVW (BYTE 3) 23 7 HCLK CYCLES 16 IAVW (BYTE 2) 15 8 IAVW (BYTE 1) 7 HCLK CYCLES 7 0 CFVAR (BYTE 0) 10193-085 HSDATA HSA 图110. HSIZE = 1、HGAP =1、HXFER[1:0] = 00且HSAPOL = 0时的HSDC通信 将ADE7880快速设置为电表 始化WTHR、VARTHR、VATHR、VLEVEL和VNOM寄 电表通常用标称电流In、标称电压Vn、标称频率fn和电表常 存器。 6. 使能数据存储器RAM保护，向位于地址0xE7FE的内部8 数MC来表征。 位寄存器写入0xAD，然后向位于地址0xE7E3的内部8位 要快速设置ADE7880，请执行以下步骤： 1. 选择相电流、电压和零线电流通道内的PGA增益：Gain 寄存器写入0x80。 寄存器中的位[2:0] (PGA1)、位[5:3] (PGA2)和位[8:6] 7. 设Run = 1，启动DSP。 (PGA3)。 有关ADE7880谐波计算的快速设置，参见管理谐波计算的 2. 如果使用罗氏线圈，使能相电流或零线电流通道内的数 建议方法部分。 字积分器：CONFIG寄存器中的位0 (INTEN)和CONFIG3寄存 ADE7880评估板 器中的位3 (ININTEN)。 我们提供基于ADE7880配置制成的评估板。欲了解详情， 3. 如果fn = 60 Hz，将COMPMODE寄存器中的位14 (SELFREQ) 请访问www.analog.com/ADE7880。 芯片版本 置1。 4. 基于公式49初始化CF1DEN、CF2DEN和CF3DEN寄存器。 5. 分别基于公式26、公式37、公式44、公式22和公式42初 用户可以通过Version寄存器来确定芯片的版本。该寄存器 是8位只读寄存器，地址为0xE707。 Rev. A | Page 80 of 104 ADE7880 硅片异常 本异常表描述了ADE7880硅片的已知问题，其中这些器件的Version寄存器(地址为0xE707)全部等于1。 ADI公司承诺在未来版本芯片中持续改进芯片功能，同时通过采用此处推荐的临时解决方案，确保这些未来版本芯片仍和您 目前的软件/系统兼容。 ADE7880功能问题 芯片版本标识 版本 = 1 芯片标志 ADE7880ACPZ 芯片状态 初始版 异常表 修订版A 报告问题数 4 (er001, er002, er003, er004) 功能问题 表26. LAST_ADD寄存器显示SPI模式下谐波计算寄存器的错误值[er001，版本 = 1 芯片] 背景 问题 使用SPI或I2C通信读取任何ADE7880寄存器时，地址存储于LAST_ADD寄存器中。 当使用SPI通信读取位于地址0xE880和地址0xE89F间的谐波计算寄存器时， LAST_ADD寄存器包含的寄存器地址递增1。如果使用I2C通信，该问题不存在。 临时解决方案 如果使用SPI通信读取位于地址0xE880和地址0xE89F间的寄存器之一后， 再读取LAST_ADD寄存器，从地址减去1以恢复正确的地址。 无。 相关问题 表27. 要获得最佳精度性能，内部设置必须更改[er002，版本 = 1芯片] 背景 问题 临时解决方案 相关问题 内部默认设置为ADE7880提供最佳精度性能。 研究发现，使用不同设置时，可改善精度性能。 要为此内部寄存器使能新设置，执行三次连续写操作： 首个写操作是针对8位位置：将0xAD写入地址0xE7FE。 第二个写操作是针对16位位置：将0x3BD写入地址0xE90C。 第三个写操作是针对8位位置：将0x00写入地址0xE7EF。 写操作必须连续执行，中间无任何其他读/写操作作为正确捕捉值的验证， 地址0xE90C的简单16位读取应显示0x3BD值。 无。 表28. 高通滤波器无法在C相电压数据路径内禁用[er003，版本 = 1芯片] 背景 CONFIG3寄存器的位0 (HPFEN)为0时，相电流、零线电流和相电压数据路径内的所有高通滤波器(HPF)禁用 (有关电流通道HPF和电压通道HPF的更多信息，参见ADE7880数据手册)。 问题 临时解决方案 相关问题 C相电压数据路径内的HPF保持使能，而与位HPFEN的状态无关。 无临时解决方案。 无。 Rev. A | Page 81 of 104 ADE7880 表29. 空载条件未如定义一样运作[er004，版本 = 1芯片] 背景 总有功功率空载利用总有功电能和视在电能来触发空载条件。如果在各APNOLOAD和VANOLOAD无符号16位寄 存器指定的时间内总有功电能和视在电能均未累计，则触发空载条件，该相位的总有功电能不执行累计，且不 会基于总有功电能产生CF脉冲。 基波有功和无功功率空载使用基波有功和无功电能来触发空载条件。如果在各APNOLOAD和VARNOLOAD无符号 16位寄存器指定的时间内基波有功电能和基波无功电能均未累计，则触发空载条件，该相位的基波有功和无功 电能不执行累计，且不会基于基波有功和无功电能产生CF脉冲。 问题 当x(x = A、B或C)相上的总有功电能低于APNOLOAD，视在电能高于VANOLOAD，不应触发空载条件。我们观察 到，尽管CF脉冲继续产生，STATUS1和HNOLOAD寄存器中的位0 (NLOAD)和位[2:0] (NLPHASE)仍然清0，指示退出空 载条件，xWATTHR寄存器停止累计电能。 同时，基波有功电能空载独立于基波无功电能空载运作。例如，如果基波有功电能低于APNOLOAD，基波无功 电能高于VARNOLOAD，由于相位并未处于空载条件，两个电能应继续累计。相反，基于相位基波有功电能的CF 脉冲未产生，FWATTHR寄存器被阻止，而基于基波无功电能的CF脉冲产生。因此，FVARHR寄存器继续累计， STATUS1寄存器中的位1 (FNLOAD)和PHNOLOAD寄存器中的位[5:3] (FNLPHASE)清0。 由于空载条件均使用APNOLOAD阈值，两种问题的临时解决方案如下： 临时解决方案 • 将APNOLOAD和VARNOLOAD清0。 • 将VANOLOAD设为所需值。 当x(x = A、B或C)相视在电能变得小于VANOLOAD，STATUS1中的位2 (VANLOAD)与PHNOLOAD中的位[2:0] (VANLPHASE)之 一都置1。接着，将APNOLOAD和VARNOLOAD设为等于VANOLOAD。 x(x = A、B或C)相总有功电能进入空载条件。 • CF脉冲停止。 • STATUS1寄存器中的位0 (NLOAD)置1。 • PHNOLOAD寄存器中的位[2:0] (NLPHASE[2:0])之一置1。 • xWATTHR寄存器停止累计电能。 x(x = A、B或C)基波有功和无功电能进入空载条件。 • CF脉冲停止。 • STATUS1寄存器中的位1 (FNLOAD)置1。 • PHNOLOAD寄存器中的位[5:3] (FNLPHASE[2:0])之一置1。 • xFWATTHR和xVARHR寄存器停止累计电能。 无。 相关问题 第1部分. ADE7880功能问题 参考编号 er001 er002 er003 er004 描述 LAST_ADD寄存器显示SPI模式下谐波计算寄存器的错误值。 要获得最佳精度性能，内部设置必须更改。 高通滤波器无法在C相电压数据路径内禁用。 空载条件未如定义一样运作。 Rev. A | Page 82 of 104 状态 已确定 已确定 已确定 已确定 ADE7880 寄存器列表 表30. DSP数据存储器RAM中的寄存器 地址 0x4380 0x4381 0x4382 0x4383 0x4384 0x4385 0x4386 0x4387 寄存器名称 AIGAIN AVGAIN BIGAIN BVGAIN CIGAIN CVGAIN NIGAIN 保留 R/W 1 R/W R/W R/W R/W R/W R/W R/W R/W 位长 24 24 24 24 24 24 24 24 通信期间的位长2 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 类型3 S S S S S S S S 默认值 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 描述 A相电流增益调整。 A相电压增益调整。 B相电流增益调整。 B相电压增益调整。 C相电流增益调整。 C相电压增益调整。 零线电流增益调整。 此位置不应写入数据，以确保正常工作。 0x4388 DICOEFF R/W 24 32 ZPSE S 0x0000000 数字积分器算法中使用的寄存器。 如果积分器处于开启状态，则必须设为0xFF8000。 实际操作中是以0xFFF8000形式发送的。 0x4389 0x438A 0x438B 0x438C 0x438D 0x438E 0x438F 0x4390 0x4391 0x4392 0x4393 0x4394 0x4395 0x43960x4397 0x4398 0x4399 APGAIN AWATTOS BPGAIN BWATTOS CPGAIN CWATTOS AIRMSOS AVRMSOS BIRMSOS BVRMSOS CIRMSOS CVRMSOS NIRMSOS Reserved R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W N/A 24 24 24 24 24 24 24 24 24 24 24 24 24 N/A 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE N/A S S S S S S S S S S S S S N/A 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 A相功率增益调整。 A相总有功功率失调调整。 B相功率增益调整。 B相总有功功率失调调整。 C相功率增益调整。 C相总有功功率失调调整。 A相电流有效值偏移失调。 A相电压有效值偏移失调。 B相电流有效值偏移失调。 B相电压有效值偏移失调。 C相电流有效值偏移失调。 C相电压有效值偏移失调。 零线电流有效值偏移失调。 这些存储器位置不应写入数据，以确保正常工作。 HPGAIN ISUMLVL R/W R/W 24 24 32 ZPSE 32 ZPSE S S 0x000000 0x000000 谐波功率增益调整。 比较相电流之和和零线电流时使用的阈值。 0x439A0x439E 0x439F Reserved N/A N/A N/A N/A 0x000000 这些存储器位置不应写入数据，以确保正常工作。 VLEVEL R/W 24 32 ZPSE S 0x000000 基波有功/无功功率算法中使用的寄存器。 0x43A00x43A1 0x43A2 0x43A3 0x43A4 0x43A5 0x43A6 0x43A7 0x43A8 0x43A9 0x43AA 0x43AB 0x43AC 0x43AD 0x43AE Reserved N/A N/A N/A N/A 0x000000 这些存储器位置不应写入数据，以确保正常工作。 AFWATTOS BFWATTOS CFWATTOS AFVAROS BFVAROS CFVAROS AFIRMSOS BFIRMSOS CFIRMSOS AFVRMSOS BFVRMSOS CFVRMSOS HXWATTOS R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W 24 24 24 24 24 24 24 24 24 24 24 24 24 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE S S S S S S S S S S S S S 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x43AF HYWATTOS R/W 24 32 ZPSE S 0x000000 A相基波有功功率失调调整。 B相基波有功功率失调调整。 C相基波有功功率失调调整。 A相基波无功功率失调调整。 B相基波无功功率失调调整。 C相基波无功功率失调调整。 A相基波电流有效值偏移失调。 B相基波电流有效值偏移失调。 C相基波电流有效值偏移失调。 A相基波电压有效值偏移失调。 B相基波电压有效值偏移失调。 C相基波电压有效值偏移失调。 谐波X上的有功功率失调调整 (详情参见谐波计算部分)。 谐波Y上的有功功率失调调整 (详情参见谐波计算部分)。 Rev. A | Page 83 of 104 ADE7880 地址 0x43B0 寄存器 名称 HZWATTOS R/W 1 R/W 位长 24 通信期间的位长2 32 ZPSE 类型3 S 默认值 0x000000 描述 谐波Z上的有功功率失调调整(详情参见谐波计算部分)。 0x43B1 HXVAROS R/W 24 32 ZPSE S 0x000000 谐波X上的有功功率失调调整(详情参见谐波计算部分)。 0x43B2 HYVAROS R/W 24 32 ZPSE S 0x000000 谐波Y上的有功功率失调调整(详情参见谐波计算部分)。 0x43B3 HZVAROS R/W 24 32 ZPSE S 0x000000 谐波Z上的有功功率失调调整(详情参见谐波计算部分)。 0x43B4 HXIRMSOS R/W 24 32 ZPSE 0x000000 谐波X上的电流有效值偏移失调(详情参见谐波计算部分)。 0x43B5 HYIRMSOS R/W 24 32 ZPSE S 0x000000 谐波Y上的电流有效值偏移失调(详情参见谐波计算部分)。 0x43B6 HZIRMSOS R/W 24 32 ZPSE S 0x000000 谐波Z上的电流有效值偏移失调(详情参见谐波计算部分)。 0x43B7 HXVRMSOS R/W 24 32 ZPSE S 0x000000 谐波X上的电压有效值偏移失调(详情参见谐波计算部分)。 0x43B8 HYVRMSOS R/W 24 32 ZPSE S 0x000000 谐波Y上的电压有效值偏移失调(详情参见谐波计算部分)。 0x43B9 HZVRMSOS R/W 24 32 ZPSE S 0x000000 谐波Z上的电压有效值偏移失调(详情参见谐波计算部分)。 0x43BA to 0x43BF 0x43C0 0x43C1 0x43C2 0x43C3 0x43C4 0x43C5 0x43C6 0x43C7 0x43C8 to 0x43FF 保留 N/A N/A N/A N/A 0x000000 这些存储器位置不应写入数据，以确保正常工作。 AIRMS AVRMS BIRMS BVRMS CIRMS CVRMS NIRMS ISUM R R R R R R R R N/A 24 24 24 24 24 24 24 24 N/A 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP N/A S S S S S S S S N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A A相电流有效值。 A相电压有效值。 B相电流有效值。 B相电压有效值。 C相电流有效值。 C相电压有效值。 零线电流有效值。 IAWV、IBWV和ICWV寄存器之和。 这些存储器位置不应写入数据，以确保正常工作。 保留 1 R表示读取，而W表示写入。 32 ZPSE = 以32位字形式传输的24位带符号寄存器，其中四个MSB以0进行填充并通过符号扩展至28位。 而32 ZP = 以32位字形式传输的28或24位带符号或无符号寄存器，其中分别有四个或八个MSB以0进行填充。 3 U表示无符号寄存器，而S表示二进制补码格式的带符号寄存器。 2 表31. 内部DSP存储器RAM寄存器 地址 0xE203 寄存器 名称 保留 R/W 1 R/W 位长 16 通信期间的位长 16 类型2 U 默认值 0x0000 描述 此存储器位置不应写入数据，以确保正常工作。 0xE228 Run R/W 16 16 U 0x0000 Run寄存器负责启动和停止DSP。 详情参见数字信号处理器部分。 1 2 R表示读取，而W表示写入。 U表示无符号寄存器，而S表示二进制补码格式的带符号寄存器。 Rev. A | Page 84 of 104 ADE7880 表32. Billable寄存器 地址 0xE400 0xE401 0xE402 0xE403 寄存器名称 AWATTHR BWATTHR CWATTHR AFWATTHR R/W 1, 2 R R R R 位长2 32 32 32 32 通信期间的位长2 32 32 32 32 类型2, 3 S S S S 默认值 0x00000000 0x00000000 0x00000000 0x00000000 描述 A相总有功电能累计。 B相总有功电能累计。 C相总有功电能累计。 A相基波有功电能累计。 0xE404 BFWATTHR R 32 32 S 0x00000000 B相基波有功电能累计。 0xE405 CFWATTHR R 32 32 S 0x00000000 C相基波有功电能累计。 0xE406 to 0xE408 0xE409 保留 R 32 32 S 0x00000000 AFVARHR R 32 32 S 0x00000000 A相基波无功电能累计。 0xE40A BFVARHR R 32 32 S 0x00000000 B相基波无功电能累计。 0xE40B CFVARHR R 32 32 S 0x00000000 C相基波无功电能累计。 0xE40C 0xE40D 0xE40E AVAHR BVAHR CVAHR R R R 32 32 32 32 32 32 S S S 0x00000000 0x00000000 0x00000000 A相视在电能累计。 B相视在电能累计。 C相视在电能累计。 1 R表示读取，而W表示写入。 N/A表示不适用。 3 U表示无符号寄存器，而S表示二进制补码格式的带符号寄存器。 2 表33. Configuration and power quality寄存器 地址 0xE500 寄存器名称 IPEAK R/W 1 R 位长 32 通信期间的位长2 32 类型 3 U 默认值4 N/A 描述 Current peak寄存器。有关其组成成分 的更多信息，请参见图58和表34。 0xE501 VPEAK R 32 32 U N/A 0xE502 0xE503 0xE504 STATUS0 STATUS1 AIMAV R/W R/W R 32 32 20 32 32 32 ZP U U U N/A N/A N/A 0xE505 BIMAV R 20 32 ZP U N/A 0xE506 CIMAV R 20 32 ZP U N/A 0xE507 0xE508 0xE509 0xE50A 0xE50B 0xE50C 0xE50D 0xE50E OILVL OVLVL SAGLVL MASK0 MASK1 IAWV IBWV ICWV R/W R/W R/W R/W R/W R R R 24 24 24 32 32 24 24 24 32 ZP 32 ZP 32 ZP 32 32 32 SE 32 SE 32 SE U U U U U S S S 0xFFFFFF 0xFFFFFF 0x000000 0x00000000 0x00000000 N/A N/A N/A Voltage peak寄存器。有关其组成成分 的更多信息，请参见图58和表35。 Interrupt status寄存器0。请参见表36。 Interrupt status寄存器1。请参见表37。 . PSM0和PSM1模式下计算出的A相电流平 均绝对值 PSM0和PSM1模式下计算出的B相电流 平均绝对值 PSM0和PSM1模式下计算出的C相电流 平均绝对值 过流阈值。 过压阈值。 电压SAG电平阈值。 Interrupt enable寄存器0。请参见表38。 Interrupt enable寄存器1。请参见表39。 A相电流的瞬时值。 B相电流的瞬时值。 C相电流的瞬时值。 Rev. A | Page 85 of 104 ADE7880 地址 0xE50F 0xE510 0xE511 0xE512 0xE513 寄存器名称 INWV VAWV VBWV VCWV AWATT R/W 1 R R R R R 位长 24 24 24 24 24 通信期间的位长2 32 SE 32 SE 32 SE 32 SE 32 SE 类型 3 S S S S S 默认值4 N/A N/A N/A N/A N/A 描述 零线电流瞬时值。 A相电压的瞬时值。 B相电压的瞬时值。 C相电压的瞬时值。 A相总有功功率的瞬时值。 0xE514 BWATT R 24 32 SE S N/A B相总有功功率的瞬时值。 0xE515 CWATT R 24 32 SE S N/A C相总有功功率的瞬时值。 0xE516 to 0xE518 0xE519 保留 R 24 32 SE S 0x000000 AVA R 24 32 SE S N/A A相视在功率的瞬时值。 0xE51A BVA R 24 32 SE S N/A B相视在功率的瞬时值。 0xE51B CVA R 24 32 SE S N/A C相视在功率的瞬时值。 0xE51F CHECKSUM R 32 32 U 0xAFFA63B9 0xE520 VNOM R/W 24 32 ZP S 0x000000 检验和验证。 See the Checksum Register section for details. 视在功率替代计算中使用的标称相 电压有效值。 0xE521 to 0xE5FE 0xE5FF 保留 LAST_RWDATA32 R 32 32 U N/A 0xE600 0xE601 PHSTATUS ANGLE0 R R 16 16 16 16 U U N/A N/A 0xE602 ANGLE1 R 16 16 U N/A 0xE603 ANGLE2 R 16 16 U N/A 0xE604 to 0xE607 0xE608 0xE609 to 0xE60B 0xE60C 0xE60D 0xE60E 0xE60F 0xE610 0xE611 0xE612 0xE613 0xE614 0xE615 0xE616 0xE617 0xE618 保留 PHNOLOAD 保留 R 16 16 U N/A LINECYC ZXTOUT COMPMODE Gain CFMODE CF1DEN CF2DEN CF3DEN APHCAL BPHCAL CPHCAL PHSIGN CONFIG R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R R/W 16 16 16 16 16 16 16 16 10 10 10 16 16 16 16 16 16 16 16 16 16 16 ZP 16 ZP 16 ZP 16 16 U U U U U U U U U U U U U 0xFFFF 0xFFFF 0x01FF 0x0000 0x0EA0 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 N/A 0x0002 0xE700 0xE701 MMODE ACCMODE R/W R/W 8 8 8 8 U U 0x1C 0x80 Rev. A | Page 86 of 104 这些地址不应写入数据，以确保 正常工作。 包含上一次32位寄存器成功通信的 数据。 Phase peak寄存器。参见表40。 时间延迟0。详情参见相位时间 间隔部分。 时间延迟1。详情参见相位时间 间隔部分。 时间延迟2。详情参见相位时间 间隔部分。 这些地址不应写入数据，以确保 正常工作。 Phase no load寄存器。参见表41。 这些地址不应写入数据，以确保 正常工作。 线周期累计模式计数。 过零超时计数。 Computation-mode寄存器。参见表42。 ADC输入端的PGA增益。参见表43。 CFx configuration寄存器。参见表44。 CF1分母。 CF2分母。 CF3分母。 A相相位校准。请参见表45。 B相相位校准。请参见表45。 C相相位校准。请参见表45。 Power sign寄存器。 参见表46。 ADE7880 Configuration寄存器。 参见表47。 Measurement mode寄存器。参见表48。 Accumulation mode寄存器。参见表49。 ADE7880 地址 寄存器名称 R/W 1 位长 通信期间的位长2 类型 3 默认值4 4 描述 0xE702 LCYCMODE R/W 8 8 U 0x78 线路累计模式状态。参见表51。 0xE703 0xE704 0xE705 PEAKCYC SAGCYC CFCYC R/W R/W R/W 8 8 8 8 8 8 U U U 0x00 0x00 0x01 峰值检测半波周期数。 SAG检测半波周期数。 两次连续电能锁存之间的CF脉冲数。 请参见Synchronizing Energy寄存器 与CFx输出同步部分。 0xE706 0xE707 0xE7FD HSDC_CFG Version LAST_RWDATA8 R/W R R 8 8 8 8 8 8 U U U 0x00 N/A HSDC configuration寄存器。参见表52。 裸片版本。 包含上一次8位寄存器成功通信的数据。 0xE880 FVRMS R 24 32 S N/A 相电压基波成分的有效值。 0xE881 FIRMS R 24 32 S N/A 相电流基波成分的有效值。 0xE882 FWATT R 24 32 S N/A 基波成分的有功功率。 0xE883 FVAR R 24 32 S N/A 基波成分的无功功率。 0xE884 FVA R 24 32 S N/A 基波成分的视在功率。 0xE885 FPF R 24 32 S N/A 基波成分的功率因数。 0xE886 VTHD R 24 32 S N/A 相电压总谐波失真。 0xE887 ITHD R 24 32 S N/A 相电流总谐波失真。 0xE888 HXVRMS R 24 32 S N/A 相电压谐波X的有效值。 0xE889 HXIRMS R 24 32 S N/A 相电流谐波X的有效值。 0xE88A 0xE88B 0xE88C 0xE88D 0xE88E HXWATT HXVAR HXVA HXPF HXVHD R R R R R 24 24 24 24 24 32 32 32 32 32 S S S S S N/A N/A N/A N/A N/A 谐波X的有功功率。 谐波X的无功功率。 谐波X的视在功率。 谐波X的功率因数。 相电压谐波X相对于基波的谐波失真。 0xE88F HXIHD R 24 32 S N/A 相电流谐波X相对于基波的谐波失真。 0xE890 HYVRMS R 24 32 S N/A 相电压谐波Y的有效值。 0xE891 HYIRMS R 24 32 S N/A 相电流谐波Y的有效值。 0xE892 0xE893 0xE894 0xE895 0xE896 HYWATT HYVAR HYVA HYPF HYVHD R R R R R 24 24 24 24 24 32 32 32 32 32 S S S S S N/A N/A N/A N/A N/A 谐波Y的有功功率。 谐波Y的无功功率。 谐波Y的视在功率。 谐波Y的功率因数。 相电压谐波Y相对于基波的谐波失真。 0xE897 HYIHD R 24 32 S N/A 相电流谐波Y相对于基波的谐波失真。 Rev. A | Page 87 of 104 ADE7880 地址 寄存器名称 R/W 1 位长 通信期间的位长2 类型3 默认值4 描述 0xE898 HZVRMS R 24 32 S N/A 相电压谐波Z的有效值。 0xE899 HZIRMS R 24 32 S N/A 相电流谐波Z的有效值。 0xE89A 0xE89B 0xE89C 0xE89D 0xE89E HZWATT HZVAR HZVA HZPF HZVHD R R R R R 24 24 24 24 24 32 32 32 32 32 S S S S S N/A N/A N/A N/A N/A 谐波Z的有功功率。 谐波Z的无功功率。 谐波Z的视在功率。 谐波Z的功率因数。 相电压谐波Z相对于基波的谐波失真。 0xE89F HZIHD R 24 32 S N/A 0xE8A0 to 0xE8FF 0xE900 保留 24 32 相电流谐波Z相对于基波的谐波失真。 保留。这些寄存器始终为0。 HCONFIG R/W 16 16 U 0x08 0xE902 0xE903 0xE904 0xE905 0xE906 0xE907 0xE908 APF BPF CPF APERIOD BPERIOD CPERIOD APNOLOAD R R R R R R R/W 16 16 16 16 16 16 16 16 16 16 16 16 16 16 U U U U U U U N/A N/A N/A N/A N/A N/A 0x0000 0xE909 VARNOLOAD R/W 16 16 U 0x0000 0xE90A 0xE9FE VANOLOAD LAST_ADD R/W R 16 16 16 16 U U 0x0000 N/A Harmonic Calculations Configuration 寄存器。参见表54。 A相功率因数。 B相功率因数。 C相功率因数。 A相电压上的线路周期。 B相电压上的线路周期。 C相电压上的线路周期。 总/基波有功功率数据路径中的空载 阈值。 总/基波无功功率数据路径中的空载 阈值。 视在功率数据路径中的空载阈值。 在最后一个读/写操作中成功访问的 寄存器地址。 0xE9FF LAST_RWDATA16 R 16 16 U N/A 包含上一次16位寄存器成功通信的数据。 0xEA00 0xEA01 CONFIG3 LAST_OP R/W R 8 8 8 8 U U 0x01 N/A 0xEA02 WTHR R/W 8 8 U 0x03 0xEA03 VARTHR R/W 8 8 U 0x03 0xEA04 VATHR R/W 8 8 U 0x03 0xEA05 to 0xEA07 0xEA08 保留 8 8 Configuration寄存器。参见表53。 指示最后一个成功读/写操作的类型 (读取或写入)。 在相位总/基波有功功率数据路径中 使用的阈值。 在相位总/基波无功功率数据路径中 使用的阈值。 在相位视在功率数据路径中使用的 阈值。 保留。这些寄存器始终为0。 8 8 U 3 HX R/W 选择通过谐波计算监控的谐波的指数。 0xEA09 HY R/W 8 8 U 5 选择通过谐波计算监控的谐波的指数。 0xEA0A HZ R/W 8 8 U 7 选择通过谐波计算监控的谐波的指数。 Rev. A | Page 88 of 104 ADE7880 地址 0xEA0B to 0xEBFE 0xEBFF 寄存器名称 保留 0xEC00 LPOILVL 0xEC01 CONFIG2 R/W 1 位长 8 通信期间的位长2 8 8 8 R/W 8 8 U 0x07 R/W 8 8 U 0x00 保留 类型3 默认值4 描述 保留。这些寄存器始终为0。 当SPI选为激活端口时，可以使用此 地址来控制SS/HSA引脚。详情参见 串行接口部分。 PSM2模式中使用的过流阈值。欲了 解该寄存器的更多信息，请参见表55。 PSM1模式下使用的Configuration 寄存器。参见表56。 1 R表示读取，而W表示写入。 32 ZP = 以32位字形式传输的24或20位带符号或无符号寄存器，其中分别有8个或12个MSB以0进行填充。32 SE = 以32位字形式传输的24位带符号寄存器， 其通过符号扩展至32位。16 ZP = 以16位字形式传输的10位无符号寄存器，其中六个MSB以0进行填充。 3 U表示无符号寄存器，而S表示二进制补码格式的带符号寄存器。 4 N/A表示不适用。 2 表34. IPEAK寄存器(地址0xE500) 位 23:0 24 25 26 31:27 引脚名称 IPEAKVAL[23:0] IPPHASE[0] IPPHASE[1] IPPHASE[2] 默认值 0 0 0 0 00000 描述 这些位包含电流通道中确定的峰值。 该位置1时，A相电流产生IPEAKVAL[23:0]值。 该位置1时，B相电流产生IPEAKVAL[23:0]值。 该位置1时，C相电流产生IPEAKVAL[23:0]值。 这些位始终为0。 表35. VPEAK寄存器(地址0xE501) 位 23:0 24 25 26 31:27 引脚名称 VPEAKVAL[23:0] VPPHASE[0] VPPHASE[1] VPPHASE[2] 默认值 0 0 0 0 00000 描述 这些位包含电压通道中确定的峰值。 该位置1时，A相电压产生VPEAKVAL[23:0]值。 该位置1时，B相电压产生VPEAKVAL[23:0]值。 该位置1时，C相电压产生VPEAKVAL[23:0]值。 这些位始终为0。 表36. STATUS0寄存器(地址0xE502) 位 0 引脚名称 AEHF 默认值 0 1 FAEHF 0 2 3 保留 FREHF 0 0 4 VAEHF 0 5 LENERGY 0 6 REVAPA 0 7 REVAPB 0 8 REVAPC 0 描述 该位置1时，表示任意一个Total active energy寄存器 (AWATTHR、BWATTHR或CWATTHR)的位30已经改变。 该位置1时，表示任意一个Fundamental active energy寄存器 (FWATTHR、BFWATTHR或CFWATTHR)的位30已经改变。 该位始终为0。 该位置1时，表示任意一个Fundamental reactive energy寄存器 (AFVARHR、BFVARHR或CFVARHR)的位30已经改变。 该位置1时，表示任意一个Apparent energy寄存器 (AVAHR、BVAHR或CVAHR)的位30已经改变。 在线电能累计模式下，该位置1时，则表示LINECYC寄存器中所设 的整数个半波周期内的积分处理已结束。 该位置1时，表示ACCMODE寄存器位6 (REVAPSEL)所确定的A相 (总或基波)有功功率符号发生了变化。符号本身是由PHSIGN 寄存器的位0 (AWSIGN)来指示(参见表46)。 该位置1时，表示ACCMODE寄存器位6 (REVAPSEL)所确定的B相 (总或基波)有功功率符号发生了变化。符号本身是由PHSIGN 寄存器的位1 (BWSIGN)来指示(参见表46)。 该位置1时，表示ACCMODE寄存器位6 (REVAPSEL)所确定的C相 (总或基波)有功功率符号发生了变化。符号本身是由PHSIGN 寄存器的位2 (CWSIGN)来指示(参见表46)。 Rev. A | Page 89 of 104 ADE7880 位 9 引脚名称 REVPSUM1 默认值 0 描述 该位置1时，表示CF1数据路径中所有相功率之和的符号发生了变化。符号 本身是由PHSIGN寄存器的位3 (SUM1SIGN)来指示(参见表46)。 10 REVFRPA 0 该位置1时，表示A相基波无功功率的符号发生了变化。符号本身是由PHSIGN 寄存器的位4 (AFVARSIGN)来指示(参见表46)。 11 REVFRPB 0 该位置1时，表示B相基波无功功率的符号发生了变化。符号本身是由PHSIGN 寄存器的位5 (BFVARSIGN)来指示(参见表46)。 12 REVFRPC 0 13 REVPSUM2 0 14 CF1 该位置1时，表示C相基波无功功率的符号发生了变化。符号本身是由PHSIGN 寄存器的位6 (CFVARSIGN)来指示(参见表46)。 该位置1时，表示CF2数据路径中所有相功率之和的符号发生了变化。符号 本身是由PHSIGN寄存器的位7 (SUM2SIGN)来指示(参见表46)。 该位置1时，表示CF1引脚处发生了高电平至低电平转换；也就是说，产生了 低电平有效脉冲。即使通过将CFMODE寄存器的位9 (CF1DIS)置1禁用了CF1 输出，也会设置该位。CF1引脚处使用的功率类型由CFMODE寄存器的位[2:0] (CF1SEL[2:0])决定(参见表44)。 15 CF2 16 CF3 17 DREADY 0 18 REVPSUM3 0 19 HREADY 0 31:18 保留 0 0000 0000 0000 该位置1时，表示CF2引脚处发生了高电平至低电平转换；也就是说，产生了 低电平有效脉冲。即使通过将CFMODE寄存器的位10 (CF2DIS)置1禁用了CF2 输出，也会设置该位。CF2引脚处使用的功率类型由CFMODE寄存器的位[5:3] (CF2SEL[2:0])决定(参见表44)。 该位置1时，表示CF3引脚处发生了高电平至低电平转换；也就是说，产生了 低电平有效脉冲。即使通过将CFMODE寄存器的位11 (CF3DIS)置1禁用了CF3 输出，也会设置该位。CF3引脚处使用的功率类型由CFMODE寄存器的位[8:6] (CF3SEL[2:0])决定(参见表44)。 该位置1时，表示所有周期性(速率为8 kHz)DSP计算都已完成。 该位置1时，表示CF3数据路径中所有相功率之和的符号发生了变化。符号 本身是由PHSIGN寄存器的位8 (SUM3SIGN)来指示(参见表46)。 该位置1时，表示Harmonic block output寄存器已经更新。如果HCONFIG寄存器 中的位1 (HRCFG)清0，每当Harmonic block output寄存器以8 kHz速率更新时该标 识置1。如果位HRCFG置1，每当Harmonic block output寄存器以8 kHz速率更新时 HREADY标识置1，从谐波模块设置后的750 ms开始。 保留。这些位始终为0。 Rev. A| Page 90 of 104 ADE7880 表37. STATUS1寄存器(地址0xE503) 位 0 引脚名称 NLOAD 默认值 0 1 FNLOAD 0 2 VANLOAD 0 3 4 5 6 7 8 9 10 11 12 13 14 15 ZXTOVA ZXTOVB ZXTOVC ZXTOIA ZXTOIB ZXTOIC ZXVA ZXVB ZXVC ZXIA ZXIB ZXIC RSTDONE 0 0 0 0 0 0 0 0 0 0 0 0 1 16 SAG 0 17 OI 0 18 OV 0 19 SEQERR 0 20 MISMTCH 0 21 22 23 保留 保留 PKI 1 0 0 描述 该位置1时，表示根据总有功功率和视在功率判断，至少有一相进入了空载条件。 具体相位由PHNOLOAD寄存器的位[2:0] (NLPHASE[x])来指示(参见表41)。 该位置1时，表示根据基波有功/无功功率判断，至少有一相进入了空载条件。 具体相位由PHNOLOAD寄存器的位[5:3] (FNLPHASE[x])来指示(参见表41)。 该位置1时，表示根据视在功率判断，至少有一相进入了空载条件。具体相位由 PHNOLOAD寄存器的位[8:6] (VANLPHASE[x])来指示(参见表41)。 该位置1时，表示A相电压上的过零事件缺失。 该位置1时，表示B相电压上的过零事件缺失。 该位置1时，表示C相电压上的过零事件缺失。 该位置1时，表示A相电流上的过零事件缺失。 该位置1时，表示B相电流上的过零事件缺失。 该位置1时，表示C相电流上的过零事件缺失。 该位置1时，表示在A相电压上检测到了过零事件。 该位置1时，表示在B相电压上检测到了过零事件。 该位置1时，表示在C相电压上检测到了过零事件。 该位置1时，表示在A相电流上检测到了过零事件。 该位置1时，表示在B相电流上检测到了过零事件。 该位置1时，表示在C相电流上检测到了过零事件。 执行软件复位命令时，CONFIG寄存器的位7 (SWRST)会被置1；或者，从PSM1、 PSM2或PSM3转换为PSM0，或硬件复位时，在转换过程结束且所有寄存器的值 均变为默认值之后，该位会被置1。由于无法禁用此中断，因此IRQ1引脚会变为 低电平来表示这一时刻。 该位置1时，表示相电压之一进入或退出了骤降状态。具体相位由PHSTATUS 寄存器的位[14:12] (VSPHASE[x])来指示(参见表40)。 该位置1时，表示PHSTATUS寄存器的位[5:3] (OIPHASE[x])某一相上发生了 过流事件(参见表40)。 该位置1时，表示PHSTATUS寄存器的位[11:9] (OVPHASE[x])某一相上发生了 过压事件(参见表40)。 该位置1时，表示A相电压上的由负到正过零事件之后跟随的不是B相电压上的 由负到正过零事件，而是C相电压上的由负到正过零事件。 该位置1时，表示│| ISUM | − | INWV |│ > ISUMLVL，其中ISUMLVL由 ISUMLVL寄存器指示。 保留。该位始终置1。 保留。该位始终置0。 该位置1时，表示用于检测电流通道中峰值的周期已经结束。IPEAK寄存器 包含峰值及检测到该峰值的相位(参见表34)。 Rev. A| Page 91 of 104 ADE7880 位 24 引脚名称 PKV 默认值 0 25 CRC 0 31:26 保留 000 0000 描述 该位置1时，表示用于检测电压通道中峰值的周期已经结束。 VPEAK寄存器包含峰值及检测到该峰值的相位(参见表35)。 该位置1时，表示ADE7880已计算另一个校验和，不同于Run 寄存器置1时计算的值。 保留。这些位始终为0。 表38. MASK0寄存器(地址0xE50A) 位 0 引脚名称 AEHF 默认值 0 1 FAEHF 0 2 3 保留 FREHF 0 0 4 VAEHF 0 5 LENERGY 0 6 REVAPA 0 7 REVAPB 0 8 REVAPC 0 9 REVPSUM1 0 在线路电能累计模式下，该位置1时，则会在LINECYC寄存器中所设的整数个 半波周期内的积分处理结束时使能中断。 该位置1时，如果ACCMODE寄存器位6 (REVAPSEL)所确定的A相(总或基波) 有功功率符号发生了变化，则使能中断。 该位置1时，如果ACCMODE寄存器位6 (REVAPSEL)所确定的B相(总或基波) 有功功率符号发生了变化，则使能中断。 该位置1时，如果ACCMODE寄存器位6 (REVAPSEL)所确定的C相(总或基波) 有功功率符号发生了变化，则使能中断。 该位置1时，如果CF1数据路径中所有相功率之和的符号发生了变化，则使能中断。 10 11 REVFRPA REVFRPB 0 0 该位置1时，如果A相基波无功功率的符号发生了变化，则使能中断。 该位置1时，如果B相基波无功功率的符号发生了变化，则使能中断。 12 REVFRPC 0 该位置1时，如果C相基波无功功率的符号发生了变化，则使能中断。 13 REVPSUM2 0 14 CF1 该位置1时，如果CF1引脚处发生了高电平至低电平转换，即产生了低电平有效 脉冲，则使能中断。即使通过将CFMODE寄存器的位9 (CF1DIS)置1禁用了CF1 输出，也仍可使能该中断。CF1引脚处使用的功率类型由CFMODE寄存器的位 [2:0] (CF1SEL[2:0])决定(参见表44)。 15 CF2 该位置1时，如果CF2引脚处发生了高电平至低电平转换，即产生了低电平有效 脉冲，则使能中断。即使通过将CFMODE寄存器的位10 (CF2DIS)置1禁用了CF2 输出，也仍可使能该中断。CF2引脚处使用的功率类型由CFMODE寄存器的位 [5:3] (CF2SEL[2:0])决定(参见表44)。 16 CF3 17 DREADY 该位置1时，如果CF3引脚处发生了高电平至低电平转换，即产生了低电平有效 脉冲，则使能中断。即使通过将CFMODE寄存器的位11 (CF3DIS)置1禁用了CF3 输出，也仍可使能该中断。CF3引脚处使用的功率类型由CFMODE寄存器的位 [8:6] (CF3SEL[2:0])决定(参见表44)。 该位置1时，所有周期性(速率为8 kHz)DSP计算全部完成后即会使能中断。 0 描述 该位置1时，如果任意一个Total active energy寄存器 (AWATTHR、BWATTHR或CWATTHR)的位30发生了改变，则使能中断。 该位置1时，如果任意一个Fundamental active energy寄存器 (AFWATTHR、BFWATTHR或CFWATTHR)的位30发生了改变，则使能中断。 该位不管理任何功能。 该位置1时，如果任意一个Total reactive energy寄存器 (AFVARHR、BFVARHR或CFVARHR)的位30发生了改变，则使能中断。 该位置1时，如果任意一个Apparent energy寄存器 (AVAHR、BVAHR或CVAHR)的位30发生了改变，则使能中断。 该位置1时，如果CF2数据路径中所有相功率之和的符号发生了变化，则使能中断。 Rev. A| Page 92 of 104 ADE7880 位 18 引脚名称 REVPSUM3 默认值 0 19 HREADY 0 31:19 保留 00 0000 0000 0000 描述 该位置1时，如果CF3数据路径中所有相功率之和的符号发生了变化，则使能中 断。 该位置1时，如果Harmonic block output寄存器已经更新，则使能中断。如果 HCONFIG寄存器中的位1 (HRCFG)清0，每当谐波计算以8 kHz速率更新时触发中 断。如果位HRCFG置1，每当谐波计算以8 kHz速率更新时触发中断，从谐波模块 设置后的750 ms开始。 保留。这些位不管理任何功能。 表39. MASK1寄存器(地址0xE50B) 位 0 引脚名称 NLOAD 默认值 0 1 FNLOAD 0 2 VANLOAD 0 3 ZXTOVA 0 描述 该位置1时，表示根据总有功功率和基于VNOM的视在功率判断，至少有一 相进入了空载条件。 该位置1时，如果根据基波有功/无功功率判断，至少有一相进入了空载条 件，则使能中断。 该位置1时，如果根据视在功率判断，至少有一相进入了空载条件，则使能 中断。 该位置1时，如果A相电压上的过零事件缺失，则使能中断。 4 ZXTOVB 0 该位置1时，如果B相电压上的过零事件缺失，则使能中断。 5 ZXTOVC 0 该位置1时，如果C相电压上的过零事件缺失，则使能中断。 6 ZXTOIA 0 该位置1时，如果A相电流上的过零事件缺失，则使能中断。 7 ZXTOIB 0 该位置1时，如果B相电流上的过零事件缺失，则使能中断。 8 ZXTOIC 0 9 10 ZXVA ZXVB 0 0 该位置1时，如果C相电流上的过零事件缺失，则使能中断。 该位置1时，如果在A相电压上检测到了过零事件，则使能中断。 该位置1时，如果在B相电压上检测到了过零事件，则使能中断。 11 ZXVC 0 该位置1时，如果在C相电压上检测到了过零事件，则使能中断。 12 ZXIA 0 该位置1时，如果在A相电流上检测到了过零事件，则使能中断。 13 ZXIB 0 该位置1时，如果在B相电流上检测到了过零事件，则使能中断。 14 ZXIC 0 该位置1时，如果在C相电流上检测到了过零事件，则使能中断。 15 RSTDONE 0 16 SAG 0 由于无法禁用RSTDONE中断，因此该引脚未附加任何功能。无论置1还是清 0，均不会产生任何效果。 该位置1时，如果相电压之一进入或退出了骤降状态，则使能中断。具体相 位由PHSTATUS寄存器的位[14:12] (VSPHASE[x])来指示(参见表40)。 17 OI 0 该位置1时，如果PHSTATUS寄存器的位[5:3] (OIPHASE[x])某一相上发生了过 流事件，则使能中断(参见表40)。 18 OV 0 该位置1时，如果PHSTATUS寄存器的位[11:9] (OVPHASE[x])某一相上发生了 过压事件，则使能中断(参见表40)。 19 SEQERR 0 该位置1时，如果A相电压上的由负到正过零事件之后跟随的不是B相电压上 的由负到正过零事件，而是C相电压上的由负到正过零事件，则使能中断。 Rev. A| Page 93 of 104 ADE7880 位 20 引脚名称 MISMTCH 默认值 0 22:21 23 保留 PKI 00 0 24 PKV 0 25 CRC 0 31:26 保留 000 0000 描述 该位置1时，如果│| ISUM | − |INWV |│大于ISUMLVL寄存器中给出的 ISUMLVL值，则使能中断。 保留。这些位不管理任何功能。 该位置1时，如果用于检测电流通道中峰值的周期已经结束，则使能中 断。 该位置1时，如果用于检测电压通道中峰值的周期已经结束，则使能中 断。 该位置1时，如果最新校验和值与Run寄存器置1时计算的校验和值不 同，则使能中断。 保留。这些位不管理任何功能。 表40. PHSTATUS寄存器(地址0xE600) 位 2:0 3 4 5 8:6 9 10 11 12 引脚名称 保留 OIPHASE[0] OIPHASE[1] OIPHASE[2] 保留 OVPHASE[0] OVPHASE[1] OVPHASE[2] VSPHASE[0] 默认值 000 0 0 0 000 0 0 0 0 描述 保留。这些位始终为0。 该位置1时，A相电流发生OI事件导致STATUS1寄存器的位17 (OI) 置位。 该位置1时，B相电流发生OI事件导致STATUS1寄存器的位17 (OI) 置位。 该位置1时，C相电流发生OI事件导致STATUS1寄存器的位17 (OI) 置位。 保留。这些位始终为0。 该位置1时，A相电压发生OV事件导致STATUS1寄存器的位18 (OV) 置位。 该位置1时，B相电压发生OV事件导致STATUS1寄存器的位18 (OV) 置位。 该位置1时，C相电压发生OV事件导致SSTATUS1寄存器的位18 (OV) 置位。 0: A相电压高于SAGCYC半波周期的SAGLVL电平 1: A相电压低于SAGCYC半波周期的SAGLVL电平 该位从0切换至1或从1切换至0时，A相电压产生STATUS1寄存器中的位16 (SAG)。 13 VSPHASE[1] 0 0: B相电压高于SAGCYC半波周期的SAGLVL电平 1: B相电压低于SAGCYC半波周期的SAGLVL电平 该位从0切换至1或从1切换至0时，B相电压产生STATUS1寄存器中的位16 (SAG)。 14 VSPHASE[2] 0 0: C相电压高于SAGCYC半波周期的SAGLVL电平 1: C相电压低于SAGCYC半波周期的SAGLVL电平 该位从0切换至1或从1切换至0时，C相电压产生STATUS1寄存器中的位16 (SAG)。 15 保留 0 保留。该位始终为0。 表41. PHNOLOAD寄存器(地址0xE608) 位 0 引脚名称 NLPHASE[0] 默认值 0 描述 0: 通过A相总有功功率和视在功率确定A相并未处于空载条件。 1: 通过A相总有功功率和视在功率确定A相处于空载条件。该位与STATUS1寄存器的 位0 (NLOAD)一起设置。 0: 通过B相总有功功率和视在功率确定B相并未处于空载条件。 1: 通过B相总有功功率和视在功率确定B相处于空载条件。该位与STATUS1寄存器的 位0 (NLOAD)一起设置。 1 NLPHASE[1] 0 2 NLPHASE[2] 0 0: 通过C相总有功功率和视在功率确定C相并未处于空载条件。 1: 通过C相总有功功率和视在功率确定C相处于空载条件。该位与STATUS1寄存器的 位0 (NLOAD)一起设置。 3 FNLPHASE[0] 0 0: 根据基波有功/无功功率确定A相并未处于空载条件。 1: 根据基波有功/无功功率确定A相处于空载条件。该位与STATUS1的位1 (FNLOAD) 一起设置。 Rev. A| Page 94 of 104 ADE7880 位 4 引脚名称 FNLPHASE[1] 默认值 0 描述 0: 根据基波有功/无功功率确定B相并未处于空载条件。 1: 根据基波有功/无功功率确定B相处于空载条件。该位与STATUS1的位1 (FNLOAD)一 起设置。 5 FNLPHASE[2] 0 6 VANLPHASE[0] 0 7 VANLPHASE[1] 0 8 VANLPHASE[2] 0 15:9 保留 000 0000 0: 根据基波有功/无功功率确定C相并未处于空载条件。 1: 根据基波有功/无功功率确定C相处于空载条件。该位与STATUS1的位1 (FNLOAD)一 起设置。 0: 根据视在功率确定A相并未处于空载条件。 1: 根据视在功率确定A相处于空载条件。该位与STATUS1寄存器的位2 (VANLOAD)一起 设置。 0: 根据视在功率确定B相并未处于空载条件。 1: 根据视在功率确定，B相处于空载条件。该位与STATUS1寄存器的位2 (VANLOAD)一 起设置。 0: 根据视在功率确定，C相并未处于空载条件。 1: 根据视在功率确定，C相处于空载条件。该位与STATUS1寄存器的位2 (VANLOAD)一 起设置。 保留。这些位始终为0。 表42. COMPMODE寄存器(地址0xE60E) 位 0 引脚名称 TERMSEL1[0] 默认值 1 1 2 3 TERMSEL1[1] TERMSEL1[2] TERMSEL2[0] 1 1 1 4 5 6 TERMSEL2[1] TERMSEL2[2] TERMSEL3[0] 1 1 1 7 8 10:9 TERMSEL3[1] TERMSEL3[2] ANGLESEL[1:0] 1 1 00 11 VNOMAEN 0 12 VNOMBEN 0 13 VNOMCEN 0 14 SELFREQ 0 15 保留 0 描述 将TERMSEL1[2:0]全部置1时，表示CF1输出中包含了所有三相之和。CF1输出计算中包 含A相。 CF1输出计算中包含B相。 CF1输出计算中包含C相。 将TERMSEL2[2:0]全部置1时，表示CF2输出中包含了所有三相之和。CF2输出计算中包 含A相。 CF2输出计算中包含B相。 CF2输出计算中包含C相。 将TERMSEL3[2:0]全部置1时，表示CF3输出中包含了所有三相之和。CF3输出计算中包 含A相。 CF3输出计算中包含B相。 CF3输出计算中包含C相。 00: 测量相电压和相电流之间的角度。 01: 测量相电压之间的角度。 10: 测量相电流之间的角度。 11: 不测量任何角度。 该位为0时，则定期计算A相上的视在功率。 该位为1时，将使用VNOM寄存器而不是常规测量的有效值相位电压来计算A相上的视 在功率。 该位为0时，则定期计算B相上的视在功率。 该位为1时，将使用VNOM寄存器而不是常规测量的有效值相位电压来计算B相上的视 在功率。 该位为0时，则定期计算C相上的视在功率。 该位为1时，将使用VNOM寄存器而不是常规测量的有效值相位电压来计算C相上的视 在功率。 当ADE7880连接到50 Hz网络时，该位应该清0(默认值)。当ADE7880连接到60 Hz网络 时，该位应该置1。 该位默认为0，并且不管理任何功能。 Rev. A| Page 95 of 104 ADE7880 表43. GAIN寄存器(地址0xE60F) 位 2:0 引脚名称 PGA1[2:0] 默认值 000 描述 相电流增益选择。 000: 增益 = 1。 001: 增益 = 2。 010: 增益 = 4。 011: 增益 = 8。 100: 增益 = 16。 101, 110, 111: 保留。设置这些值时，ADE7880的表现和PGA1[2:0] = 000时 零线电流增益选择。 000: 增益 = 1。 001: 增益 = 2。 010: 增益 = 4。 011: 增益 = 8。 100: 增益 = 16。 101, 110, 111: 保留。设置这些值时，ADE7880的表现和PGA2[2:0] = 000时一致。 相电压增益选择。 000: 增益 = 1。 001: 增益 = 2。 010: 增益 = 4。 011: 增益 = 8。 100: 增益 = 16。 101, 110, 111: 保留。设置这些值时，ADE7880的表现和PGA3[2:0] = 000时 5:3 PGA2[2:0] 000 8:6 PGA3[2:0] 000 15:9 保留 000 0000 保留。这些位不管理任何功能。 表44. CFMODE寄存器(地址0xE610) 位 2:0 引脚名称 CF1SEL[2:0] 默认值 000 描述 000: CF1频率和COMPMODE寄存器的位[2:0] (TERMSEL1[x])标示各相总 有功功率之和成正比。 010: 在COMPMODE寄存器的位[2:0] (TERMSEL1[x])所指示的各相上， CF1频率与视在功率之和成正比。 011: 在COMPMODE寄存器的位[2:0] (TERMSEL1[x])所指示的各相上， CF1频率与基波有功功率之和成正比。 100: 在COMPMODE寄存器的位[2:0] (TERMSEL1[x])所指示的各相上， CF1频率与基波无功功率之和成正比。 001, 101, 110, 111: 保留。 5:3 CF2SEL[2:0] 100 000: 在COMPMODE寄存器的位[5:3] (TERMSEL2[x])所指示的各相上， CF2频率与总有功功率之和成正比。 010: 在COMPMODE寄存器的位[5:3] (TERMSEL2[x])所指示的各相上， CF2频率与视在功率之和成正比。 011: 在COMPMODE寄存器的位[5:3] (TERMSEL2[x])所指示的各相上， CF2频率与基波有功功率之和成正比。 100: 在COMPMODE寄存器的位[5:3] (TERMSEL2[x])所指示的各相上， CF2频率与基波无功功率之和成正比。 001, 101,110,111: 保留。 Rev. A| Page 96 of 104 ADE7880 位 8:6 引脚名称 CF3SEL[2:0] 默认值 010 描述 9 CF1DIS 1 10 CF2DIS 1 11 CF3DIS 1 12 CF1LATCH 0 13 CF2LATCH 0 该位置1时，器件会在产生CF2脉冲时锁存对应Energy寄存器的内容。请 参见Synchronizing Energy寄存器与CFx输出同步部分。 14 CF3LATCH 0 15 保留 0 该位置1时，器件会在产生CF3脉冲时锁存对应Energy寄存器的内容。请 参见Synchronizing Energy寄存器与CFx输出同步部分。 保留。该位不管理任何功能。 000: 在COMPMODE寄存器的位[8:6] (TERMSEL3[x])所指示的各相上，CF3 频率与总有功功率之和成正比。 010: 在COMPMODE寄存器的位[8:6] (TERMSEL3[x])所指示的各相上，CF3 频率与视在功率之和成正比。 011: 在COMPMODE寄存器的位[8:6] (TERMSEL3[x])所指示的各相上，CF3 频率与基波有功功率之和成正比。 100: 在COMPMODE寄存器的位[8:6] (TERMSEL3[x])所指示的各相上，CF3 频率与基波无功功率之和成正比。 001, 101,110,111: 保留。 该位置1时，禁用CF1输出。即使CF1DIS = 1，仍会使能对应的数字频率 转换器。 该位置0时，使能CF1输出。 该位置1时，禁用CF2输出。即使CF2DIS = 1，仍会使能对应的数字频率 转换器。 该位置0时，使能CF2输出。 该位置1时，禁用CF3输出。即使CF3DIS = 1，仍会使能对应的数字频率 转换器。 该位置0时，使能CF3输出。 该位置1时，器件会在产生CF1脉冲时锁存对应Energy寄存器的内容。请 参见Synchronizing Energy寄存器与CFx输出同步部分。 表45. APHCAL、BPHCAL和CPHCAL寄存器(地址0xE614、地址0xE615和地址0xE616) 位 9:0 引脚名称 PHCALVAL 默认值 0000000000 描述 如果需要电流通道补偿，这些位必须可设置为0到383范围内。 如果需要电压通道补偿，这些位必须可设置为512到575范围内。 如果PHCALVAL位设为384到511范围之内的数值，则补偿方式类似于PHCALVAL设为256到 383之间时。 如果PHCALVAL位设为576到1023范围之内的数值，则补偿方式类似于PHCALVAL设为384 到511之间时。 15:10 保留 000000 保留。这些位不管理任何功能。 表46. PHSIGN寄存器(地址0xE617) 位 0 引脚名称 AWSIGN 默认值 0 描述 0: A相上ACCMODE寄存器的位6 (REVAPSEL)给出的(总/基波)有功功率为正值时。 1: A相上ACCMODE寄存器的位6 (REVAPSEL)给出的(总/基波)有功功率为负值时。 1 BWSIGN 0 0: B相上ACCMODE寄存器的位6 (REVAPSEL)给出的(总/基波)有功功率为正值时。 1: B相上ACCMODE寄存器的位6 (REVAPSEL)给出的(总/基波)有功功率为负值时。 2 CWSIGN 0 0: C相上ACCMODE寄存器的位6 (REVAPSEL)给出的(总/基波)有功功率为正值时。 1: C相上ACCMODE寄存器的位6 (REVAPSEL)给出的(总/基波)有功功率为负值时。 Rev. A| Page 97 of 104 ADE7880 位 3 引脚名称 SUM1SIGN 默认值 0 描述 0: CF1数据路径中所有相功率之和为正值时。 1: CF1数据路径中所有相功率之和为负值时。CF1数据路径中的相功率由COMPMODE寄 存器的位[2:0] (TERMSEL1[x])和CFMODE寄存器的位[2:0] (CF1SEL[x])确定。 4 AFVARSIGN 0 0: A相上的基波无功功率为正值时。 1: A相上的基波无功功率为负值时。 5 BFVARSIGN 0 0: B相上的基波无功功率为正值时。 1: B相上的基波无功功率为负值时。 6 CFVARSIGN 0 0: C相上的基波无功功率为正值时。 1: C相上的基波无功功率为负值时。 7 SUM2SIGN 0 0: CF2数据路径中所有相功率之和为正值时。 1: CF2数据路径中所有相功率之和为负值时。CF2数据路径中的相功率由COMPMODE寄 存器的位[5:3] (TERMSEL2[x])和CFMODE寄存器的位[5:3] (CF2SEL[x])确定。 8 SUM3SIGN 0 0: CF3数据路径中所有相功率之和为正值时。 1: CF3数据路径中所有相功率之和为负值时。CF3数据路径中的相功率由COMPMODE寄 存器的位[8:6] (TERMSEL3[x])和CFMODE寄存器的位[8:6] (CF3SEL[x])确定。 15:9 保留 000 0000 保留。这些位始终为0。 表47. CONFIG寄存器(地址0xE618) 位 0 引脚名称 INTEN 默认值 0 描述 该位管理相电流通道中的积分器。 INTEN=0时，相电流通道中的积分器始终禁用。INTEN=1时，相电流通道中的积分器使 能。 零线电流通道积分器由CONFIG3寄存器的位3 (ININTEN)管理。 1 2 保留 CF2DIS 1 0 3 SWAP 0 保留。该位应保留1，以确保正常工作。 该位清0时，CF2/HREADY引脚选择CF2功能。该位置1时，CF2/HREADY引脚选择HREADY 功能。 该位置1时，电压通道输出会与电流通输出互换。因此，电流通道信息位于Voltage channel寄存器中，反之亦然。 4 MOD1SHORT 0 该位置1时，电压通道ADC的表现和电压输入接地时一致。 5 MOD2SHORT 0 该位置1时，电流通道ADC的表现和电压输入接地时一致。 6 HSDCEN 0 该位置1时，使能HSDC串行端口且CF3/HSCLK引脚选择HSCLK功能。 该位清0时，禁用HSDC且CF3/HSCLK引脚选择CF3功能。 7 9:8 SWRST VTOIA[1:0] 0 00 该位置1时，启动软件复位。 这些位决定了功率路径中与A相电流一起考虑的具体相电压。 00 = A相电压。 01 = B相电压。 10 = C相电压。 11 = 保留。设置这些值时，ADE7880的表现和VTOIA[1:0] = 00时一致。 11:10 VTOIB[1:0] 00 这些位决定了功率路径中与B相电流一起考虑的具体相电压。 00 = B相电压。 01 = C相电压。 10 = A相电压。 11 = 保留。设置这些值时，ADE7880的表现和VTOIB[1:0] = 00时一致。 Rev. A| Page 98 of 104 ADE7880 位 13:12 引脚名称 VTOIC[1:0] 15:14 保留 默认值 00 描述 这些位决定功率路径中与C相电流一起考虑的具体相电压。 00 = C相电压。 01 = A相电压。 10 = B相电压。 11 = 保留。设置这些值时，ADE7880的表现和VTOIC[1:0] = 00时一致。 保留。 表48. MMODE寄存器(地址0xE700) 位 1:0 2 引脚名称 保留 PEAKSEL[0] 默认值 1 3 4 7:5 PEAKSEL[1] PEAKSEL[2] 保留 1 1 000 描述 保留。 PEAKSEL[2:0]位会同时全部置1，以允许在所有三相上同时执行峰值检测。如果超过一个 PEAKSEL[2:0]位置1，由于需要检测多个相位上的过零事件，因此PEAKCYC寄存器中给出 的峰值测量周期会相应递减。 该位置1时，A相启用电压电流峰值检测。 该位置1时，B相启用电压电流峰值检测。 该位置1时，C相启用电压电流峰值检测。 保留。这些位不管理任何功能。 表49. ACCMODE寄存器(地址0xE701) 位 1:0 引脚名称 WATTACC[1:0] 默认值 00 描述 00: 总/基波有功功率的带符号累计模式。总/基波有功电能寄存器和CFx脉冲以相同方式 产生。 01: 总/基波有功功率的仅正值累计模式。在此模式下，尽管总/基波有功电能寄存器以 仅正值模式进行累计，但CFx脉冲以带符号累计模式产生。 10: 保留。设置该值时，器件的表现和WATTACC[1:0] = 00时一致。 11: 总/基波有功功率的绝对值累计模式。总/基波电能寄存器和CFx脉冲以相同方式产 生。 3:2 VARACC[1:0] 00 00: 基波无功功率的带符号累计模式。基波无功电能寄存器和CFx脉冲以相同方式产生。 01: 保留。设置该值时，器件的表现和VARACC[1:0] = 00时一致。 10: 基波无功功率的累计取决于基波有功功率的符号：如果有功功率为正值，则以原样 来累计无功功率，而如果有功功率为负值，则以相反符号形式累计无功功率。在此模式 下，尽管总/基波无功电能寄存器以绝对值模式进行累计，但CFx脉冲以带符号累计模式 产生。 11: 基波无功功率的绝对值累计模式。在此模式下，尽管总/基波无功电能寄存器以绝对 值模式进行累计，但CFx脉冲以带符号累计模式产生。 5:4 CONSEL[1:0] 00 这些位选择Energy accumulation寄存器的输入。IA’、IB’和IC’分别为偏移−90°的IA、IB和 IC。参见表50。 00: 三相四线且带有三个电压传感器。 01: 三相三线Δ型连接。在此模式下，BVRMS寄存器包含VA-VC的有效值。 10: 三相四线且带有两个电压传感器。 11: 三相四线Δ型连接。 Rev. A| Page 99 of 104 ADE7880 位 6 引脚名称 REVAPSEL 默认值 0 描述 0: 利用各相上的总有功功率来触发STATUS0寄存器的某个位，如下所示：A相上触发的 是位6 (REVAPA)；B相上触发的是位7 (REVAPB)；而C相上触发的是位8 (REVAPC)。 1: 利用各相上的基波有功功率来触发STATUS0寄存器的某个位，如下所示：A相上触发 的是位6 (REVAPA)；B相上触发的是位7 (REVAPB)；而C相上触发的是位8 (REVAPC)。 7 保留 1 保留。该位不管理任何功能。 表50. Energy寄存器的位CONSEL[1:0]1 Energy寄存器 AWATTHR, AFWATTHR BWATTHR, BFWATTHR CONSEL[1:0] = 00 VA × IA VB × IB CWATTHR, CFWATTHR AVARHR, AFVARHR BVARHR, BFVARHR VC × IC VA × IA’ VB × IB’ CVARHR, CFVARHR AVAHR BVAHR VC ×IC’ VA rms × IA rms VB rms × IB rms CVAHR VC rms × IC rms 1 CONSEL[1:0] = 01 VA × IA VB = VA – VC VB ×IB1 VC × IC VA × IA’ VB = VA – VC VB × IB’1 VC × IC’ VA rms × IA rms VB rms × IB rms VB = VA – VC1 VC rms × IC rms CONSEL[1:0] = 10 VA × IA VB = −VA – VC VB × IB VC × IC VA × IA’ VB = −VA – VC VB × IB’ VC × IC’ VA rms × IA rms VB rms × IB rms CONSEL[1:0] = 11 VA × IA VB = −VA VB × IB VC × IC VA × IA’ VB = −VA VB × IB’ VC × IC’ VA rms × IA rms VB rms × IB rms VC rms × IC rms VC rms × IC rms 在三相三线(CONSEL[1:0] = 01)情况下，ADE7880计算A相与C相之间的线路电压有效值，并将结果存储于BVRMS寄存器中(参见三相三线三角形配置中的电压有 效值部分)。随后，ADE7880计算与B相相关的功率，该值无实际含义。为避免B相相关功率引起频率输出引脚(CF1、CF2或CF3)内的任何误差，在COMPMODE 寄存器中将位TERMSEL1[1]、TERMSEL2[1]或TERMSEL3[1]设为0，以禁止B相对电能频率转换器的 贡献(参见电能频率转换部分)。 表51. LCYCMODE寄存器(地址0xE702) 位 0 1 2 3 4 5 6 引脚名称 LWATT 默认值 0 描述 0: Watt-hour accumulation寄存器(AWATTHR、BWATTHR、CWATTHR、AFWATTHR、 BFWATTHR和CFWATTHR)置于正常累计模式。 1: Watt-hour accumulation寄存器(AWATTHR、BWATTHR、CWATTHR、AFWATTHR、 BFWATTHR和CFWATTHR)置于线周期累计模式。 0: Var-hour accumulation寄存器(AFVARHR、BFVARHR和CFVARHR)置于定期累计模式。 1: Var-hour accumulation寄存器(AFVARHR、BFVARHR和CFVARHR)置于线周期累计模式。 0: VA-hour accumulation寄存器(AVAHR、BVAHR和CVAHR)置于定期累计模式。 1: VA-hour accumulation寄存器(AVAHR、BVAHR和CVAHR)置于线周期累计模式。 LVAR 0 LVA 0 ZXSEL[0] 1 0: A相不计入线周期累计模式下的过零计数。 1: A相计入线周期累计模式下的过零计数。如果选择了多相来进行过零检测，则累计时 间会相应缩短。 ZXSEL[1] 1 0: B相不计入线周期累计模式下的过零计数。 1: B相计入线周期累计模式下的过零计数。 ZXSEL[2] 1 0: C相不计入线周期累计模式下的过零计数。 1: C相计入线周期累计模式下的过零计数。 RSTREAD 1 0: 禁用读取并复位所有Energy寄存器。当位[2:0](LWATT、LVAR和LVA)置1时，请该位清 0。 1: 使能读取并复位所有xWATTHR、xVARHR、xVAHR、xFWATTHR和xFVARHR寄存器。这 意味着，读取后，上述寄存器会复位至0。 Rev. A| Page 100 of 104 ADE7880 位 7 引脚名称 PFMODE 默认值 0 描述 0: 功率因数计算使用表达式中所用各种相功率的瞬时值。 1: 功率因数计算使用通过线路周期累计模式计算的相电能值。LCYCMODE寄存器中的位 LWATT和LVA必须使能，以确保正确计算功率因数。这种情况下，功率因数测量的更新 速率是可编程写入LINECYC寄存器的整数个半波周期数。 表52. HSDC_CFG寄存器（地址0xE706） 位 0 引脚名称 HCLK 默认值 0 描述 0: HSCLK为8 MHz。 1: HSCLK为4 MHz。 1 HSIZE 0 0: HSDC以32位数据包且MSB优先形式传输32位寄存器。 1: HSDC以32位数据包且MSB优先形式传输8位寄存器。 2 HGAP 0 0: 数据包之间不引入间隙。 1: 数据包之间引入长达七个HCLK周期的间隙。 4:3 HXFER[1:0] 00 00 = HSDC按照下列顺序传输十六个32位字：IAWV、VAWV、IBWV、VBWV、ICWV、 VCWV、INWV、AVA、BVA、CVA、AWATT、BWATT、CWATT、AFVAR、BFVAR和CFVAR。 01 = HSDC传输电流和电压的七个瞬时值：IAWV、VAWV、IBWV、VBWV、ICWV、VCWV 和INWV。 10 = HSDC传输相功率的九个瞬时值：AVA、BVA、CVA、AWATT、BWATT、CWATT、 AFVAR、BFVAR和CFVAR。 11 = 保留。设置这些值后，ADE7880的表现和HXFER[1:0] = 00时一致。 5 HSAPOL 0 0: SS/HAS输出引脚低电平有效。 1: SS/HSA输出引脚高电平有效。 7:6 保留 00 保留。这些位不管理任何功能。 表53. CONFIG3寄存器（地址0xEA00） 位 0 引脚名称 HPFEN 默认值 1 描述 当HPFEN = 1时，将使能电压和电流通道中的所有高通滤波器。当HPFEN = 0时， 所有高通滤波器禁用。 LPFSEL = 0时，总有功功率数据路径中的LPF引入650 ms的建立时间。 LPFSEL = 1时，总有功功率数据路径中的LPF引入1300 ms的建立时间。 1 LPFSEL 0 2 INSEL 0 3 ININTEN 0 INSEL = 0时，寄存器NIRMS包含零线电流的有效值。 INSEL = 1时，寄存器NIRMS包含ISUM的有效值，即所有3个相电流IA、IB、IC之 和的瞬时值。 该位管理零线电流通道中的积分器。 ININTEN = 0时，则禁用零线电流通道中的积分器。ININTDIS = 1时，则使能零 线电流通道中的积分器。 相电流通道中的积分器由CONFIG寄存器的位0 (INTEN)管理。 4 7:5 保留 保留 0 000 保留。该位应保留0，以确保正常工作。 保留。这些位不管理任何功能。 Rev. A| Page 101 of 104 ADE7880 表54. HCONFIG寄存器(地址0xE900) 位 0 引脚名称 HRCFG 默认值 0 描述 该位清0时，在特定延迟周期后触发MASK0寄存器中的位19 (HREADY)中断。延迟周期由 位HSTIME设置。建立时间后的更新频率由位HRATE决定。 当该位置1时，在设置谐波计算模块后立即开始触发MASK0寄存器中的位19 (HREADY) 中 断。更新频率由位HRATE决定。 2:1 HPHASE 00 这些位决定谐波计算模块分析哪个相位或零线。 00 = A相电压和电流。 01 = B相电压和电流。 10 = C相电压和电流。 11 = 零线电流。 4:3 HSTIME 01 7:5 HRATE 000 这些位决定延迟周期，即HRCFG位置1时，多少时间后触发MASK0寄存器中的位19 (HREADY)中断。 00 = 500 ms。 01 = 750 ms。 10 = 1000 ms。 11 = 1250 ms。 这些位管理谐波寄存器的更新速率。 000 = 125 μsec(8 kHz速率)。 001 = 250 μsec(4 kHz速率)。 010 = 1 ms(1 kHz速率)。 011 = 16 ms(62.5 Hz速率)。 100 = 128 ms(7.8125 Hz速率)。 101 = 512 ms(1.953125 Hz速率)。 110 = 1.024 sec(0.9765625 Hz速率)。 111 = 禁用谐波计算。 9:8 ACTPHSEL 00 这些位选择用作谐波计算时基的相电压。 00 = A相电压。 01 = B相电压。 10 = C相电压。 11 = 保留。选择后，使用C相电压。 15:10 保留 0 保留。这些位不管理任何功能。 表55. LPOILVL寄存器(地址0xEC00) 位 2:0 7:3 引脚名称 LPOIL[2:0] LPLINE[4:0] 默认值 111 00000 描述 阈值估计相当于满量程乘以LPOIL/8。 测量周期为(LPLINE + 1)/50秒。 表56. CONFIG2寄存器(地址0xEC01) 位 0 引脚名称 EXTREFEN 默认值 0 描述 该位为0时，表示ADC中采用的是内部基准电压源。该位为1时，则引脚17 REFIN/OUT上连 接了外部基准电压源。 1 I2C_LOCK 0 该位为0时，可以切换SS/HSA引脚三次来激活SPI端口。如果I2C为激活的串行端口，则该 位必须置1，以便将其锁定。此后，器件会忽略SS/HSA引脚的切换，因而无法切换至使 用SPI端口。如果SPI为激活的串行端口，则只要对CONFIG2寄存器执行任意写操作即可 锁定该端口。之后，将无法切换至使用I2C端口。锁定后，ADE7880会在更改PSMx功率 模式时保持串行端口选择不变。 7:2 保留 0 保留。这些位不管理任何功能。 Rev. A| Page 102 of 104 ADE7880 外形尺寸 6.10 6.00 SQ 5.90 31 40 30 0.50 BSC 1 TOP VIEW 0.80 0.75 0.70 SEATING PLANE 4.45 4.30 SQ 4.25 EXPOSED PAD 21 0.45 0.40 0.35 PIN 1 INDICATOR 10 11 20 BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 05-06-2011-A PIN 1 INDICATOR 0.30 0.23 0.18 COMPLIANT TO JEDEC STANDARDS MO-220-WJJD. 图111. 40引脚引脚架构芯片级封装[LFCSP_WQ] 6 mm x 6 mm超薄体 （CP-40-10） 尺寸单位：mm 订购指南 型号 1 ADE7880ACPZ ADE7880ACPZ-RL EVAL-ADE7880EBZ 1 温度范围 -40℃至+85℃ -40℃至+85℃ 封装描述 40引脚LFCSP_WQ 40引脚LFCSP_WQ，13"卷带和卷盘 评估板 Z = 符合RoHS标准的器件。 Rev. A| Page 103 of 104 封装选项 CP-40-10 CP-40-10 ADE7880 注释 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2011–2012 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10193sc-0-3/12(A) Rev. A| Page 104 of 104