20 V、200 mA、低噪声
CMOS LDO线性稳压器
ADP7112
产品特性
典型应用电路
低噪声:11 μV rms,与固定输出电压无关
电源抑制比(PSRR):88 dB (10 kHz)、68 dB (100 kHz)、
50 dB (1 MHz)(VOUT = 5 V,VIN = 7 V)
输入电压范围:2.7 V至20 V
最大输出电流:200 mA
初始精度: ±0.8%
线路、负载和温度范围内的精度:
±1.8%(TJ = −40°C至+125°C)
低压差:200 mV(典型值,200 mA负载,VOUT = 5 V)
用户可编程软启动
低静态电流,IGND = 50 μA(典型值,无负载)
低关断电流
1.8 μA(VIN = 5 V)
3.0 μA(VIN = 20 V)
使用小型2.2 μF陶瓷输出电容保持稳定
固定输出电压选项:1.8 V、2.5 V、3.3 V和5.0 V
(提供1.2 V至5.0 V范围内的15种标准电压)
可调输出电压范围:1.2 V至VIN – VDO(输出可调节至
初始设定点以上)
精密使能
1 mm ×1.2 mm、6引脚WLCSP
ADP7112
VIN = 6V
VIN
VOUT = 5V
VOUT
CIN
2.2µF
COUT
2.2µF
SENSE/ADJ
ON
SS
GND
CSS
1nF
12508-001
EN
OFF
图1. 提供5 V固定输出电压的ADP7112
ADP7112
VIN
CIN
2.2µF
2kΩ
SENSE/ADJ
COUT
2.2µF
10kΩ
ON
EN
OFF
VOUT = 6V
VOUT
GND
SS
CSS
1nF
12508-002
VIN = 7V
图2. 提供5 V输出的ADP7112,调节至6 V
应用
适应噪声敏感应用
ADC和DAC电路,精密放大器,
适合为VCO VTUNE控制供电
通信和基础设施
医疗和保健
工业与仪器仪表
概述
ADP7112是一款CMOS、低压差(LDO)线性稳压器,采用
据特殊要求,还可提供下列电压版本:1.5 V、1.85 V、
2.7 V至20 V电源供电,最大输出电流为200 mA。这款高输
2.0 V、2.2 V、2.75 V、2.8 V、2.85 V、3.8 V、4.2 V和
入电压LDO适用于调节20 V至1.2 V供电的高性能模拟和混
4.6 V。
合信号电路。该器件采用先进的专有架构,提供高电源抑
制、低噪声特性,仅需一个2.2 μF小型陶瓷输出电容,便
可实现出色的线路与负载瞬态响应性能。ADP7112稳压器
输出噪声为11 μV rms,与5 V及以下的固定选项输出电压
每个固定输出电压都可以通过外部反馈分压器在初始设定
点以上调整。这使ADP7112可提供1.2 V至VIN − VDO的输出
电压且具有高PSRR和低噪声。
无关。
ADP7112支 持 通 过 外 部 电 容 进 行 用 户 可 编 程 软 启 动 。
ADP7112提供15种固定输出电压选项。现有库存提供下列
紧凑的解决方案。
电压版本:1.2 V(可调节)、1.8 V、2.5 V、3.3 V和5.0 V。根
Rev. 0
ADP7112采用6引脚、1 mm × 1.2 mm WLCSP封装,是极为
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2014 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性,请参考ADI提供
的最新英文版数据手册。
ADP7112
目录
产品特性 ..........................................................................................1
工作原理 ....................................................................................... 13
应用...................................................................................................1
应用信息 ....................................................................................... 14
典型应用电路 .................................................................................1
电容选择.................................................................................. 14
概述...................................................................................................1
可编程精密使能..................................................................... 15
修订历史 ..........................................................................................2
软启动 ...................................................................................... 15
规格...................................................................................................3
ADP7112可调模式的降噪特性........................................... 16
推荐规格:输入和输出电容..................................................4
限流和热过载保护 ................................................................ 16
绝对最大额定值.............................................................................5
散热考虑.................................................................................. 17
热数据 .........................................................................................5
PCB布局考虑 ............................................................................... 19
热阻 .............................................................................................5
外形尺寸 ....................................................................................... 21
ESD警告......................................................................................5
订购指南.................................................................................. 21
引脚配置和功能描述 ....................................................................6
典型性能参数 .................................................................................7
修订历史
2014年9月—修订版0:初始版
ADP7112
规格
除非另有说明,VIN = VOUT + 1 V或2.7 V(取较大者),VOUT = 5 V,EN = VIN,IOUT = 10 mA,CIN = COUT = 2.2 µF,CSS = 0 pF,典
型值规格为TA = 25°C,最小值/最大值规格为TJ = −40°C至+125°C。
表1.
参数
输入电压范围
最大输出电流
工作电源电流
符号
测试条件/注释
最小值 典型值 最大值
关断电流
输出电压精度
输出电压精度
电压调整率
负载调整率1
SENSE输入偏置电流
压差2
启动时间3
软启动源电流
限流阈值4
热关断
热关断阈值
热关断迟滞
欠压阈值
输入电压上升
输入电压下降
迟滞
EN输入待机
EN输入逻辑高电平
EN输入逻辑低电平
EN输入逻辑迟滞
EN输入精密
EN输入逻辑高电平
EN输入逻辑低电平
EN输入逻辑迟滞
EN输入漏电流
EN输入延迟时间
输出噪声
电源抑制比
1
2
3
4
100 μA < IOUT < 200 mA,VIN = (VOUT + 1 V)至20 V
VIN= (VOUT+ 1 V)至20 V
IOUT = 100 μA至200 mA
100 μA < IOUT < 200 mA,VIN = (VOUT + 1 V)至20 V
TJ上升
EN = VIN或GND
EN从0 V上升到VIN为0.1 × VOUT
10 Hz至100 kHz,所有输出电压选项
基于使用100 μA和200 mA负载的端点计算。1 mA以下负载的典型负载调整性能见图5。
压差定义为将输入电压设置为标称输出电压时的输入至输出电压差。压差仅适用于2.7 V以上的输出电压。
启动时间定义为EN的上升沿到VOUT达到其标称值90%的时间。
限流阈值定义为输出电压降至额定典型值90%时的电流。例如,5.0 V输出电压的电流限值定义为引起输出电压降至5.0 V的90%或即4.5 V的电流。
单位
ADP7112
推荐规格:输入和输出电容
表2.
参数
符号
测试条件/注释
最小值 典型值 最大值
单位
输入和输出电容
最小电容1
电容等效串联电阻(ESR)
CMIN
RESR
TA = −40°C至+125°C
TA = −40°C至+125°C
1.5
0.001
µF
Ω
1
0.3
在所有工作条件下,输入和输出电容至少须大于1.5 μF。选择器件时必须考虑应用的所有工作条件,确保达到最小电容要求。配合任何LDO使用时,建议使用
X7R型和X5R型电容,而不建议使用Y5V和Z5U电容。
ADP7112
绝对最大额定值
封装的θJA利用4层板建模计算得出。θJA主要取决于应用和
表3.
参数
额定值
板布局。在最大功耗较高的应用中,需要特别注意热板设
VIN至GND
−0.3 V至+24 V
计。θJA的值可能随PCB材料、布局和环境条件不同而异。
VOUT至GND
−0.3 V至VIN
θJA的额定值基于4" × 3"的4层电路板。有关板结构的详细信
EN至GND
−0.3 V至+24 V
息,请参考JESD51-7和JESD51-9。
SENSE/ADJ至GND
−0.3 V至+6 V
SS至GND
−0.3 V至VIN或+6 V
ΨJB是结至板热特性参数,单位为°C/W。封装的ΨJB基于使
用4层板的建模和计算方法。JESD51-12“报告和使用电子封
(取较小者)
存储温度范围
−65°C至+150°C
工作结温(TJ) 范围
−40°C至+125°C
工作环境温度(TA)范围
−40°C至+125°C
焊接条件
JEDEC J-STD-020
装热信息指南”中声明,热特性参数与热阻不是一回事。
ΨJB衡量沿多条热路径流动的器件功率,而热阻θJB只涉及一
条路径。因此,ΨJB热路径包括来自封装顶部的对流和封装
的辐射,这些因素使得ΨJB在现实应用中更有用。最大TJ由
板温TB和PD计算得出,公式如下:
注意,等于或超出上述绝对最大额定值可能会导致产品永
久性损坏。这只是额定最值,并不能以这些条件或者在任
何其它超出本技术规范操作章节中所示规格的条件下,推
断产品能否正常工作。长期在超出最大额定值条件下工作
会影响产品的可靠性。
有关ΨJB的更详细信息,请参考JESD51-8和JESD51-12。
热数据
现表贴封装。
TJ = TB + (PD × ΨJB)
(2)
热阻
θJA、θJC和ΨJB针对最差条件,即器件焊接在电路板上以实
绝对最大额定值仅适合单独应用,但不适合组合使用。超
过结温限值,可致ADP7112损坏。监控环境温度并不能保
证T J 不会超出额定温度限值。在功耗高、热阻差的应用
中,可能必须降低最大环境温度。
在功耗中等且印刷电路板(PCB)热阻较低的应用中,只要
表4. 热阻
封装类型
6引脚 LFCSP
θJA
260
θJC
4
ΨJB
58
单位
°C/W
ESD警告
结温在额定限值以内,则最高环境温度可以超过最大限
ESD(静电放电)敏感器件。
值。器件的结温取决于环境温度、器件的功耗(PD)和封装
带电器件和电路板可能会在没有察觉的情况下放电。
的结至环境热阻(θJA)。
尽管本产品具有专利或专有保护电路,但在遇到高
最大TJ由TA和PD计算得出,公式如下:
的ESD防范措施,以避免器件性能下降或功能丧失。
TJ = TA + (PD × θJA)
能量ESD时,器件可能会损坏。因此,应当采取适当
(1)
ADP7112
引脚配置和功能描述
图3.引脚配置
表5. 引脚功能描述
引脚
引脚名称
说明
稳压器输入电源。使用2.2 µF或更大的电容旁路VIN至GND。
软启动。连接到此引脚的一个外部电容决定软启动时间。此引脚保持开路可获得380 μs典型
启动时间。请勿将此引脚接地。
使能引脚控制LDO的工作。EN接到高电平时,稳压器启动。EN接到低电平时,稳压器关断。
若要实现自动启动,请将EN接VIN。
调节后输出电压。使用2.2 µF或更大的电容旁路VOUT至GND。
检测输入(SENSE)。连接到负载。
可调节模型(ADJ)。可调节模型的固定输出设为1.2 V。将外部电阻分压器连接至ADJ引脚,
可将输出设为高于1.2 V的电压。
地。
ADP7112
典型性能参数
除非另有说明,VIN = VOUT + 1 V或2.7 V(取较大者),VOUT = 5 V,ILOAD = 10 mA,CIN = COUT = 2.2 µF,TA = 25°C。
5.05
5.03
5.02
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
250
GROUND CURRENT (µA)
5.04
VOUT (V)
300
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
5.01
5.00
4.99
4.98
4.97
200
150
100
50
4.96
25
85
125
0
JUNCTION TEMPERATURE (°C)
–40
5.04
180
5.03
160
GROUND CURRENT (µA)
200
5.01
5.00
4.99
4.98
140
120
100
80
60
4.97
40
4.96
20
1000
ILOAD (mA)
0
0.1
12508-005
100
1000
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
250
5.01
5.00
4.99
4.98
4.97
200
150
100
50
4.96
4.95
5
10
15
VIN (V)
图6. 输出电压(VOUT )与输入电压(VIN )的关系
20
12508-006
VOUT (V)
5.02
100
300
GROUND CURRENT (µA)
5.03
10
图8. 地电流与负载电流(ILOAD )的关系
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
5.04
1
ILOAD (mA)
图5. 输出电压(VOUT )与负载电流(ILOAD )的关系
5.05
125
0
5
10
15
VIN (V)
图9. 地电流与输入电压(VIN )的关系
20
12508-009
VOUT (V)
5.02
10
85
图7. 接地电流与结温的关系
5.05
1
25
JUNCTION TEMPERATURE (°C)
图4. 输出电压(VOUT )与结温的关系
4.95
0.1
–5
12508-007
–5
12508-008
–40
12508-004
4.95
ADP7112
2.5
LOAD = 5mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 150mA
LOAD = 200mA
900
800
GROUND CURRENT (µA)
2.0
SHUTDOWN CURRENT (µA)
1000
VIN = 2.7V
VIN = 3V
VIN = 5V
VIN = 6V
VIN = 10V
VIN = 20V
1.5
1.0
700
600
500
400
300
0.5
200
0
25
50
75
100
0
4.8
12508-010
–25
125
TEMPERATURE (°C)
5.2
5.4
5.6
VIN (V)
图13. 压差条件下接地电流与输入电压(VIN )的关系,VOUT = 5 V
图10. 不同输入电压下关断电流与温度的关系
250
3.35
200
3.33
150
3.31
VOUT (V)
100
50
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
3.29
3.27
1
10
100
1000
ILOAD (mA)
3.25
12508-011
0
–40
–5
25
85
12508-014
DROPOUT VOLTAGE (mV)
5.0
12508-013
100
0
–50
125
JUNCTION TEMPERATURE (°C)
图11. 压差与负载电流(ILOAD )的关系,VOUT = 5 V
图14. 输出电压(VOUT )与结温的关系,VOUT = 3.3 V
3.35
5.05
5.00
3.33
4.95
VOUT (V)
4.85
4.80
LOAD = 5mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 150mA
LOAD = 200mA
4.70
4.65
4.60
4.8
5.0
5.2
VIN (V)
5.4
5.6
3.31
3.29
3.27
图12. 压差条件下输出电压(VOUT )与输入电压(VIN )的关系,VOUT = 5 V
3.25
0.1
1
10
100
1000
ILOAD (mA)
图15. 输出电压(VOUT )与负载电流(ILOAD )的关系,VOUT = 3.3 V
12508-015
4.75
12508-012
VOUT (V)
4.90
ADP7112
3.35
3.31
3.29
3.27
200
150
100
5
10
15
20
VIN (V)
0
12508-016
0
0
20
300
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
250
150
100
50
200
150
100
50
–40
–5
25
85
0
12508-017
0
125
JUNCTION TEMPERATURE (°C)
1
10
100
1000
ILOAD (mA)
图17. 接地电流与结温的关系(VOUT = 3.3 V)
12508-020
200
15
图19. 接地电流与输入电压(VIN )的关系,VOUT = 3.3 V
DROPOUT VOLTAGE (mV)
250
10
VIN (V)
图16. 输出电压(VOUT )与输入电压(VIN )的关系,VOUT = 3.3 V
300
5
12508-019
50
3.25
GROUND CURRENT (µA)
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
250
GROUND CURRENT (µA)
3.33
VOUT (V)
300
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
图20. 压差与负载电流(ILOAD )的关系,VOUT = 3.3 V
3.4
200
180
3.3
140
3.2
100
80
3.1
3.0
60
40
LOAD = 5mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 150mA
LOAD = 200mA
2.9
20
0
0.1
1
10
100
1000
ILOAD (mA)
图18. 接地电流与负载电流(ILOAD )的关系,VOUT = 3.3 V
2.8
3.1
3.3
3.5
VIN (V)
3.7
3.9
12508-021
VOUT (V)
120
12508-018
GROUND CURRENT (µA)
160
图21. 压差条件下输出电压(VOUT )与输入电压(VIN )的关系,
VOUT = 3.3 V
ADP7112
600
500
–10
–20
–30
PSRR (dB)
400
300
–40
–50
–60
–70
200
–80
100
–90
3.3
3.5
3.7
3.9
VIN (V)
图22. 压差条件下接地电流与输入电压(VIN )的关系,VOUT = 3.3 V
–100
–40
–5
25
85
125
TEMPERATURE (°C)
图23. 软启动(SS)电流与温度的关系,多个输入电压,VOUT = 5 V
100
1k
10k
100k
–20
PSRR (dB)
–30
–50
–60
–40
–50
–60
–70
–70
–80
–80
–90
–90
1k
10k
FREQUENCY (Hz)
100k
1M
10M
10M
10Hz
100Hz
1kHz
10kHz
100kHz
1MHz
10MHz
–10
100
1M
FREQUENCY (Hz)
0
3.0V
2.0V
1.6V
1.4V
1.2V
1.0V
800mV
700mV
600mV
10
3.0V
2.0V
1.6V
1.4V
1.2V
1.0V
800mV
700mV
600mV
500mV
图26. 不同裕量电压下电源抑制比(PSRR)与频率的关系,VOUT = 3.3 V
12508-024
PSRR (dB)
–120
10
12508-023
0
–100
1
3.0
–60
50
–40
2.6
–40
–80
–30
2.2
–20
100
–20
1.8
0
VIN = 2.7V
VIN = 5.0V
VIN = 10V
VIN = 20V
150
0
1.4
图25. 不同频率下电源抑制比(PSRR)与裕量电压的关系,VOUT = 1.8 V
200
–10
1.0
HEADROOM VOLTAGE (V)
PSRR (dB)
SS CURRENT (µA)
250
0.6
12508-026
300
–100
0.2
12508-022
0
3.1
10Hz
100Hz
1kHz
10kHz
100kHz
1MHz
10MHz
图24. 不同裕量电压下电源抑制比(PSRR)与频率的关系,VOUT = 1.8 V
–100
0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0
HEADROOM VOLTAGE (V)
12508-027
GROUND CURRENT (µA)
0
LOAD = 5mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 150mA
LOAD = 200mA
12508-025
700
图27. 不同频率下电源抑制比(PSRR)与裕量电压的关系,VOUT = 3.3 V
ADP7112
0
3.0V
2.0V
1.6V
1.4V
1.2V
1.0V
800mV
700mV
600mV
500mV
–80
–100
–120
10
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
1k
100
10
1
PSRR (dB)
–30
–40
–50
–60
–70
–80
HEADROOM VOLTAGE (V)
100
10
1
10
100
1k
10k
100k
1M
4
0
100
LOAD CURRENT (mA)
图30.RMS输出噪声与负载电流的关系
1000
10M
图32.不同负载下输出噪声谱密度与频率的关系
NO IS E S P E C T R A L DE NS IT Y (nV /√Hz )
8
12508-030
RMS OUTPUT NOISE (µV rms)
12
10M
1k
100k
16
10
1M
FREQUENCY (Hz)
10Hz TO 100kHz
100Hz TO 100kHz
1
100k
100µA
1mA
10mA
100mA
200mA
图29. 不同频率下电源抑制比(PSRR)与裕量电压的关系,VOUT = 5 V
20
10k
10k
1
12508-029
–90
–100
0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0
1k
图31. 输出噪声谱密度与频率的关系,ILOAD = 10 mA
NO IS E S P E C T R A L DE NS IT Y (nV /√Hz )
–20
100
100k
10Hz
100Hz
1kHz
10kHz
100kHz
1MHz
10MHz
–10
10
FREQUENCY (Hz)
图28. 不同裕量电压下电源抑制比(PSRR)与频率的关系,VOUT = 5 V
0
1
12508-032
–60
12508-028
PSRR (dB)
–40
1.8V
3.3V
5.0V
10k
1k
100
10
1
1
10
100
1k
10k
100k
1M
FREQUENCY (Hz)
图33.不同输出电压下输出噪声谱密度与频率的关系
10M
12508-033
–20
12508-031
NO IS E S P E C T R A L DE NS IT Y (nV /√Hz )
10k
12508-034
12508-037
ADP7112
12508-038
图37. 线路瞬态响应,ILOAD = 200 mA,VOUT = 3.3 V,
CH1 VIN ,CH2 VOUT
12508-035
图34. 负载瞬态响应,ILOAD = 1 mA至200 mA,VOUT = 5 V,
VIN = 7 V,CH1负载电流,CH2 VOUT
图38. 负载瞬态响应,ILOAD = 1 mA至200 mA,VOUT = 1.8 V,
VIN = 3 V,CH1负载电流,CH2 VOUT
图36. 负载瞬态响应,ILOAD = 1 mA至200 mA,VOUT = 3.3 V,
VIN = 5 V,CH1负载电流,CH2 VOUT
12508-039
12508-036
图35. 线路瞬态响应,ILOAD = 200 mA,VOUT = 5 V,
CH1 VIN ,CH2 VOUT
图39. 线路瞬态响应,ILOAD = 200 mA,VOUT = 1.8 V,
CH1 VIN ,CH2 VOUT
ADP7112
工作原理
ADP7112是一款低静态电流、LDO线性稳压器,采用2.7 V
ADP7112可提供1.2 V至5.0 V范围内的15种固定输出电压选
至20 V电源供电,最大输出电流为200 mA。满负载时静态
项。ADP7112的架构允许通过外部电阻分压器将任意固定
电流典型值低至180 μA,因此ADP7112非常适合便携式设
输出电压设为较高的电压。例如,根据下式,固定5 V输出
备使用。室温时,关断模式下的功耗典型值约为3.0 μA。
ADP7112经过优化,利用2.2 µF小陶瓷电容可实现出色的
可设为6 V输出:
VOUT = 5 V(1 + R1/R2)
瞬态性能。
其中,R1和R2是输出电阻分压器中的电阻,如图41所示。
VOUT
GND
REFERENCE
SHUTDOWN
VOUT
SENSE/ADJ
VOUT = 6V
R1
2kΩ
COUT
2.2µF
R2
10kΩ
ON
12508-040
EN
VIN
CIN
2.2µF
SENSE/
ADJ
CURRENT-LIMIT,
THERMAL
PROTECTION
ADP7112
VIN = 7V
OFF
EN
GND
SS
CSS
1nF
12508-041
VIN
(3)
图40. 内部框图
图41. 典型可调输出电压应用原理图
ADP7112内置一个基准电压源、一个误差放大器、一个反
建议R2的值低于200 kΩ,以便将SENSE/ADJ引脚输入
馈分压器和一个PMOS调整管。输出电流经由PMOS调整
电流引起的输出电压误差降至最低。例如,当R1和R2
管提供,其受误差放大器控制。误差放大器比较基准电
都是200 kΩ且默认输出电压为1.2 V时,可调节输出电
压与输出端的反馈电压,并放大该差值。如果反馈电压
压为2.4 V。假设25°C时SENSE/ADJ引脚的典型输入电
低于基准电压,PMOS器件的栅极将被拉低,以便通过更
流为10 nA,则SENSE/ADJ引脚输入电流引起的输出
多电流,提高输出电压。如果反馈电压高于基准电压,
电压误差为1 mV或0.04%。
PMOS器件的栅极将被拉高,以便通过较少电流,降低输
出电压。
在 正 常 工 作 条 件 下 , ADP7112利 用 EN引 脚 使 能 和 禁 用
VOUT引脚。EN为高电平时,VOUT开启;EN为低电平时,
VOUT关闭。若要实现自动启动,请将EN接VIN。
ADP7112
应用信息
电容选择
图43所示为0805、2.2 µF、10 V、X5R电容的电容与电压偏
输出电容
置特性关系图。电容的电压稳定性受电容尺寸和电压额定
ADP7112设计采用节省空间的小型陶瓷电容,不过只要注
值影响极大。一般而言,封装较大或电压额定值较高的电
意等效串联电阻(ESR)值要求,也可以采用通用的电容。输
容具有较好的稳定性。X5R电介质的温度变化率在−40°C至
出电容的ESR会影响LDO控制回路的稳定性。为了确保
+85°C温度范围内约为±15%,与封装或电压额定值没有函
ADP7112稳定工作,推荐使用ESR为0.3 Ω或更低的2.2 µF电
数关系。
容。输出电容还会影响负载电流变化的瞬态响应。采用较
2.5
大的输出电容值可以改善ADP7112对大负载电流变化的瞬
态响应。图42显示输出电容值为2.2 µF时的瞬态响应。
CAPACITANCE (µF)
2.0
1.5
1.0
0
0
2
4
6
8
10
DC BIAS VOLTAGE (V)
12
12508-043
0.5
图43. 电容与电压关系特性
12508-042
考虑电容随温度、元件容差和电压的变化,可以利用公式
图42. 输出瞬态响应,VOUT = 5 V,COUT = 2.2 µF,
CH1 = 负载电流,CH2 = VOUT
输入旁路电容
在VIN至GND之间连接一个2.2 µF电容可以降低电路对PCB
布局布线的敏感性,特别是遇到长输入走线或高信号源阻
抗时。如果要求输出电容大于2.2 µF,可选用更高的输入
电容。
输入和输出电容特性
只要符合最小电容和最大ESR要求,ADP7112可以采用任
何质量优良的陶瓷电容。陶瓷电容可采用各种各样的电介
质制造,温度和所施加的电压不同,其特性也不相同。电
1确定最差情况下的电容。
CEFF = CBIAS × (1 − TEMPCO) × (1 − TOL)
(4)
其中:
CBIAS为工作电压下的有效电容。
TEMPCO是最差情况下的电容温度系数。
TOL是最差情况下的元件容差。
本例中,假定X5R电介质在−40°C至+85°C范围内的最差条
件温度系数(TEMPCO)为15%。如图43所示,在5 V电压下,
假定电容容差(TOL)为10%,CBIAS=2.09 μF。
公式1中的这些值可得到:
CEFF = 2.09 μF × (1 − 0.15) × (1 − 0.1) = 1.59 μF
(5)
因此,在选定输出电压条件下,本例中所选电容满足LDO
在温度和容差方面的最小电容要求。
容必须具有足以在必要的温度范围和直流偏置条件下确保
为了保证ADP7112的性能,必须针对每一种应用来评估直
最小电容的电介质。推荐使用额定电压为6.3 V至100 V的
流偏置、温度和容差对电容性能的影响。
X5R或X7R电介质。Y5V和Z5U电介质的温度和直流偏置特
性不佳,建议不要使用。
ADP7112
可编程精密使能
ADP7112利用内置软启动功能(SS引脚开路),在输出使能
在 正 常 工 作 条 件 下 , ADP7112利 用 EN引 脚 使 能 和 禁 用
时限制浪涌电流。对于3.3
VOUT引脚。如图44所示,当EN上的上升电压越过阈值上
输出达到其最终值90%的启动时间约为380
限(标称值为1.2 V)时,VOUT开启。当EN上的下降电压越
示,启动时间取决于输出电压设置。
V选项,从越过EN有效阈值到
μs。如图46所
过阈值下限(标称值为1.1 V)时,VOUT关闭。EN阈值的迟
滞典型值为100 mV。
6
VEN
VOUT = 1.8V
VOUT = 3.3V
VOUT = 5.0V
3.5
5
3.0
4
3
1.5
2
1.0
1
0.5
–40°C
+25°C
+125°C
0
1.05
1.10
1.15
1.20
1.25
0
1.30
VEN (V)
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
12508-046
VOUT (V)
2.0
1.0
TIME (ms)
12508-044
VOUT (V)
2.5
图46. 典型启动性能
软启动
图44. 对EN引脚工作方式的典型VOUT 响应
阈值上限和下限是用户可编程的,可以利用两个电阻设为
连接到SS引脚的一个外部电容决定软启动时间。SS引脚保
高于标称阈值1.2 V。电阻值REN1和REN2可确定如下:
持开路可获得380 μs典型启动时间。请勿将此引脚接地。使
REN2 = 标称10 kΩ至100 kΩ
(6)
REN1 = REN2 × (VIN − 1.2 V)/1.2 V
(7)
用外部软启动电容(CSS)时,软启动时间由下式确定:
SSTIME (μs) = 380 μs + 0.6 × CSS
(8)
其中,CSS的单位为法拉。
其中: VIN为所需的开启电压。
3.5
迟滞电压上升系数为(REN1 + REN2)/REN1。在图45所示的例子
中,使能阈值为3.6 V,迟滞为300 mV。
3.0
2.5
REN1
ON
200kΩ
OFF
REN2
100kΩ
VIN
VOUT
SENSE/ADJ
EN
VOUT = 6V
R1
2kΩ
VOUT (V)
CIN
2.2µF
COUT
2.2µF
R2
10kΩ
2.0
1.5
VEN
NO SS CAP
1nF
2nF
4.7nF
6.8nF
10nF
1.0
GND
12508-045
VIN = 8V
图45. EN引脚的典型分压器
图44显示了EN引脚的典型迟滞。这可以防止EN引脚上的
噪声在经过阈值点时引起开关振荡。
0.5
0
0
1
2
3
4
5
6
7
TIME (ms)
图47. 不同CSS 下的典型软启动性能
8
9
10
12508-047
ADP7112
ADP7112
ADP7112可调模式的降噪特性
基于图48所示的元件值,ADP7112具有下列特性:
ADP7112的超低输出噪声特性是通过如下方法实现的:
• 直流增益:2 (6 dB)
LDO误差放大器保持单位增益,并设置基准电压等于输出
• 3 dB滚降频率:1.59 Hz
电压。一般而言,这种架构不适用于可调输出电压LDO。
• 高频交流增益:1.09 (0.75dB)
然而,ADP7112架构允许通过外部分压器将任意固定输出
• 降噪系数:1.83 (5.25 dB)
电压设为较高的电压。例如,根据公式3,固定5 V输出可
• 无降噪功能的可调LDO的RMS噪声:22 µV rms
设为6 V输出(见图2)。
• LDO的RMS噪声(假设固定电压选项为11 µV rms):12 µV rms
VOUT = 5 V(1 + R1/R2)
限流和热过载保护
以这种方式使用ADP7112的缺点是输出电压噪声与输出电
ADP7112内置限流和热过载保护电路,可防止功耗过大导
压成正比。因此,固定输出电压最好选择接近目标电压,
致受损。当输出负载达到360 mA(典型值)时,限流电路就
以便最大程度减少输出噪声的增加。
会起作用。当输出负载超过360 mA时,输出电压会被降
低,以保持恒定的电流限制。
可以对可调LDO电路进行修改,将输出电压噪声降低到与
热过载保护电路将结温限制在150°C(典型值)以下。在极端
固定输出ADP7112接近的水平。图48所示的电路在输出电
条 件 下 (即 高 环 境 温 度 和 /或 高 功 耗 ), 当 结 温 开 始 升 至
压设置电阻分压器上增加了两个元件:CNR和RNR,它们与
R1并联,用以降低误差放大器的交流增益。选择RNR,使
150°C以上时,输出就会关闭,从而将输出电流降至0。当
其相对R2而言较小。如果RNR为R2的1%至10%,则误差放
结温降至135°C以下时,输出又会开启,输出电流恢复为
大器的最小交流增益约为0.1 dB至0.8 dB。实际增益取决于
工作值。
RNR和R1的并联组合。该增益可确保误差放大器始终以略
考虑VOUT至地发生负载短路的情况。首先,ADP7112的
为大于单位增益工作。
限流功能起作用,因此,仅有360 mA电流传导至短路电
选择的CNR应使得在频率为1 Hz至50 Hz时,CNR的电抗等于
路。如果结的自发热量足够大,使其温度升至150°C以
R1 − R NR。由此设置的频率将使得误差放大器的交流增益
上,热关断功能就会激活,输出关闭,输出电流降至0。
当 结 温 冷 却 下 来 , 降 至 135°C以 下 时 , 输 出 开 启 , 将
比直流增益低3 dB。
360 mA电流传导至短路路径中,再次导致结温升至150°C
VIN = 12V
ON
OFF
CIN +
2.2µF
200kΩ
VIN
VOUT
R1
100kΩ
+ CNR
1µF
SENSE/ADJ
R2
100kΩ
EN
+C
以上。结温在135°C至150°C范围内的热振荡导致电流在
VOUT = 10V
OUT
360 mA和0 mA之间振荡;只要输出端存在短路,振荡就
2.2µF
会持续下去。
RNR
10kΩ
限流和热过载保护可保护器件免受偶然过载条件影响。为
100kΩ
12508-048
GND
图48. 降噪更改
可调LDO的噪声可通过下式计算,计算时假定固定输出
LDO的噪声约为11 μV:
噪声 = 11 μV × (RPAR + R2)/R2
其中,RPAR是R1和RNR的并联组合。
(9)
保证器件稳定工作,必须从外部限制器件的功耗,使结温
不会超过125°C。
ADP7112
散热考虑
接地电流引起的功耗相当小,可忽略不计。因此,结温的
在输入至输出电压差很小的应用中,ADP7112不会产生很
计算公式可简化为:
多热量。然而,在环境温度很高和/或输入电压很大的应用
中,封装发出的热量可能非常大,导致芯片结温超过最高
TJ = TA + (((VIN − VOUT) × ILOAD) × θJA)
(11)
如公式4所示,针对给定的环境温度、输入与输出电压差
结温125°C。
当结温超过150°C时,转换器进入热关断模式。只有当结
温降至135℃及以下时,它才会恢复,以免永久性受损。
因此,为了保证器件在所有条件下具有可靠性能,必须对
和连续负载电流,需满足PCB的最小覆铜尺寸要求,以确
保结温不升至125°C以上。图49至图51显示不同环境温
度、功耗和PCB覆铜面积下的结温计算结果。
具体应用进行热分析。芯片的结温为环境温度与功耗所引
在已知板温的情况下,可以利用热特性参数(ΨJB)来估算结
起的封装温升之和,如公式1所示。
温上升幅度(见图52)。利用等式2计算最大结温。
确保结温低于此最高结温,用户需要注意会导致结温变化
的参数。这些参数包括环境温度、功率器件的功耗、结与
TJ = TB + (PD × ΨJB)
6引脚WLCSP封装的ΨJB典型值为58℃/W。
145
周围空气之间的热阻(θJA)。θJA的值取决于所用的封装填充
135
值。6引脚WLCSP封装的典型ΨJB值为58°C/W。
表6. 典型θJA值
覆铜面积(mm)
251
50
100
500
1
WLCSP的θJA (°C/W)
260
159
157
151
其中:
TA是环境温度。
PD为芯片的功耗,通过下式计算:
ILOAD为负载电流。
IGND为接地电流。
95
85
75
65
25mm 2
100mm 2
500mm 2
TJ MAX
55
45
0
0.1
0.2
0.5
0.6
0.7
0.8
0.3
0.4
TOTAL POWER DISSIPATION (W)
图49. WLCSP封装,TA = 25℃
TJ = TA + (PD × θJA)
VIN和VOUT分别为输入和输出电压。
115
105
25
为了计算ADP7112的结温,我们使用公式1。
其中:
125
35
器件焊接在最小尺寸引脚走线上。
PD = ((VIN − VOUT) × ILOAD) + (VIN × IGND)
JUNCTION TEMPERATURE (°C)
物和将封装GND引脚焊接到PCB所用的覆铜数量。
表6给出了各种PCB覆铜尺寸的6引脚WLCSP封装的典型θJA
(6)
(10)
0.9
1.0
12508-049
为保证器件可靠工作,ADP7112的结温不得超过125°C。为
ADP7112
140
140
110
100
90
80
25mm 2
100mm 2
500mm 2
TJ MAX
70
60
50
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
图50. WLCSP封装,TA = 50℃
115
25mm 2
100mm 2
500mm 2
TJ MAX
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
TOTAL POWER DISSIPATION (W)
图51. WLCSP封装,TA = 85℃
0.9
1.0
12508-051
JUNCTION TEMPERATURE (°C)
125
0
60
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
40
0
0
0.25
0.50
0.75
1.00
1.25
1.50
1.75
TOTAL POWER DISSIPATION (W)
图52. 不同板温下WLCSP结温的上升情况
135
95
80
20
TOTAL POWER DISSIPATION (W)
105
100
2.00
12508-052
JUNCTION TEMPERATURE (°C)
120
120
12508-050
JUNCTION TEMPERATURE (°C)
130
ADP7112
PCB布局考虑
输入电容应尽可能靠近VIN和GND引脚放置。输出电容应
性能。但是,如表6所示,这种增加存在效益递减摀现
尽可能靠近VOUT和GND引脚放置。在板面积受限的情况
象,当覆铜量达到某一数量点后,再继续增加覆铜的用量
下,采用0805或1206尺寸的电容和电阻可实现最小尺寸解
并不会带来明显的散热效益。
决方案。
12508-053
通过增加ADP7112引脚处的覆铜用量,可改善封装的散热
图53. WLCSP PCB布局示例
ADP7112
表7. 建议用于超低噪声工作条件的LDO
器件编号
VIN范围
(V)
3.3至20
VOUT
固定值
(V)
VOUT
调节值
(V)
1.5至9
1.22至19
3.3至20
1.5至9
3.3至20
IOUT
(mA)
噪声(固定)
10 Hz至
PSRR
IOUT时 IGND-SD
100 kHz 100 kHz PSRR
的
最大值
1 MHz
IQ(µA) (µA)
软启动 PGOOD (µV rms) (dB)
封装
否
是
3 mm × 3 mm
8引脚 LFCSP、
8引脚 SOIC
1.22至19
否
是
3 mm × 3 mm
8引脚 LFCSP、
8引脚 SOIC
1.8, 3.3, 5
1.22至19
是
是
3 mm × 3 mm
8引脚 LFCSP、
8引脚 SOIC
2.7至20
1.2至5
1.2至19
是
否
1 mm × 1.2 mm
6引脚 WLCSP
2.7至20
1.2至5
1.2至19
是
否
2 mm × 2 mm
6引脚 LFCSP、
8引脚 SOIC、
5引脚 TSOT
2.7至20
1.2至5
1.2至39
是
否
2 mm × 2 mm
6引脚 LFCSP、
8引脚 SOIC、
5引脚 TSOT
−2.7至−28
−1.8至−5
−1.22至−27
否
否
2 mm × 2 mm
6引脚 LFCSP、
3 × 3 mm
8引脚 LFCSP、
5引脚 TSOT
表8. 相关器件
型号
输入电压(V)
2.7至20
2.7至20
2.7至20
2.7至40
2.7至40
2.7至40
输出电流(mA)
封装
6引脚 LFCSP
8引脚 SOIC
5引脚 TSOT
6引脚 LFCSP
8引脚 SOIC
5引脚 TSOT
ADP7112
外形尺寸
0.990
0.950
0.910
BOTTOM VIEW
(BALL SIDE UP)
2
1
A
BALL A1
IDENTIFIER
1.200
1.160
1.120
0.80
REF
0.40
BSC
TOP VIEW
(BALL SIDE DOWN)
C
0.40 BSC
0.330
0.300
0.270
SIDE VIEW
COPLANARITY
0.04
0.300
0.260
0.220
SEATING
PLANE
0.230
0.200
0.170
11-27-2013-A
0.560
0.500
0.440
B
图54. 6引脚晶圆级芯片规模封装[WLCSP],
1.00 mm × 1.20 mm (CB-6-15),
尺寸单位:mm
订购指南
型号1
温度范围
40°C至+125°C
−40°C至+125°C
−40°C至+125°C
40°C至+125°C
−40°C至+125°C
1
2
3
输出电压(V)2, 3
可调(1.2 V )
Z = 符合RoHS标准的器件。
如需其它电压选项,请联系当地的ADI公司办事处或代理商。
评估板预配置有可调节ADP7112。
©2014 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D12508sc -0-9/14(0)
封装描述
6引脚 LFCSP_UD
6引脚 LFCSP_UD
6引脚 LFCSP_UD
6引脚 LFCSP_UD
6引脚 LFCSP_UD
WLCSP评估板
封装选项
标识
很抱歉,暂时无法提供与“ADP7112ACBZ-3.3-R7”相匹配的价格&库存,您可以联系我们找货
免费人工找货