ADV7282WBCPZ-M-RL

10位、4倍过采样标清电视视频解码器， 支持差分输入和去隔行 ADV7282 产品特性 概述 支持全球NTSC/PAL/SECAM色彩解调 一个10位模数转换器(ADC)，每通道4倍过采样适用于CVBS、 Y/C和YPrPb模式 ADV7282：4个模拟视频输入通道，片内集成抗混叠滤波器 ADV7282-M：6个模拟视频输入通道，片内集成抗混叠滤波器 视频输入支持CVBS(复合)、Y/C(S视频)和YPrPb(分量) 支持全差分、伪差分和单端CVBS视频输入 NTSC/PAL/SECAM自动检测 2路视频输入的电池短路(STB)诊断 高达4 V的共模输入范围解决方案 出色的共模噪声抑制能力 5线式自适应2D梳状滤波器和CTI视频增强特性 自适应数字线路长度跟踪(ADLLT)、信号处理和增强FIFO管理 可提供Mini时基校正(TBC)功能 集成自动增益控制(AGC)功能，提供自适应峰值白色模式 快速切换能力 集成隔行-逐行(I2P)视频输出转换器(去隔行) 自适应对比度增强(ACE) 向下扰动(8位至6位) Rovi (Macrovision)复制保护检测 8位ITU-R BT.656 YCrCb 4:2:2输出(ADV7282) MIPI CSI-2输出接口(仅ADV7282-M) 全功能垂直消隐间隔(VBI)数据分割器，支持世界体系图文电视 (WST) 提供关断模式 双线式I2C兼容型串行接口 通过汽车应用认证 温度等级：−40°C至+105°C 32引脚、5 mm x 5 mm LFCSP封装，符合RoHS标准 ADV7282/ADV7282-M是功能丰富的单芯片、多格式视频 解码器。ADV7282/ADV7282-M可自动检测标准模拟基带 视频信号，兼容复合、S视频和分量视频形式的NTSC、 PAL和SECAM全球标准信号。 ADV7282可将模拟视频信号转换为YCrCb 4:2:2视频数据流， 其与8位ITU-R BT.656接口标准兼容。 ADV7282-M可将模拟视频信号转换为8位、YCrCb 4:2:2视 频数据流，通过兼容移动工业处理器接口(MIPI®)的CSI-2 接口输出。 ADV7282/ADV7282-M的模拟视频输入端支持单端、伪差 分和全差分信号。ADV7282/ADV7282-M集成去隔行器 (I2P转换器)和两个STB诊断引脚，具有电池短路检测能 力。ADV7282提供4路模拟输入。ADV7282-M提供6路模拟 输入和3路通用输出。 ADV7282/ADV7282-M通过双线式串行双向端口(I2C兼容 型)进行编程，并且采用1.8 V CMOS工艺制造。 ADV7282/ADV7282-M提供节省空间的RoHS兼容型LFCSP 表面贴装封装。 ADV7282/ADV7282-M的 额 定 工 作 温 度 范 围 为 −40°C至 +105°C，因此非常适合汽车应用。 应用 智能电话/多媒体手机 汽车信息娱乐 支持视频安全监控的DVR 媒体播放器 Rev. B Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2013–2014 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 ADV7282 目录 产品特性 ......................................................................................... 1 应用.................................................................................................. 1 概述.................................................................................................. 1 修订历史 ......................................................................................... 2 功能框图 ......................................................................................... 3 技术规格 ......................................................................................... 4 电气规格.................................................................................... 4 视频规格.................................................................................... 5 模拟规格................................................................................... 6 时钟和I2C时序规格................................................................. 6 MIPI视频输出规格(仅ADV7282-M) ................................... 7 像素端口时序规格(仅ADV7282) ......................................... 9 绝对最大额定值.......................................................................... 10 热阻 .......................................................................................... 10 回流焊 ...................................................................................... 10 ESD警告................................................................................... 10 引脚配置和功能描述 ................................................................. 11 工作原理 ....................................................................................... 13 模拟前端(AFE)....................................................................... 13 标清处理器(SDP)................................................................... 14 电源时序控制 .............................................................................. 15 最佳上电时序 ......................................................................... 15 简化上电时序 ......................................................................... 15 关断时序.................................................................................. 15 DVDDIO电源电压 ...................................................................... 15 输入网络 ....................................................................................... 16 单端输入网络 ......................................................................... 16 差分输入网络 ......................................................................... 16 电池短路保护 ......................................................................... 16 输入配置 ....................................................................................... 17 电池短路(STB)诊断.................................................................... 18 STB诊断功能编程.................................................................. 18 自适应对比度增强(ACE) .......................................................... 20 I2P功能.......................................................................................... 21 ITU-R BT.656 Tx配置(仅ADV7282) ........................................ 22 MIPI CSI-2输出(仅ADV7282-M)............................................. 23 I2C端口描述 ................................................................................. 24 寄存器映射 ............................................................................. 25 PCB布局建议 ............................................................................... 27 模拟接口输入 ......................................................................... 27 电源去耦.................................................................................. 27 VREFN和VREFP引脚 ........................................................... 27 数字输出.................................................................................. 27 裸露金属焊盘 ......................................................................... 27 数字输入.................................................................................. 27 MIPI输出(D0P、D0N、CLKP、CLKN) (仅ADV7282-M)..................................................................... 27 典型电路连接 .............................................................................. 28 外形尺寸 ....................................................................................... 30 订购指南.................................................................................. 30 汽车应用产品 ......................................................................... 30 修订历史 2014年3月—修订版A至修订版B 更改概述 ......................................................................................... 1 更改表1中的单路CVBS输入、模拟电源电流、 电源要求参数 ................................................................................ 4 更改表7 ......................................................................................... 10 更改“工作原理”部分.................................................................. 13 更改“DVDDIO电源电压”部分 ...................................................... 15 更改“电池短路保护”部分 ......................................................... 16 更改“订购指南”........................................................................... 30 2013年11月—修订版0至修订版A 更改“产品特性”和“概述”部分 ................................................... 1 增加图1；重新排序 ..................................................................... 3 更改表1 ........................................................................................... 4 增加“像素端口时序规格(仅ADV7282)”部分 ........................ 9 增加表7的尾注1 .......................................................................... 10 增加图6和表9 .............................................................................. 11 更改“工作原理”部分.................................................................. 13 更改“DVDDIO电源电压”部分 ...................................................... 15 更改表12 ....................................................................................... 17 更改“STB诊断功能编程”部分.................................................. 18 增加“ITU-R BT.656 Tx配置(仅ADV7282)”部分 ................... 22 更改“寄存器映射”部分.............................................................. 25 更改“电源去耦”部分和“数字输出”部分................................ 27 更改“典型电路连接”部分 ......................................................... 28 更改“订购指南”部分.................................................................. 30 2013年8月—修订版0：初始版 Rev. B | Page 2 of 32 ADV7282 功能框图 ADV7282 CLOCK PROCESSING BLOCK XTALP PLL ADLLT PROCESSING 10-BIT ADC DIGITAL PROCESSING BLOCK LLC 2D COMB + SHA AA FILTER ADC – VBI SLICER COLOR DEMOD AA FILTER DIAGNOSTICS DIAG1 I2P DOWN DITHER 8-BIT PIXEL DATA P0 TO P7 INTRQ I2C/CONTROL REFERENCE DIAG2 ACE 11534-200 AA FILTER OUTPUT BLOCK AIN3 AIN4 AA FILTER MUX BLOCK DIFFERENTIAL OR SINGLE-ENDED ANALOG VIDEO INPUTS AIN1 AIN2 FIFO XTALN SCLK SDATA ALSB RESET PWRDWN 图1. ADV7282功能框图 ADV7282-M CLKP CLOCK PROCESSING BLOCK XTALP PLL MIPI Tx ADLLT PROCESSING XTALN CLKN D0P AIN5 AIN6 AA FILTER 2D COMB + SHA AA FILTER DIGITAL PROCESSING BLOCK ADC – VBI SLICER COLOR DEMOD AA FILTER DIAGNOSTICS DIAG1 DIAG2 I2P ACE DOWN DITHER I2C/CONTROL REFERENCE SCLK SDATA ALSB RESET PWRDWN 图2. ADV7282-M功能框图 Rev. B | Page 3 of 32 GPO0 GPO1 GPO2 INTRQ 11534-001 AIN3 AIN4 MUX BLOCK DIFFERENTIAL OR SINGLE-ENDED ANALOG VIDEO INPUTS AA FILTER OUTPUT BLOCK 10-BIT ADC AIN1 AIN2 FIFO D0N ADV7282 参数 关断电流1 数字I/O电源关断电流 PLL电源关断电流 模拟电源关断电流 数字电源关断电流 MIPI Tx电源关断电流 关断模式下的总功耗 1 2 3 符号 测试条件/注释 最小值 IDVDDIO_PD IPVDD_PD IAVDD_PD IDVDD_PD IMVDD_PD 典型值 最大值 73 46 0.2 420 4.5 1 单位 µA µA µA µA µA mW 通过特性保证。 典型功耗值在标称电源电压水平和SMPTE条形测试图案下测得。 除非另有说明，所有规格均适用于I2P内核激活的情况下。 视频规格 除非另有说明，AVDD、DVDD、PVDD和MVDD = 1.71 V至1.89 V，DVDDIO = 2.97 V至3.63 V，针对额定工作温度范围内。规格通过 特性保证。请注意，MVDD仅适用于ADV7282-M。 表2. 参数 非线性规格1 差分相位 差分增益 亮度非线性 噪声规格 信噪比，未加权 模拟前端串扰 共模抑制比2 锁定时间规格 水平锁定范围 垂直锁定范围 fSC副载波锁定范围 色彩锁定时间 同步深度范围 色同步范围 垂直锁定时间 自动检测切换速度3 快速切换速度4 亮度规格 亮度精度 亮度对比度精度 1 2 3 4 符号 测试条件/注释 DP DG LNL CVBS输入，5步调制 CVBS输入，5步调制 CVBS输入，5步 0.9 0.5 2.0 度 % % SNR 亮度斜坡 亮度平场 57.1 58 60 73 dB dB dB dB 最小值 CMRR 典型值 −5 40 最大值 +5 70 单位 2 100 100 % Hz kHz 行 % % 场 行 ms 1 1 % % ±1.3 60 20 5 200 200 CVBS，1 V输入 这些规格适用于全部CVBS输入类型(NTSC、PAL和SECAM)，以及单端和差分CVBS输入。 本电路设计的CMRR严重依赖于电路输入端的外部电阻匹配(参见“输入网络”部分)。采用0.1%容差电阻、1 V共模电压和10 kHz共模频率进行CMRR测量。 自动检测切换速度表示ADV7282/ADV7282-M检测其输入端存在何种视频格式(例如，PAL I或NTSC M)所需的时间。 快速切换速度表示ADV7282/ADV7282-M从一路模拟输入(单端或差分)切换到另一路所需的时间(比如从AIN1切换到AIN2)。 Rev. B | Page 5 of 32 ADV7282 技术规格 电气规格 除非另有说明，AVDD、DVDD、PVDD和MVDD = 1.71 V至1.89 V，DVDDIO = 2.97 V至3.63 V，针对额定工作温度范围内。请注意， MVDD仅适用于ADV7282-M。 表1. 参数 静态性能 ADC分辨率 积分非线性 差分非线性 数字输入 输入高电压 符号 测试条件/注释 N INL DNL CVBS模式 CVBS模式 VIH 输入低电压 VIL 输入漏电流 IIN 输入电容 晶振输入 输入高电压 输入低电压 数字输出 输出高电压 CIN 输出低电压 VOL 高阻抗漏电流 输出电容 电源要求1, 2, 3 数字I/O电源 ILEAK COUT DVDDIO = 3.3 V DVDDIO = 1.8 V(仅ADV7282) DVDDIO = 3.3 V DVDDIO = 1.8 V(仅ADV7282) RESET引脚 SDATA、SCLK引脚 PWRDWN、ALSB引脚 最小值 −10 −10 −10 1.2 VOH DVDDIO = 3.3 V, ISOURCE = 0.4 mA DVDDIO = 1.8 V, ISOURCE = 0.4 mA, (仅ADV7282) DVDDIO = 3.3 V, ISINK = 3.2 mA DVDDIO = 1.8 V, ISINK = 1.6 mA, (仅ADV7282) 2.4 1.4 PLL电源 模拟电源 数字电源 MIPI Tx电源 数字I/O电源电流 PVDD AVDD DVDD MVDD IDVDDIO PLL电源电流 MIPI Tx电源电流 模拟电源电流 单端CVBS输入 差分CVBS输入 Y/C输入 YPrPb输入 数字电源电流 单端CVBS输入 差分CVBS输入 Y/C输入 YPrPb输入 IPVDD IMVDD IAVDD 仅ADV7282-M ADV7282-M ADV7282 仅ADV7282-M 全差分和伪差分CVBS 单位 10 位 LSB LSB 2 1.2 XTALN引脚 XTALN引脚 ADV7282-M ADV7282 最大值 2 ±0.6 VIH VIL DVDDIO 典型值 2.97 1.62 1.71 1.71 1.71 1.71 0.8 0.4 +10 +15 +50 10 V V V V µA µA µA pF 0.4 V V V V 3.3 3.3 1.8 1.8 1.8 1.8 1.5 5 12 14 0.4 0.2 V V 10 20 µA pF 3.63 3.63 1.89 1.89 1.89 1.89 V V V V V V mA mA mA mA 47 69 60 75 mA mA mA mA 70 70 70 70 mA mA mA mA IDVDD 全差分和伪差分CVBS Rev. B | Page 4 of 32 ADV7282 模拟规格 除非另有说明，AVDD、DVDD、PVDD和MVDD = 1.71 V至1.89 V，DVDDIO = 2.97 V至3.63 V，针对额定工作温度范围内。规格通过 特性保证。请注意，MVDD仅适用于ADV7282-M。 表3. 参数 箝位电路 外部箝位电容 输入阻抗 大箝位源电流 大箝位吸电流 小箝位源电流 小箝位吸电流 测试条件/注释 最小值 典型值 最大值 0.1 10 0.4 0.4 10 10 箝位断开 单位 µF MΩ mA mA µA µA 时钟和I2C时序规格 除非另有说明，AVDD、DVDD、PVDD和MVDD = 1.71 V至1.89 V，DVDDIO = 2.97 V至3.63 V，针对额定工作温度范围内。规格通过 特性保证。请注意，MVDD仅适用于ADV7282-M。 表4. 参数 系统时钟和晶振 标称频率 频率稳定性 I2C端口 SCLK频率 SCLK最短脉冲宽度(高电平) SCLK最短脉冲宽度(低电平) 保持时间(起始条件) 建立时间(起始条件) SDATA建立时间 SCLK和SDATA上升时间 SCLK和SDATA下降时间 建立时间(停止条件) RESET输入 RESET脉冲宽度 符号 最小值 典型值 最大值 单位 ±50 MHz ppm 28.63636 400 t1 t2 t3 t4 t5 t6 t7 t8 kHz µs µs µs µs ns ns ns µs 0.6 1.3 0.6 0.6 100 300 300 0.6 5 ms t3 t5 t3 SDATA t2 t4 t7 图3. I C时序图 2 Rev. B | Page 6 of 32 t8 11534-002 t1 t6 SCLK ADV7282 MIPI视频输出规格(仅ADV7282-M) 除非另有说明，AVDD、DVDD、PVDD和MVDD = 1.71 V至1.89 V，DVDDIO = 2.97 V至3.63 V，针对额定工作温度范围内。ADV7282-M的 CSI-2时钟通道甚至在数据通道进入低功耗(LP)模式时依然保持高速(HS)模式。由于这个原因，时钟通道上某些适合低功耗 模式的测量不适用。除非另有说明，所有高速测量均在ADV7282-M逐行模式以及432 Mbps标称输出数据速率下完成。规格 通过特性保证。 表5. 参数 单位间隔 隔行输出 逐行输出 数据通道LP TX直流规格1 戴维宁输出高电平 戴维宁输出低电平 数据通道LP TX交流规格1 上升时间，15%至85% 下降时间，85%至15% 上升时间，30%至85% 数据通道LP压摆率与CLOAD的关系 整个垂直边沿区间内的最大压摆率 符号 UI VOH VOL 高速差分电压摆幅 差分电压失配 单端输出高电压 静态共模电压电平 静态共模电压失配 常见动态电平变化 50 MHz至450 MHz 450 MHz以上 典型值 1.1 −50 1.2 0 上升沿 下降沿 下降沿 上升沿 上升沿 停止状态后的第一个时钟脉冲或 停止状态前的最后一个脉冲 所有其他时钟脉冲 VOH VOL 最大值 t9 t10 t11 |V1| 参见图4 D0P引脚处于VOL以及D0N引脚处于 VOH的时间 D0P和D0N引脚处于VOL的时间 t10加上HS零电平周期 Rev. B | Page 7 of 32 ns ns 1.3 +50 V mV 25 25 35 ns ns ns 150 150 mV/ns mV/ns mV/ns mV/ns mV/ns ns 20 90 ns ns 1.1 −50 下降沿 上升沿 上升沿 单位 30 30 >0 40 1.2 0 上升沿 下降沿 最小压摆率 400 mV ≤ VOUT ≤ 930 mV 400 mV ≤ VOUT ≤ 700 mV 700 mV ≤ VOUT ≤ 930 mV 数据通道HS TX信号要求 低功耗至高速转换级 最小值 4.63 2.31 最小压摆率 400 mV ≤ VOUT ≤ 930 mV 400 mV ≤ VOUT ≤ 700 mV 700 mV ≤ VOUT ≤ 930 mV LP异或时钟的脉冲宽度 LP异或时钟周期 时钟通道LP TX直流规格1 戴维宁输出高电平 戴维宁输出低电平 时钟通道LP TX交流规格1 上升时间，15%至85% 下降时间，85%至15% 时钟通道LP压摆率 整个垂直边沿区间内的最大压摆率 测试条件/注释 1.3 +50 V mV 25 25 ns ns 150 150 mV/ns mV/ns 30 30 >0 mV/ns mV/ns mV/ns 50 ns 40 + (4 × UI) 145 + (10 × UI) 140 85 + (6 × UI) 200 150 200 270 10 360 250 5 ns ns mV p-p mV mV mV mV 25 15 mV mV ADV7282 参数 上升时间，20%至80% 下降时间，80%至20% 高速至低功耗转换级 符号 符号 t12 发送HS传输脉冲的最终有效载荷 数据位之后，ADV7282-M驱动翻 转最终数据位所需的时间 传输上升时间的后端(30%至85%) 从t12开始到低功耗状态开始的时间， 之后是一次HS传输突发脉冲 HS传输突发脉冲后，发送低功耗 状态的时间 参见图4 CLKP引脚处于VOL以及CLKN引脚处于 50 VOH的时间 CLKP和CLKN引脚处于VOL的时间 38 时钟HS零电平周期 300 140 500 200 150 200 t13 t14 t15 时钟通道HS TX信号要求 低功耗至高速转换级2 |V2| 高速差分电压摆幅 差分电压失配 单端输出高电压 静态共模电压电平 静态共模电压失配 常见动态电平变化 50 MHz至450 MHz 450 MHz以上 上升时间，20%至80% 下降时间，80%至20% HS TX时钟至数据通道时序要求 数据至时钟压摆 2 典型值 最大值 0.3 × UI 0.3 × UI 单位 ns ns ns 35 105 + (12 × UI) ns ns 100 ns ns 95 270 10 360 250 5 ns ns mV p-p mV mV mV mV 0.15 0.15 25 15 0.3 × UI 0.3 × UI mV mV ns ns 0.35 × UI 0.65 × UI ns 这些测量在CLOAD = 50 pF下执行。 时钟通道在正常工作期间保持高速模式。这些结果仅启动阶段适用于ADV7282-M。 |V2| CLKP/CLKN D0P/D0N VOH t9 t10 t11 |V1| VOL t13 TRANSMIT FIRST DATA BIT t14 LOW POWER TO HIGH SPEED TRANSITION HS-ZERO START OF TRANSMISSION SEQUENCE HIGH SPEED DATA TRANSMISSION 图4. ADV7282-M输出时序图(符合MIPI CSI-2规格) Rev. B | Page 8 of 32 t12 t15 HS-TRAIL HIGH SPEED TO LOW POWER TRANSITION 11534-003 1 最小值 0.15 0.15 60 + (4 × UI) ADV7282 像素端口时序规格(仅ADV7282) 除非另有说明，AVDD、DVDD和PVDD = 1.71 V至1.89 V，DVDDIO = 1.62 V至3.63 V，针对额定工作温度范围内。规格通过特性 保证。 表6. 符号 测试条件/注释 最小值 t16:t17 t18 t19 典型值 45:55 负时钟沿至有效数据开始 (tSETUP = t17 − t18) 有效数据结束至负时钟沿 (tHOLD = t16 − t19) t16 t17 OUTPUT LLC t19 t18 11534-201 参数 时钟输出 LLLC传号空号比 数据和控制输出 数据输出转换时间 OUTPUTS P0 TO P7 图5. ADV7282像素端口和控制输出时序图 Rev. B | Page 9 of 32 最大值 单位 55:45 %占空比 3.8 ns 6.9 ns ADV7282 绝对最大额定值 表7. 参数1 AVDD至GND DVDD至GND PVDD至GND MVDD至GND2 DVDDIO至GND PVDD至DVDD MVDD至DVDD2 AVDD至DVDD 数字输入电压 数字输出电压 模拟输入至地 最大结温(TJMAX) 存储温度范围 红外回流焊(20秒) 1 2 热阻 额定值 2.2 V 2.2 V 2.2 V 2.2 V 4V −0.9 V至+0.9 V −0.9 V至+0.9 V −0.9 V至+0.9 V GND − 0.3 V至DVDDIO + 0.3 V GND − 0.3 V至DVDDIO + 0.3 V GND − 0.3 V至AVDD + 0.3 V 140°C −65°C至+150°C 260°C 绝对最大额定值假定ADV7282/ADV7282-M的DGND引脚和裸露焊盘一同 连接至公共接地层(GND)。这是推荐布局布线方案的一部分。更多信息， 请参见“PCB布局建议”。绝对最大额定值相对此公共接地层而言。 MVDD仅适用于ADV7282-M。 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 他超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 表8中的热阻值表示焊接在4层印刷电路板(PCB)上的器件 额定值，这些器件具有公共接地层，并且器件的裸露焊盘 连接至DGND。表8中的数值为最大值。 表8. 32引脚LFCSP封装热阻 热特性 结至环境热阻(静止空气) 结至外壳热阻 符号 θJA θJC 数值 32.5 2.3 单位 °C/W °C/W 回流焊 ADV7282/ADV7282-M是一款无铅、环保产品。它采用最 新材料和工艺制造。每个器件引脚上的涂层均为100%纯锡 电镀。该器件适用于无铅应用，并且可耐受高达255°C (±5°C)的表贴焊接温度。 此外，ADV7282/ADV7282-M还向后兼容传统的SnPb焊接 工艺。这意味着可在传统回流温度(220°C至235°C)下将电 镀Sn涂层焊接至Sn/Pb焊盘。 ESD警告 本器件为高性能集成电路，ESD额定值小于2 kV，对ESD(静 电放电)敏感。搬运和装配时必须采取适当的防范措施。 Rev. B | Page 10 of 32 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。尽 管本产品具有专利或专有保护电路，但在遇到高能量 ESD时，器件可能会损坏。因此，应当采取适当的ESD 防范措施，以避免器件性能下降或功能丧失。 ADV7282 32 31 30 29 28 27 26 25 LLC PWRDWN SCLK SDATA ALSB RESET INTRQ AIN4 引脚配置和功能描述 ADV7282 TOP VIEW (Not to Scale) 24 23 22 21 20 19 18 17 AIN3 DIAG2 DIAG1 AVDD VREFN VREFP AIN2 AIN1 NOTES 1. THE EXPOSED PAD MUST BE CONNECTED TO DGND. 11534-202 1 2 3 4 5 6 7 8 P3 9 P2 10 P1 11 P0 12 DVDD 13 XTALP 14 XTALN 15 PVDD 16 DGND DVDDIO DVDD DGND P7 P6 P5 P4 图6. ADV7282引脚配置 表9. ADV7282引脚功能描述 引脚编号 1, 4 2 3, 13 5 to 12 14 引脚名称 DGND DVDDIO DVDD P7 to P0 XTALP 类型 地 电源 电源 输出 输出 说明 数字电源接地。 数字I/O电源(1.8 V或3.3 V)。 数字电源(1.8 V)。 视频像素输出端口。 15 XTALN 输入 16 17, 18, 24, 25 19 20 21 22 23 26 27 28 PVDD AIN1至AIN4 电源 输入 外部28.63636 MHz晶振的输入引脚。供ADV7282使用的晶振必须为基频晶振。如果使 用外部1.8 V、28.63636 MHz时钟振荡器为ADV7282提供时钟源，则振荡器输出信号将 输入XTALN引脚。 PLL电源(1.8 V)。 模拟视频输入通道。 VREFP VREFN AVDD DIAG1 DIAG2 INTRQ RESET ALSB 输出 输出 电源 输入 输入 输出 输入 输入 29 30 31 32 SDATA SCLK PWRDWN LLC 输入/输出 输入 输入 输出 EPAD (EP) 将该引脚连接至外部28.63636 MHz晶振，如果已经采用外部1.8 V、28.63636 MHz 时钟振荡器为ADV7282提供时钟信号，则保持其断开状态。ADV7282必须使用基 频晶振。 内部基准电压输出。 内部基准电压输出。 模拟电源(1.8 V)。 诊断输入1。 诊断输入2。 中断请求输出。在输入视频信号中检测到某些信号时，产生中断。 系统复位输入(低电平有效)。ADV7282电路复位需要最短5 ms的低电平复位脉冲。 该引脚选择ADV7282的I2C写入地址。当ALSB设为逻辑0时，写入地址为0x40；当 ALSB设为逻辑1时，写入地址为0x42。 I2C端口串行数据输入/输出。 I2C端口串行时钟输入。最大时钟速率为400 kHz。 关断引脚。该引脚为逻辑低电平时，ADV7282进入关断模式。 输出像素数据的行锁定输出时钟。时钟输出标称值为27 MHz，但它会根据视频线路长 度增加或减少。 裸露焊盘。裸露焊盘必须连接到DGND。 Rev. B | Page 11 of 32 32 31 30 29 28 27 26 25 PWRDWN SCLK SDATA ALSB RESET AIN6 AIN5 DIAG2 ADV7282 1 2 3 4 5 6 7 8 ADV7282-M TOP VIEW (Not to Scale) 24 23 22 21 20 19 18 17 AIN4 AIN3 DIAG1 AVDD VREFN VREFP AIN2 AIN1 NOTES 1. THE EXPOSED PAD MUST BE CONNECTED TO DGND. 11534-004 D0P D0N CLKP CLKN MVDD XTALP XTALN PVDD 9 10 11 12 13 14 15 16 DGND DVDDIO DVDD DGND INTRQ GPO2 GPO1 GPO0 图7. ADV7282-M引脚配置 表10. ADV7282-M引脚功能描述 引脚编号 1, 4 2 3 5 6至8 类型 地 电源 电源 输出 输出 说明 数字电源接地。 数字I/O电源(3.3 V)。 数字电源(1.8 V )。 中断请求输出。在输入视频信号中检测到某些信号时，产生中断。 通用输出。这些引脚可通过I2C配置，以便控制外部器件。 9 10 11 12 13 14 引脚名称 DGND DVDDIO DVDD INTRQ GPO2至 GPO0 D0P D0N CLKP CLKN MVDD XTALP 输出 输出 输出 输出 电源 输出 15 XTALN 输入 16 17, 18, 23, 24, 26, 27 19 20 21 22 25 28 29 PVDD AIN1至AIN6 电源 输入 正MIPI差分数据输出。 负MIPI差分数据输出。 正MIPI差分时钟输出。 负MIPI差分时钟输出。 MIPI数字电源(1.8 V)。 将该引脚连接至外部28.63636 MHz晶振，如果已经采用外部1.8 V、28.63636 MHz时钟 振荡器为ADV7282-M提供时钟信号，则保持其断开状态。ADV7282-M必须使用基频晶振。 外部28.63636 MHz晶振的输入引脚。供ADV7282-M使用的晶振必须为基频晶振。如果使 用外部1.8 V、28.63636 MHz时钟振荡器为ADV7282-M提供时钟源，则振荡器输出信号 将输入XTALN引脚。 PLL电源(1.8 V)。 模拟视频输入通道。 VREFP VREFN AVDD DIAG1 DIAG2 RESET ALSB 输出 输出 电源 输入 输入 输入 输入 30 31 32 SDATA SCLK PWRDWN EPAD (EP) 输入/输出 输入 输入 内部基准电压输出。 内部基准电压输出。 模拟电源(1.8 V )。 诊断输入1。 诊断输入2。 系统复位输入(低电平有效)。ADV7282-M电路复位需要最短5 ms的低电平复位脉冲。 该引脚选择ADV7282-M的I2C写入地址。当ALSB设为逻辑0时，写入地址为0x40； 当ALSB设为逻辑1时，写入地址为0x42。 I2C端口串行数据输入/输出。 I2C端口串行时钟输入。最大时钟速率为400 kHz。 关断引脚。该引脚为逻辑低电平时，ADV7282-M进入关断模式。 裸露焊盘。裸露焊盘必须连接到DGND。 Rev. B | Page 12 of 32 ADV7282 工作原理 ADV7282/ADV7282-M是功能丰富的单芯片、多格式视频 解码器。ADV7282/ADV7282-M可自动检测标准模拟基带 视频信号，兼容复合、S视频和分量视频形式的NTSC、 PAL和SECAM全球标准信号。 ADV7282可将模拟视频信号转换为8位YCrCb 4:2:2视频数据 流，其与8位ITU-R BT.656接口标准兼容。 ADV7282-M可将模拟视频信号转换为8位YCrCb 4:2:2视频数 据流，通过MIPI CSI-2接口输出。 MIPI CSI-2输出接口连接宽范围视频处理器和FPGA。针对 具有真8位数据分辨率的消费电子应用，精确的10位模数 转换可以提供专业品质的视频性能。 ADV7282/ADV7282-M的模拟视频输入接受单端、伪差分 和全差分复合视频信号以及S-视频和YPrPb视频信号，支 持较宽范围的消费和汽车视频源。 在差分CVBS模式下，ADV7282/ADV7282-M以及外部电阻 分压器可提供最高4 V的共模输入范围，消除视频线上的大 信号、共模瞬变。 高级隔行-逐行(I2P)转换功能可让ADV7282/ADV7282-M将 隔行视频输入转换为逐行视频输出。该功能可在不使用外 部存储器的情况下执行。ADV7282/ADV7282-M使用边沿 自适应技术，最大程度减少低角度线上的视频缺陷。 自 动 增 益 控 制 (AGC ) 和 钳 位 复 位 电 路 使 ADV7282 / ADV7282-M模拟视频输入引脚处的输入视频信号峰峰值范 围可达0 V至1.0 V。或者，也可以旁路AGC和钳位复位电路， 实现手动设置。 输入视频信号交流耦合具有电池短路(STB)保护功能。可针 对两路输入视频信号执行STB诊断。 ADV7282/ADV7282-M支持其他多种功能，包括8位至6位 向下扰动模式和自适应对比度增强(ACE)。 模拟前端(AFE) ADV7282/ADV7282-M的模拟前端(AFE)包含一个高速、10位 ADC，将模拟视频信号数字化，然后输入至标清处理器 (SDP)。AFE针对ADC使用差分通道，以确保混合信号应用 具 备 高 性 能 ， 同 时 使 差 分 CVBS输 入 直 接 与 ADV7282/ ADV7282-M相连。 AFE还包括一个输入多路复用器，支持多个视频信号施加 于ADV7282/ADV7282-M。输入多路复用器允许最多4路复 合视频信号施加于ADV7282，以及最多6路复合视频信号 施加于ADV7282-M。 ADC前置电流钳位电路，确保视频信号始终在转换器的处 理范围之内。 每个模拟输入通道之前需要连接一个电阻分压器网络，确 保输入信号保持在ADC范围内(参见“输入网络”部分)。 ADV7282/ADV7282-M的数字精密钳位电路对视频信号执 行精密钳位。 表11列出了三种ADC时钟速率，它们由待处理的视频输入 格式确定。这些时钟速率确保对于CVBS、Y/C和YPrPb模 式具有每通道4倍过采样。 表11. ADC时钟速率 输入格式 CVBS Y/C(S-视频) YPrPb 1 ADC时钟速率(MHz)1 57.27 114 172 每通道过采样速率 4× 4× 4× 基于XTALP和XTALN引脚之间的28.63636 MHz晶振。 ADV7282/ADV7282-M的全差分AFE固有小信号和大信号 噪声抑制能力，可增强电磁干扰(EMI)保护性能，以及吸 收接地反弹的能力。支持真差分和伪差分信号。 ADV7282/ADV7282-M通过双线式串行双向端口(I2C兼容 1ADV7282-M的单芯片CMOS结构可确保以更低的功耗提 供更多的功能。ADV7282/ADV7282-M的额定工作温度范 围为−40°C至+105°C，因此非常适合汽车应用。 Rev. B | Page 13 of 32 ADV7282 标清处理器(SDP) ADV7282/ADV7282-M可解码复合(单端和差分)、S-视频和 分量格式的许多基带视频信号。视频处理器支持的视频标 准包括： • PAL B、PAL D、PAL G、PAL H、PAL I、PAL M、PAL N、 PAL Nc、PAL 60 • NTSC J、NTSC M、NTSC 4.43 • SECAM B、SECAM D、SECAM G、SECAM K、SECAM L ADV7282/ADV7282-M可通过标清处理器(SDP)自动检测视 频标准，并作相应处理。 ADV7282/ADV7282-M具有一个5线式自适应2D梳状滤波 器，可在解码复合视频信号时提供出色的色度和亮度分 离。这种自适应滤波器根据视频标准和信号质量自动调整 处理模式，无需用户干预。ADV7282/ADV7282-M还提供 视频用户控制，如亮度、对比度和色调。 ADV7282/ADV7282-M采用专利的自适应数字线路长度跟 踪(ADLLT™)算法，可跟踪VCR等视频源的视频线路长度变 化。ADLLT使ADV7282/ADV7282-M能够跟踪和解码质量 不佳的视频源，如VCR以及调谐器输出和便携式摄像机的 高噪声源等。ADV7282/ADV7282-M集成色度瞬态改善 (CTI)处理器，能够提高色度转换的边沿速率，从而锐化垂 直转换。 自适应对比度增强(ACE)可提供更佳的视觉细节，其算法 会自动调整对比度水平，增强图像细节。ACE能在不使图 像亮区饱和的情况下增加暗区的对比度。该特性在汽车应 用中特别有用，因为在这类应用中，分辨阴影区域的物体 很重要。 向下扰动将ADV7282/ADV7282-M的输出从8位转换为6 位，方便进行标准LCD面板设计。 I2P模块将隔行视频输入转换为逐行视频输出，而无需借 助外部存储器。 SDP可处理各种VBI数据服务，如字幕信息(CCAP)、宽屏 幕信令(WSS)、版权生成管理系统(CGMS)以及用于世界体 系图文电视(WST)的图文电视数据分割。VBI数据通过 MIPI CSI-2链路传输，用作辅助数据包。 ADV7282/ADV7282-M完全兼容Rovi® (Macrovision®)；检测 电路可识别并向用户汇报I型、II型和III型保护级。该解码 器还能够稳定地支持所有Macrovision信号输入。 Rev. B | Page 14 of 32 ADV7282 电源时序控制 最佳上电时序 ADV7282/ADV7282-M的最佳上电时序为：首先是3.3 V DVDDIO 电源上电，然后是1.8 V电源(DVDD、PVDD、AVDD和MVDD)。请 注意，MVDD仅适用于ADV7282-M。 ADV7282/ADV7282-M上电时，需遵循以下步骤。上电期 间，所有电源都必须遵循“绝对最大额定值”部分所列之 规格。 置位PWRDWN和RESET引脚(拉低引脚)。 DVDDIO电源上电。 完全置位DVDDIO后，1.8 V电源上电。 1.8 V电源完全置位后，拉高PWRDWN引脚。 等待5 ms，然后拉高RESET引脚。 待所有电源以及PWRDWN和RESET引脚都完成上电并 稳定后，再等待5 ms时间，然后启动ADV7282-M的I2C 通信。 简化上电时序 作为替代方案，ADV7282/ADV7282-M可通过同时置位所有 电源以及PWRDWN和RESET引脚完成上电。完成此操作后， 执行软件复位，等待10 ms，然后启动ADV7282/ADV7282-M 的I2C通信。 VOLTAGE 3.3V 1.8V 3.3V SUPPLY 关断时序 只要DVDDIO不低于低额定电源电压，ADV7282/ADV7282-M 电源就可同时解除置位。 DVDDIO电源电压 ADV7282-M若要正常工作，DVDDIO电源就必须位于2.97 V至 3.63 V范围内。 然而，ADV7282可采用1.8 V DVDDIO标称电压工作。这种情 况下，请应用前文所述之上电时序。唯一的变化是， DVDDIO上电至1.8 V而非3.3 V，并且ADV7282上电至1.8 V而 非3.3 V。ADV7282的PWRDWN和RESET引脚上电至1.8 V而 非3.3 V。注意，当ADV7282采用1.8 V标称DVDDIO电压工作 时，应将所有数字输出的驱动强度设为最大值。 注意，当DVDDIO为1.8 V时，ADV7282没有引脚需要上拉至 3.3 V。例如，ADV7282的I2C引脚(SCLK和SDATA)必须同样 上拉至1.8 V而非3.3 V。 PWRDWN PIN 1.8V SUPPLIES PWRDWN PIN POWER-UP 3.3V SUPPLY POWER-UP RESET PIN 1.8V SUPPLIES POWER-UP RESET PIN POWER-UP 5ms RESET OPERATION 图8. 最佳上电时序 Rev. B | Page 15 of 32 5ms WAIT TIME 11534-005 1. 2. 3. 4. 5. 6. 由于各电源都正在建立，因此必须确保低额定电源电压水 平不超过高额定电源电压水平。上电期间，所有电源都必 须遵循“绝对最大额定值”部分所列之规格。 ADV7282 输入网络 ADV7282/ADV7282-M的AINx输入引脚上需要连接一个输 入网络(外部电阻和电容电路)。输入网络元件取决于选作 模拟输入的视频格式。 单端输入网络 图9显示使用下列任一视频输入格式时，用于ADV7282/ ADV7282-M每个AINx输入引脚上的输入网络： • 单端CVBS • YC(S-视频) • YPrPb INPUT CONNECTOR 24Ω EXT ESD 100nF AIN3 51Ω 图9. 单端输入网络 24 Ω和51 Ω电阻提供模拟视频输入所需的75 Ω端接电阻。 这些电阻同时组成增益为0.68的电阻分压器。电阻分压器 衰减输入模拟视频的幅度，同时将输入调节至ADV7282/ ADV7282-M的ADC范围。这样可以让ADV7282/ADV7282-M的 输入范围高达1.47 V p-p。注意，ADC内的放大器会恢复输 入信号幅度，从而保持信噪比(SNR)。 100 nF交流耦合电容可在模拟输入视频的直流偏置馈入 ADV7282/ADV7282-M的 AINx引 脚 之 前 将 其 移 除 。 ADV7282/ADV7282-M的箝位电路可在输入信号的直流偏 置馈入ADV7282/ADV7282-M的ADC之前将其恢复为最佳 水平。 差分输入网络 图10显示当差分CVBS视频输入ADV7282/ADV7282-M的 AINx输入引脚时所使用的输入网络。 INPUT CONNECTOR 1.3kΩ 100nF AIN1 430Ω INPUT CONNECTOR 430Ω 100nF AIN2 100 nF交流耦合电容可在模拟输入视频的直流偏置馈入 ADV7282/ADV7282-M的 AINx引 脚 之 前 将 其 移 除 。 ADV7282/ADV7282-M的箝位电路可在输入信号的直流偏 置馈入ADV7282/ADV7282-M的ADC之前将其恢复为最佳 水平。 发生电池短路(STB)事件时，1.3 kΩ和430 Ω电阻以及100 nF 交流耦合电容的组合会限制进入ADV7282/ADV7282-M的 电流(参考“电池短路保护”部分)。 为了获得最佳性能，1.3 kΩ和430 Ω电阻必须严格匹配；也就 是说，所有1.3 kΩ和430 Ω电阻必须具有相同的电阻容差， 且该容差必须尽可能低。 电池短路保护 在差分模式下，ADV7282/ADV7282-M采用外部100 nF交流 耦合电容提供针对电池短路(STB)事件的保护(见图10)。外 部输入网络电阻足够大，可降低STB事件期间的电流，同 时又足够小，不会影响ADV7282/ADV7282-M的工作。 选择输入网络电阻的额定电源时，必须要能够耐受STB事 件的高电压。类似地，选择交流耦合电容的击穿电压时， 必须足够鲁棒，能耐受STB事件。由于STB事件期间，没有 电流或仅有少量电流流过R1电阻，因此该电阻得到了保护。 ADV7282/ADV7282-M提供两个STB诊断引脚，发生STB事 件时可用来产生中断。更多信息，请参考“电池短路(STB) 诊断”部分。 R1 1.3kΩ 电阻R1为差分CVBS输入线路提供RF端接电阻。对于伪差 分CVBS输入而言，R1建议采用75 Ω电阻。对于全差分CVBS 输入而言，R1建议采用150 Ω电阻。 11534-007 EXT ESD VIDEO INPUT FROM SOURCE • 固有小信号和大信号噪声抑制能力 • 增强EMI性能 • 可吸收接地反弹 1.3 kΩ和430 Ω电阻组成增益为0.25的电阻分压器。电阻分 压 器 衰 减 输 入 模 拟 视 频 的 幅 度 ， 但 会 将 ADV7282/ ADV7282-M的输入共模范围增加到4 V p-p。注意，ADC内 的放大器会恢复输入信号幅度，从而保持SNR性能。 11534-006 VIDEO INPUT FROM SOURCE 相比单端传输，差分视频传输具有几个重要优势，包括： 图10. 差分输入网络 全差分视频传输包括传输二进制补码CVBS信号。伪差分 视频传输包括传输一路CVBS信号和一路接地源信号。 Rev. B | Page 16 of 32 ADV7282 输入配置 ADV7282/ADV7282-M的输入格式由INSEL[4:0]位指定(见 表12)。这些位还可用来配置SDP内核，以处理CVBS、差 分CVBS、Y/C(S-视频)或分量(YPrPb)格式。INSEL[4:0]位 处于寄存器空间的用户子映射中，地址为0x00[4:0]。有关 寄存器的更多信息，请参考“寄存器映射”部分。 INSEL[4:0]位指定预定义模拟输入路由方案，无需使用手 动多路复用编程，允许用户将各种视频信号类型路由至解 码器。例如，如果选择CVBS输入，则会关断其余通道。 表12. INSEL[4:0]位指定的输入格式 模拟输入 ADV7282-M AIN1上的CVBS输入 AIN2上的CVBS输入 AIN3上的CVBS输入 AIN4上的CVBS输入 保留 保留 AIN5上的CVBS输入 AIN6上的CVBS输入 INSEL[4:0] 位值 00000 00001 00010 00011 00100 00101 00110 00111 01000 视频格式 CVBS CVBS CVBS CVBS 保留 保留 CVBS CVBS Y/C(S-视频) 01001 Y/C(S-视频) 01010 01011 保留 Y/C(S-视频) 保留 AIN3上的Y输入 AIN4上的C输入 01100 YPrPb 保留1 01101 01110 保留 差分CVBS 01111 差分CVBS 保留 AIN1上的正输入 AIN2上的负输入 保留 10000 10001 保留 差分CVBS 保留 AIN3上的正输入 AIN4上的负输入 AIN1上的Y输入 AIN2上的Pb输入 AIN3上的Pr输入 保留 AIN1上的正输入 AIN2上的负输入 AIN3上的正输入 AIN4上的负输入 保留 AIN5上的正输入 AIN6上的负输入 10010至11111 保留 保留 保留 1 ADV7282 AIN1上的CVBS输入 AIN2上的CVBS输入 保留 保留 保留 保留 AIN3上的CVBS输入 AIN4上的CVBS输入 AIN1上的Y输入 AIN2上的C输入 保留 AIN1上的Y输入 AIN2上的C输入 AIN3上的Y输入 AIN4上的C输入 保留 AIN5上的Y输入 AIN6上的C输入 注意，ADV7282可接收YPbPr格式信号，但需要采用手动多路复用方案。这种情况下，亮度(Y)输入AIN1或AIN3，蓝色色度(Pb)输入AIN4，红色色度(Pr)输入AIN2。 Rev. B | Page 17 of 32 ADV7282 电池短路(STB)诊断 ADV7282/ADV7282-M通过DIAG1和DIAG2引脚检测STB事 件。由于电阻R1上的压降可以忽略不计，DIAG1和DIAG2 引脚可检测正差分或负差分输入端的STB事件 STB诊断功能编程 默认情况下，ADV7282/ADV7282-M禁用STB诊断功能。如 需使能诊断功能，请遵循本节的说明。 DIAG1引脚 DIAG1_SLICER_PWRDN，用户子映射，地址0x5D[6] 该位可为DIAG1引脚诊断电路上电或将其关断。 R5 DIAG1 INPUT CONNECTOR R4 1.3kΩ 100nF AIN1 表13. DIAG1_SLICER_PWRDN功能 430Ω EXT ESD R1 1.3kΩ 430Ω 100nF AIN2 INPUT CONNECTOR 11534-008 VIDEO INPUT FROM SOURCE DIAG1_SLICER_PWRDN 0 1(默认) 图11. 诊断连接 电阻R4和R5对输入连接器上的电压进行分压处理，保护 DIAGx引脚免受STB事件影响。DIAGx引脚电路将该电压 与可编程基准电压进行比较，称为诊断限幅电平。超过诊 断限幅电平时，会发生STB事件。 当DIAGx引脚电压超过诊断限幅电平电压时，触发硬件中 断，并由INTRQ引脚指示。另外还提供回读寄存器，允许 用户指定哪个DIAGx引脚上发生STB事件。 使用等式1为选定的诊断限幅电平找到触发电压。 VSTB _ TRIGGER = R5 + R4 R5 × DIAGNOSTIC_SLICE_LEVEL (1) 其中： VSTB_TRIGGER是在ADV7282/ADV7282-M上触发STB中断所需 的输入连接器最小电压。DIAGNOSTIC_SLICE_LEVEL是可 编程基准电压。 诊断限幅电平 为DIAG1引脚诊断电路上电。 将DIAG1引脚诊断电路关断。 DIAG1_SLICE_LEVEL[2:0]，用户子映射，地址0x5D[4:2] DIAG1_SLICE_LEVEL[2:0]位允许用户设置DIAG1引脚的诊 断限幅电平。当DIAG1引脚上出现高于诊断限幅电平的电 压时，触发STB中断。 为了正确设置诊断限幅电平，DIAG1引脚诊断电路必须上 电(参见表13)。 表14. DIAG1_SLICE_LEVEL[2:0]设置 DIAG1_SLICE_LEVEL[2:0] 000 001 010 011(默认) 100 101 110 111 Rev. B | Page 18 of 32 诊断限幅电平 75 mV 225 mV 375 mV 525 mV 675 mV 825 mV 975 mV 1.125 V ADV7282 DIAG2引脚 为了正确设置诊断限幅电平，DIAG2引脚诊断电路必须上 电(参见表15)。 DIAG2_SLICER_PWRDN，用户子映射，地址0x5E[6] 该位可为DIAG2引脚诊断电路上电或将其关断。 表16. DIAG2_SLICE_LEVEL[2:0]设置 表15. DIAG2_SLICER_PWRDN功能 DIAG2_SLICER_PWRDN 0 1(默认) 诊断限幅电平 为DIAG2引脚诊断电路上电。 将DIAG2引脚诊断电路关断。 DIAG2_SLICE_LEVEL[2:0]，用户子映射，地址0x5E[4:2] DIAG2_SLICE_LEVEL[2:0]位允许用户设置DIAG2引脚的诊 断限幅电平。当DIAG2引脚上出现高于诊断限幅电平的电 压时，触发STB中断。 DIAG2_SLICE_LEVEL[2:0] 000 001 010 011(默认) 100 101 110 111 Rev. B | Page 19 of 32 诊断限幅电平 75 mV 225 mV 375 mV 525 mV 675 mV 825 mV 975 mV 1.125 V ADV7282 自适应对比度增强(ACE) ADV7282/ADV7282-M可根据图片内容增加图像对比度， 让亮区变得更亮，暗区变得更暗。可选ACE功能能够在不 大幅影响亮区的情况下提高暗区的对比度。该功能在汽车 应用中特别有用，因为在这类应用中，分辨阴影区域的物 体很重要。 ACE功能默认禁用。如需使能ACE功能，请如图17执行寄 存器写操作。如需禁用ACE功能，请如图18执行寄存器写 操作。 表17. 使能ACE功能的寄存器写操作 寄存器映射 用户子映射(0x40或0x42) 用户子映射2(0x40或0x42) 用户子映射2(0x40或0x42) 寄存器地址 0x0E 0x80 0x0E 寄存器写操作 0x40 0x80 0x00 说明 进入用户子映射2 使能ACE 重新进入用户子映射 寄存器写操作 0x40 0x00 0x00 说明 进入用户子映射2 使能ACE 重新进入用户子映射 表18. 禁用ACE功能的寄存器写操作 寄存器映射 用户子映射(0x40或0x42) 用户子映射2(0x40或0x42) 用户子映射2(0x40或0x42) 寄存器地址 0x0E 0x80 0x0E Rev. B | Page 20 of 32 ADV7282 I2P功能 高级隔行-逐行(I2P)转换功能可让ADV7282/ADV7282-M将 隔行视频输入转换为逐行视频输出。该功能可在不使用外 部存储器的情况下执行。ADV7282/ADV7282-M使用边沿 自适应技术，最大程度减少低角度线上的视频缺陷。 I2P功能默认禁用。如需使能I2P功能，请使用ADI公司推 荐的脚本。 Rev. B | Page 21 of 32 ADV7282 ITU-R BT.656 Tx配置(仅ADV7282) ADV7282接收模拟视频，然后输出符合ITU-R BT.656规范的 数 字 视 频 。 ADV7282通 过 P0至 P7数 据 引 脚 输 出 ITU-R BT.656视频数据流，并提供一个行锁定时钟(LLC)引脚。 VIDEO DECODER 视频数据通过P0至P7引脚，以YCrCb 4:2:2的格式输出。同步 信号自动内嵌入视频数据信号中，并符合ITU-R BT.656规范。 LLC输出用作P0至P7引脚上的输出数据时钟信号，标称频 率为27 MHz。 ADV7282 P0 P1 P2 P3 ANALOG FRONT END STANDARD DEFINITION PROCESSOR P4 P5 P6 P7 LLC 11534-018 ANALOG VIDEO INPUT ITU-R BT.656 DATA STREAM 图12. ADV7282的ITU-R BT.656输出级 Rev. B | Page 22 of 32 ADV7282 MIPI CSI-2输出(仅ADV7282-M) ADV7282-M的解码器输出ITU-R BT.656数据流。ITU-R BT.656 数据流连接CSI-2 Tx模块。CSI-2 Tx模块的数据馈入D-PHY 物理层，并以串行形式从器件输出。 时钟线路用来为输出视频提供时钟信号。对ADV7282-M编 程后，时钟线路退出低功耗模式，并保持高速模式，直到 器件复位或关断。 ADV7282-M的输出由D0P和D0N线路上的单数据通道以及 CLKP和CLKN线路上的时钟通道组成。 ADV7282-M以8位YCrCb 4:2:2格式输出视频数据。禁用I2P 内核后，视频数据以216 Mbps标称数据速率隔行输出。使 能I2P内核后，视频数据以432 Mbps标称数据速率逐行输出 (更多信息请参见“I2P功能”部分)。 D0P (1 BIT) CSI Tx DATA OUTPUT (8 BITS) ANALOG VIDEO INPUT VIDEO DECODER ITU-R BT.656 DATA STREAM CSI-2 Tx DATA LANE LP SIGNALS (2 BITS) CLOCK LANE LP SIGNALS (2 BITS) 图13. ADV7282-M的MIPI CSI-2输出级 Rev. B | Page 23 of 32 D0N (1 BIT) D-PHY Tx CLKP (1 BIT) CLKN (1 BIT) 11534-009 视频数据通过数据线路以高速模式输出。数据线路在水平 和垂直消隐期间进入低功耗模式。 ADV7282 I2C端口描述 ADV7282/ADV7282-M支持双线式I2C兼容型串行接口。两 路输入——串行数据(SDATA)和串行时钟(SCLK)——承载 ADV7282/ADV7282-M与系统I2 C主控制器之间的信息。 ADV7282/ADV7282-M的I2C端口允许用户建立并配置解码 器并回读捕捉到的VBI数据。 R/W位决定数据的方向。如果第一个字节的LSB为逻辑0， 则意味着主机向外设写入信息。如果第一个字节的LSB为 逻辑1，则意味着主机从外设读取信息。 ADV7282/ADV7282-M用作总线上的标准I 2 C从机器件。 SDATA引脚上的数据长8位，支持7位地址加R/W位。该器 件具有子地址以提供针对内部寄存器的访问；因此，它将 第一个字节解释器件地址，将第二个字节解释为起始子地 址。子地址自动递增，可以写入或读取起始子地址。数据 传输始终由停止条件终止。用户也可以单独访问任何唯一 的子地址寄存器，而无需更新所有寄存器。 ADV7282/ADV7282-M具有多个可能的I2C从机地址和子地 址(参考“寄存器映射”部分)。ADV7282/ADV7282-M的主映 射具有四个可能的从机地址用于读写操作，具体取决于 ALSB引脚上的逻辑电平(见表19)。 表19. ADV7282-M的主映射I2C地址 R/W位 0 1 0 1 数据传输过程中的任何阶段都可以检测停止和起始条件。 如果正常的读写操作导致这些条件置位失序，器件将立即 跳入空闲状态。在给定的SCLK高电平期间，用户只应发送 一个起始条件或一个停止条件，或者先发送单一停止条 件，再发送单一起始条件。如果用户发送的子地址无效， ADV7282/ADV7282-M不会发送应答，而是直接返回到空 闲状态。 从机地址 0x40(写) 0x41(读) 0x42(写) 0x43(读) ALSB引脚控制从机地址的位1。通过改变ALSB引脚的逻辑 电平，可在应用中控制两个ADV7282/ADV7282-M器件， 无需使用同一个I2C从机地址。LSB(位0)指定读取或写入操 作：逻辑1对应读操作，逻辑0对应写操作。 在自动递增模式下，如果超过最高子地址，则器件会采取 以下其中一种措施： 如需控制总线上的器件，请遵循特定规则： • 在读取模式下，连续输出最高子地址的寄存器内容，直 到主机发送不应答，表示读取结束。不应答条件是指 SDATA线在第9个脉冲期间未被拉低。 • 在写入模式下，单独字节数据不会载入子地址寄存器。 ADV7282/ADV7282-M发出不应答信号，器件返回空闲 状态。 1. 主机通过建立起始条件而启动数据传输，定义为SDATA 上的高低转换，同时SCLK保持高电平，表示后面还有 地址/数据流。 2. 所有外设均响应起始条件，并移动后续8位(7位地址加 R/W位)。这些位以MSB到LSB的方式传输。 3. 能够识别所传输地址的外设在第9个时钟脉冲期间将数 据线拉低，从而做出响应；称为应答(ACK)位。 4. 所有其它器件从总线退出，保持空闲状态。在空闲条件 下，器件监控SDATA和SCLK线路，等待起始条件和正 确的传输地址。 SDATA SCLK S 1–7 8 9 1–7 8 9 START ADDR R/W ACK SUBADDRESS ACK 1–7 DATA 8 9 P ACK STOP 11534-010 图14. 总线数据传输 WRITE SEQUENCE S SLAVE ADDR A(S) SUBADDRESS A(S) DATA LSB = 0 READ SEQUENCE DATA A(S) P LSB = 1 S SLAVE ADDR A(S) SUBADDRESS A(S) S S = START BIT P = STOP BIT A(S) SLAVE ADDR A(S) A(S) = ACKNOWLEDGE BY SLAVE A(M) = ACKNOWLEDGE BY MASTER DATA A(M) A(S) = NO ACKNOWLEDGE BY SLAVE A(M) = NO ACKNOWLEDGE BY MASTER 图15. 读取和写入序列 Rev. B | Page 24 of 32 DATA A(M) P 11534-011 ALSB引脚 0 0 1 1 ADV7282 寄存器映射 ADV7282包含两个寄存器映射：主寄存器映射和VPP寄存 器映射。 ADV7282-M包含三个寄存器映射：主寄存器映射、VPP寄 存器映射和CSI寄存器映射(见图16)。 注意，ADV7282/ADV7282-M的主映射包含三个子映射： 用户子映射、中断/VDP映射和用户子映射2。 主映射 ADV7282/ADV7282-M主映射的I2C从机地址由ALSB引脚设 置(见表19)。主映射允许用户编程VPP和CSI映射的I2C从机 地址。主映射含有三个子映射：用户子映射、中断/VDP子 映 射 和 用 户 子 映 射 2。 通 过 写 入 SUB_USR_EN位 (地 址 0x0E[6:5])即可在主映射中访问这三个子映射(见图16和表20)。 用户子映射 用户子映射包含可以编程设置ADV7282/ADV7282-M模拟 前端和数字内核的寄存器。用户子映射含有与主映射相同 的I2C从机地址。如需访问用户子映射，请将主映射(地址 0x0E[6:5])中的SUB_USR_EN位设为00。 中断/VDP子映射 中断/VDP子映射包含可用来编程内部中断、控制INTRQ 引脚和解码垂直消隐间隔(VBI)数据的寄存器。 中断/VDP子映射含有与主映射相同的I2C从机地址。如需 访问中断/VDP子映射，请将主映射(地址0x0E[6:5])中的 SUB_USR_EN位设为01。 用户子映射2 用户子映射2包含控制ACE、向下扰动和快速锁定功能的 寄存器。它还提供控制，可在ADV7282/ADV7282-M进入 自由运行和色彩丢失模式之前设置适当的输入亮度和色度 限值。 用户子映射2含有与主映射相同的I2C从机地址。如需访问 用户子映射2，请将主映射(地址0x0E[6:5])中的SUB_USR_ EN位设为10。 MAIN MAP VPP MAP CSI MAP DEVICE ADDRESS DEVICE ADDRESS DEVICE ADDRESS ALSB PIN HIGH WRITE: 0x42 READ: 0x43 0x0E[6:5] = 00 0x0E[6:5] = 01 0x0E[6:5] = 10 USER SUB MAP INTERRUPT/VDP SUB MAP USER SUB MAP 2 WRITE: 0x84 (RECOMMENDED READ: 0x85 SETTINGS) VPP MAP DEVICE ADDRESS IS PROGRAMMABLE AND SET BY REGISTER 0xFD IN THE USER SUB MAP WRITE: 0x88 (RECOMMENDED READ: 0x89 SETTINGS) CSI MAP ADDRESS IS PROGRAMMABLE AND SET BY REGISTER 0xFE IN THE USER SUB MAP 11534-012 ALSB PIN LOW WRITE: 0x40 READ: 0x41 NOTES 1. CSI MAP ONLY APPLIES TO THE ADV7282-M MODEL. 图16. 寄存器映射和子映射访问 Rev. B | Page 25 of 32 ADV7282 表20. I2C寄存器映射和子映射地址 ALSB引脚 0 0 0 0 0 0 1 1 1 1 1 1 X1 X1 X1 X1 1 R/W位 0(写入) 1(读取) 0(写入) 1(读取) 0(写入) 1(读取) 0(写入) 1(读取) (写入) 1(读取) 0(写入) 1(读取) 0(写入) 1(读取) 0(写入) 1(读取) 从机地址 0x40 0x41 0x40 0x41 0x40 0x41 0x42 0x43 0x42 0x43 0x42 0x43 0x84 0x85 0x88 0x89 SUB_USR_EN位 (地址0x0E[6:5]) 00 00 01 01 10 10 00 00 01 01 10 10 XX1 XX1 XX1 XX1 寄存器映射或子映射 用户子映射 用户子映射 中断/VDP子映射 中断/VDP子映射 用户子映射2 用户子映射2 用户子映射 用户子映射 中断/VDP子映射 中断/VDP子映射 用户子映射2 用户子映射2 VPP映射 VPP映射 CSI映射(仅ADV7282-M) CSI映射(仅ADV7282-M) X和XX表示无关。 VPP映射 视频后置处理器(VPP)映射包含控制I2P内核(隔行-逐行转 换器)的寄存器。 VPP映射具有可编程I2C从机地址，可通过主映射中的用户 子 映 射 寄 存 器 0xFD编 程 设 置 。 VPP映 射 地 址 默 认 值 为 0x00；然而，I2C从机地址复位前，VPP映射无法访问。 VPP映射的I2C从机地址建议使用0x84。 如需复位VPP映射的I2C从机地址，可写入主寄存器映射 (地址0xFD[7:1])中的VPP_SLAVE_ADDRESS[7:1]位。将这 些位设为0x84(I2C写入地址；I2C读取地址为0x85)。 如需复位CSI映射的I2C从机地址，可写入主寄存器映射(地 址0xFE[7:1])中的CSI_TX_SLAVE_ADDRESS[7:1]位。将这 些位设为0x88(I2C写入地址；I2C读取地址为0x89)。 SUB_USR_EN位(地址0x0E[6:5]) ADV7282/ADV7282-M主映射含有三个子映射：用户子映 射、中断/VDP子映射和用户子映射2(见图16)。默认提供 用户子映射。使用SUB_USR_EN位可访问另外两个子映射。 完 成 中 断 /VDP映 射 或 用 户 子 映 射 2编 程 后 ， 需 要 写 入 SUB_USR_EN位，以便返回用户子映射。 CSI映射(仅ADV7282-M) CSI映射包含控制ADV7282-M MIPI CSI-2输出流的寄存器。 CSI映射具有可编程I2C从机地址，可通过主映射中的用户 子 映 射 寄 存 器 0xFE编 程 设 置 。 CSI映 射 地 址 默 认 值 为 0x00；然而，I2C从机地址复位前，CSI映射无法访问。CSI 映射的I2C从机地址建议使用0x88。 Rev. B | Page 26 of 32 ADV7282 PCB布局建议 ADV7282/ADV7282-M是一款高精度、高速、混合信号器 件。为了实现器件的最大性能，使用设计良好的PCB非常 重要。本节提供使用ADV7282/ADV7282-M时的PCB设计 指南。 VREFN和VREFP引脚 模拟接口输入 ADV7282数 字 输 出 为 ： INTRQ、 LLC、 P0:P7。 ADV7282-M数字输出为：INTRQ、GPO0至GPO2。 路由PCB上的模拟接口输入时，应保持走线尽量短。尽量 使用75 Ω走线阻抗；非75 Ω走线阻抗会增加出现反射的可 能性。 电源去耦 建议采用100 nF和10 nF电容对每个电源引脚去耦。基本原 则是，在距离每个电源引脚大约0.5 cm以内放置一个去耦电 容。避免在ADV7282/ADV7282-M的另一侧PCB上放置去 耦电容，因为这样做会在路径上产生感性过孔。 在电源层和电源引脚之间放置去耦电容。电流应从电源层 经过电容，然后流入电源引脚。不要在电容和电源引脚之 间施加电源连接。最佳做法是在低至电源层上的去耦电容 焊盘附近或焊盘下方放置一个过孔(参见图17)。 VIA TO SUPPLY SUPPLY 10nF VIA TO GND 数字输出 最大程度缩短数字输出必须驱动的走线长度。更长的走线 具有更高的电容，需要更多电流，从而产生更多的内部数 字噪声。较短的走线可降低反射的可能性。 增加一个30 Ω至50 Ω串联电阻可抑制反射、降低EMI，并减 少ADV7282/ADV7282-M中的电流尖峰。如果使用了串联 电阻，则应将它们尽可能靠近ADV7282/ADV7282-M的引 脚放置。然而，在试图将电阻靠近放置的时候，应当避免 引入过孔或增加额外的输出走线长度。 如果可能的话，应将每路数字输出所必须驱动的电容限制 在15 pF以内。通过将走线保持在较短长度内，以及将输出 仅与一个器件相连，便可轻松实现建议的要求。输出端加 载过多电容会增加ADV7282/ADV7282-M器件内的电流瞬 态，产生更多电源数字噪声。 裸露金属焊盘 11534-013 GROUND 100nF 将与VREFN和VREFP引脚有关的电路放置在尽可能靠近 ADV7282/ADV7282-M的地方，并且与器件同在PCB的一侧。 图17. 推荐的电源去耦 保持低噪声和良好的PVDD引脚稳定性尤为重要。调节、滤 波和去耦时必须十分仔细。最好为每组电路(AVDD、DVDD、 DVDDIO、MVDD和PVDD)提供独立的调节电源。请注意，MVDD 仅适用于ADV7282-M。 某些图形控制器在激活后(有效画面期间)以及空闲时(水平 和垂直同步期间)，具有极为不同的功率水平。这种差异会 使输入模拟电源调节器的电压产生可以测量到的变化，从 而使得调节后的模拟电源电压发生变化。通过采用另一个 较为干净的电源(比如12 V电源)调节模拟电源，或者至少调 节PVDD电源可以缓解此问题。 另外，建议为整个电路板使用单接地层。经验表明，采用 单接地层时噪声性能将保持不变，甚至更佳。使用多个接 地层可能会产生不利影响，因为每个独立的接地层都较 小，会产生较长的接地环路。 ADV7282/ADV7282-M封装底部有一个裸露金属焊盘。此 焊盘必须焊接至地。该裸露焊盘用于正常散热、抑制噪声， 并获得机械强度方面的好处。 数字输入 ADV7282/ADV7282-M的数字输入设计为接受1.8 V信号(DVDDIO 为3.3 V)，无法耐受5 V信号。如果5 V逻辑信号必须施加于 解码器，则需添加额外的元器件。 MIPI输 出 (D0P、 D0N、 CLKP、 CLKN)(仅 ADV7282-M) 建议MIPI的输出走线尽可能短，并位于ADV7282-M器件 的同一侧PCB上。另外还建议与MIPI走线相邻的那一层采 用实心层(最好是接地层)，以便提供实心参考层。 MIPI传输可工作在差分和单端模式下。在高速传输期间， 输出对工作在差分模式下；在低功耗模式下，输出对以两 个独立的单端走线工作。因此，建议将每个输出对以两个 松散耦合的50 Ω单端走线形式路由，降低低功耗模式下两条 走线之间的串扰风险。 Rev. B | Page 27 of 32 ADV7282 典型电路连接 图18提供如何连接ADV7282的示例。欲获得ADV7282评估板的详细原理图，请联系当地ADI公司的现场应用工程师，或咨询 ADI公司经销商。 图18. ADV7282典型连接图 Rev. B | Page 28 of 32 ADV7282 图19提供如何连接ADV7282-M的示例。欲获得ADV7282-M评估板的详细原理图，请联系当地ADI公司的现场应用工程师， 或咨询ADI公司经销商。 图19. 典型连接图 Rev. B | Page 29 of 32 ADV7282 外形尺寸 5.10 5.00 SQ 4.90 32 25 1 24 0.50 BSC *3.75 3.60 SQ 3.55 EXPOSED PAD 17 TOP VIEW 0.80 0.75 0.70 SEATING PLANE 0.50 0.40 0.30 PIN 1 INDICATOR 8 16 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF 9 BOTTOM VIEW 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. *COMPLIANT TO JEDEC STANDARDS MO-220-WHHD-5 WITH THE EXCEPTION OF THE EXPOSED PAD DIMENSION. 08-16-2010-B PIN 1 INDICATOR 0.30 0.25 0.18 图20. 32引脚引线框芯片级封装[LFCSP_WQ] 5 mm x 5 mm，超薄体 (CP-32-12) 图示尺寸单位：mm 订购指南 型号1, 2 ADV7282WBCPZ ADV7282WBCPZ-RL ADV7282WBCPZ-M ADV7282WBCPZ-M-RL EVAL-ADV7282EBZ EVAL-ADV7282MEBZ 1 2 温度范围 −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C 封装描述 32引脚引线框芯片级封装[LFCSP_WQ] 32引脚引线框芯片级封装[LFCSP_WQ] 32引脚引线框芯片级封装[LFCSP_WQ] 32引脚引线框芯片级封装[LFCSP_WQ] ADV7282评估板 ADV7282-M评估板 封装选项 CP-32-12 CP-32-12 CP-32-12 CP-32-12 Z = 符合RoHS标准的器件。 W = 通过汽车应用认证。 汽车应用产品 ADV7282W生产工艺受到严格控制，以提供满足汽车应用的质量和可靠性要求。请注意，车用型号的技术规格可能不同于商 用型号；因此，设计人员应仔细阅读本数据手册的技术规格部分。只有显示为汽车应用级的产品才能用于汽车应用。欲了解 特定产品的订购信息并获得这些型号的汽车可靠性报告，请联系当地ADI客户代表。 Rev. B | Page 30 of 32 ADV7282 注释 Rev. B | Page 31 of 32 ADV7282 注释 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2013–2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D11534sc-0-3/14(B) Rev. B | Page 32 of 32