PSoC® 4：PSoC 4000 系列数据手册
®
可编程片上系统 （PSoC ）
概述
PSoC® 4 是一个可扩展和可重配置的平台架构，是一个包含 ARM® Cortex™-M0 CPU 的可编程嵌入式系统控制器。通过灵活自动布
线资源，它将可编程及可重新配置的模拟模块与数字模块相结合。 PSoC 4000 产品系列是 PSoC 4 平台架构的最小成员。该产品系
列是下列三者的组合：拥有标准通信和时序外设的微控制器、具有一流性能的电容式触摸感应系统 （CapSense）以及通用模拟。针
对新应用和设计要求的方面来说， PSoC 4000 产品与 PSoC 4 平台系列产品向上兼容。
特性
32 位 MCU 子系统
■
16 MHz ARM Cortex-M0 CPU
■
包含读取加速器的可达 16 KB 的闪存
■
SRAM 容量可达 2 KB
定时和脉冲宽度调制器
■
一个 16 位定时器 / 计数器 / 脉宽调制器 （TCPWM）模块
■
支持中心对齐模式、边缘对齐模式和伪随机模式
■
基于比较器触发的停止 （Kill）信号可用于电机驱动以及其它
高可靠性的数字逻辑应用
可编程模拟资源
■
■
用于通用目的或电容式感应应用场合的两个电流 DAC
（IDAC）
拥有内部参照的低功耗比较器
低功耗操作：1.71 V 至 5.5 V
■
通过中断和
I2C
■
赛普拉斯的 CapSense Sigma-Delta （CSD）感应技术提供了
一流的信噪比 （SNR）和防水性能
■
通过赛普拉斯提供的软件组件可以更容易地实现电容式感应设
计
传感器的电容范围为 5 pF 到 45 pF 时，可以自动调校硬件
（SmartSense™）
封装类型：28-SSOP、 24-QFN、 16-SOIC、 16-QFN、 16 球
WLCSP 和 8-SOIC
■
端口0、1和 2上的GPIO引脚具有CapSense功能，也具有其他
功能
■
可对驱动模式、强度和转换速率进行编程
PSoC Creator 设计环境
■
集成开发环境 （IDE）提供了原理图设计输入和编译 （包括
模拟和数字自动布线）
■
所有固定功能和可编程的外设都提供应用编程接口 （API）
工业标准工具的兼容性
■
串行通信
■
■
地址检测唤醒的深度睡眠模式
电容式感应
■
多达 20 个可编程的 GPIO 引脚
输入原理图后，可以使用基于 ARM 的标准软件开发工具进行
开发
在深度睡眠模式下，许多主设备 I2C 模块可以进行地址匹配，
并且在匹配后唤醒设备。
赛普拉斯半导体公司
文档编号：001-92129 版本 *B
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
修订日期：April 28, 2017
PSoC® 4：PSoC 4000 系列数据手册
更多有关的信息
赛普拉斯的网站 www.cypress.com 上提供了大量资料，有助于正确选择您设计的 PSoC 器件，并使您能够快速和有效地将器件集成
到设计中。有关使用资源的完整列表，请参考知识库文章 KBA86521 — 如何使用 PSoC 3、 PSoC 4 和 PSoC 5LP 进行设计。下面是
PSoC 4 的简要列表：
■
■
■
概况：PSoC 产品系列、 PSoC 产品路线图
产品选择器：PSoC 1、 PSoC 3、 PSoC 4、 PSoC 5LP。此
外， PSoC Creator 还包含一个器件选择工具。
应用笔记：赛普拉斯提供了大量 PSoC 应用笔记，包括从基本
到高级的广泛主题。下面列出了 PSoC 4 入门的应用笔记：
❐ AN79953：PSoC 4 入门
❐ AN88619：PSoC 4 硬件设计的注意事项
❐ AN86439：使用 PSoC 4 GPIO 引脚
❐ AN57821：混合信号电路板布局
❐ AN81623：数字设计的最佳实践
❐
❐
AN73854：Bootloader 的简介
AN89610：ARM Cortex 代码优化
■
技术参考手册 （TRM）包含在两个文件：
❐ 架构技术参考手册详细介绍了每个 PSoC 4 的功能模块。
❐ 寄存器技术参考手册描述了每个 PSoC 4 寄存器。
■
开发套件：
❐ CY8CKIT-040（PSoC 4000 Pioneer 套件）是一种易于使用
且廉价低成本的开发平台。该套件包括用于 Arduino™ 兼容
子卡和 Digilent® Pmod™ 子卡的连接器。
PSoC Creator
PSoC Creator 是基于 Windows 的免费集成开发环境（IDE）。通过它能同时在基于 PSoC 3、PSoC 4 和 PSoC 5LP 的系统中设计硬
件和固件。 PSoC Creator 通过基于原理图的经典方法设计系统架构，由上百个预验证且可用于生产的 PSoC Component 给与支持。
更多信息请参考组件数据手册名单。使用 PSoC Creator，可以执行以下操作：
3. 使用配置工具配置各组件
1. 将组件图标施放到主要设计工作区中，以进行您的硬件系统
设计
4. 研究包含 100 多个组件的库
2. 使用 PSoC Creator 集成开发环境编译器对您的应用固件和
5. 查看组件数据手册
PSoC 硬件进行协同设计
图 1. PSoC Creator 中的 CapSense 示例项目
1
2
4
3
文档编号：001-92129 版本 *B
55
页 2/34
PSoC® 4：PSoC 4000 系列数据手册
目录
功能定义 ............................................................................. 5
CPU 和存储器子系统 ................................................... 5
系统资源 ...................................................................... 5
模拟模块 ...................................................................... 6
固定数字功能模块 ........................................................ 6
GPIO ........................................................................... 6
特殊功能外设 ............................................................... 6
引脚布局 ............................................................................. 7
电源电压 ........................................................................... 12
未稳压外部供电 ......................................................... 12
稳压外部供电 ............................................................. 12
开发支持 ........................................................................... 13
文档 ........................................................................... 13
在线支持 .................................................................... 13
工具 ........................................................................... 13
电气规范 ........................................................................... 14
最大绝对额定值 ........................................................ 14
器件级规范 ................................................................ 14
模拟外设 .................................................................... 17
文档编号：001-92129 版本 *B
数字外设 .................................................................... 19
存储器 ........................................................................ 20
系统资源 .................................................................... 20
订购信息 ........................................................................... 23
器件型号约定 ............................................................. 23
封装 .................................................................................. 25
封装外形图 ................................................................ 26
缩略语 ............................................................................... 30
文档规范 ........................................................................... 32
测量单位 .................................................................... 32
修订记录 ........................................................................... 33
销售、解决方案和法律信息 .............................................. 34
全球销售和设计支持 .................................................. 34
产品 ........................................................................... 34
PSoC® 解决方案 ....................................................... 34
赛普拉斯开发者社区 .................................................. 34
技术支持 .................................................................... 34
页 3/34
PSoC® 4：PSoC 4000 系列数据手册
图 2. 框图
CPU Subsystem
PSoC 4000
SWD/TC
32-bit
AHB- Lite
Flash
16 KB
MUL
NVIC, IRQMX
System Resources
Lite
SRAM
2 KB
Read Accelerator
SRAM Controller
ROM
4 KB
ROM Controller
System Interconnect (Single/Multi Layer AHB)
Peripherals
Reset
Reset Control
XRES
Test
DFT Logic
DFT Analog
Power Modes
Active/ Sleep
Deep Sleep
IOSS GPIO (4x ports)
Clock
Clock Control
WDT
IMO
ILO
CapSense
Peripheral Interconnect (MMIO)
1x TCPWM
PCLK
1x SCB-I2C
Power
Sleep Control
WIC
POR
REF
PWRSYS
SPCIF
Cortex
M0
16 MHz
High Speed I/O Matrix
20 x GPIOs
I/O Subsystem
PSoC 4000 器件能够为硬件和固件的编程、测试、调试和跟踪
提供广泛的支持。
ARM 串行线调试 （SWD）接口支持器件的所有编程和调试功
能。
借助完善的片上调试 （DoC）功能，可以使用标准的生产用器
件在最终系统中进行全面的器件调试。它不需要特殊的接口、调
试转接板、模拟器或仿真器。只需要标准的编程连接，即可全面
支持调试。
PSoC Creator IDE 软件能够为 PSoC 4000 器件提供全面集成的
编程和调试支持。 SWD 接口与行业标准的第三方工具完全兼
容。 PSoC 4000 系列提供了一个不适用于多芯片应用解决方案
和微控制器的安全级别。它拥有下面优点：
■
允许禁用调试特性
■
增强闪存保护功能
■
允许在片上可编程模块上执行客户专用功能
文档编号：001-92129 版本 *B
默认情况下，调试电路处于使能状态，并且只能通过固件禁用。
如果未使能，唯一的使能方法是擦除整个器件，清除闪存保护，
然后用使能调试的新固件对器件进行重新编程。
此外，对于担心因器件恶意重新编程而造成欺诈性攻击的应用或
通过启动和中断闪存编程序列来击败安全性的尝试，可以永久禁
用所有器件接口。使能器件的最大安全级别时，将禁用所有编
程、调试和测试接口。因此，已使能器件安全性的 PSoC 4000
将不能退回进行失效分析。这是 PSoC 4000 允许客户进行的权
衡。
页 4/34
PSoC® 4：PSoC 4000 系列数据手册
功能定义
时钟系统
CPU 和存储器子系统
PSoC 4000 的时钟系统为需要时钟的所有子系统提供时钟，并且
通过该时钟系统可以在各种时钟源之间进行切换，而不造成短时
脉冲。此外，该时钟系统可确保不会出现亚稳态情况。
CPU
PSoC 4000 中的 Cortex-M0 CPU 是 32 位 MCU 子系统的部分，
通过扩展的时钟门控来优化该子系统，从而降低功耗。此外，几
乎所有指令的长度都为 16 位，并且 CPU 执行 Thumb-2 指令子
集。这样能够将完全兼容的二进制代码导入更高性能的处理器，
如 Cortex M3 和 M4。它包括一个带有 8 个中断输入的嵌套向量
中断控制器 （NVIC）模块和一个唤醒中断控制器 （WIC） 。通
过 WIC 可以将处理器从深度睡眠模式唤醒，这样，当芯片处于深
度睡眠模式时，可以关闭主处理器的电源。CPU 子系统还包含一
个可生成中断的 24 位定时器 （被称为 SYSTICK）。
此外，它还包含一个 JTAG 的 2 线式调试接口，即串行线调试
（SWD）接口。 PSoC 4000 的调试配置拥有四个断点 （地址）
比较器和两个观察点 （数据）比较器。
闪存
PSoC 4000器件包含一个闪存模块，该模块的闪存加速器与CPU
紧密耦合，以减少闪存模块的平均访问时间。低功耗闪存模块可
在工作频率为 16 MHz 的情况下提供一个零等待状态 （WS）的
访问时间。
SRAM
2 KB 的 SRAM 可在工作频率为 16 MHz 的情况下进行零等待的
访问。
SROM
此外，还提供了包含引导和配置子程序的特权 ROM。
系统资源
电源系统
第12页上的电源电压一节中详细说明了有关电源系统的信息。它
可确保电压电平满足每个相应模式的要求，为此需要进行以下操
作：延迟进入模式 （例如，上电复位 （POR））直到电压电平满
足要求以便能够正常工作，或者生成复位事件 （例如，欠压检
测）。PSoC 4000 可通过一个外部电源供电，其电压范围为 1.8 V
±5% （非稳压外部电压）或 1.8 V 至 5.5 V （稳压内部电压）。
它拥有三种不同的电源模式，这些模式间的转换由电源系统管
理。PSoC 4000 提供了活动模式以及低功耗的睡眠模式和深度睡
眠模式。
所有子系统都在活动模式下运行。 CPU 子系统 （CPU、闪存和
SRAM）在睡眠模式下关闭时钟信号的同时，所有外设和中断则
均由唤醒事件的瞬间唤醒功能激活。在深度睡眠模式下，高速时
钟和相关电路都被关闭，从该模式唤醒会需要 35 µS。
PSoC 4000 的时钟系统既包括内部主振荡器（IMO）和内部低速
振荡器 （ILO），又提供外部时钟。
图 3. PSoC 4000 MCU 时钟架构
IMO
Divide By
2,4,8
FCPU
External Clock
( connects to GPIO pin P 0.4 )
通过对 FCPU 信号进行分频，可以生成用于模拟和数字外设的同
步时钟。PSoC 4000 提供具有 16 位分频功能的四个时钟分频器。
16 位功能允许灵活生成精细 （fine-grained）的频率值并且完全
受 PSoC Creator 的支持。
IMO 时钟源
在 PSoC 4000 中， IMO 是主要的内部时钟源。在测试过程中，
该时钟源被调整，以达到特定的精度。IMO的默认频率为24 MHz
并且能以步长为 4 MHz 从 24 MHz 递增到 48 MHz。IMO 和赛普
拉斯提供的校准值之间的容差为 ±2% （24 MHz 和 32 MHz）。
ILO 时钟源
ILO 是一个频率为 40 kHz 的极低功耗振荡器，主要用于生成在深
度睡眠模式下运行的看门狗定时器 （WDT）和外设的时钟。利
用 IMO 校准 ILO 驱动计数器可以提高准确度。
看门狗定时器
来自 ILO 的时钟模块为看门狗定时器提供时钟；这样允许看门狗
在深度睡眠模式下仍能工作。另外，在发生已设置的超时前，如
果还未服务该看门狗，则将生成看门狗复位。看门狗复位在固件
可读的一个复位原因寄存器内记录。
复位
可以由各种源 （包括软件复位）复位 PSoC 4000。复位事件是
异步的，用于确保将器件恢复到一个已知的状态。复位原因被记
录在寄存器内，该寄存器在复位过程中保持不变并允许软件确定
复位原因。 XRES 引脚被保留，为了在 24 引脚封装上进行外部
复位。16引脚和8引脚封装的芯片都提供内部上电复位（POR）。
XRES 引脚使用一个内部上拉电阻，保证该引脚的默认电平为
高。复位引脚为低电平有效。
参考电压
PSoC 4000 参考系统生成所需要的所有内部参考电压。1.2 V 参
考电压适用于比较器。 IDAC 基于 ±5% 参考电压。
文档编号：001-92129 版本 *B
页 5/34
PSoC® 4：PSoC 4000 系列数据手册
模拟模块
GPIO
低功耗比较器
PSoC 4000 具有多达 20 个 GPIO。 GPIO 模块实现下列各项：
PSoC 4000 具有一个使用内置参考电压的低功耗比较器。 16 个
引脚中的任何引脚都可以作为比较器的输入使用，并且该比较器
的输出会通过芯片上的一个引脚引出来。已选定的比较器输入与
比较器的负输入相连，该比较器的正输入始终连接至 1.2 V 参考
电压。该比较器存在于 CapSense 模块中，在 CapSense 运行期
间，它处于不可用状态。
八种驱动模式：
❐ 模拟输入模式 （禁用了输入和输出缓冲区）
❐ 仅输入模式
❐ 弱上拉和强下拉模式
❐ 强上拉和弱下拉模式
❐ 开漏和强下拉模式
❐ 开漏和强上拉模式
❐ 强上拉和强下拉模式
❐ 弱上拉和弱下拉模式
■ 输入阈值选择 （CMOS 或 LVTTL）。
■ 除了强驱动模式外，需要单独控制输入和输出缓冲区的使能/禁
用
■ dV/dt 相关噪声控制的可选斜率，用以降低 EMI
各个引脚被放置在逻辑实体 （称为端口），每个端口的宽度为 8
位 （端口 2 和 3 会更少）。上电和复位期间，各模块被强制为禁
用状态，以禁止给任何输入供电和 / 或造成引脚启用时的过电流
现象。称为高速度 I/O 矩阵的复用网络用于复用连接至一个 I/O
引脚的多个信号。
数据输出寄存器和引脚状态寄存器分别用于驱动和保存管脚当前
的状态。
如果 I/O 引脚被使能，它将生成一个中断，并且每个 I/O 端口都
有一个中断请求 （IRQ）和相关的中断服务子程序 （ISR）向量
（对于 PSoC 4000，向量数量为 4）。
28 引脚和 24 引脚封装具有 20 个 GPIO。 16-SOIC 封装具有 13
个 GPIO。 16-QFN 和 16 球 WLCSP 封装具有 12 个 GPIO。
8-SOIC 封装具有 5 个 GPIO。
电流 DAC
PSoC 4000 拥有两个 IDAC，可以驱动芯片上的 16 个引脚。这
些 IDAC 具有可编程的电流范围。
模拟复用器总线
PSoC 4000 具有两个围绕芯片边缘的同心独立总线。它们 （称
为 AMUX 总线）与固件可编程的模拟开关相连，通过这些开关，
芯片的内部资源（IDAC、比较器）可以连接至端口 0、1 和 2 上
的任何引脚。
固定数字功能模块
定时器 / 计数器 /PWM （TCPWM）模块
TCPWM 模块包含一个用户可编程周期长度的 16 位计数器。另
外，还有一个捕获寄存器，用于记录发生事件 （I/O 事件）时的
计数值；一个周期寄存器，用于停止或自动重新加载计数器（如
果它的计数值等于周期寄存器的值）和多个比较寄存器，用于生
成可作为 PWM 占空比输出的比较值信号。在正向输出和反向输
出之间，该模块还提供了可编程的偏移，使这些输出可以作为可
编程死区的互补 PWM 输出使用。它还提供用于强制输出进入未
确定状态的停止 （Kill）输入；例如，当出现过流状态时，该输
入可使用于控制驱动系统中，这时需要立即关闭驱动 FET 的
PWM 而不能等待进行软件干预。
■
特殊功能外设
串行通信模块 （SCB）
CapSense
PSoC 4000 有一个能够实现多主设备 I2C 接口的串行通信模块。
PSoC 4000 可通过一个 CSD 模块支持 CapSense 功能。该模块
通过一个模拟复用器总线和一个模拟开关与 16 个引脚相连 （端
口 3 上的各引脚不适用于 CapSense 功能）。因此，在软件控制
情况下，系统中的任何有效引脚或引脚组都可以提供 CapSense
功能。另外，为了方便用户使用，还为 CapSense 模块提供了
PSoC Creator 组件。
I2C 模式：硬件 I2C 模块可执行整个多主设备和从设备接口 （它
具有多主设备的校准功能） 。该模块的工作速率可达 400 kbps
（快速模块），另外它还提供各种灵活的缓冲选项，以降低 CPU
的中断开销和延迟。该模块还具有一个 EZI2C，通过它可以在
PSoC 4000 存储器中创建邮箱的地址范围，并且对存储器中的阵
列进行读写操作时可以大量降低 I2C 通信。此外，该模块提供一
个深度为 8 字节的 FIFO，用于接收和传送目的。该模块延长了
CPU 读取数据的时间，从而减少了时钟延展的发生 （由于 CPU
没有及时读取数据，因此才导致时钟延展）。
I2C 外设与 I2C 标准模式和快速模式器件相兼容，如 NXP I2C 总
线规范和用户手册 （UM10204）中所定义。在开漏模式下，可
以使用 GPIO 引脚实现 I2C 总线 I/O。
通过将屏蔽电压驱动到另一个模拟总线可以提供防水功能。通过
在同相位中驱动屏蔽电极和感应电极，可以提供防水功能，从而
可以避免屏蔽电容衰减感应输入。另外，可以实现接近感应。
CapSense 模块具有两个 IDAC。如果 CapSense 不被使用 （两
个 IDAC 都可用）或 CapSense 没有防水功能 （一个 IDAC 有
效），那么可以将这两个 IDAC 用于通用目的。
针对下列方面来说， PSoC 4000 不完全符合 I2C 规范：
■
■
GPIO 单元没有过压容差功能，因此不能与其它的 I2C 系统热插
拔或者单独供电。
快速模式的最小下降时间不符合快速强驱动模式的规范；根据
总线负载，使用慢速强驱动模式可以满足该规范。
文档编号：001-92129 版本 *B
页 6/34
PSoC® 4：PSoC 4000 系列数据手册
引脚布局
所有端口引脚都支持 GPIO。端口 0、 1 和 2 支持 CSD CapSense 和模拟复用器总线连接。对于 5 种 PSoC 4000 封装， TCPWM 功能和备用功能将根据以下列表被复用到
端口的引脚上。
表 1. 引脚说明
28-SSOP
24-QFN
16-QFN
引脚
名称
16-SOIC
引脚
名称
8-SOIC
引脚
20
名称
VSS
引脚
名称
引脚
名称
TCPWM 信号
21
P0.0/TRIN0
1
P0.0/TRIN0
22
P0.1/TRIN1/CMPO_0
2
P0.1/TRIN1/CMPO_0
1
P0.1/TRIN1/CMPO_0
3
P0.1/TRIN1/CMPO_0
TRIN1：
触发输入 1
23
P0.2/TRIN2
3
P0.2/TRIN2
2
P0.2/TRIN2
4
P0.2/TRIN2
TRIN2：
触发输入 2
24
P0.3/TRIN3
4
P0.3/TRIN3
25 P0.4/TRIN4/CMPO_0/
EXT_CLK
5
P0.4/TRIN4/CMPO_0
/EXT_CLK
3
P0.4/TRIN4/CMPO_0
/EXT_CLK
5
P0.4/TRIN4/CMPO_0/
EXT_CLK
2
P0.4/TRIN4/CMPO_
0/EXT_CLK
26
VCC
6
VCC
4
VCC
6
VCC
3
VCC
27
VDD
7
VDD
6
VDD
7
VDD
4
VDD
28
VSS
8
VSS
7
VSS
8
VSS
5
VSS
6
P1.1/OUT0
备用功能
TRIN0：
触发输入 0
CMPO_0：
感应比较器输出
TRIN3：
触发输入 3
TRIN4：
触发输入 4
CMPO_0：感
应比较器输出、
外部时钟、
CMOD 电容
1
P0.5
9
P0.5
5
VDDIO
9
P0.5
2
P0.6
10
P0.6
8
P0.6
10
P0.6
3
P0.7
11
P0.7
4
P1.0
12
P1.0
5
P1.1/OUT0
13
P1.1/OUT0
9
P1.1/OUT0
11
P1.1/OUT0
6
P1.2/SCL
14
P1.2/SCL
10
P1.2/SCL
12
P1.2/SCL
I2C 时钟
7
P1.3/SDA
15
P1.3/SDA
11
P1.3/SDA
13
P1.3/SDA
I2C 数据
8
P1.4/UND0
16
P1.4/UND0
UND0：
下溢输出
9
P1.5/OVF0
17
P1.5/OVF0
OVF0：
上溢输出
OUT0:
PWM 的输出 0
注释：
1. 在 POR 期间，该引脚不被接地 （它应该是一个输出）。
文档编号：001-92129 版本 *B
页 7/34
PSoC® 4：PSoC 4000 系列数据手册
表 1. 引脚说明 （续）
28-SSOP
24-QFN
16-QFN
16-SOIC
8-SOIC
引脚
名称
引脚
名称
引脚
名称
引脚
名称
引脚
名称
TCPWM 信号
备用功能
10 P1.6/OVF0/UND0/nO 18 P1.6/OVF0/UND0/nO 12 P1.6/OVF0/UND0/nO 14 P1.6/OVF0/UND0/nO
7 P1.6/OVF0/UND0/nO nOUT0：上述
CMPO_0：
UT0/CMPO_0
UT0/CMPO_0
UT0/CMPO_0
UT0/CMPO_0
UT0/CMPO_0
的 OUT0、 感应比较器的输
UND0 和
出，具有内部复
位功能 [1]
OVF0 的补充
信号
11
VSS
13
无连接 （NC） [2]
P1.7/MATCH/
EXT_CLK
19
P1.7/MATCH/
EXT_CLK
14
P2.0
20
P2.0
15
VSS
16
P3.0/SDA/SWD_IO
21
P3.0/SDA/SWD_IO
14
17
P3.1/SCL/SWD_CLK
22
P3.1/SCL/SWD_CLK
18
P3.2
23
P3.2
19
XRES
24
XRES
12
13
P1.7/MATCH/
EXT_CLK
15
P1.7/MATCH/
EXT_CLK
16
P2.0
P3.0/SDA/SWD_IO
1
P3.0/SDA/SWD_IO
8
P3.0/SDA/SWD_IO
I2C 数据、
SWD 的 I/O
15
P3.1/SCL/SWD_CLK
2
P3.1/SCL/SWD_CLK
1
P3.1/SCL/SWD_CLK
I2C 时钟、
SWD 时钟
16
P3.2
MATCH：
匹配输出
外部时钟
OUT0：
PWM 的输出 0
XRES：
外部复位
引脚功能的说明如下：
VDD：模拟和数据部分的电源。
VDDIO：有效时，该引脚提供单独电压域 （有关详细内容，请参考电源电压一节）。
VSS：接地引脚。
VCCD：稳压数字电源 （1.8 V ± 5%）。
端口 0、 1 和 2 上的引脚均可作为 CSD 感应使用，屏蔽引脚可以与 AMUXBUS A 或 B 相连。除了表 1 所列出的备用功能外，它们还可以作为由固件驱动的 GPIO 引脚。
除了上面所述的备用功能之外，端口 3 上的各引脚还可以作为 GPIO 使用。
各种封装包括：28-SSOP、 24-QFN、 16-QFN、 16-SOIC 和 8-SOIC。
注释：
2. 不使用该引脚，必须将它保持为悬空状态。
文档编号：001-92129 版本 *B
页 8/34
PSoC® 4：PSoC 4000 系列数据手册
图 4. 28-SSOP 引脚布局
P0.5
P0.6
P0.7
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
VSS
NC
P1.7
P2.0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
28 SSOP
(Top View)
VSS
VDD
VCC
P0.4
P0.3
P0.2
P0.1
P0.0
VSS
XRES
P3.2
P3.1
P3.0
VSS
P3.2
P3.1
P3.0
P2.0
24
23
22
21
20
19
18
P1.6
17
P1.5
16
P1.4
15
P1.3
14
P1.2
13
12
P1.1
24 QFN
Top
View
P0.2
3
P0.3
4
P0.4
5
VCCD
6
8
VSS
VDD
7
9
10
11
P1.0
2
P0.7
P0.1
P0.6
1
P0.5
P0.0
P1.7
XRES
图 5. 24-QFN 引脚布局
P0.1
文档编号：001-92129 版本 *B
P3.2
P3.1
P3.0
P1.7
图 6. 16-QFN 引脚布局
16
15
14
13
1
VCCD
4
P1.3
10
P1.2
9
P1.1
5
6
7
8
P0.6
3
11
VSS
P0.4
P1.6
VDD
2
12
VDDIO
P0.2
16 QFN
Top
View
页 9/34
PSoC® 4：PSoC 4000 系列数据手册
图 7. 16-SOIC 引脚布局
P3.0
1
16
P2.0
P3.1
2
15
P1.7
P0.1
3
14
P1.6
P0.2
4
13
P1.3
16-SOIC
Top View
P0.4
5
12
P1.2
VCCD
6
11
P1.1
VDD
7
10
P0.6
VSS
8
9
P0.5
图 8. 8-SOIC 引脚布局
P 3.1
1
P 0.4
2
8 - S O IC
8
P 3.0
7
P 1 .6
T o p V ie w
文档编号：001-92129 版本 *B
VCCD
3
6
P 1.1
VDD
4
5
VSS
页 10/34
PSoC® 4：PSoC 4000 系列数据手册
表 2. 16 球 WLCSP 封装的引脚描述和框图
引脚
B4
名称
P3.2
TCPWM 信号
OUT0：PWM 的输出 0
备用功能
–
C3
P0.2/TRIN2
TRIN2：触发输入 2
–
C4
P0.4/TRIN4/CMPO_0/
EXT_CLK
TRIN4：触发输入 4
D4
VCCD
–
CMPO_0：感应比较
器输出、外部时钟、
CMOD 电容
–
D3
VDD
–
–
D2
VSS
–
–
C2
VDDIO
–
–
D1
P0.6
–
–
C1
P1.1/OUT0
B1
P1.2/SCL
OUT0：PWM 的输出 0
–
A1
P1.3/SDA
–
A2
B2
引脚图
底视图
4
C
D
顶视图
I2C 数据
A3
P2.0
–
–
B3
P3.0/SDA/SWD_IO
–
I2C 数据、 SWD 的 I/O
A4
P3.1/SCL/SWD_CLK
–
I2C 时钟、 SWD 时钟
1
B
时钟
P1.6/OVF0/UND0/nO nOUT0：OUT0、 UND0 CMPO_0：感应比较
UT0/CMPO_0
和 OVF0 的补充信号 器的输出，具有内部复
位功能 [3]
P1.7/MATCH/
MATCH：匹配输出
外部时钟
EXT_CLK
2
A
–
I2C
3
1
2
3
4
A
B
PIN 1 DOT
C
D
注释：
3. 在 POR 期间，该引脚不被接地 （它应该是一个输出）。
文档编号：001-92129 版本 *B
页 11/34
PSoC® 4：PSoC 4000 系列数据手册
电源电压
稳压外部供电
下面的电源系统框图（图 9 和图 10）显示了 PSoC 4000 的电源
引脚设置情况。该系统具有一个处于活动模式的电压调节器，以
用于数字电路。没有模拟电压调节器，模拟电路直接由 VDD 输入
供电。深度睡眠模式有一个独立的电压调节器。供电电压范围为
1.8 V ±5% （稳压外部电压）或 1.8 V 至 5.5 V （非稳压外部电
压；稳压内部电压），所有功能和电路都在该范围内运行。
16 引脚 QFN 封装中有效的 VDDIO 引脚为 P3.0、P3.1 和 P3.2 引
脚提供独立电压域。 P3.0 和 P3.1 可以用作为 I2C 引脚，因此芯
片能与以不同电压运行的 I2C 系统通信 （其中 VDDIO VDD）。
例如， VDD 为 3.3 V 和 VDDIO 为 1.8 V。
PSoC 4000 系列提供两种不同的电源操作模式：非稳压外部供电
和稳压外部供电。
在该模式下， PSoC 4000 由一个外部电源供电，它的电压范围
为 1.71 V 至 1.89 V ；请注意，此范围必须包括了纹波。在该模
式中， VDD 和 VCCD 引脚短接相连并被旁路。需要通过固件禁用
内部电压调节器。请注意：在该模式下，即使发生了任何条件
（包括闪存编程）， VDD （VCCD）也不能超过 1.89 V。
下面是旁路方案的一个示例 （VDDIO 在 16-QFN 封装中有效）。
图 10. 16-QFN 的旁路方案示例 — 稳压外部供电
1.71 VDD 1.89 V时的供电电源连接
1.71 V至1.89 V
VDD
未稳压外部供电
在该模式下，PSoC 4000 由一个外部电源供电，它的电压范围为
1.8 V 至 5.5 V。该范围还适用于电池供电的操作。例如，该芯片
由一个电池系统供电，它的电压从 3.5 V 下降到 1.8 V。在此模式
下， PSoC 4000 的内部电压调节器为内部逻辑供电，并且它的
VCCD 输出必须通过一个外部电容（0.1 µF ； X5R 陶瓷或性能更
好的电容）旁路接地。
VDD 必须通过旁路电容连接到地。对于属于该频率范围内的系
统，建议将一个 1 µF 以内的电容器与一个更小 （如 0.1 µF）的
电容器并行连接。请注意，这只是简单的经验法则。对于重要的
应用，PCB 布局、走线间的电感和旁路寄生电容需要通过仿真以
获得最佳的旁路。
PSoC 4000
VCCD
1 F
0.1 F
1.71 V < VDDIO < VDD
VDDIO
0.1 F
VSS
下面是旁路方案的一个示例 （VDDIO 在 16-QFN 封装中有效）。
图 9. 16-QFN 的旁路方案示例 — 非稳压外部供电
1.8 VDD 5.5 V时的供电电源连接
1.8 V 至 5.5 V
VDD
1F
PSoC 4000
0. 1 F
VCCD
0. 1 F
1.71 V < VDDIO VDD
V DDIO
0.1 F
VSS
文档编号：001-92129 版本 *B
页 12/34
PSoC® 4：PSoC 4000 系列数据手册
开发支持
PSoC 4000 系列具有一系列丰富的文档、开发工具和在线资源，
能 够 在 开 发 过 程 中 为 您 提 供 帮 助。更 多 有 关 信 息，请 访 问
www.cypress.com/go/psoc4 网站。
文档
通过 PSoC 4000 系列的一系列文档，您可以快速找到问题的答
案。本节列出了部分关键文档。
软件用户指南：介绍了有关使用 PSoC Creator 的流程。该指南
详细介绍了 PSoC Creator 的构建流程、如何将源控件与 PSoC
Creator 结合使用等信息。
组件数据手册：PSoC 非常灵活，在长时间投入生产后依然可以
创建新的外设 （组件）。组件数据表提供了选择和使用特定组件
所需的全部信息，其中包括功能说明、 API 文档、示例代码以及
交流 / 直流规范。
在www.cypress.com/psoc4网站上的文档部分获取技术参考手册
（TRM）。
在线支持
除了印刷文档之外，您还可以随时通过赛普拉斯 PSoC 论坛，
与世界各地的 PSoC 用户和专家进行交流。
工具
PSoC 4000 系列具备工业标准的内核、编程和调试接口，是开
发工具体系的一个组成部分。有关易于使用的创新型 PSoC
Creator IDE、所支持的第三方编译器、编程器、调试器和开发
工具包的最新信息，请访问我们的网站
www.cypress.com/go/psoccreator 。
应用笔记：PSoC 应用笔记深入讨论了 PSoC 的特定应用，例如
直流无刷电机控制和片上滤波。除了应用笔记文档之外，应用笔
记通常还包括示例项目。
技术参考手册：技术参考手册 （TRM）包含使用 PSoC 器件所
需的全部技术细节，其中包括所有 PSoC 寄存器的完整说明。可
文档编号：001-92129 版本 *B
页 13/34
PSoC® 4：PSoC 4000 系列数据手册
电气规范
最大绝对额定值
表 3. 最大绝对额定值 [4]
规范 ID#
参数
说明
最小值
典型值
最大值
单位
SID1
VDD_ABS
相对于 VSS 的数字供电电压
–0.5
–
6
V
SID2
VCCD_ABS
相对于 VSS 的直接数字内核输入电压
–0.5
–
1.95
V
SID3
VGPIO_ABS
GPIO 电压
–0.5
–
VDD+0.5
V
SID4
IGPIO_ABS
每个 GPIO 上的最大电流
–25
–
25
mA
SID5
IGPIO_injection
GPIO 注入电流，VIH > VDD 时，该值最
大； VIL< VSS 时，该值最小
–0.5
–
0.5
mA
BID44
ESD_HBM
人体静电放电模型
2200
–
–
V
BID45
ESD_CDM
充电器件的静电放电模型
500
–
–
V
BID46
LU
栓锁的引脚电流
–140
–
140
mA
详情 / 条件
每个引脚的注入
电流
器件级规范
除非另有说明，否则所有规范的适用条件为：–40 °C TA 85 °C， TJ 100 °C ；且电压范围为 1.71 V ~ 5.5 V。
表 4. 直流规范
典型值的测量条件为：VDD = 3.3 V，温度 = 25 °C。
规范 ID#
SID53
参数
说明
最小值
典型值
最大值
单位
1.8
–
5.5
V
使能了电压调节器
电源输入电压 （VCCD = VDD）
1.71
–
1.89
V
旁路内部电压调节器
VDDIO 供电范围
1.71
–
VDD
V
外部电压调节器旁路电容
–
0.1
–
µF
绝缘介质为 X5R 的陶
瓷或性能更好的电容
内部电压旁路电容
–
1
–
µF
绝缘介质为 X5R 的陶
瓷或性能更好的电容
VDD
电源输入电压
SID255
VDD
SID54
VDDIO
SID55
CEFC
SID56
CEXC
详情 / 条件
活动模式， VDD = 1.8 V ~ 5.5V。
SID9
IDD5
从闪存执行，
CPU 的运行速率为 6 MHz
–
2.0
2.85
mA
SID12
IDD8
从闪存执行，
CPU 的运行速率为 12 MHz
–
3.2
3.75
mA
SID16
IDD11
从闪存执行，
CPU 的运行速率为 16 MHz
–
4.0
4.5
mA
睡眠模式， VDD = 1.71 V ~ 5.5 V
SID25
IDD20
I2C 唤醒， WDT 打开。
运行速率为 6 MHz
–
1.1
–
mA
SID25A
IDD20A
I2C 唤醒， WDT 打开。
运行速率为 12 MHz
–
1.4
–
mA
–
2.5
8.2
µA
–
2.5
12
µA
深度睡眠模式， VDD = 1.8 ~ 3.6 V （电压调节器已打开）
SID31
IDD26
I2C 唤醒和 WDT 打开
深度睡眠模式， VDD = 3.6 V ~ 5.5 V （电压调节器已打开）
SID34
IDD29
I2C 唤醒和 WDT 打开
注释：
4. 使用高于表 1 所列的最大绝对值可能会给器件造成永久性损害。长期使用最大绝对值会影响器件的可靠性。最大存放温度是 150°C，符合 JEDEC JESD22-A103 —
高温度存放使用寿命标准。如果采用的值低于最大绝对值但高于正常值，则器件不能正常工作。
文档编号：001-92129 版本 *B
页 14/34
PSoC® 4：PSoC 4000 系列数据手册
表 4. 直流规范 （续）
典型值的测量条件为：VDD = 3.3 V，温度 = 25 °C。
规范 ID#
参数
说明
最小值
典型值
最大值
单位
详情 / 条件
深度睡眠模式， VDD = VCCD = 1.71 V ~ 1.89 V （旁路电压调节器）
SID37
IDD32
I2C 唤醒和 WDT 打开
–
2.5
9.2
µA
IDD_XR
触发 XRES 时的供电电流
–
2
5
mA
XRES 电流
SID307
表 5. 交流规范
规范 ID#
SID48
FCPU
参数
CPU 频率
说明
最小值 典型值
DC
–
最大值
16
单位
MHz
详情 / 条件
1.71 VDD 5.5
SID49[5]
TSLEEP
从睡眠模式唤醒的时间
–
0
–
µs
SID50[5]
TDEEPSLEEP
从深度睡眠模式唤醒的时间
–
35
–
µs
最大值
–
单位
V
CMOS 输入
0.3 × VDD
V
CMOS 输入
GPIO
表 6. GPIO 直流规范 （参照 16 引脚 QFN VDDIO 引脚的 VDDIO）
规范 ID#
SID57
VIH[6]
参数
说明
最小值
典型值
–
0.7 × VDD
输入高电平阈值
SID58
VIL
输入低电平阈值
SID241
VIH[6]
LVTTL 输入， VDD < 2.7 V
0.7 × VDD
–
–
V
SID242
VIL
–
–
0.3 × VDD
V
SID243
VIH[6]
LVTTL 输入， VDD < 2.7 V
LVTTL 输入， VDD 2.7 V
2.0
–
–
V
SID244
VIL
LVTTL 输入， VDD 2.7 V
–
–
0.8
V
–
–
详情 / 条件
SID59
VOH
输出为高电平时的输出电压
VDD –0.6
–
–
V
VDD = 3 V 时， IOH = 4 mA
SID60
VOH
输出为高电平时的输出电压
VDD –0.5
–
–
V
VDD = 1.8 V 时，IOH = 1 mA
SID61
VOL
输出低电平时的输出电压
–
–
0.6
V
VDD = 1.8 V 时，IOL = 4 mA
SID62
VOL
输出低电平时的输出电压
–
–
0.6
V
VDD = 3 V 时，IOL = 10 mA
VDD = 3 V 时， IOL = 3 mA
SID62A
VOL
输出低电平时的输出电压
–
–
0.4
V
SID63
RPULLUP
上拉电阻
3.5
5.6
8.5
kΩ
SID64
RPULLDOWN
下拉电阻
3.5
5.6
8.5
kΩ
SID65
IIL
输入漏电流 （绝对值）
–
–
2
nA
SID66
CIN
输入电容
–
3
7
pF
SID67[7]
VHYSTTL
输入迟滞 LVTTL
15
40
–
mV
VDD 2.7 V
SID68[7]
VHYSCMOS
输入迟滞 CMOS 电平
0.05 × VDD
–
–
mV
VDD < 4.5 V
200
–
–
mV
VDD > 4.5 V
[7]
SID68A
SID69
[7]
SID69A[7]
VHYSCMOS5V5 输入迟滞 CMOS 电平
IDIODE
通过保护二极管到达 VDD/VSS 的
导通电流
–
–
100
µA
ITOT_GPIO
芯片的最大拉电流或灌电流总值
–
–
85
mA
25 °C， VDD = 3.0 V
注释：
5. 由出厂校准保证。
6. VIH 不能超过 VDD + 0.2 V。
7. 由出厂校准保证。
文档编号：001-92129 版本 *B
页 15/34
PSoC® 4：PSoC 4000 系列数据手册
表 7. GPIO 交流规范
（由出厂校准保证）
规范 ID#
SID70
参数
TRISEF
SID71
快速强驱动模式下的上升时间
最小值
2
典型值
–
最大值
12
单位
ns
TFALLF
快速强驱动模式下的下降时间
2
–
12
ns
VDD = 3.3 V，
Cload = 25 pF
SID72
TRISES
慢速强驱动模式下的上升时间
10
–
60
–
VDD = 3.3 V，
Cload = 25 pF
SID73
TFALLS
慢速强驱动模式下的下降时间
10
–
60
–
VDD = 3.3 V，
Cload = 25 pF
SID74
FGPIOUT1
GPIO FOUT ； 3.3 V VDD 5.5 V。
快速强驱动模式。
–
–
16
MHz
90/10%，
Cload = 25 pF，
占空比 = 60/40
SID75
FGPIOUT2
GPIO FOUT ； 1.71 V VDD 3.3 V。
快速强驱动模式。
–
–
16
MHz
90/10%，
Cload = 25 pF，
占空比 = 60/40
SID76
FGPIOUT3
GPIO FOUT ； 3.3 V VDD 5.5 V。
慢速强驱动模式。
–
–
7
MHz
90/10%，
Cload = 25 pF，
占空比 = 60/40
SID245
FGPIOUT4
GPIO FOUT ； 1.71 V VDD 3.3 V。
慢速强驱动模式。
–
–
3.5
MHz
SID246
FGPIOIN
GPIO 输入工作频率；
1.71 V VDD 5.5 V
–
–
16
MHz
90/10%，
Cload = 25 pF，
60/40 占空比
90/10% VIO
文档编号：001-92129 版本 *B
说明
详情 / 条件
VDD = 3.3 V，
Cload = 25 pF
页 16/34
PSoC® 4：PSoC 4000 系列数据手册
XRES
表 8. XRES 直流规格
规范 ID#
SID77
VIH
SID78
VIL
SID79
RPULLUP
SID80
CIN
VHYSXRES
SID81
[8]
参数
说明
输入高电平阈值
最小值
0.7 × VDD
典型值
–
最大值
–
单位
V
详情 / 条件
CMOS 输入
输入低电平阈值
–
–
0.3 × VDD
V
CMOS 输入
上拉电阻
3.5
5.6
8.5
kΩ
输入电容
–
3
7
pF
输入电压迟滞
–
0.05*VDD
–
mV
VDD > 4.5 V 时，
典型迟滞为 200 mV
表 9. XRES 交流规范
规范 ID#
SID83[8]
BID#194[8]
参数
TRESETWIDTH
复位脉冲宽度
说明
TRESETWAKE
从复位释放到唤醒的时间
最小值
5
典型值
–
最大值
–
单位
µs
–
–
3
ms
详情 / 条件
模拟外设
比较器
表 10. 比较器直流规范
规范 ID#
参数
说明
最小值 典型值
最大值
单位
–
110
µA
–
–
85
µA
偏移电压 — 高带宽模式
–
10
30
mV
VOFFSET2
偏移电压 — 低功耗模式
–
10
30
mV
SID334[8]
ZCMP
比较器的直流输入阻抗
35
–
–
MΩ
SID338[8]
VINP_COMP
比较器的输入范围
0
–
3.6
V
SID339
VREF_COMP
比较器的内部参考电压
1.188
1.2
1.212
V
[8]
SID330
ICMP1
模块电流 — 高带宽模式
–
SID331[8]
ICMP2
模块电流 — 低功耗模式
SID332[8]
VOFFSET1
SID333[8]
详情 / 条件
最大输入电压是
3.6V 和 VDD 中的
更小值
注释：
8. 由出厂校准保证。
文档编号：001-92129 版本 *B
页 17/34
PSoC® 4：PSoC 4000 系列数据手册
表 11. 比较器交流规范 （由出厂校准保证）
规范 ID#
[8]
SID336
SID337[8]
参数
说明
最小值
典型值
最大值
单位
TCOMP1
响应时间 - 高带宽模式 +50 mV 过比较值
–
–
90
ns
TCOMP2
响应时间 - 低功耗模式 +50 mV 过比较值
–
–
110
ns
详情 / 条件
CSD
表 12. CSD 和 IDAC 的模块规范
规范 ID#
参数
说明
最小值 典型值
最大值
单位
详情 / 条件
CSD 和 IDAC 的规范
SYS.PER#3
VDD_RIPPLE
电源的最大允许波纹，
直流至 10 MHz
–
–
±50
mV
VDD > 2 V（包括波纹），
TA = 25 °C，
灵敏度 = 0.1 pF
SYS.PER#16 VDD_RIPPLE_1.8 电源的最大允许波纹，
直流至 10 MHz
–
–
±25
mV
VDD > 1.75 V （包括波
纹）， TA = 25 °C，寄存
器电容 （CP） < 20 pF，
敏感度 ≥ 0.4 pF
1.1
1.2
1.3
V
–
–
1125
µA
–
–
1125
µA
工作电压范围
1.71
–
5.5
V
SID.CSD#15
VREFHI
SID.CSD#16
IDAC1IDD
IDAC1 （8 位）模块电流
SID.CSD#17
IDAC2IDD
IDAC2 （7 位）模块电流
SID308
VCSD
SID308A
VCOMPIDAC
IDAC 的标准电压范围
0.8
–
VDD –0.8
V
SID309
IDAC1DNL
8 位分辨率的差分非线性 （DNL）
–1
–
1
LSB
SID310
IDAC1INL
8 位分辨率的积分非线性 （INL）
–3
–
3
LSB
SID311
IDAC2DNL
7 位分辨率的差分非线性 （DNL）
–1
–
1
LSB
SID312
IDAC2INL
7 位分辨率的积分非线性 （INL）
–3
–
3
LSB
SID313
SNR
手指触摸产生的信号与噪声的比率。
由出厂校准保证
5
–
–
比率
SID314
IDAC1CRT1
高范围的 IDAC1 （8 位）输出电流
–
612
–
µA
SID314A
IDAC1CRT2
低范围的 IDAC1 （8 位）输出电流
–
306
–
µA
SID315
IDAC2CRT1
高范围的 IDAC2 （7 位）输出电流
–
304.8
–
µA
SID315A
IDAC2CRT2
低范围的 IDAC2 （7 位）输出电流
–
152.4
–
µA
SID320
IDACOFFSET
所有零输入
–
–
±1
LSB
全量程错误减去偏移
–
–
±10
%
各 IDAC 之间的不一致性
–
–
7
LSB
缓冲区的输出参考电压
1.8 V ±5% 或
1.8 V 到 5.5 V
电容值范围 = 9 pF ~ 35
pF，灵敏度 = 0.1 pF。
SID321
IDACGAIN
SID322
IDACMISMATCH
SID323
IDACSET8
8 位 IDAC 达到 0.5 LSB 所需的建立
时间
–
–
10
µs
全标度跃变。
无外部负载。
SID324
IDACSET7
7 位 IDAC 达到 0.5 LSB 所需的建立
时间
–
–
10
µs
全标度跃变。
无外部负载。
SID325
CMOD
外部调制器电容。
–
2.2
–
nF
5 V 的额定电压，
X7R 或 NP0 电容。
文档编号：001-92129 版本 *B
页 18/34
PSoC® 4：PSoC 4000 系列数据手册
数字外设
定时计数脉宽调制器 （TCPWM）
表 13. TCPWM 规范
规范 ID
SID.TCPWM.1
参数
ITCPWM1
说明
频率为 3 MHz 时的模块电流消耗
SID.TCPWM.2
ITCPWM2
频率为 8 MHz 时的模块电流消耗
–
–
频率为 16 MHz 时的模块电流消耗
–
–
–
SID.TCPWM.2A ITCPWM3
单位
μA
详情 / 条件
所有模式 （TCPWM）
145
μA
所有模式 （TCPWM）
160
μA
所有模式 （TCPWM）
–
Fc
MHz
最小值 典型值 最大值
–
–
45
Fc 最大值 = CLK_SYS。
最大频率 = 16 MHz
SID.TCPWM.3
TCPWMFREQ
工作频率
SID.TCPWM.4
TPWMENEXT
输入触发脉冲宽度
2/Fc
–
–
ns
SID.TCPWM.5
TPWMEXT
输出触发脉冲宽度
2/Fc
–
–
ns
SID.TCPWM.5A TCRES
SID.TCPWM.5B PWMRES
计数器的分辨率
PWM 分辨率
1/Fc
–
–
ns
对于所有触发事件 [9]
上溢、下溢和 CC （计数
值等于比较值）输出的最
小宽度
连续计数间的最短时间
1/Fc
–
–
ns
PWM 输出的最小脉宽
SID.TCPWM.5C QRES
正交输入分辨率
1/Fc
–
–
ns
正交相位输入的最小脉冲
宽度。
I2C
表 14. 固定 I2C 的直流规范 [10]
规范 ID
SID149
II2C1
参数
SID150
II2C2
SID.PWR#5 ISBI2C
说明
频率为 100 KHz 时的模块电流消耗
最小值
–
典型值
–
最大值
25
单位
µA
频率为 400 KHz 时的模块电流消耗
–
–
135
µA
–
–
2.5
µA
最小值
–
典型值
–
最大值
400
单位
Kbps
在深度睡眠模式下使能
I2C
详情 / 条件
表 15. 固定 I2C 交流规范 [10]
规范 ID
SID153
参数
FI2C1
说明
比特率
详情 / 条件
注释：
9. 根据选择的工作模式，触发事件可以为：Stop、 Start、 Reload、 Count、 Capture 或 Kill。
10. 由出厂校准保证。
文档编号：001-92129 版本 *B
页 19/34
PSoC® 4：PSoC 4000 系列数据手册
存储器
表 16. 闪存直流规范
规格 ID
SID173
参数
说明
VPE
擦除和编程电压
最小值
1.71
典型值
–
最大值
5.5
单位
V
详情 / 条件
表 17. 闪存交流规范
规格 ID
SID174
参数
TROWWRITE[11]
SID175
TROWERASE[11]
SID176
SID180[12]
TROWPROGRAM[11]
TBULKERASE[11]
TDEVPROG[11]
SID181[12]
FEND
闪存耐久性
SID182[12]
FRET
SID178
SID182A[12]
说明
最小值
–
行 （块）编写的时间 （擦除和编
程）
–
行擦除时间
典型值
–
最大值
20
单位
ms
–
13
ms
擦除后的行编程时间
–
–
7
ms
批量擦除时间 （16 KB）
–
–
15
ms
–
–
7.5
秒
100 K
–
–
周期
闪存数据保持时间。 TA 55 °C，
100 K 个编程 / 擦除周期
20
–
–
年
闪存数据保持时间。 TA 85 °C，
一万个编程 / 擦除周期
10
–
–
年
器件总编程时间
详情 / 条件
行 （块）= 64 个字节
系统资源
上电复位 （POR）
表 18. 上电复位 （PRES）
规范 ID
参数
说明
SID.CLK#6 SR_POWER_UP 电源上升速率
SID185[12] VRISEIPOR
上升触发电压
SID186[12]
VFALLIPOR
下降触发电压
最小值
1
典型值
–
最大值
67
单位
V/ms
0.80
–
1.5
V
0.70
–
1.4
V
最小值
1.48
典型值
–
最大值
1.62
单位
V
1.11
–
1.5
V
详情 / 条件
在加电时
表 19. VCCD 的欠压检测 （BOD）
规范 ID
SID190[12]
参数
说明
VFALLPPOR
活动模式和睡眠模式下的 BOD
触发电压
SID192[12]
VFALLDPSLP
睡眠模式下的 BOD 触发电压
详情 / 条件
注释：
11. 它可能需要最多 20 毫秒来写入到闪存。在这段时间内请勿复位器件，否则会中断闪存操作并且不能保证该操作的完成。复位源包括 XRES 引脚、软件复位、 CPU
锁存状态和特权冲突、不合适的电源电平以及看门狗。需要确保这些复位源不会无意被触发。
12. 由出厂校准保证。
文档编号：001-92129 版本 *B
页 20/34
PSoC® 4：PSoC 4000 系列数据手册
SWD 接口
表 20. SWD 接口规范
规格 ID
SID213
参数
F_SWDCLK1
说明
3.3 V VDD 5.5 V
最小值
–
典型值
–
最大值
14
单位
MHz
SID214
F_SWDCLK2
1.71 V VDD 3.3 V
–
–
7
MHz
SID215[13]
T_SWDI_SETUP T = 1/f SWDCLK
0.25*T
–
–
ns
SID216[13]
T_SWDI_HOLD
0.25*T
–
–
ns
SID217[13]
T_SWDO_VALID T = 1/f SWDCLK
–
–
0.5*T
ns
SID217A[13] T_SWDO_HOLD T = 1/f SWDCLK
1
–
–
ns
T = 1/f SWDCLK
详情 / 条件
SWDCLK CPU 时
钟频率的 1/3
SWDCLK CPU 时
钟频率的 1/3
内部主振荡器
表 21. IMO 直流规格
（由设计决定）
规格 ID
SID218
参数
IIMO1
SID219
IIMO2
说明
最小值
–
频率为 48 MHz 时的 IMO 工作电流
–
频率为 24 MHz 时的 IMO 工作电流
典型值
–
最大值
250
单位
µA
–
180
µA
详情 / 条件
表 22. IMO 交流规范
规格 ID
SID223
参数
说明
FIMOTOL1
最小值
–
频率为 24 或 32 MHz （出厂调整后）
典型值
–
最大值
±2
单位
%
SID223A
FIMOTOLVCCD
频率为 24 或 32 MHz （出厂调整后）
–
–
±4
%
SID226
TSTARTIMO
IMO 启动时间
–
–
7
µs
SID228
TJITRMSIMO2
频率为 24 MHz 时的 RMS 抖动
–
145
–
ps
详情 / 条件
2 V VDD 5.5 V 和
–25 °C TA 85 °C
在所有其他条件下
内部低速振荡器
表 23. ILO 直流规范
（由设计决定）
规格 ID
参数
SID231[13] IILO1
SID233[13] IILOLEAK
说明
ILO 工作电流
ILO 漏电流
最小值
–
典型值
0.3
最大值
1.05
单位
µA
–
2
15
nA
最大值
2
单位
ms
详情 / 条件
表 24. ILO 交流规范
规格 ID
参数
SID234[13] TSTARTILO1
SID236[13] TILODUTY
SID237
FILOTRIM1
说明
ILO 启动时间
最小值 典型值
–
–
ILO 占空比
40
50
60
%
ILO 频率范围
20
40
80
kHz
详情 / 条件
注释：
13. 由出厂校准保证。
文档编号：001-92129 版本 *B
页 21/34
PSoC® 4：PSoC 4000 系列数据手册
表 25. 外部时钟规范
规范 ID
参数
SID305[14] ExtClkFreq
外部时钟输入频率
说明
SID306[14] ExtClkDuty
占空比；在 VDD/2 电压下测量
最小值
0
典型值
–
最大值
16
单位
MHz
45
–
55
%
最小值
3
典型值
–
详情 / 条件
表 26. 模块规范
规范 ID
SID262[14]
参数
TCLKSWITCH
说明
系统时钟源的切换时间
最大值
4
单位
详情 / 条件
周期
注释：
14. 由出厂校准保证。
文档编号：001-92129 版本 *B
页 22/34
PSoC® 4：PSoC 4000 系列数据手册
订购信息
下表显示的是 PSoC 4000 系列的器件型号和各种特性。盘带封装中提供了所有封装类型。
闪存 （KB）
SRAM （KB）
CapSense
7 位 IDAC
8 位 IDAC
比较器
TCPWM 模块
I2C
16-WLCSP
8-SOIC
16-SOIC
16-QFN
24-QFN
28-SSOP
CY8C4013SXI-400
16
8
2
–
–
–
–
1
1
–
✔
–
–
–
–
CY8C4013SXI-410
16
8
2
–
1
1
1
1
1
–
✔
–
–
–
–
CY8C4013SXI-411
16
8
2
–
1
1
1
1
1
–
–
✔
–
–
–
CY8C4013LQI-411
16
8
2
–
1
1
1
1
1
–
–
–
✔
–
–
CY8C4014SXI-420
16
16
2
✔
1
1
1
1
1
–
✔
–
–
–
–
CY8C4014SXI-411
16
16
2
–
1
1
1
1
1
–
–
✔
–
–
–
CY8C4014SXI-421
16
16
2
✔
1
1
1
1
1
–
–
✔
–
–
–
CY8C4014LQI-421
16
16
2
✔
1
1
1
1
1
–
–
–
✔
–
–
CY8C4014LQI-412
16
16
2
–
1
1
1
1
1
–
–
–
–
✔
–
CY8C4014LQI-422
16
16
2
✔
1
1
1
1
1
–
–
–
–
✔
–
CY8C4014PVI-412
16
16
2
–
1
1
1
1
1
–
–
–
–
–
✔
CY8C4014PVI-422
16
16
2
✔
1
1
1
1
1
–
–
–
–
–
✔
CY8C4014FNI-421
16
16
2
✔
1
1
1
1
1
✔
–
–
–
–
–
CY8C4014LQI-SLT1
16
16
2
✔
1
1
1
1
1
–
–
–
✔
–
–
CY8C4014LQI-SLT2
16
16
2
✔
1
1
1
1
1
–
–
–
–
✔
–
类别
CY8C4013
CY8C4014
其他
封装
CPU 的最大速度
（MHz）
特性
MPN
器件型号约定
PSoC 4 器件遵循下表所述的器件型号约定。除非另有声明，否则所有字段都是单字符字母数字 （0、 1、 2、 …、 9、 A、 B、 …、
Z）。
器件型号的格式为 CY8C4ABCDEF-XYZ，其中各域的定义如下所示。
实例
CY8C 4 A B C D E F
-
x
x x
赛普拉斯前缀
4 : PSoC4
0 : 4000 系列
架构
架构中的系列组
1 : 16 MHz
速度等级
4 : 16 KB
闪存容量
PV : SSOP
SX : SOIC
LQ : QFN
FN: WLCSP
I : 工业级
封装代码
温度范围
外设设置
文档编号：001-92129 版本 *B
页 23/34
PSoC® 4：PSoC 4000 系列数据手册
下表列出了各域值：
字段
说明
CY8C
赛普拉斯前缀
4
A
B
C
DE
F
XYZ
值
含义
架构
4
PSoC 4
系列
0
CPU 的速度
1
4000 系列
16 MHz
4
48 MHz
3
8 KB
4
16 KB
5
32 KB
闪存容量
封装代码
6
64 KB
7
128 KB
SX
SOIC
LQ
QFN
PV
SSOP
FN
WLCSP
温度范围
I
行业级
属性代码
000-999
设置在特殊系列中的特性代码
文档编号：001-92129 版本 *B
页 24/34
PSoC® 4：PSoC 4000 系列数据手册
封装
表 27. 封装列表
规范 ID#
BID#47A
封装
28-SSOP
说明
28 引脚 SSOP （5 × 10 × 1.65mm），间距为 0.65mm
BID#26
24-QFN
24 引脚 QFN （4 × 4 × 0.6 mm），间距为 0.5mm
BID#33
16-QFN
16 引脚 QFN （3 × 3 × 0.6 mm），间距为 0.5mm
BID#40
16-SOIC
16 引脚 （150 Mil） SOIC
BID#47
8-SOIC
8 引脚 （150 Mil） SOIC
BID#147A
16 球 WLCSP
16 球形焊盘 （1.45 × 1.56 × 0.4 mm）
表 28. 封装特性
参数
说明
条件
最小值
–40
典型值
25
最大值
85
单位
°C
–40
–
100
°C
TA
工作环境温度
TJ
工作结温
TJA
封装 θJA （28-SSOP）
–
66.6
–
°C/Watt
TJC
封装 θJC （28-SSOP）
–
34
–
°C/Watt
TJA
封装 θJA （24-QFN）
–
38
–
°C/Watt
TJC
封装 θJC （24-QFN）
–
5.6
–
°C/Watt
TJA
封装 θJA （16-QFN）
–
49.6
–
°C/Watt
TJC
封装 θJC （16-QFN）
–
5.9
–
°C/Watt
TJA
封装 θJA （16-SOIC）
–
142
–
°C/Watt
TJC
封装 θJC （16-SOIC）
–
49.8
–
°C/Watt
TJA
封装 θJA （16 球 WLCSP）
–
90
–
°C/Watt
TJC
封装 θJC （16 球 WLCSP）
–
0.9
–
°C/Watt
TJA
封装 θJA （8-SOIC）
–
198
–
°C/Watt
TJC
封装 θJC （8-SOIC）
–
56.9
–
°C/Watt
表 29. 回流焊峰值温度
封装
最高峰值温度
260 °C
全部
峰值温度下的最长时间
30 秒
表 30. 封装潮敏等级 （MSL）， IPC/JEDEC J-STD-020
封装
MSL
全部
MSL 3
16- 球 WLCSP
MSL1
文档编号：001-92129 版本 *B
页 25/34
PSoC® 4：PSoC 4000 系列数据手册
封装外形图
图 11. 28-SSOP 封装外形
51-85079 *F
图 12. 24-QFN EPAD （Sawn）封装外形
001-13937 *F
注释：
15. QFN 封装图的尺寸单位为毫米。
文档编号：001-92129 版本 *B
页 26/34
PSoC® 4：PSoC 4000 系列数据手册
QFN 封装上的中心焊盘应连接到接地 （VSS），以获得最佳机械、热学和电气性能。如果未接地，则应处于电气悬空状态，而不能
连接到任何其他信号。
图 13. 16- 针 QFN (3 × 3 × 0.6 mm) 1.7 × 1.7 E-Pad （Sawn）封装
001-87187 *A
文档编号：001-92129 版本 *B
页 27/34
PSoC® 4：PSoC 4000 系列数据手册
图 14. 16- 针 SOIC （150 Mils）封装外形
51-85068 *E
图 15. 8- 针 SOIC （150 Mils）封装外形
51-85066 *H
注释：
16. QFN 封装图的尺寸单位为英寸 [ 毫米 ]。
文档编号：001-92129 版本 *B
页 28/34
PSoC® 4：PSoC 4000 系列数据手册
图 16. 16- 球 WLCSP （1.452 × 1.559 × 0.42 mm）
5.
1
2
3
4
4
3
1
2
A
A
6.
7.
B
B
C
C
D
D
TOP VIEW
6.
SIDE VIEW
BOTTOM VIEW
NOTES:
DIMENSIONS
SYMBOL
A
MIN.
NOM.
MAX.
-
-
0.42
1. ALL DIMENSIONS ARE IN MILLIMETERS.
2. SOLDER BALL POSITION DESIGNATION PER JEP95, SECTION 3, SPP-020.
A1
0.089
0.099
0.109
3. "e" REPRESENTS THE SOLDER BALL GRID PITCH.
D
1.427
1.452
1.477
4. SYMBOL "MD" IS THE BALL MATRIX SIZE IN THE "D" DIRECTION.
E
1.534
1.559
D1
1.05 BSC
E1
1.05 BSC
MD
4
ME
4
N
1.584
N IS THE NUMBER OF POPULATED SOLDER BALL POSITIONS FOR MATRIX
SIZE MD X ME.
5. DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL DIAMETER IN A
PLANE PARALLEL TO DATUM C.
6. "SD" AND "SE" ARE MEASURED WITH RESPECT TO DATUMS A AND B AND
16
b
0.17
0.20
eD
0.35 BSC
eE
0.35 BSC
SD
0.18 BSC
SE
0.18 BSC
SYMBOL "ME" IS THE BALL MATRIX SIZE IN THE "E" DIRECTION.
0.23
DEFINE THE POSITION OF THE CENTER SOLDER BALL IN THE OUTER ROW.
WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE OUTER ROW,
"SD" OR "SE" = 0.
WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE OUTER ROW,
"SD" = eD/2 AND "SE" = eE/2.
7. A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK MARK
METALIZED MARK, INDENTATION OR OTHER MEANS.
8. "+" INDICATES THE THEORETICAL CENTER OF DEPOPULATED SOLDER
BALLS.
9. JEDEC SPECIFICATION NO. REF. : N/A.
001-95966 *C
文档编号：001-92129 版本 *B
页 29/34
PSoC® 4：PSoC 4000 系列数据手册
缩略语
表 31. 本文档中使用的缩略语 （续）
表 31. 本文档中使用的缩略语
缩略语
说明
缩略语
说明
FPB
闪存修补和断点
FS
全速
GPIO
通用输入 / 输出，适用于 PSoC 引脚
HVI
高电压中断，另请参见 LVI、 LVD
IC
集成电路
算术逻辑单元
IDAC
电流 DAC，另请参见 DAC、 VDAC
模拟复用器总线
IDE
集成开发环境
API
应用编程接口
I2C
APSR
应用编程状态寄存器
IIR
高级 RISC 机器，即为一种 CPU 架构
ILO
内部低速振荡器，另请参见 IMO
ATM
自动 Thump 模式
IMO
内部主振荡器，另请参见 ILO
BW
带宽
INL
积分非线性，另请参见 DNL
CAN
控制器区域网络，即为一种通信协议
I/O
CMRR
共模抑制比
输入 / 输出，另请参见 GPIO、 DIO、 SIO、
USBIO
CPU
中央处理单元
IPOR
初次上电复位
CRC
循环冗余校验，即为一种错误校验协议
IPSR
中断程序状态寄存器
DAC
数模转换器，另请参见 IDAC、 VDAC
IRQ
中断请求
DFB
数字滤波器模块
ITM
仪器化跟踪宏单元
DIO
数字输入 / 输出， GPIO 仅具有数字功能，无模
拟功能。请参见 GPIO。
LCD
液晶显示器
LIN
本地互联网络，即为一种通信协议
Dhrystone 每秒百万条指令
LR
链接寄存器
DMA
直接存储器访问，另请参见 TD
LUT
查询表
DNL
微分非线性，另请参见 INL
LVD
欠压检测，另请参见 LVI
DNU
请勿使用
LVI
低压中断，另请参见 HVI
端口写入数据寄存器
LVTTL
低压晶体管 - 晶体管逻辑
DSI
数字系统互连
MAC
乘法累加器
DWT
数据观察点和跟踪
MCU
微控制器单元
ECC
纠错码
MISO
主入从出
外部晶体振荡器
NC
无连接
EEPROM
电可擦除可编程只读存储器
NMI
不可屏蔽的中断
EMI
电磁干扰
NRZ
非归零
EMIF
外部存储器接口
NVIC
嵌套向量中断控制器
转换结束
NVL
非易失性锁存器，另请参见 WOL
EOF
帧结束
opamp
运算放大器
EPSR
执行程序状态寄存器
PAL
可编程阵列逻辑，另请参见 PLD
ESD
静电放电
PC
程序计数器
嵌入式跟踪宏单元
PCB
印刷电路板
有限脉冲响应，另请参见 IIR
PGA
可编程增益放大器
PHUB
外设集线器
abus
模拟局部总线
ADC
模数转换器
AG
模拟全局总线
AHB
AMBA （先进微控制器总线架构）高性能总线，
即为一种 ARM 数据传输总线
ALU
AMUXBUS
ARM®
DMIPS
DR
ECO
EOC
ETM
FIR
文档编号：001-92129 版本 *B
或 IIC
内部集成电路，即为一种通信协议
无限脉冲响应，另请参见 FIR
页 30/34
PSoC® 4：PSoC 4000 系列数据手册
表 31. 本文档中使用的缩略语 （续）
缩略语
表 31. 本文档中使用的缩略语 （续）
说明
缩略语
说明
物理层
TTL
晶体管 - 晶体管逻辑
端口中断控制单元
TX
发送
PLA
可编程逻辑阵列
UART
通用异步发射器接收器，它是一种通信协议
PLD
PHY
PICU
可编程逻辑器件，另请参见 PAL
UDB
通用数字模块
PLL
锁相环
USB
通用串行总线
PMDD
封装材料声明数据手册
USBIO
POR
上电复位
USB 输入 / 输出，用于连接至 USB 端口的
PSoC 引脚
PRES
准确上电复位
PRS
伪随机序列
PS
端口读取数据寄存器
PSoC®
可编程片上系统
PSRR
电源抑制比
PWM
脉冲宽度调制器
RAM
随机存取存储器
RISC
精简指令集计算
RMS
均方根
RTC
实时时钟
RTL
寄存器转换语言
RTR
远程传输请求
RX
接收
SAR
逐次逼近寄存器
SC/CT
开关电容 / 连续时间
SCL
I2C 串行时钟
SDA
I2C 串行数据
S/H
采样和保持
SINAD
信噪比和失真比
SIO
特殊输入 / 输出，带高级功能的 GPIO。请参见
GPIO。
SOC
开始转换
SOF
帧开始
SPI
串行外设接口，即为一种通信协议
SR
斜率
SRAM
静态随机存取存储器
SRES
软件复位
SWD
串行线调试，即为一种测试协议
SWV
单线浏览器
TD
传输描述符，另请参见 DMA
THD
总谐波失真
TIA
互阻放大器
TRM
技术参考手册
文档编号：001-92129 版本 *B
VDAC
电压数模转换器，另请参见 DAC、 IDAC
WDT
看门狗定时器
WOL
一次性写锁存器，另请参见 NVL
WRES
看门狗定时器复位
XRES
外部复位 I/O 引脚
XTAL
晶体
页 31/34
PSoC® 4：PSoC 4000 系列数据手册
文档规范
测量单位
表 32. 测量单位
符号
测量单位
°C
摄氏度
dB
分贝
fF
飞法
Hz
赫兹
KB
1024 个字节
kbps
每秒千位数
Khr
千小时
kHz
千赫兹
kΩ
千欧
ksps
每秒千次采样
LSB
最低有效位
Mbps
每秒兆位数
MHz
兆赫兹
MΩ
兆欧
Msps
每秒兆次采样
µA
微安
µF
微法
µH
微亨
µs
微秒
µV
微伏
µW
微瓦
mA
毫安
ms
毫秒
mV
毫伏
nA
纳安
ns
纳秒
nV
纳伏
Ω
欧姆
pF
皮法
ppm
百万分率
ps
皮秒
s
秒
sps
每秒采样数
sqrtHz
赫兹平方根
V
伏特
文档编号：001-92129 版本 *B
页 32/34
PSoC® 4：PSoC 4000 系列数据手册
修订记录
说明标题：PSoC® 4：PSoC 4000 系列数据手册可编程片上系统 （PSoC®）
文档编号：001-92129
ECN
版本
变更者
提交日期
**
4345245
JOZH
*A
4902977
JOZH
*B
5711722
HARA
文档编号：001-92129 版本 *B
变更说明
04/14/2014 本文档版本号为 Rev. **，译自英文版 001-89638 Rev. *A。
09/11/2015 本文档版本号为 Rev. *A，译自英文版 001-89638 Rev. *E。
04/28/2017 本文档版本号为 Rev. *B，译自英文版 001-89638 Rev. *G。
更新了徽标和版权。
完成日落评论。
页 33/34
PSoC® 4：PSoC 4000 系列数据手册
销售、解决方案和法律信息
全球销售和设计支持
赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问赛普拉斯
所在地。
PSoC® 解决方案
产品
汽车级产品
时钟与缓冲器
接口
照明与电源控制
存储器
PSoC
触摸感应产品
USB 控制器
无线 / 射频
cypress.com/go/automotive
cypress.com/go/clocks
cypress.com/go/interface
cypress.com/go/powerpsoc
cypress.com/go/memory
cypress.com/go/psoc
cypress.com/go/touch
psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
赛普拉斯开发者社区
社区 | 论坛 | 博客 | 视频 | 培训
技术支持
cypress.com/go/support
cypress.com/go/USB
cypress.com/go/wireless
赛普拉斯半导体公司， 2013-2017 年。本文件是赛普拉斯半导体公司及其子公司，包括 Spansion LLC （“ 赛普拉斯 ”）的财产。本文件，包括其包含或引用的任何软件或固件 （“ 软件 ”），根据全球范
围内的知识产权法律以及美国与其他国家签署条约由赛普拉斯所有。除非在本款中另有明确规定，赛普拉斯保留在该等法律和条约下的所有权利，且未就其专利、版权、商标或其他知识产权授予任何
许可。如果软件并不附随有一份许可协议且贵方未以其他方式与赛普拉斯签署关于使用软件的书面协议，赛普拉斯特此授予贵方属人性质的、非独家且不可转让的如下许可 （无再许可权）（1）在赛
普拉斯特软件著作权项下的下列许可权 （一）对以源代码形式提供的软件，仅出于在赛普拉斯硬件产品上使用之目的且仅在贵方集团内部修改和复制软件，和 （二）仅限于在有关赛普拉斯硬件产品上
使用之目的将软件以二进制代码形式的向外部最终用户提供 （无论直接提供或通过经销商和分销商间接提供），和 （2）在被软件 （由赛普拉斯公司提供，且未经修改）侵犯的赛普拉斯专利的权利主
张项下，仅出于在赛普拉斯硬件产品上使用之目的制造、使用、提供和进口软件的许可。禁止对软件的任何其他使用、复制、修改、翻译或汇编。
在适用法律允许的限度内，赛普拉斯未对本文件或任何软件作出任何明示或暗示的担保，包括但不限于关于适销性和特定用途的默示保证。赛普拉斯保留更改本文件的权利，届时将不另行通知。在适
用法律允许的限度内，赛普拉斯不对因应用或使用本文件所述任何产品或电路引起的任何后果负责。本文件，包括任何样本设计信息或程序代码信息，仅为供参考之目的提供。文件使用人应负责正确
设计、计划和测试信息应用和由此生产的任何产品的功能和安全性。赛普拉斯产品不应被设计为、设定为或授权用作武器操作、武器系统、核设施、生命支持设备或系统、其他医疗设备或系统 （包括
急救设备和手术植入物）、污染控制或有害物质管理系统中的关键部件，或产品植入之设备或系统故障可能导致人身伤害、死亡或财产损失其他用途 （“ 非预期用途 ”）。关键部件指，若该部件发生故
障，经合理预期会导致设备或系统故障或会影响设备或系统安全性和有效性的部件。针对由赛普拉斯产品非预期用途产生或相关的任何主张、费用、损失和其他责任，赛普拉斯不承担全部或部分责任
且贵方不应追究赛普拉斯之责任。贵方应赔偿赛普拉斯因赛普拉斯产品任何非预期用途产生或相关的所有索赔、费用、损失和其他责任，包括因人身伤害或死亡引起的主张，并使之免受损失。
赛普拉斯、赛普拉斯徽标、Spansion、Spansion 徽标，及上述项目的组合，WICED，及 PSoC、CapSense、EZ-USB、F-RAM 和 Traveo 应视为赛普拉斯在美国和其他国家的商标或注册商标。请访
问 cypress.com 获取赛普拉斯商标的完整列表。其他名称和品牌可能由其各自所有者主张为该方财产。
文档编号：001-92129 版本 *B
修订日期：April 28, 2017
页 34/34
很抱歉，暂时无法提供与“CY8C4014LQI-422”相匹配的价格&库存，您可以联系我们找货
免费人工找货
工商网监
湘ICP备2023018690号
