FAN7393AMX

FAN7393A 半桥栅极驱动 IC 特性  浮动通道可实现高达 +600V 的自举运行  2.5A/2.5A 的典型源电流 / 灌电流驱动能力  将容许负VS 摆幅扩展到-9.8V，用于VBS=15V时的信号 传播  高侧输出与 IN 输入信号同相  兼容 3.3V 和 5V 逻辑输入电平  适用于两个通道的匹配传播延迟 说明 FAN7393A 是一款具有关断和可编程死区控制功能的半 桥栅极驱动 IC，可驱动工作电压高达 +600V 的高速 MOSFET 和绝缘栅双极型晶体管 (IGBT)。它具有缓冲输 出级，且所有 NMOS 晶体管设计为具有高脉冲电流驱动 能力和最低交叠导通。  内置共模 dv/dt 噪声消除电路 飞兆的高压工艺和共模噪声消除技术可使高侧驱动器在高 dv/dt 噪声环境下稳定运行。先进的电平转换电路，能使 高侧栅极驱动器的工作电压在 VBS=15V 时 VS 达到 -9.8V （典型值）。  RDT=0W 时，内部最小死区时间为 400ns UVLO 电路可防止 VDD 和 VBS 低于指定的阈值电压时发  内置关断功能  两个通道均内置欠压锁定 (UVLO) 功能  可编程导通延迟控制 （死区时间） 生故障。 大电流和低输出压降的特性，使得该器件适合于不同的半 桥和全桥逆变器、电机驱动变频器、开关电源、感应加 热，以及大功率 DC-DC 转换器等应用。 应用  高速功率 MOSFET 和 IGBT 栅极驱动器 14-SOP  感应加热  大功率 DC-DC 转换器  同步降压转换器  电机驱动变频器 订购信息 器件编号 封装 工作温度 包装方法 FAN7393AMX 14-SOIC -40°C 至 +125°C 卷带和卷盘 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 www.fairchildsemi.com FAN7393A — 半桥栅极驱动 IC 2013 年 11 月 FAN7393A — 半桥栅极驱动 IC 典型应用电路图 Up to 600V +15V RBOOT DBOOT FAN7393A PWM IC Control PWM 1 IN NC 14 Shutdown 2 SD VB 13 3 VSS HO 12 4 DT VS 11 RDT R1 CBOOT 5 COM NC 10 6 LO NC 9 7 VDD NC 8 Load R2 图 1. 典型应用电路 内部框图 13 VB UVLO 250K NOISE CANCELLER R DRIVER HS(ON/OFF) 1 PULSE GENERATOR IN R S Q 11 VS SCHMITT TRIGGER INPUT 5V 12 HO 250K SD 2 7 VDD SHOOT-THROUGH PREVENTION UVLO 4 VSS 3 DEAD-TIME { DTMIN=400ns } LS(ON/OFF) VSS/COM LEVEL SHIFT DELAY DRIVER RDTINT DT 6 LO 5 COM Pin 8, 9, 10 and 14 are no connection 图 2. 功能框图 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 www.fairchildsemi.com 2 FAN7393A — 半桥栅极驱动 IC 引脚布局 1 14 NC SD 2 13 VB VSS 3 12 HO DT 4 11 VS COM 5 10 NC LO 6 9 NC VDD 7 8 NC FAN7393A IN 图 3. 引脚布局 （俯视图） 引脚定义 引脚号 名称 1 IN 说明 高侧和低侧栅极驱动器输出的逻辑输入，与 HO 同相 2 SD 关断逻辑输入 3 VSS 逻辑地 4 DT 通过外接电阻实现死区时间控制 （参考 VSS） 5 COM 6 LO 低侧栅极返回 接地 7 VDD 电源电压 8 NC 无连接 9 NC 无连接 10 NC 无连接 11 VS 高侧浮动电源电压返回 12 HO 高侧驱动输出 13 VB 高侧浮动电源 14 NC 无连接 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 www.fairchildsemi.com 3 应力超过绝对最大额定值，可能会损坏器件。在超出推荐的工作条件的情况下，该器件可能无法正常工作，所以不建议 让器件在这些条件下长期工作。此外，长期工作在高压推荐的工作条件下工作，会影响器件的可靠性。绝对最大额定值 仅是应力规格值。除非另有说明， TA = 25°C。 符号 VB VS 特性 高侧浮动电源电压 高侧浮动偏置电压 (1) 最小值 最大值 单位 -0.3 625.0 V VB-VSHUNT VB+0.3 V VS-0.3 VB+0.3 V VHO 高侧浮动输出电压 VLO 低侧输出电压 -0.3 VDD+0.3 V VDD 低侧和逻辑固定电源电压 -0.3 25.0 V VIN 逻辑输入电压 (IN) -0.3 VDD+0.3 V VSD 逻辑输入电压 (SD) VSS 5.5 V DT 可编程死区时间引脚电压 -0.3 VDD+0.3 V VSS 逻辑地 VDD-25 VDD+0.3 V ± 50 V/ns 1 W dVS/dt 允许的偏置电压变化速率 PD 功耗 (2, 3, 4) θJA 热阻 110 °C/W TJ 结温 +150 °C +150 °C TSTG -55 存储温度 注意： 1. 本 IC 的 VBS 端含有电压调节器。该电源引脚不应使用超过 “ 电气特性 ” 部分指定的 VSHUNT 低阻抗电压源驱动。 2. 安装到 76.2 x 114.3 x 1.6mm PCB 板 (FR-4 环氧玻璃材料 )。 3. 参考下列标准： JESD51-2：集成电路热测试方法环境条件 – 自然通风和 JESD51-3：含铅表面贴装封装的低有效导热系数测试板。 4. 在任何情况下，都不要超过 PD 最大值。 推荐工作条件 推荐的操作条件表明确了器件的真实工作条件。指定推荐的工作条件，以确保器件的最佳性能达到数据表中的规格。 飞兆不建议超出额定或依照绝对最大额定值进行设计。 符号 VB VS 参数 最小值 最大值 单位 高侧浮动电源电压 VS+10 VS+20 V 高侧浮动电源偏置电压 6-VDD 600 V VHO 高侧输出电压 VS VB V VDD 低侧和逻辑固定电源电压 10 20 V VLO 低侧输出电压 COM VDD V VIN 逻辑输入电压 (IN) VSS VDD V VSD 逻辑输入电压 (SD) VSS 5 V DT 可编程死区时间引脚电压 VSS VDD V VSS 逻辑地 -5 +5 V 工作环境温度 -40 +125 °C TA © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 www.fairchildsemi.com 4 FAN7393A — 半桥栅极驱动 IC 绝对最大额定值 除非另有说明，VBIAS(VDD，VBS)=15.0V，VSS=COM=0V，DT=VSS，TA=25°C。VIN 和 IIN 参数以 VSS/COM 为参考点， 并适用于相应的输入引脚：IN 和 SD。 VO 和 IO 参数以 COM 为参考点，并适用于相应的输出引脚：HO 和 LO。 符号 特性 测试条件 最小值 典型值 最大值 单位 电源部分 IQDD VDD 静态电源电流 VIN=0V 或 5V 600 1000 μA IQBS VBS 静态电源电流 VIN=0V 或 5V 55 100 μA IPDD VDD 工作电源电流 fIN=20KHz，空载 1.0 1.6 mA IPBS VBS 工作电源电流 CL=1nF, fIN=20KHz, RMS 450 800 μA ISD 关闭模式电源电流 SD=VSS 650 1000 μA ILK 偏置漏电流 VB=VS=600V 10 μA 自举电源部分 VDDUV+ VBSUV+ VDD 和 VBS 电源欠压 正向阈值电压 VIN=0V， VDD=VBS= 扫描 7.8 8.8 9.8 V VDDUVVBSUV- VDD 和 VBS 电源欠压 负向阈值电压 VIN=0V， VDD=VBS= 扫描 7.3 8.3 9.3 V VDDUVH VBSUVH VDD 和 VBS 电源欠压锁定滞回电压回差 VIN=0V， VDD=VBS= 扫描 0.5 V 电压调节器部分 VSHUNT VBS 电压调节器箝位电压 VBS= 扫描，ISHUNT=5mA 21 23 25 V 输入逻辑部分 VIH HO 逻辑 “1” 输入电压和 LO 逻辑 “0” 输入电 压 VIL HO 逻辑 “0” 输入电压和 LO 逻辑 “1” 输入电 压 IIN+ 逻辑输入高偏置电流 VIN=5V, SD=0V IIN- 逻辑输入低电平偏置电流 VIN=0V, SD=5V RIN 逻辑输入下拉电阻 2.5 20 100 VSDCLAMP 关闭 (SD) 输入箝位电压 (5) SD+ 关闭 (SD) 输入负向阈值 SD- 关闭 (SD) 输入正向阈值 RPSD V 0.8 V 50 μA 3 μA 250 5.0 KΩ 5.5 2.5 V 0.8 100 关闭 (SD) 输入上拉电阻 V 250 V KΩ 栅极驱动器输出部分 VOH 高电平输出电压 (VBIAS - VO) 空载 (IO=0A) 1.5 V VOL 低电平输出电压 空载 (IO=0A) 100 mV IO+ 输出高电平、短路脉冲电流 (5) VHO=0V, VIN=5V, PW ≤10µs 2.0 2.5 A IO- 输出低电平、短路脉冲电流 (5) VHO=15V, VIN=0V, PW ≤10µs 2.0 2.5 A VSS/COM VSS-COM/COM-VSS 电压承受 (5) VS -5.0 -9.8 IN 信号传播到 HO 时允许的 VS 引脚负电压 5.0 V -7.0 V 注： 5 这些参数由设计保证。 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 www.fairchildsemi.com 5 FAN7393A — 半桥栅极驱动 IC 电气特性 除非另有说明， VBIAS(VDD， VBS)=15.0V， VSS=COM=0V， CL=1000pF， DT=VSS， TA=25°C。 符号 参数 tON 导通传播延迟 tOFF 关断传播延时 tSD 关闭传播延迟 (6) 工作条件 最小值 典型值 最大值 单位 VS=0V, RDT=0Ω 530 730 ns VS=0V 130 250 ns 140 210 ns 90 ns MtON 延迟匹配， HO 和 LO 开启 0 MtOFF 延迟匹配， HO 和 LO 关断 0 40 ns 25 50 ns tR 导通上升时间 VS=0V tF 关断下降时间 VS=0V 死区时间：LO 关断至 HO 开启 HO 关断至 LO 开启 RDT=0Ω DT MDT 死区时间匹配 =|DTLO-HO - DTHO-LO| 15 35 ns 300 400 500 ns 4 5 6 µs RDT=0Ω 0 40 ns RDT=200KΩ 0 500 ns RDT=200KΩ 注： 6 导通传播延迟包括死区时间。 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 www.fairchildsemi.com 6 FAN7393A — 半桥栅极驱动 IC 动态电气特性 750 250 High-Side Low-Side 700 200 600 tOFF [ns] tON [ns] 650 550 500 450 100 High-Side Low-Side 400 350 -40 150 -20 0 20 40 60 80 100 50 -40 120 -20 0 20 40 60 Temperature [°C] Temperature [°C] 图 4. 导通传播延时 与温度的关系 图 5. 关断传播延迟 与温度的关系 50 80 100 35 High-Side Low-Side High-Side Low-Side 30 40 120 tF [ns] tR [ns] 25 30 20 15 20 10 10 5 0 -40 -20 0 20 40 60 80 100 0 -40 120 -20 0 图 6. 开通上升时间与温度的关系 40 60 80 100 120 100 120 图 7. 导通下降时间与温度的关系 500 40 450 20 MDT [ns] DT [ns] 20 Temperature [°C] Temperature [°C] 400 350 0 -20 DT1 DT2 300 -40 -20 0 20 40 60 80 100 -40 -40 120 Temperature [°C] 0 20 40 60 80 Temperature [°C] 图 8. 死区时间 (RDT=0W) 与温度的关系 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 -20 图 9. 死区时间匹配 (RDT=0W) 与温度的关系 www.fairchildsemi.com 7 FAN7393A — 半桥栅极驱动 IC 典型特性 FAN7393A — 半桥栅极驱动 IC 典型特性 （续） 500 6.0 DT1 DT2 RDT=200KΩ 250 MDT [ns] DT [μs] 5.5 RDT=200KΩ 5.0 -250 4.5 4.0 -40 0 -20 0 20 40 60 80 100 -500 -40 120 -20 0 图 10. 死区时间 (RDT=200KW) 与温度的关系 40 60 80 100 120 图 11. 死区时间匹配 (RDT=200KW) 与温度的关系 6 100 MTON MTOFF 75 5 50 4 25 DT [μs] Delay Matching [ns] 20 Temperature [°C] Temperature [°C] 0 -25 3 2 -50 1 -75 -100 -40 -20 0 20 40 60 80 100 0 0 120 50 100 150 200 RDT [KΩ] Temperature [°C] 图 12. 延迟匹配与温度的关系 图 13. 死区时间与 RDT 1000 900 180 800 160 700 ISD [μA] tSD [ns] 200 140 600 500 120 100 -40 High-Side Low-Side -20 0 20 40 60 80 100 400 300 -40 120 Temperature [°C] 0 20 40 60 80 100 120 Temperature [°C] 图 14. 关闭传播延迟 与温度的关系 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 -20 图 15. 关闭模式电源电流 与温度的关系 www.fairchildsemi.com 8 FAN7393A — 半桥栅极驱动 IC 典型特性 （续） 100 1000 900 80 IQBS [μA] IQDD [μA] 800 700 600 60 40 500 20 400 300 -40 -20 0 20 40 60 80 100 0 -40 120 -20 0 800 1200 700 1100 600 IPBS [V] IPDD [μA] 1300 1000 400 800 300 0 20 40 60 80 100 200 -40 120 -20 0 Temperature [°C] 100 120 20 40 60 80 100 120 100 120 图 19. VBS 工作电源电流 与温度的关系 10.0 10.0 9.5 9.5 VDDUV- [V] VDDUV+ [V] 80 Temperature [°C] 图 18. 工作时 VDD 电源电流与温度的关系 9.0 8.5 9.0 8.5 8.0 8.0 7.5 -40 60 500 900 -20 40 图 17. VBS 静态电源电流 与温度的关系 图 16. 静态 VDD 电源电流与温度的关系 700 -40 20 Temperature [°C] Temperature [°C] -20 0 20 40 60 80 100 7.5 -40 120 图 20. VDD UVLO+ 与温度的关系 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 -20 0 20 40 60 80 Temperature [°C] Temperature [°C] 图 21. VDD UVLO- 与温度的关系 www.fairchildsemi.com 9 FAN7393A — 半桥栅极驱动 IC 10.0 10.0 9.5 9.5 VBSUV- [V] VBSUV+ [V] 典型特性 （续） 9.0 8.5 8.0 7.5 -40 9.0 8.5 8.0 -20 0 20 40 60 80 100 7.5 -40 120 -20 0 Temperature [°C] 图 22.VBS UVLO+ 与温度的关系 40 60 80 100 120 图 23. VBS UVLO- 与温度的关系 2.0 1.0 High-Side Low-Side High-Side Low-Side 0.8 1.5 0.6 VOL [V] VOH [V] 20 Temperature [°C] 1.0 0.4 0.2 0.0 0.5 -0.2 -0.4 0.0 -40 -20 0 20 40 60 80 100 120 -40 -20 0 Temperature [°C] 图 24. 高电平输出电压 与温度的关系 40 60 80 100 120 80 100 120 图 25. 低电平输出电压 与温度的关系 3.0 3.0 2.5 VIL [V] 2.5 VIH [V] 20 Temperature [°C] 2.0 2.0 1.5 1.5 1.0 -40 1.0 -20 0 20 40 60 80 100 0.5 -40 120 Temperature [°C] 0 20 40 60 Temperature [°C] 图 26. 逻辑高电平输入电压 与温度的关系 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 -20 图 27. 逻辑低电平输入电压 与温度的关系 www.fairchildsemi.com 10 FAN7393A — 半桥栅极驱动 IC 典型特性 （续） -7 50 -8 -9 30 VS [V] IIN+ [μA] 40 -10 20 -11 10 -12 0 -40 -20 0 20 40 60 80 100 -13 -40 120 -20 0 Temperature [°C] 图 28. 逻辑输入高电平偏置电流 与温度的关系 40 60 80 100 120 图 29. 容许的负 VS 电压与温度的关系 250 750 High-Side Low-Side High-Side Low-Side 700 tOFF [ns] 650 tON [ns] 20 Temperature [°C] 600 550 200 150 500 100 450 400 350 10 12 14 16 18 50 10 20 12 Supply Voltage [V] 图 30. 导通传播延时 与电源电压 50 14 16 18 20 Supply Voltage [V] 图 31. 关断传播延迟 与电源电压的关系 35 High-Side Low-Side High-Side Low-Side 30 40 tF [ns] tR [ns] 25 30 20 15 20 10 10 5 0 10 12 14 16 18 0 10 20 图 32. 导通上升时间与电源电压的关系 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 12 14 16 18 20 Supply Voltage [V] Supply Voltage [V] 图 33. 关断下降时间与电源电压的关系 www.fairchildsemi.com 11 FAN7393A — 半桥栅极驱动 IC 典型特性 （续） 1000 100 900 80 IQBS [μA] IQDD [μA] 800 700 600 60 40 500 20 400 300 10 12 14 16 18 0 10 20 12 Supply Voltage [V] 16 18 20 图 35. VBS 静态电源电流 与电源电压 图 34. VDD 静态电源电流 与电源电压 2.0 1.0 High-Side Low-Side High-Side Low-Side 0.8 1.5 0.6 VOL [V] VOH [V] 14 Supply Voltage [V] 1.0 0.4 0.2 0.0 0.5 -0.2 -0.4 0.0 10 12 14 16 18 20 10 Supply Voltage [V] 14 16 18 20 Supply Voltage [V] 图 36. 高电平输出电压 与电源电压 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 12 图 37. 低电平输出电压 与电源电压的关系 www.fairchildsemi.com 12 FAN7393A — 半桥栅极驱动 IC 开关时间定义 SD 1 IN NC 14 2 SD VB 13 3 VSS HO 12 4 DT VS 11 5 COM NC 10 6 LO NC 9 7 VDD NC 8 +15V 1nF LO 10μF 100nF 1nF +15V 10μF 100nF 图 38. 开关时间测试电路 IN HO LO SD DT1 DT2 DT1 DT2 Shutdown DT2 DT1 DT1 Shutdown 图 39. 输入 / 输出时序图 IN 50% 50% tOFF tF tON tR 90% 90% LO 10% 10% tON tR 90% 90% HO tOFF 10% tF 10% 图 40. 开关时间波形定义 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 www.fairchildsemi.com 13 FAN7393A — 半桥栅极驱动 IC 50% SD tSD 90% HO or LO 图 41. 关闭波形定义 IN 50% 50% tOFF DTHO-LO 90% LO 10% DTLO-HO 90% HO tOFF 10% MDT= DTLO-HO - DTHO-LO 图 42. 死区时间波形定义 IN(LO) 50% 50% 50% 50% IN(HO) MTOFF MTON 10% LO 90% HO 90% 10% 图 43. 延迟匹配波形定义 © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 www.fairchildsemi.com 14 8.76 8.36 0.65 A 7.62 14 8 B 5.60 6.00 4.15 3.75 B 1.70 B #1 1.27 PIN ONE INDICATOR (0.27) 7 #1 1.27 TOP VIEW 0.51 0.36 0.20 C B A LAND PATTERN RECOMMENDATION SEE DETAIL A 1.80 MAX 1.65 1.45 (R0.20) C 1.27 SIDE VIEW 0.30 0.15 B 0.05MIN END VIEW 0.10 MAX C NOTES: A) THIS DRAWING COMPLIES WITH JEDEC MS-012 EXCEPT AS NOTED. B) THIS DIMENSION IS OUTSIDE THE JEDEC MS-012 VALUE. C) ALL DIMENSIONS ARE IN MILLIMETERS. D) DIMENSIONS ARE EXCLUSIVE OF BURRS, MOLD FLASH, AND TIE BAR EXTRUSIONS. E) LANDPATTERN STANDARD: SOIC127P600X145-14M F) DRAWING FILE NAME AND REVISION : M14CREV1 8∑ GAGE PLANE (R0.10) 0.90 0.50 0.36 SEATING PLANE DETAIL A 图 44. 14 引脚小尺寸集成电路 (SOIC) 封装，非 JEDEC， 150 英寸窄体， 225SOP 封装图纸是作为一项服务而提供给考虑选用飞兆半导体产品的客户。具体参数可能会有变化，且不会做出相应通知。请注意图纸上的版 本和 / 或日期，并联系飞兆半导体代表核实或获得最新版本。封装规格并不超出飞兆公司全球范围内的条款与条件，尤其指保修，保修 涵盖飞兆半导体的全部产品。 随时访问飞兆半导体在线封装网页，可以获取最新的封装图纸： http://www.fairchildsemi.com/packaging/. © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 www.fairchildsemi.com 15 FAN7393A — 半桥栅极驱动 IC 封装尺寸 FAN7393A — 半桥栅极驱动 IC © 2012 飞兆半导体公司 FAN7393A • Rev. 1.0.1 www.fairchildsemi.com 16