12-Output Differential Buffer for
PCIe Gen3
9DB1233
Datasheet
Description
Features
The 9DB1233 zero-delay buffer supports PCIe Gen3
requirements, while being backwards compatible to PCIe Gen2
and Gen1. The 9DB1233 is driven by a differential SRC output
pair from an IDT 932S421 or 932SQ420 or equivalent main clock
generator. It attenuates jitter on the input clock and has a
selectable PLL bandwidth to maximize performance in systems
with or without spread-spectrum clocking.
▪ 3 selectable SMBus addresses; multiple devices can share the
same SMBus segment
▪ 12 OE# pins; hardware control of each output
▪ PLL or bypass mode; PLL can dejitter incoming clock
▪ Selectable PLL bandwidth; minimizes jitter peaking in
downstream PLLs
▪ Spread spectrum compatible; tracks spreading input clock for
low EMI
Typical Applications
▪ SMBus interface; unused outputs can be disabled
▪ Undriven differential outputs in Power-down; improved power
▪ 12-output PCIe Gen3 zero-delay/fanout buffer
management
Output Features
Key Specifications
▪ Twelve 0.7V current mode differential HSCL output pairs
▪
▪
▪
▪
Cycle-to-cycle jitter < 50ps
Output-to-output skew < 50ps
PCIe Gen3 phase jitter < 1.0ps RMS
Pin compatible with DB1200 Yellow Cover device
Block Diagram
12
OE_(11:0)#
SPREAD
COMPATIBLE
PLL
DIF_IN
DIF_IN#
M
U
X
12
DIF(11:0))
HIGH_BW#
BYPASS#/PLL
VTTPWRGD#/PD
CONTROL
LOGIC
ADR_SEL
SMBDAT
SMBCLK
IREF
©2019 Renesas Electronics Corporation
1
December 17, 2019
9DB1233 Datasheet
Contents
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Output Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Key Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Electrical Characteristics–Clock Input Parameters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Electrical Characteristics–Current Consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Electrical Characteristics–Input/Supply/Common Parameters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Electrical Characteristics–DIF 0.7V Current Mode Differential Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Electrical Characteristics–Output Duty Cycle, Jitter, Skew and PLL Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Electrical Characteristics–PCIe Phase Jitter Parameters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Clock Periods Differential Outputs with Spread Spectrum Enabled. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Clock Periods Differential Outputs with Spread Spectrum Disabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Terminations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
General SMBus Serial Interface Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Package Outline Drawings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Marking Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
©2019 Renesas Electronics Corporation
2
December 17, 2019
9DB1233 Datasheet
Pin Assignments
VDD
VDD
VDD
VDDA
AGND
IREF
16
VDD
15
VDD
OE11#
DIF_11
14
VDD
DIF_11#
VDD
13
VDD
GND
OE10#
12
VDD
DIF_10
DIF_10#
11
VDD
OE9#
10
DIF_9
DIF_9#
GND
VDD
OE8#
DIF_8
DIF_8#
OE7#
DIF_7
DIF_7#
VDD
GND
OE6#
DIF_6
DIF_6#
VTTPWRGD#/PD
BYPASS#/PLL
GND
SMBDAT
VDD
VDD
VDD
VDD
6
VDD
20
64
63
62
19
18
17
61
60
59
58
57
8XXXXXX 56
55
54
53
52
7
8
9 51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
9DB1233
1
2
3
4
51
6
72
8
93
10
4
11
12
5
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
VDD
VDD
DIF_IN
DIF_IN#
GND
GND
OE0#
DIF_0
QB3
DIF_0#
VDD
nQB3
GND
OE1#
EN
DIF_1
DIF_1#
PCLKB
OE2#
DIF_2
DIF_2#
GND
VDD
OE3#
DIF_3
DIF_3#
OE4#
DIF_4
DIF_4#
VDD
GND
OE5#
DIF_5
DIF_5#
**ADR_SEL
HIGH_BW#
VDD
SMBCLK
VDD
Figure 1. Pin Assignments for 6.10mm Body 64-TSSOP Package – Top View
64-TSSOP
** Indicates 120kOhm pull-dow n
SMBus Address Selection (Pin 29)
ADR_SEL
Low
Mid
High
Voltage
很抱歉,暂时无法提供与“9DB1233AGLF”相匹配的价格&库存,您可以联系我们找货
免费人工找货